LCOV - code coverage report

Current view: top level - util/simd - fd_sse_vi.h (source / functions) Hit Total Coverage Test: cov.lcov Lines: 0 72 0.0 % Date: 2026-03-19 18:19:27 Functions: 0 150 0.0 %

Function Name	Hit count
fd_aes_gcm_x86.c:vi_bcast_pair	0
fd_aes_gcm_x86.c:vi_bcast_wide	0
fd_aes_gcm_x86.c:vi_extract_variable	0
fd_aes_gcm_x86.c:vi_insert_variable	0
fd_aes_gcm_x86.c:vi_ld	0
fd_aes_gcm_x86.c:vi_ldu	0
fd_aes_gcm_x86.c:vi_max_all	0
fd_aes_gcm_x86.c:vi_min_all	0
fd_aes_gcm_x86.c:vi_rol_variable	0
fd_aes_gcm_x86.c:vi_rol_vector	0
fd_aes_gcm_x86.c:vi_ror_variable	0
fd_aes_gcm_x86.c:vi_ror_vector	0
fd_aes_gcm_x86.c:vi_st	0
fd_aes_gcm_x86.c:vi_stu	0
fd_aes_gcm_x86.c:vi_sum_all	0
fd_blake3_sse41.c:vi_bcast_pair	0
fd_blake3_sse41.c:vi_bcast_wide	0
fd_blake3_sse41.c:vi_extract_variable	0
fd_blake3_sse41.c:vi_insert_variable	0
fd_blake3_sse41.c:vi_ld	0
fd_blake3_sse41.c:vi_ldu	0
fd_blake3_sse41.c:vi_max_all	0
fd_blake3_sse41.c:vi_min_all	0
fd_blake3_sse41.c:vi_rol_variable	0
fd_blake3_sse41.c:vi_rol_vector	0
fd_blake3_sse41.c:vi_ror_variable	0
fd_blake3_sse41.c:vi_ror_vector	0
fd_blake3_sse41.c:vi_st	0
fd_blake3_sse41.c:vi_stu	0
fd_blake3_sse41.c:vi_sum_all	0
fd_chacha_sse.c:vi_bcast_pair	0
fd_chacha_sse.c:vi_bcast_wide	0
fd_chacha_sse.c:vi_extract_variable	0
fd_chacha_sse.c:vi_insert_variable	0
fd_chacha_sse.c:vi_ld	0
fd_chacha_sse.c:vi_ldu	0
fd_chacha_sse.c:vi_max_all	0
fd_chacha_sse.c:vi_min_all	0
fd_chacha_sse.c:vi_rol_variable	0
fd_chacha_sse.c:vi_rol_vector	0
fd_chacha_sse.c:vi_ror_variable	0
fd_chacha_sse.c:vi_ror_vector	0
fd_chacha_sse.c:vi_st	0
fd_chacha_sse.c:vi_stu	0
fd_chacha_sse.c:vi_sum_all	0
fd_dbl_buf.c:vi_bcast_pair	0
fd_dbl_buf.c:vi_bcast_wide	0
fd_dbl_buf.c:vi_extract_variable	0
fd_dbl_buf.c:vi_insert_variable	0
fd_dbl_buf.c:vi_ld	0
fd_dbl_buf.c:vi_ldu	0
fd_dbl_buf.c:vi_max_all	0
fd_dbl_buf.c:vi_min_all	0
fd_dbl_buf.c:vi_rol_variable	0
fd_dbl_buf.c:vi_rol_vector	0
fd_dbl_buf.c:vi_ror_variable	0
fd_dbl_buf.c:vi_ror_vector	0
fd_dbl_buf.c:vi_st	0
fd_dbl_buf.c:vi_stu	0
fd_dbl_buf.c:vi_sum_all	0
fd_reedsol_pi.c:vi_bcast_pair	0
fd_reedsol_pi.c:vi_bcast_wide	0
fd_reedsol_pi.c:vi_extract_variable	0
fd_reedsol_pi.c:vi_insert_variable	0
fd_reedsol_pi.c:vi_ld	0
fd_reedsol_pi.c:vi_ldu	0
fd_reedsol_pi.c:vi_max_all	0
fd_reedsol_pi.c:vi_min_all	0
fd_reedsol_pi.c:vi_rol_variable	0
fd_reedsol_pi.c:vi_rol_vector	0
fd_reedsol_pi.c:vi_ror_variable	0
fd_reedsol_pi.c:vi_ror_vector	0
fd_reedsol_pi.c:vi_st	0
fd_reedsol_pi.c:vi_stu	0
fd_reedsol_pi.c:vi_sum_all	0
fd_sha256.c:vi_bcast_pair	0
fd_sha256.c:vi_bcast_wide	0
fd_sha256.c:vi_extract_variable	0
fd_sha256.c:vi_insert_variable	0
fd_sha256.c:vi_ld	0
fd_sha256.c:vi_ldu	0
fd_sha256.c:vi_max_all	0
fd_sha256.c:vi_min_all	0
fd_sha256.c:vi_rol_variable	0
fd_sha256.c:vi_rol_vector	0
fd_sha256.c:vi_ror_variable	0
fd_sha256.c:vi_ror_vector	0
fd_sha256.c:vi_st	0
fd_sha256.c:vi_stu	0
fd_sha256.c:vi_sum_all	0
test_sse_16x8.c:vi_bcast_pair	0
test_sse_16x8.c:vi_bcast_wide	0
test_sse_16x8.c:vi_extract_variable	0
test_sse_16x8.c:vi_insert_variable	0
test_sse_16x8.c:vi_ld	0
test_sse_16x8.c:vi_ldu	0
test_sse_16x8.c:vi_max_all	0
test_sse_16x8.c:vi_min_all	0
test_sse_16x8.c:vi_rol_variable	0
test_sse_16x8.c:vi_rol_vector	0
test_sse_16x8.c:vi_ror_variable	0
test_sse_16x8.c:vi_ror_vector	0
test_sse_16x8.c:vi_st	0
test_sse_16x8.c:vi_stu	0
test_sse_16x8.c:vi_sum_all	0
test_sse_2x64.c:vi_bcast_pair	0
test_sse_2x64.c:vi_bcast_wide	0
test_sse_2x64.c:vi_extract_variable	0
test_sse_2x64.c:vi_insert_variable	0
test_sse_2x64.c:vi_ld	0
test_sse_2x64.c:vi_ldu	0
test_sse_2x64.c:vi_max_all	0
test_sse_2x64.c:vi_min_all	0
test_sse_2x64.c:vi_rol_variable	0
test_sse_2x64.c:vi_rol_vector	0
test_sse_2x64.c:vi_ror_variable	0
test_sse_2x64.c:vi_ror_vector	0
test_sse_2x64.c:vi_st	0
test_sse_2x64.c:vi_stu	0
test_sse_2x64.c:vi_sum_all	0
test_sse_4x32.c:vi_bcast_pair	0
test_sse_4x32.c:vi_bcast_wide	0
test_sse_4x32.c:vi_extract_variable	0
test_sse_4x32.c:vi_insert_variable	0
test_sse_4x32.c:vi_ld	0
test_sse_4x32.c:vi_ldu	0
test_sse_4x32.c:vi_max_all	0
test_sse_4x32.c:vi_min_all	0
test_sse_4x32.c:vi_rol_variable	0
test_sse_4x32.c:vi_rol_vector	0
test_sse_4x32.c:vi_ror_variable	0
test_sse_4x32.c:vi_ror_vector	0
test_sse_4x32.c:vi_st	0
test_sse_4x32.c:vi_stu	0
test_sse_4x32.c:vi_sum_all	0
test_sse_common.c:vi_bcast_pair	0
test_sse_common.c:vi_bcast_wide	0
test_sse_common.c:vi_extract_variable	0
test_sse_common.c:vi_insert_variable	0
test_sse_common.c:vi_ld	0
test_sse_common.c:vi_ldu	0
test_sse_common.c:vi_max_all	0
test_sse_common.c:vi_min_all	0
test_sse_common.c:vi_rol_variable	0
test_sse_common.c:vi_rol_vector	0
test_sse_common.c:vi_ror_variable	0
test_sse_common.c:vi_ror_vector	0
test_sse_common.c:vi_st	0
test_sse_common.c:vi_stu	0
test_sse_common.c:vi_sum_all	0

Generated by: LCOV version 1.14