京・FX10における倍々精度演算の高速化

佐々木 信一^{1,a)} 菱沼 利彰² 藤井 昭宏^{1,b)} 田中 輝雄^{1,c)} 椋木 大地³ 今村 俊幸³

概要:倍々精度演算は Bailey らが考案した"Double-Double"精度のアルゴリズム [1] を用いて,倍精度演算 の組合せにより四倍精度演算を行う手法である.倍々精度乗算は FMA (積和)演算器を搭載するプロセッ サでは積和演算の中間結果を高精度で保持できアルゴリズム的に演算量を削減できる (FMA アルゴリズ ム).本研究ではスーパコンピュータ京 [6] および FX10 に搭載されている FMA 演算器と SIMD (Single Instruction Multiple Data)演算機構を用いて,これらに最適なベクトル演算および疎行列ベクトル積(疎 行列部は倍精度)の高速化手法を提案する.実験の結果、ベクトル演算ではキャッシュ容量に収まる範囲 では本手法適用前に比べ約5倍,収まらない範囲ではメモリ性能に制約を受けるまで高速化できること, 疎行列ベクトル積では高速化手法によりフロリダ行列に対しては最大 4.5 倍の高速化したことを確認した.

1. はじめに

物理シミュレーションの核となる反復解法は丸め誤差に よって収束が停滞あるいは発散することがある.これら の解決には高精度演算が有効であることが確認されてい る [2].高精度演算は演算時間が多くかかる.Bailey らが 提案した倍精度変数2つを組合せて1つの四倍精度変数の 値を保持する倍々精度演算と呼ばれる高速な高精度演算手 法がある.倍精度演算のSIMD命令がサポートされている アーキテクチャであれば倍々精度演算においても SIMD 命 令が利用できる.

一方,大規模物理シミュレーションにおいて京のような スーパコンピュータが用いられる.京は浮動小数点レジス タが 128bit あることや FMA 演算器が搭載されている等の 特徴がある.ソフトウェアの性能をハードウェアの理論性 能に近づけるためには,それらの機構を最大限有効活用す る必要がある.

我々は反復解法の核となるベクトル演算や疎行列ベクト ル積 (SpMV: Sparse matrix and vector product) を対象 にスーパコンピュータ京や FX10 上での倍々精度演算の高 速化手法を提案する.

2. 倍々精度演算(DD 演算)

倍々精度演算とは, Bailey が提案した"Double-Double"

 $^{\rm a)}~{\rm em14009@ns.kogakuin.ac.jp}$



図1 倍々精度のビット数

精度のアルゴリズム [1] を用いて,倍精度変数を 2 つ組合 せて四倍精度演算を実装する手法である.

"Double-Double"精度のアルゴリズムでは Knuth が示し た丸め誤差のない倍精度加算のアルゴリズム [3] と Dekker が示した丸め誤差のない倍精度乗算のアルゴリズム [4] が 用いられており,倍精度の加算と乗算の組合せのみで実装 できるため SIMD 命令を用いて高速化が可能である.

倍々精度変数と IEEE754 規定の四倍精度変数のデータ 構造を図 1 に示す. 倍々精度変数 a を構成する上位 a.hi と下位 a.lo はそれぞれ倍精度でデータを保持する. 倍々精 度の仮数部は 52×2=104bit であり,指数部は 11bit のまま である. 一方, IEEE754 規定の四倍精度変数の仮数部は 112bit,指数部は 15bit であるため,倍々精度は IEEE754 規定の四倍精度に対して仮数部は 8bit,指数部は 4bit 少な い. 倍々精度演算は,精度は劣るが IEEE754 規定の四倍 精度よりも高速に実行できる [5].

倍々精度加算の擬似コードを図 2 に, 倍々精度乗算の擬 (似コードを図 3 に示す.また, FMA 演算に対応している アーキテクチャでは FMA 命令を用いることで積和演算の 中間結果を高精度で保持できるため, 図 4 に示す疑似コー ドのように書き換え演算量を削減することができる.

¹ 工学院大学

² 筑波大学

³ 国立研究開発法人理化学研究所 計算科学研究機構

^{b)} fujii@cc.kogakuin.ac.jp

^{c)} teru@cc.kogakuin.ac.jp

情報処理学会研究報告 IPSJ SIG Technical Report

DI	D_ADD(a, b, c)
{	//a = b + c
	<pre>sh = b.hi + c.hi;</pre>
	th = sh - b.hi;
	tl = sh - th;
	th = c.hi - th;
	<pre>tl = b.hi - tl;</pre>
	eh = tl + th;
	<pre>eh = eh + b.lo;</pre>
	eh = eh + c.lo;
	a.hi = sh + eh;
	a.lo = a.hi - sh;
	a.lo = eh - a.lo;
}	

DVI	n	はみ	业主	ria: 1−1 €	4
×	2	一倍々	桁	送加昇	₽.

DD_MUL(a, b, c)	DD_MUL(a, b, c)
{ //a = b * c	{ //a = b * c
sp = 134217729.0;	p1 = b.hi * c.hi;
p1 = b.hi * c.hi;	p2 = b.hi * c.hi - p1;
tq = sp * b.hi;	p2 = b.hi * c.lo + p2;
bh = tq - (tq - b.hi);	p2 = b.lo * c.hi + p2;
bl = b.hi - bh;	a.hi = p1 + p2;
tq = sp * c.hi;	a.lo = p2 - (a.hi - p1);
ch = tq - (tq - c.hi);	}
cl = c.hi - ch;	
p2 = bh * ch - p1;	
p2 = bh * cl + p2;	
p2 = bl * ch + p2;	
p2 = bl * cl + p2;	
p2 = b.hi * c.lo + p2;	
p2 = b.lo * c.hi + p2;	
a.hi = p1 + p2;	
a.lo = p2 - (a.hi - p1);	
}	

図 3 倍々精度乗算 (noFMA)

図 4 倍々精度乗算(FMA)

3. 京・FX10 における DD 演算の高速化手法

3.1 京・FX10のアーキテクチャ構造の利用

スーパコンピュータ京や FX10 のノードプロセッサに関 して,以下の点に着目してその効率的な利用方法を述べる.

- FMA 演算器を 2 個搭載
- 256本の浮動小数点レジスタ
- HPC-ACE

図 5 は FX10 のノードプロセッサのブロック図である. 図の FLA と FLB が浮動小数点演算器であり,それぞれ独 立に FMA 演算および加算と乗算を行える.そのため,命 令に依存関係がなければ,1step で4つの倍精度演算が行 える (FMA 命令1回で2つの演算としてカウント).加え て,128bit の浮動小数点レジスタが256 本ある.これによ り,専用の HPC-ACE[9] と呼ばれる SIMD 組み込み関数



図 5 FX10 のブロック図 出典:SPARC64TM IXfx Extensions[7]

を用いることで,1命令あたり2回の倍精度演算を同時に 行うことができる.これらの構成は京も同様である.

従来の FMA 演算器のないアーキテクチャ向けのアルゴ リズムでの倍々精度乗算は,図3で示すように,倍精度の 加算15回と乗算9回で構成されており命令の依存関係か ら,京・FX10なら1回あたり15step必要であった.積和 演算の中間結果を高精度で保持できるFMA 演算を用いる と,丸め誤差のなく乗算の結果を加算に利用できる.この 性質を利用すると,倍々精度乗算は倍精度加算命令3回と 乗算命令1回,FMA 命令3回で構成されるアルゴリズム に変更でき,1回あたり7stepにできる.この変更後のア ルゴリズムを以降,FMA アルゴリズムと呼ぶ.これらよ り,倍々精度乗算部分はFMA アルゴリズムを用いると, step数が15から7へと削減でき,約2.1倍(=15/7)の高 速化が期待できる.

なお, 倍々精度加算は依存関係のある 11 回の倍精度加 算のみで構成されているため, FMA 演算器を用いてもア ルゴリズムは変わず, 1 命令あたり 11step である.

また, 倍々精度加算および乗算はすべて倍精度乗加算で 構成されているため, SIMD 命令を用いれば約2倍の高速 化が期待できる.

FMA 演算器が2個あるため、効率的に演算器を動かす ためには、FLA と FLB に常に命令が割り当てられるよう にする必要があり、解決方法として最適化手法の一つルー プアンロールが挙げられる.たとえば、x86のように浮動 小数点レジスタが16本程のアーキテクチャでは、倍々精 度演算は1命令あたりの step 数が長いため1命令だけで レジスタを使い切り、メモリへの一時退避のための move

Array of Structure

		a.hi[0]	a.lo[0]	a.hi[1]	a.lo[1]	a.hi[2]	a.lo[2]	a.hi[3]	a.lo[3]	•
--	--	---------	---------	---------	---------	---------	---------	---------	---------	---

Struct	ure of <i>i</i>	Array	

a.hi[0]	a.hi[1]	a.hi[2]	a.hi[3]	
a.lo[0]	a.lo[1]	a.lo[2]	a.lo[3]	

図6 倍々精度データ構造

命令によりループアンローリングの効果は低い.しかし, FX10には浮動小数点レジスタが 256 本あるため,この問 題を解消し効果が期待できる.

3.2 データ構造

倍々精度演算を SIMD を用いて高速化する際に,メモ リを効率よく使うために倍々精度変数のデータ構造を考 慮する必要がある.図6に示すように,構造体配列(AoS : Array of Structure)と配列構造体(SoA : Structure of Array)の2種の実装方法が考えられる.一般に SIMD 化 を前提としている場合には, SoA が適している [11].

特に, 倍々精度演算の場合には, 擬似コードで示したよう に倍々精度変数 A と B で計算を行う際に必ず A.hi と B.lo や A.lo と B.hi という組合せで乗加算が発生する. AoS で 実装し 128bit の浮動小数点レジスタ環境で SIMD 化を行 うと, shuffle 命令と呼ばれるレジスタ内の上位ビットと下 位ビットを入れ替えて計算する命令が発生し計算速度の低 下につながる. SoA では shuffle 命令は発生しない.

本研究では、SoA で実装された倍々精度演算をサポート している反復解法ライブラリ Lis[10] をベースに京や FX10 向けの最適化を検証する. なお、比較対象には AoS で倍々 精度演算を実装した京や FX10 の標準ライブラリ "高速四 倍精度基本演算ライブラリ fast_dd[8]"を用いる.

4. 数值実験

4.1 実験環境

実験はスーパコンピュータ京および FX10 の 1 ノード上 で行った.

京の環境は SPARC64TMVIIIfx@2.0 GHz (8 cores, L1 Cache 32KiB, L2 Cache 6MiB), メモリは DDR3 SDRAM (Bandwidth 64GB/s), FX10 の環境は SPARC64TMIXfx@1.848 GHz (16 cores, L1 Cache 32KiB, L2 Cache 12MiB), メモリは DDR3 SDRAM (Bandwidth 85GB/s) である. コンパイラは富士通社製 Cコンパイラである. 最適化は O3, 並列化は OpenMP, プリフェッチはコンパイラに任せ, アラインメントは明示 的に揃え, 最適化時に命令順序を並び替えないようにする ため, オプションは "-Kopenmp -Kprefetch_conditional -Kdalign -Knoeval -O3" である. fma を無効にする場合に "-no-fma"をつける.

	表 1 実験環境				
	К	FX10			
Processor	SPARC64 TM VIIIfx	IXfx			
Frequency	2.0 GHz	$1.848 \mathrm{GHz}$			
Number of Core	8	16			
Number of Register	256	256			
L1 Cache per core	32KB	32KB			
L2 Cache	6MB	$12 \mathrm{MB}$			
Memory	DDR3 SDRAM				
Memory Size	16GB	32 GB			
Memory Bandwidth	$64 \mathrm{GB/s}$	$85 \mathrm{GB/s}$			
Compiler	Fujitsu Compiler (fccpx)				
Vectorization	HPC-ACE				
Options	-Kopenmp -Kprefetch	$_conditional$			
	-Kdalign -Knoeval -O	3			
Options (nofma)	-Kopenmp -Kprefetch	_conditional			
	-Kdalign -Knoeval -O	3 -no-fma			

表 2 京・FX10 における倍々精度ベクトル演算

Name	Operation	Load	Store	step
				nofma (fma)
axpy	$oldsymbol{y} = lpha oldsymbol{x} + oldsymbol{y}$	2	1	26 (18)
axpyz	$oldsymbol{z} = lpha oldsymbol{x} + oldsymbol{y}$	2	1	26 (18)
xpay	$oldsymbol{y} = oldsymbol{x} + lpha oldsymbol{y}$	2	1	26 (18)
scale	$\boldsymbol{x} = \alpha \boldsymbol{x}$	1	1	15(7)
dot	$val = oldsymbol{x} \cdot oldsymbol{y}$	2	0	26 (18)
nrm2	$val = m{x} _2$	1	0	22(16)

4.2 倍々精度ベクトル演算

実験はスーパコンピュータ京の1ノード上で OpenMP を用いて8スレッドで行った.

x, *y*, *z* をベクトル値, *α*, *val* をスカラ値として表 2 に示す 6 種類の演算を倍々精度演算で実装した.

SIMD 演算の有無と FMA アルゴリズムの有無の 4 つの 組合せの演算時間を比較し, L2 キャッシュに収まるデータ 量の結果を表 3 に, 収まらない場合の結果を表 4 に示す. 表の lis が従来の Lis, lisbased が lis をベース高速化したも の, fastdd が高速四倍精度基本演算ライブラリ fast_dd で ある. scalar は逐次演算, simd は SIMD 演算, nofma は従 来のアルゴリズム, fma は FMA アルゴリズムによる実装 を示しており, 各種法の対応状況を表 5 に示す. 括弧内の 数値は lis_scalar_nofma が基準の相対性能である.

scale を例に取ると, FMA アルゴリズムを用いると演算 が 15step から 7step へと減少するため約 2.1 倍の高速化が 期待できる.実測値が 2.17 倍と予想を上回った理由は, お そらくアルゴリズム変更に伴いメモリレイテンシとスルー プットが改善されたためである.

SIMD の効果について 2 倍の高速化が期待できるが,実 測値は 2.64 倍であった.また,京の標準ライブラリの実測 値の fastdd_simd が fastdd_scalar より 2.8 倍速いことより ほぼ同等の効果であった.なお, fast_dd よりも Lis ベース

	Time [ms] (speed up ratio)					
	①lis_scalar_nofma	@lis_scalar_fma	③lisbased_simd_nofma	$@lisbased_simd_fma$	5fastdd_scalar	@fastdd_simd
scale	$0.51\ (\ 1.00\)$	0.24 (2.11)	0.19 (2.62)	$0.09\ (\ 5.98\)$	$0.96\ (\ 0.53\)$	0.34 (1.48)
axpy	0.48 (1.00)	$0.32\ (\ 1.52\)$	$0.18\ (\ 2.75\)$	0.11 (4.61)	1.19 (0.41)	0.43 (1.14)
xpay	0.48 (1.00)	$0.32\ (\ 1.50\)$	0.18 (2.70)	0.10 (4.64)	1.12 (0.43)	0.42(1.13)
axpyz	$0.48\ (\ 1.00\)$	$0.32\ (\ 1.51\)$	$0.17\ (\ 2.77\)$	0.10 (4.71)	$1.11\ (\ 0.43\)$	$0.42\ (\ 1.13\)$
dot	$0.95\ (\ 1.00\)$	0.66(1.44)	$0.37\ (\ 2.59\)$	0.22 (4.29)	$2.17\ (\ 0.44\)$	0.86 (1.11)
nrm2	0.84(1.00)	0.65 (1.28)	0.31 (2.70)	0.18 (4.63)	2.06 (0.41)	0.80 (1.04)

表 3 L2 キャッシュに収まるデータサイズでの演算時間 (データサイズ 6MiB)

表 4 L2 キャッシュから溢れるデータサイズでの演算時間 (データサイズ 1GB)

	Time [s] (speed up ratio)					
	①lis_scalar_nofma	@lis_scalar_fma	③lisbased_simd_nofma	@lisbased_simd_fma	5fastdd_scalar	@fastdd_simd
scale	0.08 (1.00)	0.04 (2.17)	0.03 (2.64)	0.03 (3.06)	0.15 (0.53)	0.05 (1.49)
axpy	0.10 (1.00)	$0.07\ (\ 1.51\)$	$0.04\ (\ 2.74\)$	$0.03\ (\ 3.79\)$	$0.24\ (\ 0.42\)$	0.09(1.13)
xpay	0.10 (1.00)	$0.07\ (\ 1.50\)$	$0.04\ (\ 2.74\)$	$0.03\ (\ 3.73\)$	$0.23\ (\ 0.42\)$	0.09 (1.13)
axpyz	0.10 (1.00)	$0.07\ (\ 1.51\)$	$0.04\ (\ 2.71\)$	$0.03\ (\ 3.69\)$	$0.23\ (\ 0.42\)$	0.09 (1.12)
dot	0.15 (1.00)	0.10 (1.45)	$0.06\ (\ 2.60\)$	0.03 (4.37)	$0.34\ (\ 0.44\)$	0.13 (1.12)
nrm2	0.13 (1.00)	0.10 (1.34)	$0.05\ (\ 2.70\)$	0.04 (3.70)	$0.33\ (\ 0.40\)$	0.13 (1.04)

の演算が速い理由は,保持する倍々精度変数のデータ配列 の形式が異なるためである.

計測結果より FMA アルゴリズムと SIMD を合わせると 5.7 (= 2.17 × 2.64) 倍の高速化が期待でき,キャッシュ容 量に収まる場合は 5.98 倍と順当な値となった.一方,収ま らない場合は 3.06 倍であった.これはメモリ帯域幅に制 約を受けたためである.

Vector Size $1.0 \times 10^2 \sim 1.0 \times 10^8$ の scale 計算時の性能 を図7に示す.なお、この性能は倍々精度乗算を1回 で 1 flop と換算しているため, performance[GFolps] = $VectorSize/time \times 10^{-9}$ としている. データサイズが L2 キャッシュ (6MB) と等しくなる付近 (Vector Size = 6.0×10^5) でピークを迎え, 12MB 付近 (Vector Size = 1.2×10⁶) で 1.5GFlops まで急速に低下し, 500MB (Vector Size = 3.0×10⁷) でさらに使用率 1.2GFlops まで低下し以 降はその値を維持する. scale だけでなく Store 命令の発生 する axpy, xpay, axpyz でも同じ傾向が見られた. dot や nrm2 が L2 キャッシュサイズを超えても倍率に変化が見 られないのはメモリ帯域使用率を維持し続けているためで ある. なお, FX10 においても同様な傾向が得られた. ま た、キャッシュからあふれるデータサイズではメモリ性能 に制約を受けたため、アンロールを行っても性能の向上は 見られなかった.

4.3 CRS 形式の倍々精度疎行列ベクトル積

これまでの結果から FMA アルゴリズムおよび SIMD 化 の効果が有用であることが確認できたため, SpMV におい ては FMA アルゴリズムと SIMD 化した上で, アンロール 段数を変更して性能の変化を検証していく.また, FX10 上で 16 スレッドを用いて確認する.

		表 5	各実装	長手法の特征	敳	
	SoA	AoS	fma	nofma	simd	scalar
1	\checkmark			\checkmark		\checkmark
2	\checkmark		\checkmark			\checkmark
3	\checkmark			~	\checkmark	
4	\checkmark		\checkmark		\checkmark	
5		\checkmark		\checkmark		\checkmark
ത		1		1	1	





疎行列の圧縮方法の一つに非零要素のみを格納する CRS(Compressed Row Storage)形式 [12] がある. 疎行列 A の非零要素数を nnz, 行数を row とし,以下の3本の配 列で構成することによりデータ量を減らしている.

- value:非零要素の値を納める倍精度配列
- index:非零要素の列番号を納める整数配列
- pointer:各行の先頭 index の番号を納める整数配列
- value と index の長さは nnz, pointer の長さは row + 1

情報処理学会研究報告

IPSJ SIG Technical Report

```
DD_SpMV(A, x, y)
\{ //y = A * x
  for(i=0:i<A.row;++i)</pre>
  Ł
    js = A.ptr[i];
    je = A.ptr[i+1];
    vy = _mm_setzero_pd();
    for(j=js;j<je;j+=2)</pre>
      va = _mm_load_pd(&A.val[j])
      vx = _mm_set_pd(x[A.index[j+1]] , x[A.index[j]])
      DD_MUL(tmp, va, vx,);
      DD_ADD(vy, vy, tmp,);
    }
    y[i] = redction(vy);
  }
  fraction_padding()
}
```

図 8 疎行列ベクトル積の SIMD コード

である. SpMV において *x* を参照する場合には, index 配 列を参照してから value 配列を間接参照するためキャッ シュヒット率は悪い. 加えて, 疎行列データは一回の疎行 列ベクトル積演算で一度しか使われないためキャッシュ再 利用率も悪い演算である. これを SIMD 化すると, 図 8 の ようなコードになる. *x* をレジスタへ読み込むときに SET 命令を用いるためランダムアクセスが発生しやすい.

反復解法において、与えられる疎行列データは倍精度 であると想定して、倍々精度演算で SpMV を実装するに 当たり、倍精度疎行列 A_D と倍々精度ベクトル x_{DD} の積 $y_{DD}=A_Dx_{DD}$ を DD-SpMV とした.このとき、倍々精度 加算および乗算の FMA アルゴリズムにおいて A に関して は A.hi のみを用いるため、命令数は 17step になる.

SIMD 化すると,行方向に対して2つずつデータを処理 するため行あたりの非零要素数が2の倍数でないときは各 行最後の計算で端数を考慮しなければならない.本実装で はSET 命令と呼ばれる浮動小数点レジスタの上位ビット と下位ビットに直接倍精度データを格納する命令を用いて, 浮動小数点レジスタに要素数が2個になるように0を格納 しており,関数 fraction_processing()として定義する.加 えて,レジスタ内の値の総和を*y*へ足し込む必要があり, 各行で水平加算を reduction()と定義する.

分析には行列の構造が単調で評価が行いやすいテスト 行列と実問題より作られた The Univ. of Florida Sparse Matrix Collection[13] (フロリダ行列) のうち row が 10⁵ 以 上の実数かつ正方対称の疎行列を計 425 個用いた.

テスト行列 A は

- $if(0 \le j i \le \# if(i)] = value$
- else A[i][j] = 0
- を満たす正方の疎行列である.また、実験結果には500



図 9 アンロール段数毎の DD-SpMV の性能 (テスト行列)

回反復計算したものの平均を用いた.性能の算出方法は, performance[Flops] = $2 \times nnz/time$ と定義する.

図 9 にテスト行列におけるアンロール段数 1,2,4,6 の DD-SpMV の性能を示す.テスト行列の row を 10⁵ に固定 し,行あたりのに零要素数を 1 から 400 まで変動させて計 測した.どのアンローリング段数でも nnz/row の増加に 伴い性能が高くなり,一定の性能に達すると飽和する.飽 和する点がアンロール段数が増えるにしたがって nnz/row の増加方向にずれていくのは端数処理の影響である.

アンローリングについては図 8 の最内側ループの段 数を増加させた.DD-SpMV の核となる倍々精度積和演 算 2 回における各 step の FLA/FLB への倍精度命令の Load,Store,Brunch を除いた理想的な演算器への割り当て を図 10 に示す.アンローリングを行わない場合には図の 左のように,倍々精度積和演算を逐次処理するため,命令 の依存関係から片方の演算器がほとんど働かない.その ため計 28step 必要となる.一方,2段アンローリングを 行った場合には,FLA と FLB がそれぞれ独立に動作する ことにより,17step で演算が完了する.これらより,2段 アンローリングを行うことにより,約1.6倍の高速化が期 待できる.実測値を確認すると,アンローリングのDD-SpMV (CRS_u2)の性能は1.6倍であり予測通りの結果であった.

更にアンローリング段数を増やしていくと、アンローリ ング段数が6段で最高値となり、以降は性能が低下して いった. CRS-u2に対して CRS-u6の性能が3倍近くまで 向上した理由は、ソフトウェアパイプラインによりレイテ ンシを隠蔽したこととに加え、条件分岐が削減できたため だと予想している.なお、8段以上になると DD-SpMV 内 部での fraction_processing()と reduction()の占める割合 が無視できなくなるために性能が劣化した.

実問題を想定して計測したフロリダ行列における DD-SpMV の性能を図 11 に示す. 425 個のフロリダ行列を対 象に計測し, アンローリングを行わない DD-SpMV (CRS)

情報処理学会研究報告

IPSJ SIG Technical Report



mul	mul
fmsub	fmsub
fmadd	fmadd
add	add
sub	sub
add	add
sub	sub
add	add
sub	sub
sub	sub
	mul fmsub fmadd add sub sub sub sub sub sub add add add add add add sub

図 10 依存関係による演算器の働き
 (左:アンローリングなし 右:2段アンローリング)



図 11 アンロール段数毎の DD-SpMV の性能 (フロリダ行列)

の性能順にソートしてある.絶対性能でみた場合には多 くの場合 CRS_u6 が最も高い性能を示すことが多く,問題 によってテスト行列に近い性能を示しているものもある. しかし,アンロール段数を増すことにより,問題の構造に よって CRS よりも性能が劣化する場合がある.

図 11 の性能の図を各問題に対して CRS の性能を 1 と したときの相対性能の図に変換したものを図 12 に示す. CRS の相対性能順にソートしている.最も性能差が開いて いる問題では CRS_u6 は CRS に対して最大 4.5 倍の性能 を示している.一方で問題によっては 0.1 倍以下と性能が 著しく劣化する場合がある.このように,段数を増やすこ とにより性能が劣化する問題として,テスト行列での実測 結果と同様に nnz/row が少なく,常に端数処理が発生する ような構造の問題という傾向があった.段数を増やすこと により,問題構造への影響が強くなるため一概にアンロー ル段数を増やせば良いわけではない.しかし,テスト行列 のように nnz/row が一定な問題に対しては段数を増やすと 性能が向上することからも,問題に応じて使い分けること を視野に入れれば有用である.



図 12 アンロール段数毎の DD-SpMV の相対性能 (フロリダ行列)

5. まとめ

スーパコンピュータ京・FX10 において FMA アルゴリ ズムと SIMD を用いて倍々精度演算を実装し, FMA アル ゴリズムを利用することにより削減した命令数だけ性能が 向上すること(1.2~2.1倍), SIMD 化をすることにより約 2倍の性能向上すること、両手法を適用することで、キャ シュ容量に収まる範囲においては4倍近い性能向上を確 認した.特に、ベクトル演算においては提案手法適用前に 比べ、キャシュ容量に収まる範囲では約5倍、収まらない 範囲ではメモリ性能に制約を受けるまで高速化した.一方 で,メモリアクセスが一部ランダムなアクセス(xへの参 照)になる疎行列ベクトル積においては,京・FX10 はレ ジスタが非常に多いため最適化手法ループアンローリング が有効であり性能が向上した.テスト要素行列では,6段 アンロールにより最大 3.6 倍,実問題を想定したフロリダ 行列においては6段アンロールにより最大4.5倍の性能向 上が確認できた.しかし,nnz/row の小さいフロリダ行列 においては、最悪 0.1 倍まで性能が劣化するケースも見ら れたため,一つの課題である.

謝辞 スーパコンピュータ京は "AICS HPC 計算科学イ ンターンシップ (2014 年度)"によって利用した.理化学研 究所大規模並列数値計算技術研究チームの皆様にさまざま なご教授を頂いたことを深謝する.

本研究の一部は JSPS 科学研究費 25330144 の助成を受けた.

参考文献

- Bailey, D.H., "High-Precision Floating-Point Arithmetic in Scientic Computation.", computing in Science and Engineering, pp.54-61 (2005).
- [2] Hasegawa, H., "Utilizing the Quadruple-Precision floating-Point Arithmetic Operation for the Krylov Subspace Methods", The 8th SIAM Conference on Applied Linear Algebra (2003).
- [3] Knuth,D,E., "The Art of Computer Programming:

IPSJ SIG Technical Report

Seminumerical Algorithms", Vol. 2, Addison-Wesley (1969).

- [4] Dekker, T., "A floating-point technique for extending the available precision", Numerische Mathematik, Vol.18, pp.224-242 (1971).
- [5] 菱沼 利彰,藤井 昭宏,田中 輝雄,長谷川 秀彦, AVX2 を 用いた倍精度 BCRS 形式疎行列と倍々精度ベクトル積の 高速化,情報処理学会論文誌コンピューティングシステム (ACS), Vol.7, No.4, pp.25-33 (2014).
- [6] FUJITSU, "Super Computer K.", http://jp.fujitsu.com/about/tech/k/.
- $\begin{array}{ll} \mbox{[7]} & \mbox{FUJITSU, "SPARC64}^{TM} \mbox{ IXfx Extensions.",} \\ & \mbox{http://img.jp.fujitsu.com/downloads/jp/jhpc/sparc64ixfx-extensionsj.pdf.} \end{array}$
- [8] FUJITSU,"高速 4 倍精度基本演算ライブラリ 使用手引 書" (2012).
- [9] FUJITSU, "C++言語使用手引書 (PREMEHPC FX10 用)", pp.148-160 (2013).
- [10] SSI, "反復解法ライブラリ Lis.", http://www.ssisc.org/lis/index.ja.html.
- [11] マイケル・マックール 他, "構造化並列プログラミング.", カットシステム, pp.229-234 (2013).
- [12] R. Barrett et al., "Templates for the Solution of Linear Systems: Building Blocks for Iterative Methods", SIAM pp.57-65 (1994).
- [13] "The University of Florida Sparse Matrix Collection.", http://www.cise.ufl.edu/research/sparse/matrices/.