Knights Landing における倍々精度基本演算の ハイブリッド並列の特性評価

伊藤友太† 土肥樹† 菱沼利彰‡ 藤井昭宏† 田中輝雄† 工学院大学† 筑波大学‡

1 はじめに

我々は, 倍々精度演算の高速化の研究をすす めている. 倍々精度演算は, 倍精度演算と比較 して2倍のメモリリソースと10倍以上の演算量 が必要になる[1]. 一方で, Knights Landing (KNL)というメニーコアプロセッサが様々な システムで利用されている. メニーコアプロセ ッサは, 演算性能とメモリ性能の関係からメモ リのバンド幅に性能が律速されやすい[2]. しか し, 倍々精度演算においてコストがかかってい た演算量を隠匿できる環境と言い換えられる.

これらを踏まえて本稿では,アフィニティと スレッド分割数, KNL の AVX-512 によるチュー ニングの有効性, OpenMP と MPI によるハイブ リッド並列について倍精度と倍々精度のベクト ル加算を用いて実験と考察を行う.

2 倍々精度演算

倍々精度は Bailey[3]が提案した倍精度データ を 2 つ組み合わせ 4 倍の精度を保持する方法で ある.倍々精度の四則演算は丸め誤差を保持す る倍精度加算と乗算のアルゴリズムに基づく.

本稿では倍々精度ベクトル加算 (DDV), 倍精 度ベクトル加算 (DV) を実装し考察する. DV はベクトルの 1 要素あたり, 1 回の演算, 24Byte のメモリリソースが, DDV は 11 回の演算, 48Byte のメモリリソースが必要になる. 1 秒あた りの倍々精度演算回数を DD-FLOPS と定義する.

3 KNL

図 1は KNL のブロックダイアグラムである. KNL にはタイルと呼ばれるセットがある. タイ ルは 2 つのコア, それらが共有する 1MB の L2 キャッシュ, コアごとに 2 つのベクトル処理ユ ニット (VPU) で構成される. そのタイルを

Kogakuin University[†], University of Tsukuba[‡]



図1 KNLブロックダイアグラム

36 個並べ 2 次元メッシュで相互に接続する. MCDRM (2GB×8, 450GB/s)のメモリをもつ. 命令セットは AVX-512 が追加され, 8 個の倍精 度積和演算を1つの SIMD 命令で実行できる.

4 実験と考察

4.1 実験環境

インテル® Xeon Phi[™] プロセッサー 7250を使 用した.アクティブなタイルは 34 個のためコア は 68 個,コア当りのスレッド数は 4 つのため最 大 272 スレッドとなる.今回の実験では OS の監 視に使用されるタイルを 1 つ以上外す.コンパ イラは icc バージョン 17.0.1 を使用,オプション は -O3, -xMIC-AVX512, -qopenmp を使用した. 実行時オプションに numactl -m 1 を付与するこ とでデータは MCDRAM のみに割り当てるよう に設定した.また,AVX-512 で DV,DDV の SIMD 化を行った.

4.2 アフィニティとスレッド分割数

KNL の前世代では、コア当りに 2 スレッド以 上立てないとリソースを使いきれなかった. こ れに対して KNL はコア当り 1 つのスレッドで全 てのリソースを有効に使えると言われている[2]. スレッド分割数の検証を行った. OpenMPでス レッド並列度を変化させた. アフィニティは、 なるべく使用するコアを少なくする compact と、 多くする scatter の 2 つのパターンとし DV、DDV を計測した. ベクトルサイズは L2 キャッシュに 収まらない 2²³ とした. OS の監視の影響を避け るために 32 タイル、64 コアを使用した. 結果を 図 2に示す.

Evaluation of Hybrid Parallelism of DD Arithmetic Basic Operation on Knights Landing

Yuta Ito[†], Tatsuki Doi[†], Toshiaki Hisinuma[‡], Akihiro Fuhii[†] and Teruo Tanaka[†]



どちらの精度でも 64 スレッドのアフィニティ を scatter とした場合が一番良い性能だった. 1 コアに 1 スレッドを立てる設定の方が 4 スレッ ドを立てるより性能が高くなること示している. また, DV, DDV どちらも同じ傾向のため,演算 量は影響しないと考えられる.

4.3 AVX-512 によるチューニングの有効性

AVX-512 命令の有効性の分析を行うために DV, DDV を, AVX-512 命令の利用の有(A) と 無(B) で比較した. A にはコンパイルオプショ ン- no-vec を追加した. スレッド数は 64, アフ ィニティは scatter, ベクトルサイズは L2 キャッ シュに収まる 2¹⁹ と収まらない 2²³の 2 種類とし た. 演算を複数回反復し平均を取った. 結果を 図 3 に示す.

全てのパターンにおいて A より B の方が良い 結果となった.その中でも特に L2 キャッシュに 収まるベクトルサイズの DDV は AVX-512 によ るチューニングの影響が大きく,A より B が 2.38 倍良い結果となった.これは SIMD 化によ る演算性能の増加によるためと考えられる.ま た,AVX-512 を用いることでデータ供給能力が 向上されることも要因のひとつである.一方で, ベクトルサイズが大きく L2 キャッシュに収まら ない場合,DDV は DV よりも 2 倍のロードスト ア命令が必要になるため本来は性能が半分にな る.しかし実際には MCDRAM のデータ転送性 能に律速されるため A は約 6 割,B は約 6.5 割の 性能を保ち MCDRAM の帯域幅の 93%を使用で きた.

以上のことから, AVX-512 はキャッシュに収 まるか否かは関係なく有効であり, 演算強度が 低いほど影響が大きい.



上部:DV 下部:DDV

4.4 OpenMPと MPI のハイブリッド並列

スレッド並列時に考慮するファーストタッチ の影響と, MPI と OpenMP のハイブリッド並列 の効果を調べた.分析には DV, DDV のハイブ リッド並列を実装し,スレッドとプロセスの比 率を変化させながら計測した.ベクトルサイズ はキャッシュに収まらない 2²³として,演算を複 数回反復し平均を取った.さらにファーストタ ッチの有無とスレッド並列のみ (C),プロセス 並列のみ (D)を計測した.結果を図4に示す.

ファーストタッチは DV, DDV ともに, ほと んどの比率で機能した. スレッド並列よりもハ イブリッド並列や MPI によるプロセス並列のみ 方が良い結果が得られた.

5 おわりに

4.2節の実験から単純な演算であればコアごと に1スレッドを割り当てた方が良い性能が得ら れた.4.3節の実験からAVX-512によるチューニ ングの有効性が得られた.4.4節の検証からスレ ッドの並列化を行う際はスレッドのファースト タッチに配慮する必要があること、スレッド並 列よりもハイブリッド並列やプロセス並列のみ 方が良い性能が引き出せることが分かった.

今後の課題としてキャッシュモードなどの KNL に搭載されているが今回考慮していない部 分の影響度についてさらに追及していきたい.

参考文献

- [1] 菱沼,藤井,田中,長谷川,AVX2を用いた倍精度 BCRS 形式疎行列と倍々精度ベクトル積の高速化, 情報処理学会論文誌 ACS vol.7 no.4, pp.25-33, 2014
- [2] J Jeffers, J Reinders, A Sodani, Intel® Xeon Phi[™] Processor High Performance Programming Knights Landing Edition, Morgan Kaufmann, 2016
- [3] Bailey, High-Precision Floating-Point Arithmetic in Scientific Computation, Computing in Science and Engineering, pp.54-61, 2005