Many Integrated Core architecture における 倍々精度疎行列ベクトル積

佐々木信一^{†, a)} 菱沼利彰^{†, b)} 藤井

藤井昭宏^{†, c)}

田中輝雄^{†, d)}

MIC (Many Integrated Core Architecture) のようなメモリ性能に対して演算器性能が十分に高いアーキテクチャでは その演算能力を高精度演算に割くことが可能である.高精度演算は演算時間が長いため,倍々精度と呼ばれる倍精度 変数2つを組み合わせて1つの四倍精度変数の値を保持する高速な演算手法がある.本研究では,MIC向けにSIMD を用いて倍精度疎行列と倍々精度ベクトルの積を実装し,疎行列の格納形式の違いから性能決定の要因を検証した. 疎行列の格納形式である CRS 形式と BCRS 形式を対比させながらメモリアクセスや計算量,列あたりの平均ブロ ックヒット数,並列化時の AFFINITY と SCHEDULE について検証し,条件の良い問題では BCRS 形式は CRS 形式に 対して 17 倍の性能を示した.特にブロックヒット数が性能を決める大きな要因であり,ブロックヒット数が 1.9 以上 の時は BCRS 形式,1.9 未満の時は CRS 形式を用いることで多くの疎行列にて高い性能を示すことを明らかにした.

1. はじめに

物理シミュレーションの核となる反復解法は丸め誤差 によって収束が停滞,発散する.これらの解決には高精度 演算が有効であることが確認されている[1].高精度演算は 演算時間が多くかかるため,これを解決する方法として Bailey らが提案した倍精度変数2つを組合せて1つの四倍 精度変数の値を保持する倍々精度演算と呼ばれる手法があ る[2].倍精度演算のSIMD (single instruction multiple data) 命令がサポートされているアーキテクチャであれば倍々精 度演算においてもSIMD 命令が利用できる[3].

反復解法の核となる演算はベクトル演算や疎行列ベクトル積(SpMV: Sparse matrix and vector product)である.それらの倍精度演算での性能はメモリ性能に制約を受ける. 菱沼らは CPU上で AVX (Intel advanced vector extensions) による倍々精度演算の実装と効果を検証し,倍精度疎行列と倍々精度ベクトルの積がメモリネックにならないことを示した.また,SIMD 命令を用いることにより発生した端数処理や浮動小数点レジスタ内での水平加算が性能の劣化要因の一つであると論じている[4].

2012 年に Intel 社から発表された MIC (Many Integrated Core architecture)は浮動小数点レジスタが 512bit で 50 個以 上のコアをもち,倍精度での理論性能は 1TFlops を超える 高並列アーキテクチャである[5]. MIC を使う上で高い性能 を得るためには命令の SIMD 化が必要不可欠である.

我々は MIC の浮動小数点レジスタ幅に着目して,端数処 理や浮動小数点レジスタ内での水平加算が発生しない BCRS (Block Compressed Row Storage) 形式と呼ばれる疎行 列の格納形式が有効であると考えた.

我々はMIC上でSIMD命令を用いて疎行列ベクトル積を 倍々精度で解く演算を実装し,疎行列の格納形式を比較し 性能の決定要因について分析を行った. 本論文では、はじめに倍々精度演算の概要、次に実験環 境である MIC について、最後に格納形式別の倍々精度演算 による疎行列ベクトル積の SIMD 命令を用いた実装と数値 実験を行い、倍々精度演算を用いた疎行列ベクトル積にお ける BCRS 形式の有用性について述べる.

2. 倍々精度演算

倍々精度演算とは,Baileyが提案した"Double-Double" 精度のアルゴリズム[6]を用いて,倍精度変数を2つ組合せ て四倍精度演算を実装する手法である.

"Double-Double"精度のアルゴリズムでは Knuth[7]が示 した倍精度加算(TWO_SUM)のアルゴリズムと Dekker[8]が 示した倍精度乗算(TWO_PROD)のアルゴリズムが用いら れており,倍精度の四則演算の組合せのみで実装できるた め SIMD 命令を用いて高速化が可能である.

倍々精度変数とIEEE754 規定の四倍精度変数のデータ構 造を図 1 に示す. 倍々精度変数 a を構成する上位 a.hi と下 位 a.lo はそれぞれ倍精度でデータを保持する. 倍々精度の 仮数部は 52×2=104bit であり. 指数部は 11bit のままであ る. 一方, IEEE754 規定の四倍精度変数の仮数部は 112bit, 指数部は 15bit であるため, 倍々精度は IEEE754 規定の四 倍精度に対して仮数部は 8bit, 指数部は 4bit 少ない. 倍々 精度演算は, 精度は劣るが IEEE754 規定の四倍精度よりも 高速に実行できる[4].

倍々精度加算のアルゴリズムを図 2 に,乗算のアルゴリ ズムを図 3 に示す. MIC では FMA (Fused Multiply-Add) 演 算を用いることで積和演算の中間結果を無限精度で保持で きるため,丸め誤差のない乗算の結果を加算に利用できる. このため,倍々精度加算は倍精度加算命令 11 回で構成でき 演算量は 11flops,倍々精度乗算は倍精度加算命令 3 回と乗 算命令 1 回, FMA 命令 3 回で構成されており, FMA 演算 は 1 命令で 2flops のため演算量は 10flops となる.

ゆえに, 疎行列ベクトル積の核となる倍々精度積和演算 は乗算と加算 2 つを合わせた 21 flops となる.

[†] 工学院大学 Kogakuin University (Japan)

a) em14009@ns.kogakuin.ac.jp

b) em13015@ns.kogakuin.ac.jpc) fuji@cc.kogakuin.ac.jp

d) teru@cc.kogakuin.ac.jp





DD_ADD(a, b, c)	
{	
TWO_SUM(b.hi, c.hi, sh, eh)	
eh = eh + b.lo + c.lo	
FAST_TWO_SUM(sh, eh, a.hi, a.lo)	
}	
x ≧ y が仮定できる場合	x ≧ y が仮定できない場合
FAST_TWO_SUM(x, y, s, e)	TWO_SUM(x, y, s, e)
{	{
$\mathbf{s} = \mathbf{x} + \mathbf{y}$	$\mathbf{s} = \mathbf{x} + \mathbf{y}$
$\mathbf{e} = \mathbf{y} - (\mathbf{s} - \mathbf{x})$	$\mathbf{v} = \mathbf{s} - \mathbf{x}$
}	e = (x - (s - v)) + (y - v)
	}

図 2 倍々精度加算のアルゴリズム

DD_MUL(a, b, c)		
{		
TWO_PROD(b.hi, c.hi	, pl, p2)	
p2 = fmadd(b.hi, c.lo, p	02)	
p2 = fmadd(b.lo, c.hi, p	52)	
FAST_TWO_SUM(p1,	p2, a.hi, b.lo)	
}		
TWO_PROD(x, y, p, e)	fmadd(x, y, z)	fmsub(x, y, z)
{	{	{
p = x * y	return($(x * y) + z$)	return((x * y) – z)
e = fmsub(x, y, p)	}	}
}		

図 3 倍々精度乗算のアルゴリズム

3. MIC 上での倍々精度疎行列ベクトル積

3.1 MIC 環境でのプログラミング

MICを用いてプログラムを高速化するためには SIMD 並 列化が必要である. MIC は浮動小数点レジスタが 512bit で あり, SIMD 並列化を行なうと 1 命令で倍精度データ 8 つ を同時に処理できる. ただし, 従来の CPU 向けに用意され た SSE2 (Streaming SIMD extensions) や AVX といった SIMD 拡張命令セットは使用できず, IMCI (Intel Initial Many Core Instructions)と呼ばれる MIC 専用の SIMD 拡張命令セット [9]を用いる必要がある. MIC 上での倍々精度疎行列ベクト ル積の実装において, ロードとストアに用いた IMCI の関 数を表 1 に示す.

メモリからレジスタへの倍精度データのロードの命令は 主に3種類ある. LOAD 命令はレジスタに格納したいデー タがメモリ上に連続で存在するときに使用でき,ランダム アクセスは最大1回である.対してSET 命令はメモリ上の データ配置が非連続な場合でも使用できるが,ランダムア

表	1	IMCI	のロー	ドと	ス	トア	命令
~	-	111101					1.1.4

命令	説明
_mm512_load_pd	指定したメモリアドレスから連続する
(LOAD)	8 つの倍精度データを浮動小数点レジスタへ格納
_mm512_set_pd	8箇所のメモリアドレスから
(SET)	各倍精度データを浮動小数点レジスタへ格納
_mm512_broadcast_pd	指定したメモリアドレスの倍精度データ1つを
(BROADCAST)	浮動小数点レジスタへ8つに複製して格納
	※本研究では組み込み関数_mm512_extload_pd()
	の引数に_MM_BROADCAST_1X8 を与えたもの
	を_mm512_broadcast_pd と呼称
_mm512_store_pd	浮動小数点レジスタから指定のメモリアドレス
(STORE)	へ倍精度データを8つ格納

クセスが最大8回発生する. BROADCAST 命令は浮動小数 点レジスタに同じデータを8つ格納したい場合に使用,ラ ンダムアクセスは最大1回である.

1 命令当たり最大 8 回のランダムアクセスの発生を回避 するために MIC 向けの倍々精度演算の実装において,連続 する四倍精度データを保持する場合には,構造体などは使 用せずに,値を保持するための上位倍精度データと下位部 倍精度データをそれぞれ連続に確保することで SIMD 並列 化時に高速にレジスタへ読み込む.

3.2 CRS 形式 SpMV

疎行列の圧縮方法の一つに非零要素のみを格納する CRS(Compressed Row Storage)形式[10]がある.図4はCRS 形式のデータ構造を示したものであり、疎行列Aの非零要 素数をnnzとし、以下の3本の配列で構成することにより データ量を減らしている.

(1) value: 非零要素の値を納める倍精度配列

(2) index:非零要素の列番号を納める整数配列

(3) pointer: 各行の先頭 index の番号を納める整数配列 value と index の長さは nnz, pointer の長さは N+1 である.

SpMV において x を参照する場合には, index 配列を参照 してから value 配列を間接参照するためキャッシュヒット 率は悪い.加えて,疎行列データは一回の疎行列ベクトル 積演算で一度しか使われないためキャッシュ再利用率も悪 い演算である.これを SIMD 化すると, x をレジスタへ読 み込むときに SET 命令を用いるためランダムアクセスが 発生しやすい.

IMCI では SET 命令以外にメモリ上の非連続な値を読み込 む集約関数_mm512_i32logather_pd()がある.これは、レジ スタに非連続な配列の要素を読み込む際に、読み込みたい 配列の添字を格納した別のレジスタを利用することで読み 込みを行っている.CRS 形式では A.index に添字が連続に 保持されているため、LOAD 命令で添字をレジスタに格納 でき、SET 命令による実装で発生していた間接参照の影響 を緩和できると考えた.

反復解法において、与えられる疎行列データは倍精度で あると想定して、倍々精度演算で SpMV を実装するに当た



reduction();

図 5 IMCI を用いた CRS 形式の DD-SpMV

り, 倍精度疎行列 AD と倍々精度ベクトル xDD の積 yDD=ADxDD を DD-SpMV とした. このとき, 倍々精度換算 および乗算のアルゴリズムにおいてAに関してはA.hiのみ を用いるため, 演算量が 19flops になる.

IMCIを用いた CRS 形式の DD-SpMV のコードを図 5 に示 す. IMCIを用いて SIMD 並列化すると,行方向に対して 8 つずつデータを処理するため行あたりの非零要素数が 8 の 倍数でないときは各行最後の計算で端数を考慮しなければ ならない.本実装では SET 命令を用いて浮動小数点レジス タに要素数が 8 個になるように 0 を格納しており,関数 fraction_processing()として定義する.加えて,レジスタ内 の値の総和を y へ足し込む必要があり,DD_ADD()をトー ナメント式に用いた関数を reduction()と定義する.

fraction_processing()では毎回端数の個数を確認している ため条件分岐が発生し, reduction()では DD_ADD()を7回行 っているため 77flops の演算が各行で発生する.

3.3 BCRS 形式 SpMV

BCRS 形式は、行列が r×c の小行列 (ブロック) の集合 として扱い,非零要素を保持するブロックのみを格納する. ブロックの数を blk(the number of blocks)とすると、BCRS 形式の疎行列は以下の 3 本の配列で構成される.

- bvalue:ブロックの内の値を納める倍精度配列 長さは blk×r×c
- (2) bindex:各ブロックの先頭要素の番号を納める整数配列 長さは nnz/c
- (3) bpointer:各ブロック行の開始位置を納める整数配列
 長さは (N+1)/r



図 6 IMCIを用いた BCRS_1x8 形式の DD-SpMV





図 8 CRS と BCRS の演算量の違い

BCRS 形式ではブロックサイズによっては端数処理 fraction_processing()と reduction()をなくすことができる.

ブロックサイズが r=1,c=8の BCRS_1x8 による DD-SpMV のコードを図 6 に示す. 疎行列の行方向に倍精度 8 個のブ ロックを作ることで端数処理は発生せず, x に関してレジ スタへのデータの読み込みも連続であるため LOAD 命令 が利用でき,内側ループが 8 段飛ばしである. ただし,疎 行列の各行でレジスタ内の総和を y へ足し込む必要がある.

ブロックサイズが r=8,c=1 の BCRS_8x1 による DD-SpMV のコードを図 7 に示す. こちらは疎行列の列方向に倍精度 8 個のブロックを作ることで端数処理は発生させず, レジ スタへの *x* の読み込みを BROADCAST 命令で行なう. 外 側ループが 8 段飛ばしとなっているため, STORE 命令が CRS 形式や BCRS_1x8 の 1/8 となり, BCRS_1x8 のように 各行での *y* への総和演算も発生しない.

BCRS 形式では r×c が 8 の倍数の時に端数処理が発生し なくなる. さらに, r と c のどちらかが 8 の倍数であれば, **x**のロードに SET 命令を使用せずランダムアクセスを削減 できる.上記以外の実装方法は BCRS_1x8 と BCRS_8x1 を 基準にループアンローリングによって調整することになる.

図 8 は CRS 形式と BCRS_8x1 の演算量の違いを示す例 であり,彩色した部分が演算に用いる疎行列の要素である. BCRS 形式は0も演算に含むため CRS 形式に比べ演算量が 増加する.最も演算量が増えるケースはすべてのブロック に非零要素が1つしかないときで CRS 形式のr×c倍とな る.BCRS_1x8 は reduction()が発生するため, BCRS_8x1 に 比べ演算量が増加,STORE 命令回数も8倍であり, BCRS_8x1 に対して性能が低いと予想し, BCRS_8x1 に対 して実装・評価を行った.

4. 数值実験

4.1 実験環境

実験に用いた環境を表 2 に示す. MIC には Intel Xeon Phi 5110P を用いた.

Intel Xeon Phi 5110P は,動作周波数 1.053GHz, 60 コア 240 スレッド,1 コアにつき1つ FMA 演算器をもち(独立 な加算器と乗算器は持たない),浮動小数点レジスタの幅は 512bit (倍精度データ8つ分)であるため,IMCIを用いたと きの倍精度演算の理論ピーク性能は1010.88GFlopsである.

メモリバンド幅は 320GB/s であるが,本実験では ECC を有効にしているためこれよりも低い値となる.条件により値が変動するが,最低でも約140GB/sのメモリバンド幅[11]となるため,本論文でメモリの評価をする際は140GB/s を用いる.

コンパイルはホスト・プラットフォーム上で行う. コン パイラには intel C/C++ Compiler を用い, コンパイルオプシ ョンには, 並列化および時間計測のために"-openmp", 最 適化レベルを"-O3"に指定, 精度に影響しない最適化を 行うために"-fp-model-precise", 倍々精度演算では FMA 演 算を用いるため"-fma", コンパイラの自動ベクトル化を抑 制するために"-no-vec"を用いた.

MIC のプログラミングモデルのうち,本研究ではノード の演算性能を評価するため MIC 上で直接プログラムを実 行する Native Model で行った(オプション:-mmic).

MIC は演算実行時の環境変数により性能が大きく変動 するため、本論文において断りがない場合は並列化に関す る環境変数は "KMP_PLACE_THREADS = 60C,4T", "KMP_AFFINITY = compact", "OMP_SCHEDULE = static" に統一する.また、MIC はスリープから立ち上げた直後の スレッドで演算を行なうと性能が十分に出ないため演算時 はスレッドをスリープさせないために"KMP_BLOCKTIME = infinite"とする.

分析には行列の構造が単調で評価が行いやすい帯行列 と実問題より作られた The Univ. of Florida Sparse Matrix

表	2	実行環境
	_	2010/2020

MIC	Intel Xeon Phi 5110P
コア数	60
クロック周波数	1.053 [GHz]
ピーク性能	1010.88 [GFlops]
(倍精度)	$(1.053[\text{GHz}] \times 2 \times 8(\text{SIMD}) \times 60[\exists \mathcal{7}])$
補正ピーク性能	600.21 [GFlops]
(倍々精度)	$(19 / (2 \times 16) \times 1010.88[GFlops])$
総 L1 キャッシュ	2 [MB] $(32[KB] \times 60[\exists \mathcal{T}])$
総 L2 キャッシュ	30 [MB] $(512[KB] \times 60[\exists \mathcal{7}])$
メモリ(GDDR5)	8[GB]
メモリバンド幅	320 [GB/s] (ECC 無効時)
	140 [GB/s] (ECC 有効時)
µOS Version	2.6.38.8-g32944d0
MPSS Version	2.1.4982-15
プログラミング	Native Model (直接実行)
モデル	
コンパイラ	Intel C/C++ Compiler ver.13.1.0
オプション	-mmic -fma -no-vec -openmp -ipo -O3
環境変数	KMP_BLOCKTIME = infinite
	KMP_PLACE_THREADS = 60C,4T
	KMP_AFFINITY = compact
	OMP_SCHEDULE = static

Collection [12] (フロリダコレクション) のうち nnz が 10⁴から 10⁷の 53 種類の実数かつ正方対称の疎行列を用いた.このとき, N, nnz がすべて異なるものを選んだ. 帯行列 A は

● if(0≦j-i≦帯幅)A[i][j] = value

• else A[i][j] = 0

を満たす正方の疎行列である.また,実験結果には 500 回 反復計算したものの平均を用いた.

性能の算出方法は, DD_FMA が 19flops であるため, 性能 [Flops] =19×nnz/time と定義する.また, ここで菱沼 らが提案する Corrected peak performance (補正ピーク性能)[4]という考えを適用すると Xeon Phi 5100P における DD_FMA は内部的には倍精度の命令 16 回に対して 19flops の演算をしているため, 補正ピーク性能は 19 / (2 × 16) × 1010.88[GFlops] = 600.21[GFlops]となる.

4.2 メモリアクセスの影響

BCRS 形式の DD-SpMV のメモリアクセスの影響を確認 するために,帯幅を 64 に固定して行列サイズ N を 10^3 から 4.0×10^5 まで変化させた帯行列を用いて計測を行った.

BCRS 形式の DD-SpMV の比較対象として, CRS 形式の DD-SpMV と *x* のロードに集約関数_mm512_i32logather_pd ()を用いた CRS 形式の DD-SpMV (CRS_gather)を計測した.

MIC がメモリからロード・ストアするデータ量は倍々精 度ベクトル(16 バイト) x, y, 倍精度の A.value, 4 バイト整 数型の A,index, A.pointer である. 今回用いた帯行列は CRS 形式と BCRS 形式とで計算量がほぼ同じ(BCRS 形式の計 算量/CRS 形式の計算量=1.1)である.メモリバンド幅が 140GB/s であるため、メモリ性能に制約を受けた場合の理

情報処理学会研究報告 IPSJ SIG Technical Report

論ピーク性能は 243.4GFlops である.

CRS 形式, **CRS_gather**, **BCRS** 形式の **DD-SpMV** の実行 性能を図 9 に示す. このとき, 行列サイズ N=3.6×10⁴ ま ではキャッシュ容量に収まる.

データサイズがキャッシュ容量に収まる場合(N=3×
 10⁴)の性能を表 3 に、キャッシュ容量に収まらない場合(N=4.0×10⁵)の性能を表 4 に示す。

キャッシュ容量を基準に同じ実装手法を比較した場合, 大きな性能の変化はなかった.一方,実装手法の違いによ る性能差について CRS 形式を基準に比較すると,

● CRS_gather は SET 命令による CRS 形式の約 1.23 倍

● BCRS 形式では約 1.94 倍

となった. gather 命令を使うことで性能は CRS の 1.2 倍と なり, BCRS 形式を用いた場合は gather 命令を用いた場合 の 1.6 倍, CRS 形式に対してであれば 1.9 倍の性能となり 高い効果が得られた. また, CPU 同様 MIC においても倍 精度疎行列と倍々精度ベクトルの積がメモリネックになら ないことを示した.



恚	3	データがキャ	N1-2/-	容 畳に ID ま	ス堪合の性能

	性能	補正ピーク性	メモリ性能	
	[GFlops]	能比[%]	比[%]	
CRS	76.9	12.8	31.6	
CRS_gather	91.7	15.3	37.7	
BCRS	154.4	25.7	63.4	

表 4 データがキャッシュ容量に収まらない場合の性能

	性能	補正ピーク性	メモリ性能
	[GFlops]	能比[%]	比[%]
CRS	81.0	13.5	33.3
集約 CRS	99.8	16.6	41.0
BCRS	157.8	26.3	64.8

©2014 Information Processing Society of Japan

4.3 計算量の違いによる性能

BCRS 形式を DD-SpMV に用いた場合,0 を含めて計算を 行うため疎行列の構造によっては計算量が最大 $r \times c$ 倍に なる.表5は CRS 形式と BCRS 形式の計算量の差が 1.1 倍になるテスト用疎行列と8倍になるテスト用疎行列(各 非零要素の間に8つの0をいれた疎行列)の性能を比較し たものである.このとき行列サイズ $N=10^5$ である.

計算量がほぼ同じ(1.1 倍)場合には BCRS 形式を用い ると, CRS 形式を用いた場合の性能を上回り,約1.9 倍の 性能を示した.一方, CRS 形式に対して BCRS 形式の計算 量が8倍となる場合には性能は BCRS 形式の性能は CRS 形式よりも低く約0.25倍の性能を示した.

メモリアクセスを性能に考慮しない場合,計算量が8倍 になれば性能は1/8倍になる.この実験結果からは計算量 が8倍になる最悪のケースでも性能の劣化は1/4程度まで に抑えられている.MICを扱う上で行列の増加によって計 算量が増加することになっても端数処理と総和計算がなく メモリアクセスを改善するBCRS形式の方が性能向上につ ながると考えられる.

計算量増加率	CRS	BCRS			
	[GFlops]	[GFlops]	BCKS/CKS		
1.1 倍	81.0	157.8	1.94		
8.0 倍	79.1	19.9	0.25		

表 5 BCRS 化による計算量増加の最良と最悪のケース

4.4 フロリダコレクションへの適用

フロリダコレクションの問題における CRS 形式と DD-SpMV の性能を図 10 に示す.このとき,横軸は疎行列 の列あたりの平均ブロックヒット数 nnz/blk とする. BCRS 形式と CRS 形式の性能を比較すると, BCRS 形式は CRS 形式の性能に対して 0.4~17 倍の性能であった. BCRS 形式 の性能が CRS 形式を上回ったのは 53 個の問題中 36 個の問



題であり、BCRS 形式の性能が必ずしも高い性能を示すわ けではなかったため、問題に応じて格納形式を切り替える 必要がある.

BCRS 形式の性能は列あたりの平均ブロックヒット数 nnz/blkに依存しており、この値が高いほど BCRS 形式での 性能が高い傾向にあった.逆に、この値が低いと CRS 形式 の性能を下回る傾向にある. CRS 形式と BCRS 形式とで性 能が逆転する点が nnz/blk=1.9 付近であるため、2 種の格納 形式を問題に応じて使い分ける際に nnz/blk を用いること で簡易的に自動最適化が出来ると考えられる.

4.5 データの割り当て方による性能差

MIC で並列計算を行なう際に、コアへのスレッドの割り 当て方に関する AFFINITY と、スレッドのデータの分割に 関する OpenMP のスケージューリング方式 (SCHEDULE) も性能に影響する. 演算時に MIC のすべてのコアとスレッ ドを使用する場合は compact と balanced が同一になるため、 本実験では AFFINITY は scatter と compact を、SCHEDULE は dynamic, static, guided を使用し、計6種類の組み合わせ と比較対象として CRS 形式 (compact, static) の DD-SpMV を計測した. それらの性能を図 11 に示す.

AFFINITY はすべての問題において compact が高い性能 を示した. SCHEDULE については 53 個の問題中 45 個で static が高い性能を示した. 残りの 16 個は dynamic が高い 性能を示し, guided が最も高い性能を示すケースはなかっ た.

nnz/blk≥1.9 のときに static の性能が低い傾向にあり, それらに対しては dynamic を使用することで性能の改善が見られる. その際に dynamic の BCRS 形式と CRS 形式を比較すると CRS 形式が高い性能を示している.

以上より、問題に応じて適切な格納形式を選ぶ際に BCRS形式についての compact, static の組合せだけを考慮す れば良く, その性能が低いときは CRS 形式を用いればよい.



5. まとめ

本研究ではMIC上でSIMD 命令を用いて倍精度疎行列と 倍々精度ベクトルの積 DD-SpMV(ypp=Apxpp) を CRS 形式 と BCRS 形式の 2 種類の疎行列の格納形式で実装,性能の 決定要因について分析を行った.

CRS 形式の DD-SpMV では x に関してメモリアクセスが 悪く, SIMD 化の弊害として各行で端数処理と総和計算も 発生する. BCRS 形式ではメモリアクセスを改善し, CRS 形式で問題であった端数処理と総和計算をなくすことがで きる. ただし,計算量は CRS 形式に比べ多くなりやすい.

フロリダコレクションを用いて評価すると今回取り扱った53個の問題のうち36個ではBCRS形式はCRS形式よりも高い性能であり,最も高いもので17倍の性能を示した. BCRS形式での性能は列あたりの平均ブロックヒット数nnz/blkに依存している.nnz/blk≧1.9,すなわちBCRS形式の計算量がCRS形式の4倍以下のときBCRS形式の性能がCRS形式の性能を上回る傾向にある.

BCRS 形式において、異なる AFFINITY と SCHEDULE の組合せについて性能を確認したところ、同一コア内にス レッドが近接してキャッシュヒットしやすくなるため、す べての問題において AFFINITY が compact のとき高い性能 を示した. SCHEDULE については 53 個の問題中 39 個で static が高い性能を示し、残りの 12 個は dynamic が高い性 能を示した. static の性能が低く、dynamic を使用すること で性能の改善されるのはスレッド毎の処理量が不均等な問 題である. スレッド毎の処理量が不均等な問題というのは 疎行列の非零要素が分散して配置されているため、ブロッ クヒット数も低くなりやすい. このため、static の性能より dynamic の性能のほうが高い問題の多くは nnz/blk<1.9 の 傾向にあり、dynamic の BCRS 形式を用いても CRS 形式の 方が高い性能を示している.

以上より MIC 上で DD-SpMV を解く際は過半数の問題に おいて CRS 形式よりも BCRS 形式の方が高い性能を示した. すべての問題において最適な性能を出すためには使い分け が必要であり、その指標として列あたりの平均ブロックヒ ット数が 1.9 以上のときに BCRS 形式、1.9 未満のときに CRS 形式とすることで最適な性能が求められる傾向にあ る. この際に、BCRS 形式の並列化に関わる環境変数の AFFINITY と SCHEDULE は compact と static の組合せだけ を考慮すれば良い.

今後の課題として, BCRS 形式に変換するコストよりも 低いコストで算出できる使い分けのための指標の見つける ことや他の疎行列の格納形式を用いての分析がある.

参考文献

 Hasegawa, H.: Utilizing the Quadruple-Precision floating-Point Arithmetic Operation for the Krylov Subspace Methods, The 8th SIAM Conference on Applied Linear Algebra, 2003.

- [2] Bailey, D, H.: A fortran-90 double-double library. http://crd-legacy.lbl.gov/~dhbailey/mpdist/.
- [3] 小武守恒,藤井昭宏,長谷川秀彦,西田晃:反復法ライ ブラリ向け4倍精度演算の実装とSSE2を用いた高速 化,情報処理学会論文誌コンピューティングシステム, Vol. 1, No. 1, pp. 73-84, 2008.
- [4] T. Hishinuma, A. Fujii, T. Tanaka, and H. Hasegawa.: AVX acceleration of DD arithmetic between a sparse matrix and vector, Lecture Notes in Computer Science 8384, pp. 622-631, Springer, 2014.
- [5] Intel® Xeon Phi[™] Coprocessor, http://software.intel.com/en-us/mic-developer.
- [6] Bailey, D, H.: High-Precision Floating-Point Arithmetic in Scientific Computation, computing in Science and Engineering, pp. 54–61, 2005.
- [7] Knuth, D, E.: The Art of Computer Programming: Seminumerical Algorithms, Vol. 2, Addison-Wesley, 1969.
- [8] Dekker, T.: A floating-point technique for extending the available precision, Numerische Mathematik, Vol. 18, pp. 224–242, 1971.
- [9] Parallel Programming and Optimization with Intel® Xeon Phi[™] Coprocessors, 1st Edition, COLFAX, pp. 91, 2013.
- [10] Templates for the Solution of Linear Systems: Building Blocks for Iterative Methods, SIAM pp.57-65, 1994.
- [11] The University of Florida Sparse Matrix Collection, http://www.cise.ufl.edu/research/sparse/matrices/.
- [12] Intel Xeon Phi Coprocessor High Performance Programming, 1st Edition, MORGAN KAUFMANN, pp.376, 2013.