Coverage Report

Created: 2026-09-28 06:34

next uncovered line (L), next uncovered region (R), next uncovered branch (B)
/src/capstonenext/arch/ARM/ARMGenAsmWriter.inc
Line
Count
Source
1
/* Capstone Disassembly Engine, https://www.capstone-engine.org */
2
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
3
/*    Rot127 <unisono@quyllur.org> 2022-2024 */
4
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */
5
6
/* LLVM-commit: <commit> */
7
/* LLVM-tag: <tag> */
8
9
/* Do not edit. */
10
11
/* Capstone's LLVM TableGen Backends: */
12
/* https://github.com/capstone-engine/llvm-capstone */
13
14
#include <capstone/platform.h>
15
#include "../../cs_priv.h"
16
17
/// getMnemonic - This method is automatically generated by tablegen
18
/// from the instruction set description.
19
760k
static MnemonicBitsInfo getMnemonic(MCInst *MI, SStream *O) {
20
760k
#ifndef CAPSTONE_DIET
21
760k
  static const char AsmStrs[] = {
22
760k
  /* 0 */ "vcx1\t\0"
23
760k
  /* 6 */ "vld20.32\t\0"
24
760k
  /* 16 */ "vst20.32\t\0"
25
760k
  /* 26 */ "vld40.32\t\0"
26
760k
  /* 36 */ "vst40.32\t\0"
27
760k
  /* 46 */ "sha1su0.32\t\0"
28
760k
  /* 58 */ "sha256su0.32\t\0"
29
760k
  /* 72 */ "vld21.32\t\0"
30
760k
  /* 82 */ "vst21.32\t\0"
31
760k
  /* 92 */ "vld41.32\t\0"
32
760k
  /* 102 */ "vst41.32\t\0"
33
760k
  /* 112 */ "sha1su1.32\t\0"
34
760k
  /* 124 */ "sha256su1.32\t\0"
35
760k
  /* 138 */ "vld42.32\t\0"
36
760k
  /* 148 */ "vst42.32\t\0"
37
760k
  /* 158 */ "sha256h2.32\t\0"
38
760k
  /* 171 */ "vld43.32\t\0"
39
760k
  /* 181 */ "vst43.32\t\0"
40
760k
  /* 191 */ "sha1c.32\t\0"
41
760k
  /* 201 */ "sha1h.32\t\0"
42
760k
  /* 211 */ "sha256h.32\t\0"
43
760k
  /* 223 */ "sha1m.32\t\0"
44
760k
  /* 233 */ "sha1p.32\t\0"
45
760k
  /* 243 */ "dlstp.32\t\0"
46
760k
  /* 253 */ "wlstp.32\t\0"
47
760k
  /* 263 */ "vcvta.s32.f32\t\0"
48
760k
  /* 278 */ "vcvtm.s32.f32\t\0"
49
760k
  /* 293 */ "vcvtn.s32.f32\t\0"
50
760k
  /* 308 */ "vcvtp.s32.f32\t\0"
51
760k
  /* 323 */ "vcvta.u32.f32\t\0"
52
760k
  /* 338 */ "vcvtm.u32.f32\t\0"
53
760k
  /* 353 */ "vcvtn.u32.f32\t\0"
54
760k
  /* 368 */ "vcvtp.u32.f32\t\0"
55
760k
  /* 383 */ "vcmla.f32\t\0"
56
760k
  /* 394 */ "vrinta.f32\t\0"
57
760k
  /* 406 */ "vcadd.f32\t\0"
58
760k
  /* 417 */ "vselge.f32\t\0"
59
760k
  /* 429 */ "vminnm.f32\t\0"
60
760k
  /* 441 */ "vmaxnm.f32\t\0"
61
760k
  /* 453 */ "vrintm.f32\t\0"
62
760k
  /* 465 */ "vrintn.f32\t\0"
63
760k
  /* 477 */ "vrintp.f32\t\0"
64
760k
  /* 489 */ "vseleq.f32\t\0"
65
760k
  /* 501 */ "vselvs.f32\t\0"
66
760k
  /* 513 */ "vselgt.f32\t\0"
67
760k
  /* 525 */ "vrintx.f32\t\0"
68
760k
  /* 537 */ "vrintz.f32\t\0"
69
760k
  /* 549 */ "ldc2\t\0"
70
760k
  /* 555 */ "mrc2\t\0"
71
760k
  /* 561 */ "mrrc2\t\0"
72
760k
  /* 568 */ "stc2\t\0"
73
760k
  /* 574 */ "cdp2\t\0"
74
760k
  /* 580 */ "mcr2\t\0"
75
760k
  /* 586 */ "mcrr2\t\0"
76
760k
  /* 593 */ "vcx2\t\0"
77
760k
  /* 599 */ "vcx3\t\0"
78
760k
  /* 605 */ "dlstp.64\t\0"
79
760k
  /* 615 */ "wlstp.64\t\0"
80
760k
  /* 625 */ "vcvta.s32.f64\t\0"
81
760k
  /* 640 */ "vcvtm.s32.f64\t\0"
82
760k
  /* 655 */ "vcvtn.s32.f64\t\0"
83
760k
  /* 670 */ "vcvtp.s32.f64\t\0"
84
760k
  /* 685 */ "vcvta.u32.f64\t\0"
85
760k
  /* 700 */ "vcvtm.u32.f64\t\0"
86
760k
  /* 715 */ "vcvtn.u32.f64\t\0"
87
760k
  /* 730 */ "vcvtp.u32.f64\t\0"
88
760k
  /* 745 */ "vrinta.f64\t\0"
89
760k
  /* 757 */ "vselge.f64\t\0"
90
760k
  /* 769 */ "vminnm.f64\t\0"
91
760k
  /* 781 */ "vmaxnm.f64\t\0"
92
760k
  /* 793 */ "vrintm.f64\t\0"
93
760k
  /* 805 */ "vrintn.f64\t\0"
94
760k
  /* 817 */ "vrintp.f64\t\0"
95
760k
  /* 829 */ "vseleq.f64\t\0"
96
760k
  /* 841 */ "vselvs.f64\t\0"
97
760k
  /* 853 */ "vselgt.f64\t\0"
98
760k
  /* 865 */ "vmull.p64\t\0"
99
760k
  /* 876 */ "vld20.16\t\0"
100
760k
  /* 886 */ "vst20.16\t\0"
101
760k
  /* 896 */ "vld40.16\t\0"
102
760k
  /* 906 */ "vst40.16\t\0"
103
760k
  /* 916 */ "vld21.16\t\0"
104
760k
  /* 926 */ "vst21.16\t\0"
105
760k
  /* 936 */ "vld41.16\t\0"
106
760k
  /* 946 */ "vst41.16\t\0"
107
760k
  /* 956 */ "vld42.16\t\0"
108
760k
  /* 966 */ "vst42.16\t\0"
109
760k
  /* 976 */ "vld43.16\t\0"
110
760k
  /* 986 */ "vst43.16\t\0"
111
760k
  /* 996 */ "dlstp.16\t\0"
112
760k
  /* 1006 */ "wlstp.16\t\0"
113
760k
  /* 1016 */ "vcvta.s32.f16\t\0"
114
760k
  /* 1031 */ "vcvtm.s32.f16\t\0"
115
760k
  /* 1046 */ "vcvtn.s32.f16\t\0"
116
760k
  /* 1061 */ "vcvtp.s32.f16\t\0"
117
760k
  /* 1076 */ "vcvta.u32.f16\t\0"
118
760k
  /* 1091 */ "vcvtm.u32.f16\t\0"
119
760k
  /* 1106 */ "vcvtn.u32.f16\t\0"
120
760k
  /* 1121 */ "vcvtp.u32.f16\t\0"
121
760k
  /* 1136 */ "vcvta.s16.f16\t\0"
122
760k
  /* 1151 */ "vcvtm.s16.f16\t\0"
123
760k
  /* 1166 */ "vcvtn.s16.f16\t\0"
124
760k
  /* 1181 */ "vcvtp.s16.f16\t\0"
125
760k
  /* 1196 */ "vcvta.u16.f16\t\0"
126
760k
  /* 1211 */ "vcvtm.u16.f16\t\0"
127
760k
  /* 1226 */ "vcvtn.u16.f16\t\0"
128
760k
  /* 1241 */ "vcvtp.u16.f16\t\0"
129
760k
  /* 1256 */ "vcmla.f16\t\0"
130
760k
  /* 1267 */ "vrinta.f16\t\0"
131
760k
  /* 1279 */ "vcadd.f16\t\0"
132
760k
  /* 1290 */ "vselge.f16\t\0"
133
760k
  /* 1302 */ "vfmal.f16\t\0"
134
760k
  /* 1313 */ "vfmsl.f16\t\0"
135
760k
  /* 1324 */ "vminnm.f16\t\0"
136
760k
  /* 1336 */ "vmaxnm.f16\t\0"
137
760k
  /* 1348 */ "vrintm.f16\t\0"
138
760k
  /* 1360 */ "vrintn.f16\t\0"
139
760k
  /* 1372 */ "vrintp.f16\t\0"
140
760k
  /* 1384 */ "vseleq.f16\t\0"
141
760k
  /* 1396 */ "vins.f16\t\0"
142
760k
  /* 1406 */ "vselvs.f16\t\0"
143
760k
  /* 1418 */ "vselgt.f16\t\0"
144
760k
  /* 1430 */ "vrintx.f16\t\0"
145
760k
  /* 1442 */ "vmovx.f16\t\0"
146
760k
  /* 1453 */ "vrintz.f16\t\0"
147
760k
  /* 1465 */ "vmmla.bf16\t\0"
148
760k
  /* 1477 */ "vfmab.bf16\t\0"
149
760k
  /* 1489 */ "vfmat.bf16\t\0"
150
760k
  /* 1501 */ "vdot.bf16\t\0"
151
760k
  /* 1512 */ "vld20.8\t\0"
152
760k
  /* 1521 */ "vst20.8\t\0"
153
760k
  /* 1530 */ "vld40.8\t\0"
154
760k
  /* 1539 */ "vst40.8\t\0"
155
760k
  /* 1548 */ "vld21.8\t\0"
156
760k
  /* 1557 */ "vst21.8\t\0"
157
760k
  /* 1566 */ "vld41.8\t\0"
158
760k
  /* 1575 */ "vst41.8\t\0"
159
760k
  /* 1584 */ "vld42.8\t\0"
160
760k
  /* 1593 */ "vst42.8\t\0"
161
760k
  /* 1602 */ "vld43.8\t\0"
162
760k
  /* 1611 */ "vst43.8\t\0"
163
760k
  /* 1620 */ "aesimc.8\t\0"
164
760k
  /* 1630 */ "aesmc.8\t\0"
165
760k
  /* 1639 */ "aesd.8\t\0"
166
760k
  /* 1647 */ "aese.8\t\0"
167
760k
  /* 1655 */ "dlstp.8\t\0"
168
760k
  /* 1664 */ "wlstp.8\t\0"
169
760k
  /* 1673 */ "vusmmla.s8\t\0"
170
760k
  /* 1685 */ "vsmmla.s8\t\0"
171
760k
  /* 1696 */ "vusdot.s8\t\0"
172
760k
  /* 1707 */ "vsdot.s8\t\0"
173
760k
  /* 1717 */ "vummla.u8\t\0"
174
760k
  /* 1728 */ "vsudot.u8\t\0"
175
760k
  /* 1739 */ "vudot.u8\t\0"
176
760k
  /* 1749 */ "vcx1a\t\0"
177
760k
  /* 1756 */ "vcx2a\t\0"
178
760k
  /* 1763 */ "vcx3a\t\0"
179
760k
  /* 1770 */ "rfeda\t\0"
180
760k
  /* 1777 */ "rfeia\t\0"
181
760k
  /* 1784 */ "crc32b\t\0"
182
760k
  /* 1792 */ "crc32cb\t\0"
183
760k
  /* 1801 */ "rfedb\t\0"
184
760k
  /* 1808 */ "rfeib\t\0"
185
760k
  /* 1815 */ "dmb\t\0"
186
760k
  /* 1820 */ "dsb\t\0"
187
760k
  /* 1825 */ "isb\t\0"
188
760k
  /* 1830 */ "tsb\t\0"
189
760k
  /* 1835 */ "csinc\t\0"
190
760k
  /* 1842 */ "hvc\t\0"
191
760k
  /* 1847 */ "cx1d\t\0"
192
760k
  /* 1853 */ "cx2d\t\0"
193
760k
  /* 1859 */ "cx3d\t\0"
194
760k
  /* 1865 */ "pld\t\0"
195
760k
  /* 1870 */ "setend\t\0"
196
760k
  /* 1878 */ "le\t\0"
197
760k
  /* 1882 */ "udf\t\0"
198
760k
  /* 1887 */ "csneg\t\0"
199
760k
  /* 1894 */ "crc32h\t\0"
200
760k
  /* 1902 */ "crc32ch\t\0"
201
760k
  /* 1911 */ "pli\t\0"
202
760k
  /* 1916 */ "bti\t\0"
203
760k
  /* 1921 */ "ldc2l\t\0"
204
760k
  /* 1928 */ "stc2l\t\0"
205
760k
  /* 1935 */ "bl\t\0"
206
760k
  /* 1939 */ "bfcsel\t\0"
207
760k
  /* 1947 */ "setpan\t\0"
208
760k
  /* 1955 */ "letp\t\0"
209
760k
  /* 1961 */ "dls\t\0"
210
760k
  /* 1966 */ "wls\t\0"
211
760k
  /* 1971 */ "cps\t\0"
212
760k
  /* 1976 */ "movs\t\0"
213
760k
  /* 1982 */ "hlt\t\0"
214
760k
  /* 1987 */ "bkpt\t\0"
215
760k
  /* 1993 */ "csinv\t\0"
216
760k
  /* 2000 */ "hvc.w\t\0"
217
760k
  /* 2007 */ "udf.w\t\0"
218
760k
  /* 2014 */ "crc32w\t\0"
219
760k
  /* 2022 */ "crc32cw\t\0"
220
760k
  /* 2031 */ "pldw\t\0"
221
760k
  /* 2037 */ "bx\t\0"
222
760k
  /* 2041 */ "blx\t\0"
223
760k
  /* 2046 */ "cbz\t\0"
224
760k
  /* 2051 */ "cbnz\t\0"
225
760k
  /* 2057 */ "srsda\tsp!, \0"
226
760k
  /* 2069 */ "srsia\tsp!, \0"
227
760k
  /* 2081 */ "srsdb\tsp!, \0"
228
760k
  /* 2093 */ "srsib\tsp!, \0"
229
760k
  /* 2105 */ "srsda\tsp, \0"
230
760k
  /* 2116 */ "srsia\tsp, \0"
231
760k
  /* 2127 */ "srsdb\tsp, \0"
232
760k
  /* 2138 */ "srsib\tsp, \0"
233
760k
  /* 2149 */ "# XRay Function Patchable RET.\0"
234
760k
  /* 2180 */ "# XRay Typed Event Log.\0"
235
760k
  /* 2204 */ "# XRay Custom Event Log.\0"
236
760k
  /* 2229 */ "# XRay Function Enter.\0"
237
760k
  /* 2252 */ "# XRay Tail Call Exit.\0"
238
760k
  /* 2275 */ "# XRay Function Exit.\0"
239
760k
  /* 2297 */ "__brkdiv0\0"
240
760k
  /* 2307 */ "vld1\0"
241
760k
  /* 2312 */ "dcps1\0"
242
760k
  /* 2318 */ "vst1\0"
243
760k
  /* 2323 */ "vcx1\0"
244
760k
  /* 2328 */ "vrev32\0"
245
760k
  /* 2335 */ "ldc2\0"
246
760k
  /* 2340 */ "mrc2\0"
247
760k
  /* 2345 */ "mrrc2\0"
248
760k
  /* 2351 */ "stc2\0"
249
760k
  /* 2356 */ "vld2\0"
250
760k
  /* 2361 */ "cdp2\0"
251
760k
  /* 2366 */ "mcr2\0"
252
760k
  /* 2371 */ "mcrr2\0"
253
760k
  /* 2377 */ "dcps2\0"
254
760k
  /* 2383 */ "vst2\0"
255
760k
  /* 2388 */ "vcx2\0"
256
760k
  /* 2393 */ "vld3\0"
257
760k
  /* 2398 */ "dcps3\0"
258
760k
  /* 2404 */ "vst3\0"
259
760k
  /* 2409 */ "vcx3\0"
260
760k
  /* 2414 */ "vrev64\0"
261
760k
  /* 2421 */ "vld4\0"
262
760k
  /* 2426 */ "vst4\0"
263
760k
  /* 2431 */ "sxtab16\0"
264
760k
  /* 2439 */ "uxtab16\0"
265
760k
  /* 2447 */ "sxtb16\0"
266
760k
  /* 2454 */ "uxtb16\0"
267
760k
  /* 2461 */ "shsub16\0"
268
760k
  /* 2469 */ "uhsub16\0"
269
760k
  /* 2477 */ "uqsub16\0"
270
760k
  /* 2485 */ "ssub16\0"
271
760k
  /* 2492 */ "usub16\0"
272
760k
  /* 2499 */ "shadd16\0"
273
760k
  /* 2507 */ "uhadd16\0"
274
760k
  /* 2515 */ "uqadd16\0"
275
760k
  /* 2523 */ "sadd16\0"
276
760k
  /* 2530 */ "uadd16\0"
277
760k
  /* 2537 */ "ssat16\0"
278
760k
  /* 2544 */ "usat16\0"
279
760k
  /* 2551 */ "vrev16\0"
280
760k
  /* 2558 */ "usada8\0"
281
760k
  /* 2565 */ "shsub8\0"
282
760k
  /* 2572 */ "uhsub8\0"
283
760k
  /* 2579 */ "uqsub8\0"
284
760k
  /* 2586 */ "ssub8\0"
285
760k
  /* 2592 */ "usub8\0"
286
760k
  /* 2598 */ "usad8\0"
287
760k
  /* 2604 */ "shadd8\0"
288
760k
  /* 2611 */ "uhadd8\0"
289
760k
  /* 2618 */ "uqadd8\0"
290
760k
  /* 2625 */ "sadd8\0"
291
760k
  /* 2631 */ "uadd8\0"
292
760k
  /* 2637 */ "LIFETIME_END\0"
293
760k
  /* 2650 */ "PSEUDO_PROBE\0"
294
760k
  /* 2663 */ "BUNDLE\0"
295
760k
  /* 2670 */ "DBG_VALUE\0"
296
760k
  /* 2680 */ "DBG_INSTR_REF\0"
297
760k
  /* 2694 */ "DBG_PHI\0"
298
760k
  /* 2702 */ "DBG_LABEL\0"
299
760k
  /* 2712 */ "LIFETIME_START\0"
300
760k
  /* 2727 */ "DBG_VALUE_LIST\0"
301
760k
  /* 2742 */ "vcx1a\0"
302
760k
  /* 2748 */ "vcx2a\0"
303
760k
  /* 2754 */ "vcx3a\0"
304
760k
  /* 2760 */ "vaba\0"
305
760k
  /* 2765 */ "cx1da\0"
306
760k
  /* 2771 */ "cx2da\0"
307
760k
  /* 2777 */ "cx3da\0"
308
760k
  /* 2783 */ "lda\0"
309
760k
  /* 2787 */ "ldmda\0"
310
760k
  /* 2793 */ "stmda\0"
311
760k
  /* 2799 */ "vrmlaldavha\0"
312
760k
  /* 2811 */ "vrmlsldavha\0"
313
760k
  /* 2823 */ "rfeia\0"
314
760k
  /* 2829 */ "vldmia\0"
315
760k
  /* 2836 */ "vstmia\0"
316
760k
  /* 2843 */ "srsia\0"
317
760k
  /* 2849 */ "vcmla\0"
318
760k
  /* 2855 */ "smmla\0"
319
760k
  /* 2861 */ "vnmla\0"
320
760k
  /* 2867 */ "vmla\0"
321
760k
  /* 2872 */ "vfma\0"
322
760k
  /* 2877 */ "vfnma\0"
323
760k
  /* 2883 */ "vminnma\0"
324
760k
  /* 2891 */ "vmaxnma\0"
325
760k
  /* 2899 */ "vmina\0"
326
760k
  /* 2905 */ "vrsra\0"
327
760k
  /* 2911 */ "vsra\0"
328
760k
  /* 2916 */ "vrinta\0"
329
760k
  /* 2923 */ "tta\0"
330
760k
  /* 2927 */ "vcvta\0"
331
760k
  /* 2933 */ "vmladava\0"
332
760k
  /* 2942 */ "vmlaldava\0"
333
760k
  /* 2952 */ "vmlsldava\0"
334
760k
  /* 2962 */ "vmlsdava\0"
335
760k
  /* 2971 */ "vaddva\0"
336
760k
  /* 2978 */ "vaddlva\0"
337
760k
  /* 2986 */ "vmaxa\0"
338
760k
  /* 2992 */ "ldab\0"
339
760k
  /* 2997 */ "sxtab\0"
340
760k
  /* 3003 */ "uxtab\0"
341
760k
  /* 3009 */ "smlabb\0"
342
760k
  /* 3016 */ "smlalbb\0"
343
760k
  /* 3024 */ "smulbb\0"
344
760k
  /* 3031 */ "tbb\0"
345
760k
  /* 3035 */ "rfedb\0"
346
760k
  /* 3041 */ "vldmdb\0"
347
760k
  /* 3048 */ "vstmdb\0"
348
760k
  /* 3055 */ "srsdb\0"
349
760k
  /* 3061 */ "ldmib\0"
350
760k
  /* 3067 */ "stmib\0"
351
760k
  /* 3073 */ "vshllb\0"
352
760k
  /* 3080 */ "vqdmullb\0"
353
760k
  /* 3089 */ "vmullb\0"
354
760k
  /* 3096 */ "stlb\0"
355
760k
  /* 3101 */ "vmovlb\0"
356
760k
  /* 3108 */ "dmb\0"
357
760k
  /* 3112 */ "vqshrnb\0"
358
760k
  /* 3120 */ "vqrshrnb\0"
359
760k
  /* 3129 */ "vrshrnb\0"
360
760k
  /* 3137 */ "vshrnb\0"
361
760k
  /* 3144 */ "vqshrunb\0"
362
760k
  /* 3153 */ "vqrshrunb\0"
363
760k
  /* 3163 */ "vqmovunb\0"
364
760k
  /* 3172 */ "vqmovnb\0"
365
760k
  /* 3180 */ "vmovnb\0"
366
760k
  /* 3187 */ "swpb\0"
367
760k
  /* 3192 */ "vldrb\0"
368
760k
  /* 3198 */ "vstrb\0"
369
760k
  /* 3204 */ "dsb\0"
370
760k
  /* 3208 */ "isb\0"
371
760k
  /* 3212 */ "ldrsb\0"
372
760k
  /* 3218 */ "tsb\0"
373
760k
  /* 3222 */ "smlatb\0"
374
760k
  /* 3229 */ "pkhtb\0"
375
760k
  /* 3235 */ "smlaltb\0"
376
760k
  /* 3243 */ "smultb\0"
377
760k
  /* 3250 */ "vcvtb\0"
378
760k
  /* 3256 */ "sxtb\0"
379
760k
  /* 3261 */ "uxtb\0"
380
760k
  /* 3266 */ "qdsub\0"
381
760k
  /* 3272 */ "vhsub\0"
382
760k
  /* 3278 */ "vqsub\0"
383
760k
  /* 3284 */ "vsub\0"
384
760k
  /* 3289 */ "smlawb\0"
385
760k
  /* 3296 */ "smulwb\0"
386
760k
  /* 3303 */ "ldaexb\0"
387
760k
  /* 3310 */ "stlexb\0"
388
760k
  /* 3317 */ "ldrexb\0"
389
760k
  /* 3324 */ "strexb\0"
390
760k
  /* 3331 */ "vsbc\0"
391
760k
  /* 3336 */ "vadc\0"
392
760k
  /* 3341 */ "ldc\0"
393
760k
  /* 3345 */ "bfc\0"
394
760k
  /* 3349 */ "vbic\0"
395
760k
  /* 3354 */ "vshlc\0"
396
760k
  /* 3360 */ "smc\0"
397
760k
  /* 3364 */ "mrc\0"
398
760k
  /* 3368 */ "mrrc\0"
399
760k
  /* 3373 */ "rsc\0"
400
760k
  /* 3377 */ "stc\0"
401
760k
  /* 3381 */ "svc\0"
402
760k
  /* 3385 */ "smlad\0"
403
760k
  /* 3391 */ "smuad\0"
404
760k
  /* 3397 */ "vabd\0"
405
760k
  /* 3402 */ "vhcadd\0"
406
760k
  /* 3409 */ "vcadd\0"
407
760k
  /* 3415 */ "qdadd\0"
408
760k
  /* 3421 */ "vrhadd\0"
409
760k
  /* 3428 */ "vhadd\0"
410
760k
  /* 3434 */ "vpadd\0"
411
760k
  /* 3440 */ "vqadd\0"
412
760k
  /* 3446 */ "vadd\0"
413
760k
  /* 3451 */ "smlald\0"
414
760k
  /* 3458 */ "pld\0"
415
760k
  /* 3462 */ "smlsld\0"
416
760k
  /* 3469 */ "vand\0"
417
760k
  /* 3474 */ "vldrd\0"
418
760k
  /* 3480 */ "vstrd\0"
419
760k
  /* 3486 */ "smlsd\0"
420
760k
  /* 3492 */ "smusd\0"
421
760k
  /* 3498 */ "ldaexd\0"
422
760k
  /* 3505 */ "stlexd\0"
423
760k
  /* 3512 */ "ldrexd\0"
424
760k
  /* 3519 */ "strexd\0"
425
760k
  /* 3526 */ "vacge\0"
426
760k
  /* 3532 */ "vcge\0"
427
760k
  /* 3537 */ "vcle\0"
428
760k
  /* 3542 */ "vrecpe\0"
429
760k
  /* 3549 */ "vcmpe\0"
430
760k
  /* 3555 */ "vrsqrte\0"
431
760k
  /* 3563 */ "bf\0"
432
760k
  /* 3566 */ "vbif\0"
433
760k
  /* 3571 */ "dbg\0"
434
760k
  /* 3575 */ "pacg\0"
435
760k
  /* 3580 */ "vqneg\0"
436
760k
  /* 3586 */ "vneg\0"
437
760k
  /* 3591 */ "sg\0"
438
760k
  /* 3594 */ "autg\0"
439
760k
  /* 3599 */ "ldah\0"
440
760k
  /* 3604 */ "vqdmlah\0"
441
760k
  /* 3612 */ "vqrdmlah\0"
442
760k
  /* 3621 */ "sxtah\0"
443
760k
  /* 3627 */ "uxtah\0"
444
760k
  /* 3633 */ "tbh\0"
445
760k
  /* 3637 */ "vqdmladh\0"
446
760k
  /* 3646 */ "vqrdmladh\0"
447
760k
  /* 3656 */ "vqdmlsdh\0"
448
760k
  /* 3665 */ "vqrdmlsdh\0"
449
760k
  /* 3675 */ "stlh\0"
450
760k
  /* 3680 */ "vqdmulh\0"
451
760k
  /* 3688 */ "vqrdmulh\0"
452
760k
  /* 3697 */ "vrmulh\0"
453
760k
  /* 3704 */ "vmulh\0"
454
760k
  /* 3710 */ "vldrh\0"
455
760k
  /* 3716 */ "vstrh\0"
456
760k
  /* 3722 */ "vqdmlash\0"
457
760k
  /* 3731 */ "vqrdmlash\0"
458
760k
  /* 3741 */ "vqrdmlsh\0"
459
760k
  /* 3750 */ "ldrsh\0"
460
760k
  /* 3756 */ "push\0"
461
760k
  /* 3761 */ "revsh\0"
462
760k
  /* 3767 */ "sxth\0"
463
760k
  /* 3772 */ "uxth\0"
464
760k
  /* 3777 */ "vrmlaldavh\0"
465
760k
  /* 3788 */ "vrmlsldavh\0"
466
760k
  /* 3799 */ "ldaexh\0"
467
760k
  /* 3806 */ "stlexh\0"
468
760k
  /* 3813 */ "ldrexh\0"
469
760k
  /* 3820 */ "strexh\0"
470
760k
  /* 3827 */ "vsbci\0"
471
760k
  /* 3833 */ "vadci\0"
472
760k
  /* 3839 */ "bfi\0"
473
760k
  /* 3843 */ "pli\0"
474
760k
  /* 3847 */ "vsli\0"
475
760k
  /* 3852 */ "vsri\0"
476
760k
  /* 3857 */ "bxj\0"
477
760k
  /* 3861 */ "ldc2l\0"
478
760k
  /* 3867 */ "stc2l\0"
479
760k
  /* 3873 */ "umaal\0"
480
760k
  /* 3879 */ "vabal\0"
481
760k
  /* 3885 */ "vpadal\0"
482
760k
  /* 3892 */ "vqdmlal\0"
483
760k
  /* 3900 */ "smlal\0"
484
760k
  /* 3906 */ "umlal\0"
485
760k
  /* 3912 */ "vmlal\0"
486
760k
  /* 3918 */ "vtbl\0"
487
760k
  /* 3923 */ "vsubl\0"
488
760k
  /* 3929 */ "ldcl\0"
489
760k
  /* 3934 */ "stcl\0"
490
760k
  /* 3939 */ "vabdl\0"
491
760k
  /* 3945 */ "vpaddl\0"
492
760k
  /* 3952 */ "vaddl\0"
493
760k
  /* 3958 */ "vpsel\0"
494
760k
  /* 3964 */ "bfl\0"
495
760k
  /* 3968 */ "sqshl\0"
496
760k
  /* 3974 */ "uqshl\0"
497
760k
  /* 3980 */ "vqshl\0"
498
760k
  /* 3986 */ "uqrshl\0"
499
760k
  /* 3993 */ "vqrshl\0"
500
760k
  /* 4000 */ "vrshl\0"
501
760k
  /* 4006 */ "vshl\0"
502
760k
  /* 4011 */ "# FEntry call\0"
503
760k
  /* 4025 */ "sqshll\0"
504
760k
  /* 4032 */ "uqshll\0"
505
760k
  /* 4039 */ "uqrshll\0"
506
760k
  /* 4047 */ "vshll\0"
507
760k
  /* 4053 */ "lsll\0"
508
760k
  /* 4058 */ "vqdmull\0"
509
760k
  /* 4066 */ "smull\0"
510
760k
  /* 4072 */ "umull\0"
511
760k
  /* 4078 */ "vmull\0"
512
760k
  /* 4084 */ "sqrshrl\0"
513
760k
  /* 4092 */ "srshrl\0"
514
760k
  /* 4099 */ "urshrl\0"
515
760k
  /* 4106 */ "asrl\0"
516
760k
  /* 4111 */ "lsrl\0"
517
760k
  /* 4116 */ "vbsl\0"
518
760k
  /* 4121 */ "vqdmlsl\0"
519
760k
  /* 4129 */ "vmlsl\0"
520
760k
  /* 4135 */ "stl\0"
521
760k
  /* 4139 */ "vcmul\0"
522
760k
  /* 4145 */ "smmul\0"
523
760k
  /* 4151 */ "vnmul\0"
524
760k
  /* 4157 */ "vmul\0"
525
760k
  /* 4162 */ "vmovl\0"
526
760k
  /* 4168 */ "vlldm\0"
527
760k
  /* 4174 */ "vminnm\0"
528
760k
  /* 4181 */ "vmaxnm\0"
529
760k
  /* 4188 */ "vscclrm\0"
530
760k
  /* 4196 */ "vrintm\0"
531
760k
  /* 4203 */ "vlstm\0"
532
760k
  /* 4209 */ "vcvtm\0"
533
760k
  /* 4215 */ "vrsubhn\0"
534
760k
  /* 4223 */ "vsubhn\0"
535
760k
  /* 4230 */ "vraddhn\0"
536
760k
  /* 4238 */ "vaddhn\0"
537
760k
  /* 4245 */ "vpmin\0"
538
760k
  /* 4251 */ "vmin\0"
539
760k
  /* 4256 */ "cmn\0"
540
760k
  /* 4260 */ "vqshrn\0"
541
760k
  /* 4267 */ "vqrshrn\0"
542
760k
  /* 4275 */ "vrshrn\0"
543
760k
  /* 4282 */ "vshrn\0"
544
760k
  /* 4288 */ "vorn\0"
545
760k
  /* 4293 */ "vtrn\0"
546
760k
  /* 4298 */ "vrintn\0"
547
760k
  /* 4305 */ "vcvtn\0"
548
760k
  /* 4311 */ "vqshrun\0"
549
760k
  /* 4319 */ "vqrshrun\0"
550
760k
  /* 4328 */ "vqmovun\0"
551
760k
  /* 4336 */ "vmvn\0"
552
760k
  /* 4341 */ "vqmovn\0"
553
760k
  /* 4348 */ "vmovn\0"
554
760k
  /* 4354 */ "trap\0"
555
760k
  /* 4359 */ "cdp\0"
556
760k
  /* 4363 */ "vzip\0"
557
760k
  /* 4368 */ "vcmp\0"
558
760k
  /* 4373 */ "pop\0"
559
760k
  /* 4377 */ "pac\tr12, lr, sp\0"
560
760k
  /* 4393 */ "pacbti\tr12, lr, sp\0"
561
760k
  /* 4412 */ "aut\tr12, lr, sp\0"
562
760k
  /* 4428 */ "lctp\0"
563
760k
  /* 4433 */ "vctp\0"
564
760k
  /* 4438 */ "vrintp\0"
565
760k
  /* 4445 */ "vcvtp\0"
566
760k
  /* 4451 */ "vddup\0"
567
760k
  /* 4457 */ "vidup\0"
568
760k
  /* 4463 */ "vdup\0"
569
760k
  /* 4468 */ "vdwdup\0"
570
760k
  /* 4475 */ "viwdup\0"
571
760k
  /* 4482 */ "vswp\0"
572
760k
  /* 4487 */ "vuzp\0"
573
760k
  /* 4492 */ "vceq\0"
574
760k
  /* 4497 */ "teq\0"
575
760k
  /* 4501 */ "smmlar\0"
576
760k
  /* 4508 */ "mcr\0"
577
760k
  /* 4512 */ "adr\0"
578
760k
  /* 4516 */ "vldr\0"
579
760k
  /* 4521 */ "sqrshr\0"
580
760k
  /* 4528 */ "srshr\0"
581
760k
  /* 4534 */ "urshr\0"
582
760k
  /* 4540 */ "vrshr\0"
583
760k
  /* 4546 */ "vshr\0"
584
760k
  /* 4551 */ "smmulr\0"
585
760k
  /* 4558 */ "veor\0"
586
760k
  /* 4563 */ "ror\0"
587
760k
  /* 4567 */ "mcrr\0"
588
760k
  /* 4572 */ "vorr\0"
589
760k
  /* 4577 */ "asr\0"
590
760k
  /* 4581 */ "smmlsr\0"
591
760k
  /* 4588 */ "vmsr\0"
592
760k
  /* 4593 */ "vbrsr\0"
593
760k
  /* 4599 */ "vrintr\0"
594
760k
  /* 4606 */ "vstr\0"
595
760k
  /* 4611 */ "vcvtr\0"
596
760k
  /* 4617 */ "vmlas\0"
597
760k
  /* 4623 */ "vfmas\0"
598
760k
  /* 4629 */ "vqabs\0"
599
760k
  /* 4635 */ "vabs\0"
600
760k
  /* 4640 */ "subs\0"
601
760k
  /* 4645 */ "vcls\0"
602
760k
  /* 4650 */ "smmls\0"
603
760k
  /* 4656 */ "vnmls\0"
604
760k
  /* 4662 */ "vmls\0"
605
760k
  /* 4667 */ "vfms\0"
606
760k
  /* 4672 */ "vfnms\0"
607
760k
  /* 4678 */ "bxns\0"
608
760k
  /* 4683 */ "blxns\0"
609
760k
  /* 4689 */ "vrecps\0"
610
760k
  /* 4696 */ "vmrs\0"
611
760k
  /* 4701 */ "asrs\0"
612
760k
  /* 4706 */ "lsrs\0"
613
760k
  /* 4711 */ "vrsqrts\0"
614
760k
  /* 4719 */ "movs\0"
615
760k
  /* 4724 */ "ssat\0"
616
760k
  /* 4729 */ "usat\0"
617
760k
  /* 4734 */ "ttat\0"
618
760k
  /* 4739 */ "smlabt\0"
619
760k
  /* 4746 */ "pkhbt\0"
620
760k
  /* 4752 */ "smlalbt\0"
621
760k
  /* 4760 */ "smulbt\0"
622
760k
  /* 4767 */ "ldrbt\0"
623
760k
  /* 4773 */ "strbt\0"
624
760k
  /* 4779 */ "ldrsbt\0"
625
760k
  /* 4786 */ "eret\0"
626
760k
  /* 4791 */ "vacgt\0"
627
760k
  /* 4797 */ "vcgt\0"
628
760k
  /* 4802 */ "ldrht\0"
629
760k
  /* 4808 */ "strht\0"
630
760k
  /* 4814 */ "ldrsht\0"
631
760k
  /* 4821 */ "rbit\0"
632
760k
  /* 4826 */ "vbit\0"
633
760k
  /* 4831 */ "vclt\0"
634
760k
  /* 4836 */ "vshllt\0"
635
760k
  /* 4843 */ "vqdmullt\0"
636
760k
  /* 4852 */ "vmullt\0"
637
760k
  /* 4859 */ "vmovlt\0"
638
760k
  /* 4866 */ "vcnt\0"
639
760k
  /* 4871 */ "hint\0"
640
760k
  /* 4876 */ "vqshrnt\0"
641
760k
  /* 4884 */ "vqrshrnt\0"
642
760k
  /* 4893 */ "vrshrnt\0"
643
760k
  /* 4901 */ "vshrnt\0"
644
760k
  /* 4908 */ "vqshrunt\0"
645
760k
  /* 4917 */ "vqrshrunt\0"
646
760k
  /* 4927 */ "vqmovunt\0"
647
760k
  /* 4936 */ "vqmovnt\0"
648
760k
  /* 4944 */ "vmovnt\0"
649
760k
  /* 4951 */ "vpnot\0"
650
760k
  /* 4957 */ "vpt\0"
651
760k
  /* 4961 */ "ldrt\0"
652
760k
  /* 4966 */ "vsqrt\0"
653
760k
  /* 4972 */ "strt\0"
654
760k
  /* 4977 */ "vpst\0"
655
760k
  /* 4982 */ "vtst\0"
656
760k
  /* 4987 */ "smlatt\0"
657
760k
  /* 4994 */ "smlaltt\0"
658
760k
  /* 5002 */ "smultt\0"
659
760k
  /* 5009 */ "ttt\0"
660
760k
  /* 5013 */ "vcvtt\0"
661
760k
  /* 5019 */ "bxaut\0"
662
760k
  /* 5025 */ "vjcvt\0"
663
760k
  /* 5031 */ "vcvt\0"
664
760k
  /* 5036 */ "movt\0"
665
760k
  /* 5041 */ "smlawt\0"
666
760k
  /* 5048 */ "smulwt\0"
667
760k
  /* 5055 */ "vext\0"
668
760k
  /* 5060 */ "vqshlu\0"
669
760k
  /* 5067 */ "vabav\0"
670
760k
  /* 5073 */ "vmladav\0"
671
760k
  /* 5081 */ "vmlaldav\0"
672
760k
  /* 5090 */ "vmlsldav\0"
673
760k
  /* 5099 */ "vmlsdav\0"
674
760k
  /* 5107 */ "vminnmav\0"
675
760k
  /* 5116 */ "vmaxnmav\0"
676
760k
  /* 5125 */ "vminav\0"
677
760k
  /* 5132 */ "vmaxav\0"
678
760k
  /* 5139 */ "vaddv\0"
679
760k
  /* 5145 */ "rev\0"
680
760k
  /* 5149 */ "sdiv\0"
681
760k
  /* 5154 */ "udiv\0"
682
760k
  /* 5159 */ "vdiv\0"
683
760k
  /* 5164 */ "vaddlv\0"
684
760k
  /* 5171 */ "vminnmv\0"
685
760k
  /* 5179 */ "vmaxnmv\0"
686
760k
  /* 5187 */ "vminv\0"
687
760k
  /* 5193 */ "vmov\0"
688
760k
  /* 5198 */ "vmaxv\0"
689
760k
  /* 5204 */ "vsubw\0"
690
760k
  /* 5210 */ "vaddw\0"
691
760k
  /* 5216 */ "pldw\0"
692
760k
  /* 5221 */ "vldrw\0"
693
760k
  /* 5227 */ "vstrw\0"
694
760k
  /* 5233 */ "movw\0"
695
760k
  /* 5238 */ "vrmlaldavhax\0"
696
760k
  /* 5251 */ "vrmlsldavhax\0"
697
760k
  /* 5264 */ "fldmiax\0"
698
760k
  /* 5272 */ "fstmiax\0"
699
760k
  /* 5280 */ "vpmax\0"
700
760k
  /* 5286 */ "vmax\0"
701
760k
  /* 5291 */ "shsax\0"
702
760k
  /* 5297 */ "uhsax\0"
703
760k
  /* 5303 */ "uqsax\0"
704
760k
  /* 5309 */ "ssax\0"
705
760k
  /* 5314 */ "usax\0"
706
760k
  /* 5319 */ "vmladavax\0"
707
760k
  /* 5329 */ "vmlaldavax\0"
708
760k
  /* 5340 */ "vmlsldavax\0"
709
760k
  /* 5351 */ "vmlsdavax\0"
710
760k
  /* 5361 */ "fldmdbx\0"
711
760k
  /* 5369 */ "fstmdbx\0"
712
760k
  /* 5377 */ "vtbx\0"
713
760k
  /* 5382 */ "smladx\0"
714
760k
  /* 5389 */ "smuadx\0"
715
760k
  /* 5396 */ "smlaldx\0"
716
760k
  /* 5404 */ "smlsldx\0"
717
760k
  /* 5412 */ "smlsdx\0"
718
760k
  /* 5419 */ "smusdx\0"
719
760k
  /* 5426 */ "ldaex\0"
720
760k
  /* 5432 */ "stlex\0"
721
760k
  /* 5438 */ "ldrex\0"
722
760k
  /* 5444 */ "clrex\0"
723
760k
  /* 5450 */ "strex\0"
724
760k
  /* 5456 */ "sbfx\0"
725
760k
  /* 5461 */ "ubfx\0"
726
760k
  /* 5466 */ "vqdmladhx\0"
727
760k
  /* 5476 */ "vqrdmladhx\0"
728
760k
  /* 5487 */ "vqdmlsdhx\0"
729
760k
  /* 5497 */ "vqrdmlsdhx\0"
730
760k
  /* 5508 */ "vrmlaldavhx\0"
731
760k
  /* 5520 */ "vrmlsldavhx\0"
732
760k
  /* 5532 */ "blx\0"
733
760k
  /* 5536 */ "bflx\0"
734
760k
  /* 5541 */ "rrx\0"
735
760k
  /* 5545 */ "shasx\0"
736
760k
  /* 5551 */ "uhasx\0"
737
760k
  /* 5557 */ "uqasx\0"
738
760k
  /* 5563 */ "sasx\0"
739
760k
  /* 5568 */ "uasx\0"
740
760k
  /* 5573 */ "vrintx\0"
741
760k
  /* 5580 */ "vmladavx\0"
742
760k
  /* 5589 */ "vmlaldavx\0"
743
760k
  /* 5599 */ "vmlsldavx\0"
744
760k
  /* 5609 */ "vmlsdavx\0"
745
760k
  /* 5618 */ "vclz\0"
746
760k
  /* 5623 */ "vrintz\0"
747
760k
};
748
760k
#endif // CAPSTONE_DIET
749
750
760k
  static const uint32_t OpInfo0[] = {
751
760k
    0U, // PHI
752
760k
    0U, // INLINEASM
753
760k
    0U, // INLINEASM_BR
754
760k
    0U, // CFI_INSTRUCTION
755
760k
    0U, // EH_LABEL
756
760k
    0U, // GC_LABEL
757
760k
    0U, // ANNOTATION_LABEL
758
760k
    0U, // KILL
759
760k
    0U, // EXTRACT_SUBREG
760
760k
    0U, // INSERT_SUBREG
761
760k
    0U, // IMPLICIT_DEF
762
760k
    0U, // SUBREG_TO_REG
763
760k
    0U, // COPY_TO_REGCLASS
764
760k
    2671U,  // DBG_VALUE
765
760k
    2728U,  // DBG_VALUE_LIST
766
760k
    2681U,  // DBG_INSTR_REF
767
760k
    2695U,  // DBG_PHI
768
760k
    2703U,  // DBG_LABEL
769
760k
    0U, // REG_SEQUENCE
770
760k
    0U, // COPY
771
760k
    2664U,  // BUNDLE
772
760k
    2713U,  // LIFETIME_START
773
760k
    2638U,  // LIFETIME_END
774
760k
    2651U,  // PSEUDO_PROBE
775
760k
    0U, // ARITH_FENCE
776
760k
    0U, // STACKMAP
777
760k
    4012U,  // FENTRY_CALL
778
760k
    0U, // PATCHPOINT
779
760k
    0U, // LOAD_STACK_GUARD
780
760k
    0U, // PREALLOCATED_SETUP
781
760k
    0U, // PREALLOCATED_ARG
782
760k
    0U, // STATEPOINT
783
760k
    0U, // LOCAL_ESCAPE
784
760k
    0U, // FAULTING_OP
785
760k
    0U, // PATCHABLE_OP
786
760k
    2230U,  // PATCHABLE_FUNCTION_ENTER
787
760k
    2150U,  // PATCHABLE_RET
788
760k
    2276U,  // PATCHABLE_FUNCTION_EXIT
789
760k
    2253U,  // PATCHABLE_TAIL_CALL
790
760k
    2205U,  // PATCHABLE_EVENT_CALL
791
760k
    2181U,  // PATCHABLE_TYPED_EVENT_CALL
792
760k
    0U, // ICALL_BRANCH_FUNNEL
793
760k
    0U, // MEMBARRIER
794
760k
    0U, // JUMP_TABLE_DEBUG_INFO
795
760k
    0U, // G_ASSERT_SEXT
796
760k
    0U, // G_ASSERT_ZEXT
797
760k
    0U, // G_ASSERT_ALIGN
798
760k
    0U, // G_ADD
799
760k
    0U, // G_SUB
800
760k
    0U, // G_MUL
801
760k
    0U, // G_SDIV
802
760k
    0U, // G_UDIV
803
760k
    0U, // G_SREM
804
760k
    0U, // G_UREM
805
760k
    0U, // G_SDIVREM
806
760k
    0U, // G_UDIVREM
807
760k
    0U, // G_AND
808
760k
    0U, // G_OR
809
760k
    0U, // G_XOR
810
760k
    0U, // G_IMPLICIT_DEF
811
760k
    0U, // G_PHI
812
760k
    0U, // G_FRAME_INDEX
813
760k
    0U, // G_GLOBAL_VALUE
814
760k
    0U, // G_CONSTANT_POOL
815
760k
    0U, // G_EXTRACT
816
760k
    0U, // G_UNMERGE_VALUES
817
760k
    0U, // G_INSERT
818
760k
    0U, // G_MERGE_VALUES
819
760k
    0U, // G_BUILD_VECTOR
820
760k
    0U, // G_BUILD_VECTOR_TRUNC
821
760k
    0U, // G_CONCAT_VECTORS
822
760k
    0U, // G_PTRTOINT
823
760k
    0U, // G_INTTOPTR
824
760k
    0U, // G_BITCAST
825
760k
    0U, // G_FREEZE
826
760k
    0U, // G_CONSTANT_FOLD_BARRIER
827
760k
    0U, // G_INTRINSIC_FPTRUNC_ROUND
828
760k
    0U, // G_INTRINSIC_TRUNC
829
760k
    0U, // G_INTRINSIC_ROUND
830
760k
    0U, // G_INTRINSIC_LRINT
831
760k
    0U, // G_INTRINSIC_ROUNDEVEN
832
760k
    0U, // G_READCYCLECOUNTER
833
760k
    0U, // G_LOAD
834
760k
    0U, // G_SEXTLOAD
835
760k
    0U, // G_ZEXTLOAD
836
760k
    0U, // G_INDEXED_LOAD
837
760k
    0U, // G_INDEXED_SEXTLOAD
838
760k
    0U, // G_INDEXED_ZEXTLOAD
839
760k
    0U, // G_STORE
840
760k
    0U, // G_INDEXED_STORE
841
760k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
842
760k
    0U, // G_ATOMIC_CMPXCHG
843
760k
    0U, // G_ATOMICRMW_XCHG
844
760k
    0U, // G_ATOMICRMW_ADD
845
760k
    0U, // G_ATOMICRMW_SUB
846
760k
    0U, // G_ATOMICRMW_AND
847
760k
    0U, // G_ATOMICRMW_NAND
848
760k
    0U, // G_ATOMICRMW_OR
849
760k
    0U, // G_ATOMICRMW_XOR
850
760k
    0U, // G_ATOMICRMW_MAX
851
760k
    0U, // G_ATOMICRMW_MIN
852
760k
    0U, // G_ATOMICRMW_UMAX
853
760k
    0U, // G_ATOMICRMW_UMIN
854
760k
    0U, // G_ATOMICRMW_FADD
855
760k
    0U, // G_ATOMICRMW_FSUB
856
760k
    0U, // G_ATOMICRMW_FMAX
857
760k
    0U, // G_ATOMICRMW_FMIN
858
760k
    0U, // G_ATOMICRMW_UINC_WRAP
859
760k
    0U, // G_ATOMICRMW_UDEC_WRAP
860
760k
    0U, // G_FENCE
861
760k
    0U, // G_PREFETCH
862
760k
    0U, // G_BRCOND
863
760k
    0U, // G_BRINDIRECT
864
760k
    0U, // G_INVOKE_REGION_START
865
760k
    0U, // G_INTRINSIC
866
760k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
867
760k
    0U, // G_INTRINSIC_CONVERGENT
868
760k
    0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
869
760k
    0U, // G_ANYEXT
870
760k
    0U, // G_TRUNC
871
760k
    0U, // G_CONSTANT
872
760k
    0U, // G_FCONSTANT
873
760k
    0U, // G_VASTART
874
760k
    0U, // G_VAARG
875
760k
    0U, // G_SEXT
876
760k
    0U, // G_SEXT_INREG
877
760k
    0U, // G_ZEXT
878
760k
    0U, // G_SHL
879
760k
    0U, // G_LSHR
880
760k
    0U, // G_ASHR
881
760k
    0U, // G_FSHL
882
760k
    0U, // G_FSHR
883
760k
    0U, // G_ROTR
884
760k
    0U, // G_ROTL
885
760k
    0U, // G_ICMP
886
760k
    0U, // G_FCMP
887
760k
    0U, // G_SELECT
888
760k
    0U, // G_UADDO
889
760k
    0U, // G_UADDE
890
760k
    0U, // G_USUBO
891
760k
    0U, // G_USUBE
892
760k
    0U, // G_SADDO
893
760k
    0U, // G_SADDE
894
760k
    0U, // G_SSUBO
895
760k
    0U, // G_SSUBE
896
760k
    0U, // G_UMULO
897
760k
    0U, // G_SMULO
898
760k
    0U, // G_UMULH
899
760k
    0U, // G_SMULH
900
760k
    0U, // G_UADDSAT
901
760k
    0U, // G_SADDSAT
902
760k
    0U, // G_USUBSAT
903
760k
    0U, // G_SSUBSAT
904
760k
    0U, // G_USHLSAT
905
760k
    0U, // G_SSHLSAT
906
760k
    0U, // G_SMULFIX
907
760k
    0U, // G_UMULFIX
908
760k
    0U, // G_SMULFIXSAT
909
760k
    0U, // G_UMULFIXSAT
910
760k
    0U, // G_SDIVFIX
911
760k
    0U, // G_UDIVFIX
912
760k
    0U, // G_SDIVFIXSAT
913
760k
    0U, // G_UDIVFIXSAT
914
760k
    0U, // G_FADD
915
760k
    0U, // G_FSUB
916
760k
    0U, // G_FMUL
917
760k
    0U, // G_FMA
918
760k
    0U, // G_FMAD
919
760k
    0U, // G_FDIV
920
760k
    0U, // G_FREM
921
760k
    0U, // G_FPOW
922
760k
    0U, // G_FPOWI
923
760k
    0U, // G_FEXP
924
760k
    0U, // G_FEXP2
925
760k
    0U, // G_FEXP10
926
760k
    0U, // G_FLOG
927
760k
    0U, // G_FLOG2
928
760k
    0U, // G_FLOG10
929
760k
    0U, // G_FLDEXP
930
760k
    0U, // G_FFREXP
931
760k
    0U, // G_FNEG
932
760k
    0U, // G_FPEXT
933
760k
    0U, // G_FPTRUNC
934
760k
    0U, // G_FPTOSI
935
760k
    0U, // G_FPTOUI
936
760k
    0U, // G_SITOFP
937
760k
    0U, // G_UITOFP
938
760k
    0U, // G_FABS
939
760k
    0U, // G_FCOPYSIGN
940
760k
    0U, // G_IS_FPCLASS
941
760k
    0U, // G_FCANONICALIZE
942
760k
    0U, // G_FMINNUM
943
760k
    0U, // G_FMAXNUM
944
760k
    0U, // G_FMINNUM_IEEE
945
760k
    0U, // G_FMAXNUM_IEEE
946
760k
    0U, // G_FMINIMUM
947
760k
    0U, // G_FMAXIMUM
948
760k
    0U, // G_GET_FPENV
949
760k
    0U, // G_SET_FPENV
950
760k
    0U, // G_RESET_FPENV
951
760k
    0U, // G_GET_FPMODE
952
760k
    0U, // G_SET_FPMODE
953
760k
    0U, // G_RESET_FPMODE
954
760k
    0U, // G_PTR_ADD
955
760k
    0U, // G_PTRMASK
956
760k
    0U, // G_SMIN
957
760k
    0U, // G_SMAX
958
760k
    0U, // G_UMIN
959
760k
    0U, // G_UMAX
960
760k
    0U, // G_ABS
961
760k
    0U, // G_LROUND
962
760k
    0U, // G_LLROUND
963
760k
    0U, // G_BR
964
760k
    0U, // G_BRJT
965
760k
    0U, // G_INSERT_VECTOR_ELT
966
760k
    0U, // G_EXTRACT_VECTOR_ELT
967
760k
    0U, // G_SHUFFLE_VECTOR
968
760k
    0U, // G_CTTZ
969
760k
    0U, // G_CTTZ_ZERO_UNDEF
970
760k
    0U, // G_CTLZ
971
760k
    0U, // G_CTLZ_ZERO_UNDEF
972
760k
    0U, // G_CTPOP
973
760k
    0U, // G_BSWAP
974
760k
    0U, // G_BITREVERSE
975
760k
    0U, // G_FCEIL
976
760k
    0U, // G_FCOS
977
760k
    0U, // G_FSIN
978
760k
    0U, // G_FSQRT
979
760k
    0U, // G_FFLOOR
980
760k
    0U, // G_FRINT
981
760k
    0U, // G_FNEARBYINT
982
760k
    0U, // G_ADDRSPACE_CAST
983
760k
    0U, // G_BLOCK_ADDR
984
760k
    0U, // G_JUMP_TABLE
985
760k
    0U, // G_DYN_STACKALLOC
986
760k
    0U, // G_STACKSAVE
987
760k
    0U, // G_STACKRESTORE
988
760k
    0U, // G_STRICT_FADD
989
760k
    0U, // G_STRICT_FSUB
990
760k
    0U, // G_STRICT_FMUL
991
760k
    0U, // G_STRICT_FDIV
992
760k
    0U, // G_STRICT_FREM
993
760k
    0U, // G_STRICT_FMA
994
760k
    0U, // G_STRICT_FSQRT
995
760k
    0U, // G_STRICT_FLDEXP
996
760k
    0U, // G_READ_REGISTER
997
760k
    0U, // G_WRITE_REGISTER
998
760k
    0U, // G_MEMCPY
999
760k
    0U, // G_MEMCPY_INLINE
1000
760k
    0U, // G_MEMMOVE
1001
760k
    0U, // G_MEMSET
1002
760k
    0U, // G_BZERO
1003
760k
    0U, // G_VECREDUCE_SEQ_FADD
1004
760k
    0U, // G_VECREDUCE_SEQ_FMUL
1005
760k
    0U, // G_VECREDUCE_FADD
1006
760k
    0U, // G_VECREDUCE_FMUL
1007
760k
    0U, // G_VECREDUCE_FMAX
1008
760k
    0U, // G_VECREDUCE_FMIN
1009
760k
    0U, // G_VECREDUCE_FMAXIMUM
1010
760k
    0U, // G_VECREDUCE_FMINIMUM
1011
760k
    0U, // G_VECREDUCE_ADD
1012
760k
    0U, // G_VECREDUCE_MUL
1013
760k
    0U, // G_VECREDUCE_AND
1014
760k
    0U, // G_VECREDUCE_OR
1015
760k
    0U, // G_VECREDUCE_XOR
1016
760k
    0U, // G_VECREDUCE_SMAX
1017
760k
    0U, // G_VECREDUCE_SMIN
1018
760k
    0U, // G_VECREDUCE_UMAX
1019
760k
    0U, // G_VECREDUCE_UMIN
1020
760k
    0U, // G_SBFX
1021
760k
    0U, // G_UBFX
1022
760k
    0U, // ABS
1023
760k
    0U, // ADDSri
1024
760k
    0U, // ADDSrr
1025
760k
    0U, // ADDSrsi
1026
760k
    0U, // ADDSrsr
1027
760k
    0U, // ADJCALLSTACKDOWN
1028
760k
    0U, // ADJCALLSTACKUP
1029
760k
    12770U, // ASRi
1030
760k
    12770U, // ASRr
1031
760k
    0U, // B
1032
760k
    0U, // BCCZi64
1033
760k
    0U, // BCCi64
1034
760k
    0U, // BLX_noip
1035
760k
    0U, // BLX_pred_noip
1036
760k
    0U, // BL_PUSHLR
1037
760k
    0U, // BMOVPCB_CALL
1038
760k
    0U, // BMOVPCRX_CALL
1039
760k
    0U, // BR_JTadd
1040
760k
    0U, // BR_JTm_i12
1041
760k
    0U, // BR_JTm_rs
1042
760k
    0U, // BR_JTr
1043
760k
    0U, // BX_CALL
1044
760k
    0U, // CMP_SWAP_16
1045
760k
    0U, // CMP_SWAP_32
1046
760k
    0U, // CMP_SWAP_64
1047
760k
    0U, // CMP_SWAP_8
1048
760k
    0U, // CONSTPOOL_ENTRY
1049
760k
    0U, // COPY_STRUCT_BYVAL_I32
1050
760k
    67130072U,  // ITasm
1051
760k
    0U, // Int_eh_sjlj_dispatchsetup
1052
760k
    0U, // Int_eh_sjlj_longjmp
1053
760k
    0U, // Int_eh_sjlj_setjmp
1054
760k
    0U, // Int_eh_sjlj_setjmp_nofp
1055
760k
    0U, // Int_eh_sjlj_setup_dispatch
1056
760k
    0U, // JUMPTABLE_ADDRS
1057
760k
    0U, // JUMPTABLE_INSTS
1058
760k
    0U, // JUMPTABLE_TBB
1059
760k
    0U, // JUMPTABLE_TBH
1060
760k
    0U, // LDMIA_RET
1061
760k
    29344U, // LDRBT_POST
1062
760k
    29094U, // LDRConstPool
1063
760k
    29379U, // LDRHTii
1064
760k
    0U, // LDRLIT_ga_abs
1065
760k
    0U, // LDRLIT_ga_pcrel
1066
760k
    0U, // LDRLIT_ga_pcrel_ldr
1067
760k
    29356U, // LDRSBTii
1068
760k
    29391U, // LDRSHTii
1069
760k
    29538U, // LDRT_POST
1070
760k
    0U, // LEApcrel
1071
760k
    0U, // LEApcrelJT
1072
760k
    0U, // LOADDUAL
1073
760k
    12318U, // LSLi
1074
760k
    12318U, // LSLr
1075
760k
    12777U, // LSRi
1076
760k
    12777U, // LSRr
1077
760k
    0U, // MEMCPY
1078
760k
    0U, // MLAv5
1079
760k
    0U, // MOVCCi
1080
760k
    0U, // MOVCCi16
1081
760k
    0U, // MOVCCi32imm
1082
760k
    0U, // MOVCCr
1083
760k
    0U, // MOVCCsi
1084
760k
    0U, // MOVCCsr
1085
760k
    0U, // MOVPCRX
1086
760k
    0U, // MOVTi16_ga_pcrel
1087
760k
    0U, // MOV_ga_pcrel
1088
760k
    0U, // MOV_ga_pcrel_ldr
1089
760k
    0U, // MOVi16_ga_pcrel
1090
760k
    0U, // MOVi32imm
1091
760k
    0U, // MOVsra_glue
1092
760k
    0U, // MOVsrl_glue
1093
760k
    0U, // MQPRCopy
1094
760k
    0U, // MQQPRLoad
1095
760k
    0U, // MQQPRStore
1096
760k
    0U, // MQQQQPRLoad
1097
760k
    0U, // MQQQQPRStore
1098
760k
    0U, // MULv5
1099
760k
    0U, // MVE_MEMCPYLOOPINST
1100
760k
    0U, // MVE_MEMSETLOOPINST
1101
760k
    0U, // MVNCCi
1102
760k
    0U, // PICADD
1103
760k
    0U, // PICLDR
1104
760k
    0U, // PICLDRB
1105
760k
    0U, // PICLDRH
1106
760k
    0U, // PICLDRSB
1107
760k
    0U, // PICLDRSH
1108
760k
    0U, // PICSTR
1109
760k
    0U, // PICSTRB
1110
760k
    0U, // PICSTRH
1111
760k
    12756U, // RORi
1112
760k
    12756U, // RORr
1113
760k
    0U, // RRX
1114
760k
    38310U, // RRXi
1115
760k
    0U, // RSBSri
1116
760k
    0U, // RSBSrsi
1117
760k
    0U, // RSBSrsr
1118
760k
    0U, // SEH_EpilogEnd
1119
760k
    0U, // SEH_EpilogStart
1120
760k
    0U, // SEH_Nop
1121
760k
    0U, // SEH_Nop_Ret
1122
760k
    0U, // SEH_PrologEnd
1123
760k
    0U, // SEH_SaveFRegs
1124
760k
    0U, // SEH_SaveLR
1125
760k
    0U, // SEH_SaveRegs
1126
760k
    0U, // SEH_SaveRegs_Ret
1127
760k
    0U, // SEH_SaveSP
1128
760k
    0U, // SEH_StackAlloc
1129
760k
    0U, // SMLALv5
1130
760k
    0U, // SMULLv5
1131
760k
    0U, // SPACE
1132
760k
    0U, // STOREDUAL
1133
760k
    29350U, // STRBT_POST
1134
760k
    0U, // STRBi_preidx
1135
760k
    0U, // STRBr_preidx
1136
760k
    0U, // STRH_preidx
1137
760k
    29549U, // STRT_POST
1138
760k
    0U, // STRi_preidx
1139
760k
    0U, // STRr_preidx
1140
760k
    0U, // SUBS_PC_LR
1141
760k
    0U, // SUBSri
1142
760k
    0U, // SUBSrr
1143
760k
    0U, // SUBSrsi
1144
760k
    0U, // SUBSrsr
1145
760k
    0U, // SpeculationBarrierISBDSBEndBB
1146
760k
    0U, // SpeculationBarrierSBEndBB
1147
760k
    0U, // TAILJMPd
1148
760k
    0U, // TAILJMPr
1149
760k
    0U, // TAILJMPr4
1150
760k
    0U, // TCRETURNdi
1151
760k
    0U, // TCRETURNri
1152
760k
    0U, // TPsoft
1153
760k
    0U, // UMLALv5
1154
760k
    0U, // UMULLv5
1155
760k
    567556U,  // VLD1LNdAsm_16
1156
760k
    1091844U, // VLD1LNdAsm_32
1157
760k
    1616132U, // VLD1LNdAsm_8
1158
760k
    567556U,  // VLD1LNdWB_fixed_Asm_16
1159
760k
    1091844U, // VLD1LNdWB_fixed_Asm_32
1160
760k
    1616132U, // VLD1LNdWB_fixed_Asm_8
1161
760k
    575748U,  // VLD1LNdWB_register_Asm_16
1162
760k
    1100036U, // VLD1LNdWB_register_Asm_32
1163
760k
    1624324U, // VLD1LNdWB_register_Asm_8
1164
760k
    567605U,  // VLD2LNdAsm_16
1165
760k
    1091893U, // VLD2LNdAsm_32
1166
760k
    1616181U, // VLD2LNdAsm_8
1167
760k
    567605U,  // VLD2LNdWB_fixed_Asm_16
1168
760k
    1091893U, // VLD2LNdWB_fixed_Asm_32
1169
760k
    1616181U, // VLD2LNdWB_fixed_Asm_8
1170
760k
    575797U,  // VLD2LNdWB_register_Asm_16
1171
760k
    1100085U, // VLD2LNdWB_register_Asm_32
1172
760k
    1624373U, // VLD2LNdWB_register_Asm_8
1173
760k
    567605U,  // VLD2LNqAsm_16
1174
760k
    1091893U, // VLD2LNqAsm_32
1175
760k
    567605U,  // VLD2LNqWB_fixed_Asm_16
1176
760k
    1091893U, // VLD2LNqWB_fixed_Asm_32
1177
760k
    575797U,  // VLD2LNqWB_register_Asm_16
1178
760k
    1100085U, // VLD2LNqWB_register_Asm_32
1179
760k
    134801754U, // VLD3DUPdAsm_16
1180
760k
    135326042U, // VLD3DUPdAsm_32
1181
760k
    135850330U, // VLD3DUPdAsm_8
1182
760k
    134801754U, // VLD3DUPdWB_fixed_Asm_16
1183
760k
    135326042U, // VLD3DUPdWB_fixed_Asm_32
1184
760k
    135850330U, // VLD3DUPdWB_fixed_Asm_8
1185
760k
    134785370U, // VLD3DUPdWB_register_Asm_16
1186
760k
    135309658U, // VLD3DUPdWB_register_Asm_32
1187
760k
    135833946U, // VLD3DUPdWB_register_Asm_8
1188
760k
    201910618U, // VLD3DUPqAsm_16
1189
760k
    202434906U, // VLD3DUPqAsm_32
1190
760k
    202959194U, // VLD3DUPqAsm_8
1191
760k
    201910618U, // VLD3DUPqWB_fixed_Asm_16
1192
760k
    202434906U, // VLD3DUPqWB_fixed_Asm_32
1193
760k
    202959194U, // VLD3DUPqWB_fixed_Asm_8
1194
760k
    201894234U, // VLD3DUPqWB_register_Asm_16
1195
760k
    202418522U, // VLD3DUPqWB_register_Asm_32
1196
760k
    202942810U, // VLD3DUPqWB_register_Asm_8
1197
760k
    567642U,  // VLD3LNdAsm_16
1198
760k
    1091930U, // VLD3LNdAsm_32
1199
760k
    1616218U, // VLD3LNdAsm_8
1200
760k
    567642U,  // VLD3LNdWB_fixed_Asm_16
1201
760k
    1091930U, // VLD3LNdWB_fixed_Asm_32
1202
760k
    1616218U, // VLD3LNdWB_fixed_Asm_8
1203
760k
    575834U,  // VLD3LNdWB_register_Asm_16
1204
760k
    1100122U, // VLD3LNdWB_register_Asm_32
1205
760k
    1624410U, // VLD3LNdWB_register_Asm_8
1206
760k
    567642U,  // VLD3LNqAsm_16
1207
760k
    1091930U, // VLD3LNqAsm_32
1208
760k
    567642U,  // VLD3LNqWB_fixed_Asm_16
1209
760k
    1091930U, // VLD3LNqWB_fixed_Asm_32
1210
760k
    575834U,  // VLD3LNqWB_register_Asm_16
1211
760k
    1100122U, // VLD3LNqWB_register_Asm_32
1212
760k
    269019482U, // VLD3dAsm_16
1213
760k
    269543770U, // VLD3dAsm_32
1214
760k
    270068058U, // VLD3dAsm_8
1215
760k
    269019482U, // VLD3dWB_fixed_Asm_16
1216
760k
    269543770U, // VLD3dWB_fixed_Asm_32
1217
760k
    270068058U, // VLD3dWB_fixed_Asm_8
1218
760k
    269003098U, // VLD3dWB_register_Asm_16
1219
760k
    269527386U, // VLD3dWB_register_Asm_32
1220
760k
    270051674U, // VLD3dWB_register_Asm_8
1221
760k
    336128346U, // VLD3qAsm_16
1222
760k
    336652634U, // VLD3qAsm_32
1223
760k
    337176922U, // VLD3qAsm_8
1224
760k
    336128346U, // VLD3qWB_fixed_Asm_16
1225
760k
    336652634U, // VLD3qWB_fixed_Asm_32
1226
760k
    337176922U, // VLD3qWB_fixed_Asm_8
1227
760k
    336111962U, // VLD3qWB_register_Asm_16
1228
760k
    336636250U, // VLD3qWB_register_Asm_32
1229
760k
    337160538U, // VLD3qWB_register_Asm_8
1230
760k
    403237238U, // VLD4DUPdAsm_16
1231
760k
    403761526U, // VLD4DUPdAsm_32
1232
760k
    404285814U, // VLD4DUPdAsm_8
1233
760k
    403237238U, // VLD4DUPdWB_fixed_Asm_16
1234
760k
    403761526U, // VLD4DUPdWB_fixed_Asm_32
1235
760k
    404285814U, // VLD4DUPdWB_fixed_Asm_8
1236
760k
    403220854U, // VLD4DUPdWB_register_Asm_16
1237
760k
    403745142U, // VLD4DUPdWB_register_Asm_32
1238
760k
    404269430U, // VLD4DUPdWB_register_Asm_8
1239
760k
    470346102U, // VLD4DUPqAsm_16
1240
760k
    470870390U, // VLD4DUPqAsm_32
1241
760k
    471394678U, // VLD4DUPqAsm_8
1242
760k
    470346102U, // VLD4DUPqWB_fixed_Asm_16
1243
760k
    470870390U, // VLD4DUPqWB_fixed_Asm_32
1244
760k
    471394678U, // VLD4DUPqWB_fixed_Asm_8
1245
760k
    470329718U, // VLD4DUPqWB_register_Asm_16
1246
760k
    470854006U, // VLD4DUPqWB_register_Asm_32
1247
760k
    471378294U, // VLD4DUPqWB_register_Asm_8
1248
760k
    567670U,  // VLD4LNdAsm_16
1249
760k
    1091958U, // VLD4LNdAsm_32
1250
760k
    1616246U, // VLD4LNdAsm_8
1251
760k
    567670U,  // VLD4LNdWB_fixed_Asm_16
1252
760k
    1091958U, // VLD4LNdWB_fixed_Asm_32
1253
760k
    1616246U, // VLD4LNdWB_fixed_Asm_8
1254
760k
    575862U,  // VLD4LNdWB_register_Asm_16
1255
760k
    1100150U, // VLD4LNdWB_register_Asm_32
1256
760k
    1624438U, // VLD4LNdWB_register_Asm_8
1257
760k
    567670U,  // VLD4LNqAsm_16
1258
760k
    1091958U, // VLD4LNqAsm_32
1259
760k
    567670U,  // VLD4LNqWB_fixed_Asm_16
1260
760k
    1091958U, // VLD4LNqWB_fixed_Asm_32
1261
760k
    575862U,  // VLD4LNqWB_register_Asm_16
1262
760k
    1100150U, // VLD4LNqWB_register_Asm_32
1263
760k
    537454966U, // VLD4dAsm_16
1264
760k
    537979254U, // VLD4dAsm_32
1265
760k
    538503542U, // VLD4dAsm_8
1266
760k
    537454966U, // VLD4dWB_fixed_Asm_16
1267
760k
    537979254U, // VLD4dWB_fixed_Asm_32
1268
760k
    538503542U, // VLD4dWB_fixed_Asm_8
1269
760k
    537438582U, // VLD4dWB_register_Asm_16
1270
760k
    537962870U, // VLD4dWB_register_Asm_32
1271
760k
    538487158U, // VLD4dWB_register_Asm_8
1272
760k
    604563830U, // VLD4qAsm_16
1273
760k
    605088118U, // VLD4qAsm_32
1274
760k
    605612406U, // VLD4qAsm_8
1275
760k
    604563830U, // VLD4qWB_fixed_Asm_16
1276
760k
    605088118U, // VLD4qWB_fixed_Asm_32
1277
760k
    605612406U, // VLD4qWB_fixed_Asm_8
1278
760k
    604547446U, // VLD4qWB_register_Asm_16
1279
760k
    605071734U, // VLD4qWB_register_Asm_32
1280
760k
    605596022U, // VLD4qWB_register_Asm_8
1281
760k
    0U, // VMOVD0
1282
760k
    0U, // VMOVDcc
1283
760k
    0U, // VMOVHcc
1284
760k
    0U, // VMOVQ0
1285
760k
    0U, // VMOVScc
1286
760k
    567567U,  // VST1LNdAsm_16
1287
760k
    1091855U, // VST1LNdAsm_32
1288
760k
    1616143U, // VST1LNdAsm_8
1289
760k
    567567U,  // VST1LNdWB_fixed_Asm_16
1290
760k
    1091855U, // VST1LNdWB_fixed_Asm_32
1291
760k
    1616143U, // VST1LNdWB_fixed_Asm_8
1292
760k
    575759U,  // VST1LNdWB_register_Asm_16
1293
760k
    1100047U, // VST1LNdWB_register_Asm_32
1294
760k
    1624335U, // VST1LNdWB_register_Asm_8
1295
760k
    567632U,  // VST2LNdAsm_16
1296
760k
    1091920U, // VST2LNdAsm_32
1297
760k
    1616208U, // VST2LNdAsm_8
1298
760k
    567632U,  // VST2LNdWB_fixed_Asm_16
1299
760k
    1091920U, // VST2LNdWB_fixed_Asm_32
1300
760k
    1616208U, // VST2LNdWB_fixed_Asm_8
1301
760k
    575824U,  // VST2LNdWB_register_Asm_16
1302
760k
    1100112U, // VST2LNdWB_register_Asm_32
1303
760k
    1624400U, // VST2LNdWB_register_Asm_8
1304
760k
    567632U,  // VST2LNqAsm_16
1305
760k
    1091920U, // VST2LNqAsm_32
1306
760k
    567632U,  // VST2LNqWB_fixed_Asm_16
1307
760k
    1091920U, // VST2LNqWB_fixed_Asm_32
1308
760k
    575824U,  // VST2LNqWB_register_Asm_16
1309
760k
    1100112U, // VST2LNqWB_register_Asm_32
1310
760k
    567653U,  // VST3LNdAsm_16
1311
760k
    1091941U, // VST3LNdAsm_32
1312
760k
    1616229U, // VST3LNdAsm_8
1313
760k
    567653U,  // VST3LNdWB_fixed_Asm_16
1314
760k
    1091941U, // VST3LNdWB_fixed_Asm_32
1315
760k
    1616229U, // VST3LNdWB_fixed_Asm_8
1316
760k
    575845U,  // VST3LNdWB_register_Asm_16
1317
760k
    1100133U, // VST3LNdWB_register_Asm_32
1318
760k
    1624421U, // VST3LNdWB_register_Asm_8
1319
760k
    567653U,  // VST3LNqAsm_16
1320
760k
    1091941U, // VST3LNqAsm_32
1321
760k
    567653U,  // VST3LNqWB_fixed_Asm_16
1322
760k
    1091941U, // VST3LNqWB_fixed_Asm_32
1323
760k
    575845U,  // VST3LNqWB_register_Asm_16
1324
760k
    1100133U, // VST3LNqWB_register_Asm_32
1325
760k
    269019493U, // VST3dAsm_16
1326
760k
    269543781U, // VST3dAsm_32
1327
760k
    270068069U, // VST3dAsm_8
1328
760k
    269019493U, // VST3dWB_fixed_Asm_16
1329
760k
    269543781U, // VST3dWB_fixed_Asm_32
1330
760k
    270068069U, // VST3dWB_fixed_Asm_8
1331
760k
    269003109U, // VST3dWB_register_Asm_16
1332
760k
    269527397U, // VST3dWB_register_Asm_32
1333
760k
    270051685U, // VST3dWB_register_Asm_8
1334
760k
    336128357U, // VST3qAsm_16
1335
760k
    336652645U, // VST3qAsm_32
1336
760k
    337176933U, // VST3qAsm_8
1337
760k
    336128357U, // VST3qWB_fixed_Asm_16
1338
760k
    336652645U, // VST3qWB_fixed_Asm_32
1339
760k
    337176933U, // VST3qWB_fixed_Asm_8
1340
760k
    336111973U, // VST3qWB_register_Asm_16
1341
760k
    336636261U, // VST3qWB_register_Asm_32
1342
760k
    337160549U, // VST3qWB_register_Asm_8
1343
760k
    567675U,  // VST4LNdAsm_16
1344
760k
    1091963U, // VST4LNdAsm_32
1345
760k
    1616251U, // VST4LNdAsm_8
1346
760k
    567675U,  // VST4LNdWB_fixed_Asm_16
1347
760k
    1091963U, // VST4LNdWB_fixed_Asm_32
1348
760k
    1616251U, // VST4LNdWB_fixed_Asm_8
1349
760k
    575867U,  // VST4LNdWB_register_Asm_16
1350
760k
    1100155U, // VST4LNdWB_register_Asm_32
1351
760k
    1624443U, // VST4LNdWB_register_Asm_8
1352
760k
    567675U,  // VST4LNqAsm_16
1353
760k
    1091963U, // VST4LNqAsm_32
1354
760k
    567675U,  // VST4LNqWB_fixed_Asm_16
1355
760k
    1091963U, // VST4LNqWB_fixed_Asm_32
1356
760k
    575867U,  // VST4LNqWB_register_Asm_16
1357
760k
    1100155U, // VST4LNqWB_register_Asm_32
1358
760k
    537454971U, // VST4dAsm_16
1359
760k
    537979259U, // VST4dAsm_32
1360
760k
    538503547U, // VST4dAsm_8
1361
760k
    537454971U, // VST4dWB_fixed_Asm_16
1362
760k
    537979259U, // VST4dWB_fixed_Asm_32
1363
760k
    538503547U, // VST4dWB_fixed_Asm_8
1364
760k
    537438587U, // VST4dWB_register_Asm_16
1365
760k
    537962875U, // VST4dWB_register_Asm_32
1366
760k
    538487163U, // VST4dWB_register_Asm_8
1367
760k
    604563835U, // VST4qAsm_16
1368
760k
    605088123U, // VST4qAsm_32
1369
760k
    605612411U, // VST4qAsm_8
1370
760k
    604563835U, // VST4qWB_fixed_Asm_16
1371
760k
    605088123U, // VST4qWB_fixed_Asm_32
1372
760k
    605612411U, // VST4qWB_fixed_Asm_8
1373
760k
    604547451U, // VST4qWB_register_Asm_16
1374
760k
    605071739U, // VST4qWB_register_Asm_32
1375
760k
    605596027U, // VST4qWB_register_Asm_8
1376
760k
    0U, // WIN__CHKSTK
1377
760k
    0U, // WIN__DBZCHK
1378
760k
    0U, // t2ABS
1379
760k
    0U, // t2ADDSri
1380
760k
    0U, // t2ADDSrr
1381
760k
    0U, // t2ADDSrs
1382
760k
    0U, // t2BF_LabelPseudo
1383
760k
    0U, // t2BR_JT
1384
760k
    0U, // t2CALL_BTI
1385
760k
    0U, // t2DoLoopStart
1386
760k
    0U, // t2DoLoopStartTP
1387
760k
    0U, // t2LDMIA_RET
1388
760k
    673246330U, // t2LDRB_OFFSET_imm
1389
760k
    740355194U, // t2LDRB_POST_imm
1390
760k
    807464058U, // t2LDRB_PRE_imm
1391
760k
    27770U, // t2LDRBpcrel
1392
760k
    29094U, // t2LDRConstPool
1393
760k
    673246848U, // t2LDRH_OFFSET_imm
1394
760k
    740355712U, // t2LDRH_POST_imm
1395
760k
    807464576U, // t2LDRH_PRE_imm
1396
760k
    28288U, // t2LDRHpcrel
1397
760k
    0U, // t2LDRLIT_ga_pcrel
1398
760k
    673246349U, // t2LDRSB_OFFSET_imm
1399
760k
    740355213U, // t2LDRSB_POST_imm
1400
760k
    807464077U, // t2LDRSB_PRE_imm
1401
760k
    27789U, // t2LDRSBpcrel
1402
760k
    673246887U, // t2LDRSH_OFFSET_imm
1403
760k
    740355751U, // t2LDRSH_POST_imm
1404
760k
    807464615U, // t2LDRSH_PRE_imm
1405
760k
    28327U, // t2LDRSHpcrel
1406
760k
    740356518U, // t2LDR_POST_imm
1407
760k
    807465382U, // t2LDR_PRE_imm
1408
760k
    0U, // t2LDRpci_pic
1409
760k
    29094U, // t2LDRpcrel
1410
760k
    0U, // t2LEApcrel
1411
760k
    0U, // t2LEApcrelJT
1412
760k
    0U, // t2LoopDec
1413
760k
    0U, // t2LoopEnd
1414
760k
    0U, // t2LoopEndDec
1415
760k
    0U, // t2MOVCCasr
1416
760k
    0U, // t2MOVCCi
1417
760k
    0U, // t2MOVCCi16
1418
760k
    0U, // t2MOVCCi32imm
1419
760k
    0U, // t2MOVCClsl
1420
760k
    0U, // t2MOVCClsr
1421
760k
    0U, // t2MOVCCr
1422
760k
    0U, // t2MOVCCror
1423
760k
    62064U, // t2MOVSsi
1424
760k
    45680U, // t2MOVSsr
1425
760k
    0U, // t2MOVTi16_ga_pcrel
1426
760k
    0U, // t2MOV_ga_pcrel
1427
760k
    0U, // t2MOVi16_ga_pcrel
1428
760k
    0U, // t2MOVi32imm
1429
760k
    62539U, // t2MOVsi
1430
760k
    46155U, // t2MOVsr
1431
760k
    0U, // t2MVNCCi
1432
760k
    0U, // t2RSBSri
1433
760k
    0U, // t2RSBSrs
1434
760k
    673246336U, // t2STRB_OFFSET_imm
1435
760k
    740355200U, // t2STRB_POST_imm
1436
760k
    807464064U, // t2STRB_PRE_imm
1437
760k
    0U, // t2STRB_preidx
1438
760k
    673246854U, // t2STRH_OFFSET_imm
1439
760k
    740355718U, // t2STRH_POST_imm
1440
760k
    807464582U, // t2STRH_PRE_imm
1441
760k
    0U, // t2STRH_preidx
1442
760k
    740356608U, // t2STR_POST_imm
1443
760k
    807465472U, // t2STR_PRE_imm
1444
760k
    0U, // t2STR_preidx
1445
760k
    0U, // t2SUBSri
1446
760k
    0U, // t2SUBSrr
1447
760k
    0U, // t2SUBSrs
1448
760k
    0U, // t2SpeculationBarrierISBDSBEndBB
1449
760k
    0U, // t2SpeculationBarrierSBEndBB
1450
760k
    0U, // t2TBB_JT
1451
760k
    0U, // t2TBH_JT
1452
760k
    0U, // t2WhileLoopSetup
1453
760k
    0U, // t2WhileLoopStart
1454
760k
    0U, // t2WhileLoopStartLR
1455
760k
    0U, // t2WhileLoopStartTP
1456
760k
    0U, // tADCS
1457
760k
    0U, // tADDSi3
1458
760k
    0U, // tADDSi8
1459
760k
    0U, // tADDSrr
1460
760k
    0U, // tADDframe
1461
760k
    0U, // tADJCALLSTACKDOWN
1462
760k
    0U, // tADJCALLSTACKUP
1463
760k
    0U, // tBLXNS_CALL
1464
760k
    0U, // tBLXr_noip
1465
760k
    0U, // tBL_PUSHLR
1466
760k
    0U, // tBRIND
1467
760k
    0U, // tBR_JTr
1468
760k
    0U, // tBXNS_RET
1469
760k
    0U, // tBX_CALL
1470
760k
    0U, // tBX_RET
1471
760k
    0U, // tBX_RET_vararg
1472
760k
    0U, // tBfar
1473
760k
    0U, // tCMP_SWAP_16
1474
760k
    0U, // tCMP_SWAP_32
1475
760k
    0U, // tCMP_SWAP_8
1476
760k
    0U, // tLDMIA_UPD
1477
760k
    29094U, // tLDRConstPool
1478
760k
    0U, // tLDRLIT_ga_abs
1479
760k
    0U, // tLDRLIT_ga_pcrel
1480
760k
    0U, // tLDR_postidx
1481
760k
    0U, // tLDRpci_pic
1482
760k
    0U, // tLEApcrel
1483
760k
    0U, // tLEApcrelJT
1484
760k
    0U, // tLSLSri
1485
760k
    0U, // tMOVCCr_pseudo
1486
760k
    0U, // tMOVi32imm
1487
760k
    0U, // tPOP_RET
1488
760k
    0U, // tRSBS
1489
760k
    0U, // tSBCS
1490
760k
    0U, // tSUBSi3
1491
760k
    0U, // tSUBSi8
1492
760k
    0U, // tSUBSrr
1493
760k
    0U, // tTAILJMPd
1494
760k
    0U, // tTAILJMPdND
1495
760k
    0U, // tTAILJMPr
1496
760k
    0U, // tTBB_JT
1497
760k
    0U, // tTBH_JT
1498
760k
    0U, // tTPsoft
1499
760k
    2632970U, // ADCri
1500
760k
    2632970U, // ADCrr
1501
760k
    2690314U, // ADCrsi
1502
760k
    77066U, // ADCrsr
1503
760k
    2633038U, // ADDri
1504
760k
    2633038U, // ADDrr
1505
760k
    2690382U, // ADDrsi
1506
760k
    77134U, // ADDrsr
1507
760k
    2650529U, // ADR
1508
760k
    875644520U, // AESD
1509
760k
    875644528U, // AESE
1510
760k
    942753365U, // AESIMC
1511
760k
    942753375U, // AESMC
1512
760k
    2633103U, // ANDri
1513
760k
    2633103U, // ANDrr
1514
760k
    2690447U, // ANDrsi
1515
760k
    77199U, // ANDrsr
1516
760k
    1010394590U,  // BF16VDOTI_VDOTD
1517
760k
    1010394590U,  // BF16VDOTI_VDOTQ
1518
760k
    1010394590U,  // BF16VDOTS_VDOTD
1519
760k
    1010394590U,  // BF16VDOTS_VDOTQ
1520
760k
    943748008U, // BF16_VCVT
1521
760k
    876670131U, // BF16_VCVTB
1522
760k
    876671894U, // BF16_VCVTT
1523
760k
    2682130U, // BFC
1524
760k
    2666240U, // BFI
1525
760k
    2632983U, // BICri
1526
760k
    2632983U, // BICrr
1527
760k
    2690327U, // BICrsi
1528
760k
    77079U, // BICrsr
1529
760k
    4802500U, // BKPT
1530
760k
    4818832U, // BL
1531
760k
    4802554U, // BLX
1532
760k
    2733469U, // BLX_pred
1533
760k
    4818938U, // BLXi
1534
760k
    1076473681U,  // BL_pred
1535
760k
    4802550U, // BX
1536
760k
    2731794U, // BXJ
1537
760k
    5362935U, // BX_RET
1538
760k
    2733303U, // BX_pred
1539
760k
    1076472756U,  // Bcc
1540
760k
    878305282U, // CDE_CX1
1541
760k
    1143515832U,  // CDE_CX1A
1542
760k
    1214375736U,  // CDE_CX1D
1543
760k
    1143515854U,  // CDE_CX1DA
1544
760k
    878305875U, // CDE_CX2
1545
760k
    1143524030U,  // CDE_CX2A
1546
760k
    1281484606U,  // CDE_CX2D
1547
760k
    1143524052U,  // CDE_CX2DA
1548
760k
    878305881U, // CDE_CX3
1549
760k
    1143605956U,  // CDE_CX3A
1550
760k
    1281484612U,  // CDE_CX3D
1551
760k
    1143605978U,  // CDE_CX3DA
1552
760k
    1012524758U,  // CDE_VCX1A_fpdp
1553
760k
    1012524758U,  // CDE_VCX1A_fpsp
1554
760k
    1143614135U,  // CDE_VCX1A_vec
1555
760k
    878305281U, // CDE_VCX1_fpdp
1556
760k
    878305281U, // CDE_VCX1_fpsp
1557
760k
    1143621908U,  // CDE_VCX1_vec
1558
760k
    1012524765U,  // CDE_VCX2A_fpdp
1559
760k
    1012524765U,  // CDE_VCX2A_fpsp
1560
760k
    1143630525U,  // CDE_VCX2A_vec
1561
760k
    878305874U, // CDE_VCX2_fpdp
1562
760k
    878305874U, // CDE_VCX2_fpsp
1563
760k
    1143613781U,  // CDE_VCX2_vec
1564
760k
    1012524772U,  // CDE_VCX3A_fpdp
1565
760k
    1012524772U,  // CDE_VCX3A_fpsp
1566
760k
    1143638723U,  // CDE_VCX3A_vec
1567
760k
    878305880U, // CDE_VCX3_fpdp
1568
760k
    878305880U, // CDE_VCX3_fpsp
1569
760k
    1143630186U,  // CDE_VCX3_vec
1570
760k
    1344934152U,  // CDP
1571
760k
    1416274495U,  // CDP2
1572
760k
    5445U,  // CLREX
1573
760k
    2651636U, // CLZ
1574
760k
    2650273U, // CMNri
1575
760k
    2650273U, // CMNzrr
1576
760k
    2683041U, // CMNzrsi
1577
760k
    2666657U, // CMNzrsr
1578
760k
    2650386U, // CMPri
1579
760k
    2650386U, // CMPrr
1580
760k
    2683154U, // CMPrsi
1581
760k
    2666770U, // CMPrsr
1582
760k
    4802484U, // CPS1p
1583
760k
    1479201365U,  // CPS2p
1584
760k
    1479201365U,  // CPS3p
1585
760k
    942753529U, // CRC32B
1586
760k
    942753537U, // CRC32CB
1587
760k
    942753647U, // CRC32CH
1588
760k
    942753767U, // CRC32CW
1589
760k
    942753639U, // CRC32H
1590
760k
    942753759U, // CRC32W
1591
760k
    2731508U, // DBG
1592
760k
    190232U,  // DMB
1593
760k
    190237U,  // DSB
1594
760k
    2634192U, // EORri
1595
760k
    2634192U, // EORrr
1596
760k
    2691536U, // EORrsi
1597
760k
    78288U, // EORrsr
1598
760k
    4838067U, // ERET
1599
760k
    1282438218U,  // FCONSTD
1600
760k
    7894090U, // FCONSTH
1601
760k
    8418378U, // FCONSTS
1602
760k
    942175474U, // FLDMXDB_UPD
1603
760k
    2733201U, // FLDMXIA
1604
760k
    942175377U, // FLDMXIA_UPD
1605
760k
    9032281U, // FMSTAT
1606
760k
    942175482U, // FSTMXDB_UPD
1607
760k
    2733209U, // FSTMXIA
1608
760k
    942175385U, // FSTMXIA_UPD
1609
760k
    2732808U, // HINT
1610
760k
    4802495U, // HLT
1611
760k
    4802355U, // HVC
1612
760k
    198434U,  // ISB
1613
760k
    2648800U, // LDA
1614
760k
    2649009U, // LDAB
1615
760k
    2651443U, // LDAEX
1616
760k
    2649320U, // LDAEXB
1617
760k
    1546153387U,  // LDAEXD
1618
760k
    2649816U, // LDAEXH
1619
760k
    2649616U, // LDAH
1620
760k
    1620223874U,  // LDC2L_OFFSET
1621
760k
    1687332738U,  // LDC2L_OPTION
1622
760k
    1687332738U,  // LDC2L_POST
1623
760k
    1754441602U,  // LDC2L_PRE
1624
760k
    1620222502U,  // LDC2_OFFSET
1625
760k
    1687331366U,  // LDC2_OPTION
1626
760k
    1687331366U,  // LDC2_POST
1627
760k
    1754440230U,  // LDC2_PRE
1628
760k
    1344843610U,  // LDCL_OFFSET
1629
760k
    1344843610U,  // LDCL_OPTION
1630
760k
    1344843610U,  // LDCL_POST
1631
760k
    1344843610U,  // LDCL_PRE
1632
760k
    1344843022U,  // LDC_OFFSET
1633
760k
    1344843022U,  // LDC_OPTION
1634
760k
    1344843022U,  // LDC_POST
1635
760k
    1344843022U,  // LDC_PRE
1636
760k
    2730724U, // LDMDA
1637
760k
    942172900U, // LDMDA_UPD
1638
760k
    2730979U, // LDMDB
1639
760k
    942173155U, // LDMDB_UPD
1640
760k
    2732107U, // LDMIA
1641
760k
    942174283U, // LDMIA_UPD
1642
760k
    2730998U, // LDMIB
1643
760k
    942173174U, // LDMIB_UPD
1644
760k
    2675360U, // LDRBT_POST_IMM
1645
760k
    2675360U, // LDRBT_POST_REG
1646
760k
    2673786U, // LDRB_POST_IMM
1647
760k
    2673786U, // LDRB_POST_REG
1648
760k
    2665594U, // LDRB_PRE_IMM
1649
760k
    2673786U, // LDRB_PRE_REG
1650
760k
    2681978U, // LDRBi12
1651
760k
    2665594U, // LDRBrs
1652
760k
    2674068U, // LDRD
1653
760k
    2755988U, // LDRD_POST
1654
760k
    2755988U, // LDRD_PRE
1655
760k
    2651455U, // LDREX
1656
760k
    2649334U, // LDREXB
1657
760k
    1546153401U,  // LDREXD
1658
760k
    2649830U, // LDREXH
1659
760k
    2666112U, // LDRH
1660
760k
    2667203U, // LDRHTi
1661
760k
    2675395U, // LDRHTr
1662
760k
    2674304U, // LDRH_POST
1663
760k
    2674304U, // LDRH_PRE
1664
760k
    2665613U, // LDRSB
1665
760k
    2667180U, // LDRSBTi
1666
760k
    2675372U, // LDRSBTr
1667
760k
    2673805U, // LDRSB_POST
1668
760k
    2673805U, // LDRSB_PRE
1669
760k
    2666151U, // LDRSH
1670
760k
    2667215U, // LDRSHTi
1671
760k
    2675407U, // LDRSHTr
1672
760k
    2674343U, // LDRSH_POST
1673
760k
    2674343U, // LDRSH_PRE
1674
760k
    2675554U, // LDRT_POST_IMM
1675
760k
    2675554U, // LDRT_POST_REG
1676
760k
    2675110U, // LDR_POST_IMM
1677
760k
    2675110U, // LDR_POST_REG
1678
760k
    2666918U, // LDR_PRE_IMM
1679
760k
    2675110U, // LDR_PRE_REG
1680
760k
    2683302U, // LDRcp
1681
760k
    2683302U, // LDRi12
1682
760k
    2666918U, // LDRrs
1683
760k
    1344934301U,  // MCR
1684
760k
    879403589U, // MCR2
1685
760k
    1344852440U,  // MCRR
1686
760k
    879403595U, // MCRR2
1687
760k
    2689828U, // MLA
1688
760k
    2667053U, // MLS
1689
760k
    10081355U,  // MOVPCLR
1690
760k
    2683821U, // MOVTi16
1691
760k
    2659403U, // MOVi
1692
760k
    2651250U, // MOVi16
1693
760k
    2659403U, // MOVr
1694
760k
    2659403U, // MOVr_TC
1695
760k
    2634827U, // MOVsi
1696
760k
    2692171U, // MOVsr
1697
760k
    1143606565U,  // MRC
1698
760k
    3793452U, // MRC2
1699
760k
    1814613289U,  // MRRC
1700
760k
    205362U,  // MRRC2
1701
760k
    2732634U, // MRS
1702
760k
    2650714U, // MRSbanked
1703
760k
    2732634U, // MRSsys
1704
760k
    1881698798U,  // MSR
1705
760k
    1948807662U,  // MSRbanked
1706
760k
    1881698798U,  // MSRi
1707
760k
    2633774U, // MUL
1708
760k
    2674699U, // MVE_ASRLi
1709
760k
    2674699U, // MVE_ASRLr
1710
760k
    942752741U, // MVE_DLSTP_16
1711
760k
    942751988U, // MVE_DLSTP_32
1712
760k
    942752350U, // MVE_DLSTP_64
1713
760k
    942753400U, // MVE_DLSTP_8
1714
760k
    1210700109U,  // MVE_LCTP
1715
760k
    10577828U,  // MVE_LETP
1716
760k
    2674646U, // MVE_LSLLi
1717
760k
    2674646U, // MVE_LSLLr
1718
760k
    2674704U, // MVE_LSRL
1719
760k
    942207402U, // MVE_SQRSHR
1720
760k
    2756597U, // MVE_SQRSHRL
1721
760k
    942206849U, // MVE_SQSHL
1722
760k
    2674618U, // MVE_SQSHLL
1723
760k
    942207409U, // MVE_SRSHR
1724
760k
    2674685U, // MVE_SRSHRL
1725
760k
    942206867U, // MVE_UQRSHL
1726
760k
    2756552U, // MVE_UQRSHLL
1727
760k
    942206855U, // MVE_UQSHL
1728
760k
    2674625U, // MVE_UQSHLL
1729
760k
    942207415U, // MVE_URSHR
1730
760k
    2674692U, // MVE_URSHRL
1731
760k
    11154380U,  // MVE_VABAVs16
1732
760k
    11678668U,  // MVE_VABAVs32
1733
760k
    12202956U,  // MVE_VABAVs8
1734
760k
    12727244U,  // MVE_VABAVu16
1735
760k
    13251532U,  // MVE_VABAVu32
1736
760k
    13775820U,  // MVE_VABAVu8
1737
760k
    8015174U, // MVE_VABDf16
1738
760k
    8539462U, // MVE_VABDf32
1739
760k
    11160902U,  // MVE_VABDs16
1740
760k
    11685190U,  // MVE_VABDs32
1741
760k
    12209478U,  // MVE_VABDs8
1742
760k
    12733766U,  // MVE_VABDu16
1743
760k
    13258054U,  // MVE_VABDu32
1744
760k
    13782342U,  // MVE_VABDu8
1745
760k
    8081948U, // MVE_VABSf16
1746
760k
    8606236U, // MVE_VABSf32
1747
760k
    11227676U,  // MVE_VABSs16
1748
760k
    11751964U,  // MVE_VABSs32
1749
760k
    12276252U,  // MVE_VABSs8
1750
760k
    14314761U,  // MVE_VADC
1751
760k
    14298874U,  // MVE_VADCI
1752
760k
    11692963U,  // MVE_VADDLVs32acc
1753
760k
    11686957U,  // MVE_VADDLVs32no_acc
1754
760k
    13265827U,  // MVE_VADDLVu32acc
1755
760k
    13259821U,  // MVE_VADDLVu32no_acc
1756
760k
    11160476U,  // MVE_VADDVs16acc
1757
760k
    11228180U,  // MVE_VADDVs16no_acc
1758
760k
    11684764U,  // MVE_VADDVs32acc
1759
760k
    11752468U,  // MVE_VADDVs32no_acc
1760
760k
    12209052U,  // MVE_VADDVs8acc
1761
760k
    12276756U,  // MVE_VADDVs8no_acc
1762
760k
    12733340U,  // MVE_VADDVu16acc
1763
760k
    12801044U,  // MVE_VADDVu16no_acc
1764
760k
    13257628U,  // MVE_VADDVu32acc
1765
760k
    13325332U,  // MVE_VADDVu32no_acc
1766
760k
    13781916U,  // MVE_VADDVu8acc
1767
760k
    13849620U,  // MVE_VADDVu8no_acc
1768
760k
    8015223U, // MVE_VADD_qr_f16
1769
760k
    8539511U, // MVE_VADD_qr_f32
1770
760k
    14830967U,  // MVE_VADD_qr_i16
1771
760k
    14306679U,  // MVE_VADD_qr_i32
1772
760k
    15355255U,  // MVE_VADD_qr_i8
1773
760k
    8015223U, // MVE_VADDf16
1774
760k
    8539511U, // MVE_VADDf32
1775
760k
    14830967U,  // MVE_VADDi16
1776
760k
    14306679U,  // MVE_VADDi32
1777
760k
    15355255U,  // MVE_VADDi8
1778
760k
    2772366U, // MVE_VAND
1779
760k
    2772246U, // MVE_VBIC
1780
760k
    14830870U,  // MVE_VBICimmi16
1781
760k
    14306582U,  // MVE_VBICimmi32
1782
760k
    676338U,  // MVE_VBRSR16
1783
760k
    1200626U, // MVE_VBRSR32
1784
760k
    1724914U, // MVE_VBRSR8
1785
760k
    8006994U, // MVE_VCADDf16
1786
760k
    8531282U, // MVE_VCADDf32
1787
760k
    14822738U,  // MVE_VCADDi16
1788
760k
    14298450U,  // MVE_VCADDi32
1789
760k
    15347026U,  // MVE_VCADDi8
1790
760k
    11227686U,  // MVE_VCLSs16
1791
760k
    11751974U,  // MVE_VCLSs32
1792
760k
    12276262U,  // MVE_VCLSs8
1793
760k
    14898675U,  // MVE_VCLZs16
1794
760k
    14374387U,  // MVE_VCLZs32
1795
760k
    15422963U,  // MVE_VCLZs8
1796
760k
    8022818U, // MVE_VCMLAf16
1797
760k
    8547106U, // MVE_VCMLAf32
1798
760k
    2021273873U,  // MVE_VCMPf16
1799
760k
    2021273873U,  // MVE_VCMPf16r
1800
760k
    2021798161U,  // MVE_VCMPf32
1801
760k
    2021798161U,  // MVE_VCMPf32r
1802
760k
    2028089617U,  // MVE_VCMPi16
1803
760k
    2028089617U,  // MVE_VCMPi16r
1804
760k
    2027565329U,  // MVE_VCMPi32
1805
760k
    2027565329U,  // MVE_VCMPi32r
1806
760k
    2028613905U,  // MVE_VCMPi8
1807
760k
    2028613905U,  // MVE_VCMPi8r
1808
760k
    2024419601U,  // MVE_VCMPs16
1809
760k
    2024419601U,  // MVE_VCMPs16r
1810
760k
    2024943889U,  // MVE_VCMPs32
1811
760k
    2024943889U,  // MVE_VCMPs32r
1812
760k
    2025468177U,  // MVE_VCMPs8
1813
760k
    2025468177U,  // MVE_VCMPs8r
1814
760k
    2025992465U,  // MVE_VCMPu16
1815
760k
    2025992465U,  // MVE_VCMPu16r
1816
760k
    2026516753U,  // MVE_VCMPu32
1817
760k
    2026516753U,  // MVE_VCMPu32r
1818
760k
    2027041041U,  // MVE_VCMPu8
1819
760k
    2027041041U,  // MVE_VCMPu8r
1820
760k
    8007724U, // MVE_VCMULf16
1821
760k
    8532012U, // MVE_VCMULf32
1822
760k
    940265810U, // MVE_VCTP16
1823
760k
    940790098U, // MVE_VCTP32
1824
760k
    955470162U, // MVE_VCTP64
1825
760k
    941314386U, // MVE_VCTP8
1826
760k
    888818867U, // MVE_VCVTf16f32bh
1827
760k
    888820630U, // MVE_VCVTf16f32th
1828
760k
    1291998120U,  // MVE_VCVTf16s16_fix
1829
760k
    1224954792U,  // MVE_VCVTf16s16n
1830
760k
    1292522408U,  // MVE_VCVTf16u16_fix
1831
760k
    1225479080U,  // MVE_VCVTf16u16n
1832
760k
    18042035U,  // MVE_VCVTf32f16bh
1833
760k
    18043798U,  // MVE_VCVTf32f16th
1834
760k
    1293570984U,  // MVE_VCVTf32s32_fix
1835
760k
    1226527656U,  // MVE_VCVTf32s32n
1836
760k
    1294095272U,  // MVE_VCVTf32u32_fix
1837
760k
    1227051944U,  // MVE_VCVTf32u32n
1838
760k
    1294619560U,  // MVE_VCVTs16f16_fix
1839
760k
    1227574128U,  // MVE_VCVTs16f16a
1840
760k
    1227575410U,  // MVE_VCVTs16f16m
1841
760k
    1227575506U,  // MVE_VCVTs16f16n
1842
760k
    1227575646U,  // MVE_VCVTs16f16p
1843
760k
    1227576232U,  // MVE_VCVTs16f16z
1844
760k
    1295143848U,  // MVE_VCVTs32f32_fix
1845
760k
    1228098416U,  // MVE_VCVTs32f32a
1846
760k
    1228099698U,  // MVE_VCVTs32f32m
1847
760k
    1228099794U,  // MVE_VCVTs32f32n
1848
760k
    1228099934U,  // MVE_VCVTs32f32p
1849
760k
    1228100520U,  // MVE_VCVTs32f32z
1850
760k
    1295668136U,  // MVE_VCVTu16f16_fix
1851
760k
    1228622704U,  // MVE_VCVTu16f16a
1852
760k
    1228623986U,  // MVE_VCVTu16f16m
1853
760k
    1228624082U,  // MVE_VCVTu16f16n
1854
760k
    1228624222U,  // MVE_VCVTu16f16p
1855
760k
    1228624808U,  // MVE_VCVTu16f16z
1856
760k
    1296192424U,  // MVE_VCVTu32f32_fix
1857
760k
    1229146992U,  // MVE_VCVTu32f32a
1858
760k
    1229148274U,  // MVE_VCVTu32f32m
1859
760k
    1229148370U,  // MVE_VCVTu32f32n
1860
760k
    1229148510U,  // MVE_VCVTu32f32p
1861
760k
    1229149096U,  // MVE_VCVTu32f32z
1862
760k
    12726628U,  // MVE_VDDUPu16
1863
760k
    13250916U,  // MVE_VDDUPu32
1864
760k
    13775204U,  // MVE_VDDUPu8
1865
760k
    741744U,  // MVE_VDUP16
1866
760k
    1266032U, // MVE_VDUP32
1867
760k
    1790320U, // MVE_VDUP8
1868
760k
    12743029U,  // MVE_VDWDUPu16
1869
760k
    13267317U,  // MVE_VDWDUPu32
1870
760k
    13791605U,  // MVE_VDWDUPu8
1871
760k
    2773455U, // MVE_VEOR
1872
760k
    8008208U, // MVE_VFMA_qr_Sf16
1873
760k
    8532496U, // MVE_VFMA_qr_Sf32
1874
760k
    8006457U, // MVE_VFMA_qr_f16
1875
760k
    8530745U, // MVE_VFMA_qr_f32
1876
760k
    8006457U, // MVE_VFMAf16
1877
760k
    8530745U, // MVE_VFMAf32
1878
760k
    8008252U, // MVE_VFMSf16
1879
760k
    8532540U, // MVE_VFMSf32
1880
760k
    11160933U,  // MVE_VHADD_qr_s16
1881
760k
    11685221U,  // MVE_VHADD_qr_s32
1882
760k
    12209509U,  // MVE_VHADD_qr_s8
1883
760k
    12733797U,  // MVE_VHADD_qr_u16
1884
760k
    13258085U,  // MVE_VHADD_qr_u32
1885
760k
    13782373U,  // MVE_VHADD_qr_u8
1886
760k
    11160933U,  // MVE_VHADDs16
1887
760k
    11685221U,  // MVE_VHADDs32
1888
760k
    12209509U,  // MVE_VHADDs8
1889
760k
    12733797U,  // MVE_VHADDu16
1890
760k
    13258085U,  // MVE_VHADDu32
1891
760k
    13782373U,  // MVE_VHADDu8
1892
760k
    11152715U,  // MVE_VHCADDs16
1893
760k
    11677003U,  // MVE_VHCADDs32
1894
760k
    12201291U,  // MVE_VHCADDs8
1895
760k
    11160777U,  // MVE_VHSUB_qr_s16
1896
760k
    11685065U,  // MVE_VHSUB_qr_s32
1897
760k
    12209353U,  // MVE_VHSUB_qr_s8
1898
760k
    12733641U,  // MVE_VHSUB_qr_u16
1899
760k
    13257929U,  // MVE_VHSUB_qr_u32
1900
760k
    13782217U,  // MVE_VHSUB_qr_u8
1901
760k
    11160777U,  // MVE_VHSUBs16
1902
760k
    11685065U,  // MVE_VHSUBs32
1903
760k
    12209353U,  // MVE_VHSUBs8
1904
760k
    12733641U,  // MVE_VHSUBu16
1905
760k
    13257929U,  // MVE_VHSUBu32
1906
760k
    13782217U,  // MVE_VHSUBu8
1907
760k
    12726634U,  // MVE_VIDUPu16
1908
760k
    13250922U,  // MVE_VIDUPu32
1909
760k
    13775210U,  // MVE_VIDUPu8
1910
760k
    12743036U,  // MVE_VIWDUPu16
1911
760k
    13267324U,  // MVE_VIWDUPu32
1912
760k
    13791612U,  // MVE_VIWDUPu8
1913
760k
    21717869U,  // MVE_VLD20_16
1914
760k
    22242157U,  // MVE_VLD20_16_wb
1915
760k
    21716999U,  // MVE_VLD20_32
1916
760k
    22241287U,  // MVE_VLD20_32_wb
1917
760k
    21718505U,  // MVE_VLD20_8
1918
760k
    22242793U,  // MVE_VLD20_8_wb
1919
760k
    21717909U,  // MVE_VLD21_16
1920
760k
    22242197U,  // MVE_VLD21_16_wb
1921
760k
    21717065U,  // MVE_VLD21_32
1922
760k
    22241353U,  // MVE_VLD21_32_wb
1923
760k
    21718541U,  // MVE_VLD21_8
1924
760k
    22242829U,  // MVE_VLD21_8_wb
1925
760k
    21726081U,  // MVE_VLD40_16
1926
760k
    22250369U,  // MVE_VLD40_16_wb
1927
760k
    21725211U,  // MVE_VLD40_32
1928
760k
    22249499U,  // MVE_VLD40_32_wb
1929
760k
    21726715U,  // MVE_VLD40_8
1930
760k
    22251003U,  // MVE_VLD40_8_wb
1931
760k
    21726121U,  // MVE_VLD41_16
1932
760k
    22250409U,  // MVE_VLD41_16_wb
1933
760k
    21725277U,  // MVE_VLD41_32
1934
760k
    22249565U,  // MVE_VLD41_32_wb
1935
760k
    21726751U,  // MVE_VLD41_8
1936
760k
    22251039U,  // MVE_VLD41_8_wb
1937
760k
    21726141U,  // MVE_VLD42_16
1938
760k
    22250429U,  // MVE_VLD42_16_wb
1939
760k
    21725323U,  // MVE_VLD42_32
1940
760k
    22249611U,  // MVE_VLD42_32_wb
1941
760k
    21726769U,  // MVE_VLD42_8
1942
760k
    22251057U,  // MVE_VLD42_8_wb
1943
760k
    21726161U,  // MVE_VLD43_16
1944
760k
    22250449U,  // MVE_VLD43_16_wb
1945
760k
    21725356U,  // MVE_VLD43_32
1946
760k
    22249644U,  // MVE_VLD43_32_wb
1947
760k
    21726787U,  // MVE_VLD43_8
1948
760k
    22251075U,  // MVE_VLD43_8_wb
1949
760k
    11160697U,  // MVE_VLDRBS16
1950
760k
    950676601U, // MVE_VLDRBS16_post
1951
760k
    950676601U, // MVE_VLDRBS16_pre
1952
760k
    11160697U,  // MVE_VLDRBS16_rq
1953
760k
    11684985U,  // MVE_VLDRBS32
1954
760k
    951200889U, // MVE_VLDRBS32_post
1955
760k
    951200889U, // MVE_VLDRBS32_pre
1956
760k
    11684985U,  // MVE_VLDRBS32_rq
1957
760k
    12733561U,  // MVE_VLDRBU16
1958
760k
    952249465U, // MVE_VLDRBU16_post
1959
760k
    952249465U, // MVE_VLDRBU16_pre
1960
760k
    12733561U,  // MVE_VLDRBU16_rq
1961
760k
    13257849U,  // MVE_VLDRBU32
1962
760k
    952773753U, // MVE_VLDRBU32_post
1963
760k
    952773753U, // MVE_VLDRBU32_pre
1964
760k
    13257849U,  // MVE_VLDRBU32_rq
1965
760k
    13782137U,  // MVE_VLDRBU8
1966
760k
    953298041U, // MVE_VLDRBU8_post
1967
760k
    953298041U, // MVE_VLDRBU8_pre
1968
760k
    13782137U,  // MVE_VLDRBU8_rq
1969
760k
    22695315U,  // MVE_VLDRDU64_qi
1970
760k
    962211219U, // MVE_VLDRDU64_qi_pre
1971
760k
    22695315U,  // MVE_VLDRDU64_rq
1972
760k
    22695315U,  // MVE_VLDRDU64_rq_u
1973
760k
    11685503U,  // MVE_VLDRHS32
1974
760k
    951201407U, // MVE_VLDRHS32_post
1975
760k
    951201407U, // MVE_VLDRHS32_pre
1976
760k
    11685503U,  // MVE_VLDRHS32_rq
1977
760k
    11685503U,  // MVE_VLDRHS32_rq_u
1978
760k
    12734079U,  // MVE_VLDRHU16
1979
760k
    952249983U, // MVE_VLDRHU16_post
1980
760k
    952249983U, // MVE_VLDRHU16_pre
1981
760k
    12734079U,  // MVE_VLDRHU16_rq
1982
760k
    12734079U,  // MVE_VLDRHU16_rq_u
1983
760k
    13258367U,  // MVE_VLDRHU32
1984
760k
    952774271U, // MVE_VLDRHU32_post
1985
760k
    952774271U, // MVE_VLDRHU32_pre
1986
760k
    13258367U,  // MVE_VLDRHU32_rq
1987
760k
    13258367U,  // MVE_VLDRHU32_rq_u
1988
760k
    13259878U,  // MVE_VLDRWU32
1989
760k
    952775782U, // MVE_VLDRWU32_post
1990
760k
    952775782U, // MVE_VLDRWU32_pre
1991
760k
    13259878U,  // MVE_VLDRWU32_qi
1992
760k
    952775782U, // MVE_VLDRWU32_qi_pre
1993
760k
    13259878U,  // MVE_VLDRWU32_rq
1994
760k
    13259878U,  // MVE_VLDRWU32_rq_u
1995
760k
    950686733U, // MVE_VMAXAVs16
1996
760k
    951211021U, // MVE_VMAXAVs32
1997
760k
    951735309U, // MVE_VMAXAVs8
1998
760k
    11160491U,  // MVE_VMAXAs16
1999
760k
    11684779U,  // MVE_VMAXAs32
2000
760k
    12209067U,  // MVE_VMAXAs8
2001
760k
    947540989U, // MVE_VMAXNMAVf16
2002
760k
    948065277U, // MVE_VMAXNMAVf32
2003
760k
    8014668U, // MVE_VMAXNMAf16
2004
760k
    8538956U, // MVE_VMAXNMAf32
2005
760k
    947541052U, // MVE_VMAXNMVf16
2006
760k
    948065340U, // MVE_VMAXNMVf32
2007
760k
    8015958U, // MVE_VMAXNMf16
2008
760k
    8540246U, // MVE_VMAXNMf32
2009
760k
    950686799U, // MVE_VMAXVs16
2010
760k
    951211087U, // MVE_VMAXVs32
2011
760k
    951735375U, // MVE_VMAXVs8
2012
760k
    952259663U, // MVE_VMAXVu16
2013
760k
    952783951U, // MVE_VMAXVu32
2014
760k
    953308239U, // MVE_VMAXVu8
2015
760k
    11162791U,  // MVE_VMAXs16
2016
760k
    11687079U,  // MVE_VMAXs32
2017
760k
    12211367U,  // MVE_VMAXs8
2018
760k
    12735655U,  // MVE_VMAXu16
2019
760k
    13259943U,  // MVE_VMAXu32
2020
760k
    13784231U,  // MVE_VMAXu8
2021
760k
    950686726U, // MVE_VMINAVs16
2022
760k
    951211014U, // MVE_VMINAVs32
2023
760k
    951735302U, // MVE_VMINAVs8
2024
760k
    11160404U,  // MVE_VMINAs16
2025
760k
    11684692U,  // MVE_VMINAs32
2026
760k
    12208980U,  // MVE_VMINAs8
2027
760k
    947540980U, // MVE_VMINNMAVf16
2028
760k
    948065268U, // MVE_VMINNMAVf32
2029
760k
    8014660U, // MVE_VMINNMAf16
2030
760k
    8538948U, // MVE_VMINNMAf32
2031
760k
    947541044U, // MVE_VMINNMVf16
2032
760k
    948065332U, // MVE_VMINNMVf32
2033
760k
    8015951U, // MVE_VMINNMf16
2034
760k
    8540239U, // MVE_VMINNMf32
2035
760k
    950686788U, // MVE_VMINVs16
2036
760k
    951211076U, // MVE_VMINVs32
2037
760k
    951735364U, // MVE_VMINVs8
2038
760k
    952259652U, // MVE_VMINVu16
2039
760k
    952783940U, // MVE_VMINVu32
2040
760k
    953308228U, // MVE_VMINVu8
2041
760k
    11161756U,  // MVE_VMINs16
2042
760k
    11686044U,  // MVE_VMINs32
2043
760k
    12210332U,  // MVE_VMINs8
2044
760k
    12734620U,  // MVE_VMINu16
2045
760k
    13258908U,  // MVE_VMINu32
2046
760k
    13783196U,  // MVE_VMINu8
2047
760k
    11152246U,  // MVE_VMLADAVas16
2048
760k
    11676534U,  // MVE_VMLADAVas32
2049
760k
    12200822U,  // MVE_VMLADAVas8
2050
760k
    12725110U,  // MVE_VMLADAVau16
2051
760k
    13249398U,  // MVE_VMLADAVau32
2052
760k
    13773686U,  // MVE_VMLADAVau8
2053
760k
    11154632U,  // MVE_VMLADAVaxs16
2054
760k
    11678920U,  // MVE_VMLADAVaxs32
2055
760k
    12203208U,  // MVE_VMLADAVaxs8
2056
760k
    11162578U,  // MVE_VMLADAVs16
2057
760k
    11686866U,  // MVE_VMLADAVs32
2058
760k
    12211154U,  // MVE_VMLADAVs8
2059
760k
    12735442U,  // MVE_VMLADAVu16
2060
760k
    13259730U,  // MVE_VMLADAVu32
2061
760k
    13784018U,  // MVE_VMLADAVu8
2062
760k
    11163085U,  // MVE_VMLADAVxs16
2063
760k
    11687373U,  // MVE_VMLADAVxs32
2064
760k
    12211661U,  // MVE_VMLADAVxs8
2065
760k
    11176831U,  // MVE_VMLALDAVas16
2066
760k
    11701119U,  // MVE_VMLALDAVas32
2067
760k
    12749695U,  // MVE_VMLALDAVau16
2068
760k
    13273983U,  // MVE_VMLALDAVau32
2069
760k
    11179218U,  // MVE_VMLALDAVaxs16
2070
760k
    11703506U,  // MVE_VMLALDAVaxs32
2071
760k
    11154394U,  // MVE_VMLALDAVs16
2072
760k
    11678682U,  // MVE_VMLALDAVs32
2073
760k
    12727258U,  // MVE_VMLALDAVu16
2074
760k
    13251546U,  // MVE_VMLALDAVu32
2075
760k
    11154902U,  // MVE_VMLALDAVxs16
2076
760k
    11679190U,  // MVE_VMLALDAVxs32
2077
760k
    14823946U,  // MVE_VMLAS_qr_i16
2078
760k
    14299658U,  // MVE_VMLAS_qr_i32
2079
760k
    15348234U,  // MVE_VMLAS_qr_i8
2080
760k
    14822196U,  // MVE_VMLA_qr_i16
2081
760k
    14297908U,  // MVE_VMLA_qr_i32
2082
760k
    15346484U,  // MVE_VMLA_qr_i8
2083
760k
    11152275U,  // MVE_VMLSDAVas16
2084
760k
    11676563U,  // MVE_VMLSDAVas32
2085
760k
    12200851U,  // MVE_VMLSDAVas8
2086
760k
    11154664U,  // MVE_VMLSDAVaxs16
2087
760k
    11678952U,  // MVE_VMLSDAVaxs32
2088
760k
    12203240U,  // MVE_VMLSDAVaxs8
2089
760k
    11162604U,  // MVE_VMLSDAVs16
2090
760k
    11686892U,  // MVE_VMLSDAVs32
2091
760k
    12211180U,  // MVE_VMLSDAVs8
2092
760k
    11163114U,  // MVE_VMLSDAVxs16
2093
760k
    11687402U,  // MVE_VMLSDAVxs32
2094
760k
    12211690U,  // MVE_VMLSDAVxs8
2095
760k
    11176841U,  // MVE_VMLSLDAVas16
2096
760k
    11701129U,  // MVE_VMLSLDAVas32
2097
760k
    11179229U,  // MVE_VMLSLDAVaxs16
2098
760k
    11703517U,  // MVE_VMLSLDAVaxs32
2099
760k
    11154403U,  // MVE_VMLSLDAVs16
2100
760k
    11678691U,  // MVE_VMLSLDAVs32
2101
760k
    11154912U,  // MVE_VMLSLDAVxs16
2102
760k
    11679200U,  // MVE_VMLSLDAVxs32
2103
760k
    11226142U,  // MVE_VMOVLs16bh
2104
760k
    11227900U,  // MVE_VMOVLs16th
2105
760k
    12274718U,  // MVE_VMOVLs8bh
2106
760k
    12276476U,  // MVE_VMOVLs8th
2107
760k
    12799006U,  // MVE_VMOVLu16bh
2108
760k
    12800764U,  // MVE_VMOVLu16th
2109
760k
    13847582U,  // MVE_VMOVLu8bh
2110
760k
    13849340U,  // MVE_VMOVLu8th
2111
760k
    14830701U,  // MVE_VMOVNi16bh
2112
760k
    14832465U,  // MVE_VMOVNi16th
2113
760k
    14306413U,  // MVE_VMOVNi32bh
2114
760k
    14308177U,  // MVE_VMOVNi32th
2115
760k
    1111114U, // MVE_VMOV_from_lane_32
2116
760k
    11072586U,  // MVE_VMOV_from_lane_s16
2117
760k
    12121162U,  // MVE_VMOV_from_lane_s8
2118
760k
    12645450U,  // MVE_VMOV_from_lane_u16
2119
760k
    13694026U,  // MVE_VMOV_from_lane_u8
2120
760k
    2757706U, // MVE_VMOV_q_rr
2121
760k
    2675786U, // MVE_VMOV_rr_q
2122
760k
    570442U,  // MVE_VMOV_to_lane_16
2123
760k
    1094730U, // MVE_VMOV_to_lane_32
2124
760k
    1619018U, // MVE_VMOV_to_lane_8
2125
760k
    8606794U, // MVE_VMOVimmf32
2126
760k
    14898250U,  // MVE_VMOVimmi16
2127
760k
    14373962U,  // MVE_VMOVimmi32
2128
760k
    2103661642U,  // MVE_VMOVimmi64
2129
760k
    15422538U,  // MVE_VMOVimmi8
2130
760k
    11161209U,  // MVE_VMULHs16
2131
760k
    11685497U,  // MVE_VMULHs32
2132
760k
    12209785U,  // MVE_VMULHs8
2133
760k
    12734073U,  // MVE_VMULHu16
2134
760k
    13258361U,  // MVE_VMULHu32
2135
760k
    13782649U,  // MVE_VMULHu8
2136
760k
    23743506U,  // MVE_VMULLBp16
2137
760k
    24267794U,  // MVE_VMULLBp8
2138
760k
    11160594U,  // MVE_VMULLBs16
2139
760k
    11684882U,  // MVE_VMULLBs32
2140
760k
    12209170U,  // MVE_VMULLBs8
2141
760k
    12733458U,  // MVE_VMULLBu16
2142
760k
    13257746U,  // MVE_VMULLBu32
2143
760k
    13782034U,  // MVE_VMULLBu8
2144
760k
    23745269U,  // MVE_VMULLTp16
2145
760k
    24269557U,  // MVE_VMULLTp8
2146
760k
    11162357U,  // MVE_VMULLTs16
2147
760k
    11686645U,  // MVE_VMULLTs32
2148
760k
    12210933U,  // MVE_VMULLTs8
2149
760k
    12735221U,  // MVE_VMULLTu16
2150
760k
    13259509U,  // MVE_VMULLTu32
2151
760k
    13783797U,  // MVE_VMULLTu8
2152
760k
    8015934U, // MVE_VMUL_qr_f16
2153
760k
    8540222U, // MVE_VMUL_qr_f32
2154
760k
    14831678U,  // MVE_VMUL_qr_i16
2155
760k
    14307390U,  // MVE_VMUL_qr_i32
2156
760k
    15355966U,  // MVE_VMUL_qr_i8
2157
760k
    8015934U, // MVE_VMULf16
2158
760k
    8540222U, // MVE_VMULf32
2159
760k
    14831678U,  // MVE_VMULi16
2160
760k
    14307390U,  // MVE_VMULi32
2161
760k
    15355966U,  // MVE_VMULi8
2162
760k
    2838769U, // MVE_VMVN
2163
760k
    14897393U,  // MVE_VMVNimmi16
2164
760k
    14373105U,  // MVE_VMVNimmi32
2165
760k
    8080899U, // MVE_VNEGf16
2166
760k
    8605187U, // MVE_VNEGf32
2167
760k
    11226627U,  // MVE_VNEGs16
2168
760k
    11750915U,  // MVE_VNEGs32
2169
760k
    12275203U,  // MVE_VNEGs8
2170
760k
    2773185U, // MVE_VORN
2171
760k
    2773469U, // MVE_VORR
2172
760k
    14832093U,  // MVE_VORRimmi16
2173
760k
    14307805U,  // MVE_VORRimmi32
2174
760k
    1210798936U,  // MVE_VPNOT
2175
760k
    2772855U, // MVE_VPSEL
2176
760k
    1210823538U,  // MVE_VPST
2177
760k
    2028712798U,  // MVE_VPTv16i8
2178
760k
    2028712798U,  // MVE_VPTv16i8r
2179
760k
    2025567070U,  // MVE_VPTv16s8
2180
760k
    2025567070U,  // MVE_VPTv16s8r
2181
760k
    2027139934U,  // MVE_VPTv16u8
2182
760k
    2027139934U,  // MVE_VPTv16u8r
2183
760k
    2021897054U,  // MVE_VPTv4f32
2184
760k
    2021897054U,  // MVE_VPTv4f32r
2185
760k
    2027664222U,  // MVE_VPTv4i32
2186
760k
    2027664222U,  // MVE_VPTv4i32r
2187
760k
    2025042782U,  // MVE_VPTv4s32
2188
760k
    2025042782U,  // MVE_VPTv4s32r
2189
760k
    2026615646U,  // MVE_VPTv4u32
2190
760k
    2026615646U,  // MVE_VPTv4u32r
2191
760k
    2021372766U,  // MVE_VPTv8f16
2192
760k
    2021372766U,  // MVE_VPTv8f16r
2193
760k
    2028188510U,  // MVE_VPTv8i16
2194
760k
    2028188510U,  // MVE_VPTv8i16r
2195
760k
    2024518494U,  // MVE_VPTv8s16
2196
760k
    2024518494U,  // MVE_VPTv8s16r
2197
760k
    2026091358U,  // MVE_VPTv8u16
2198
760k
    2026091358U,  // MVE_VPTv8u16r
2199
760k
    11227670U,  // MVE_VQABSs16
2200
760k
    11751958U,  // MVE_VQABSs32
2201
760k
    12276246U,  // MVE_VQABSs8
2202
760k
    11160945U,  // MVE_VQADD_qr_s16
2203
760k
    11685233U,  // MVE_VQADD_qr_s32
2204
760k
    12209521U,  // MVE_VQADD_qr_s8
2205
760k
    12733809U,  // MVE_VQADD_qr_u16
2206
760k
    13258097U,  // MVE_VQADD_qr_u32
2207
760k
    13782385U,  // MVE_VQADD_qr_u8
2208
760k
    11160945U,  // MVE_VQADDs16
2209
760k
    11685233U,  // MVE_VQADDs32
2210
760k
    12209521U,  // MVE_VQADDs8
2211
760k
    12733809U,  // MVE_VQADDu16
2212
760k
    13258097U,  // MVE_VQADDu32
2213
760k
    13782385U,  // MVE_VQADDu8
2214
760k
    11154779U,  // MVE_VQDMLADHXs16
2215
760k
    11679067U,  // MVE_VQDMLADHXs32
2216
760k
    12203355U,  // MVE_VQDMLADHXs8
2217
760k
    11152950U,  // MVE_VQDMLADHs16
2218
760k
    11677238U,  // MVE_VQDMLADHs32
2219
760k
    12201526U,  // MVE_VQDMLADHs8
2220
760k
    11152917U,  // MVE_VQDMLAH_qrs16
2221
760k
    11677205U,  // MVE_VQDMLAH_qrs32
2222
760k
    12201493U,  // MVE_VQDMLAH_qrs8
2223
760k
    11153035U,  // MVE_VQDMLASH_qrs16
2224
760k
    11677323U,  // MVE_VQDMLASH_qrs32
2225
760k
    12201611U,  // MVE_VQDMLASH_qrs8
2226
760k
    11154800U,  // MVE_VQDMLSDHXs16
2227
760k
    11679088U,  // MVE_VQDMLSDHXs32
2228
760k
    12203376U,  // MVE_VQDMLSDHXs8
2229
760k
    11152969U,  // MVE_VQDMLSDHs16
2230
760k
    11677257U,  // MVE_VQDMLSDHs32
2231
760k
    12201545U,  // MVE_VQDMLSDHs8
2232
760k
    11161185U,  // MVE_VQDMULH_qr_s16
2233
760k
    11685473U,  // MVE_VQDMULH_qr_s32
2234
760k
    12209761U,  // MVE_VQDMULH_qr_s8
2235
760k
    11161185U,  // MVE_VQDMULHi16
2236
760k
    11685473U,  // MVE_VQDMULHi32
2237
760k
    12209761U,  // MVE_VQDMULHi8
2238
760k
    11160585U,  // MVE_VQDMULL_qr_s16bh
2239
760k
    11162348U,  // MVE_VQDMULL_qr_s16th
2240
760k
    11684873U,  // MVE_VQDMULL_qr_s32bh
2241
760k
    11686636U,  // MVE_VQDMULL_qr_s32th
2242
760k
    11160585U,  // MVE_VQDMULLs16bh
2243
760k
    11162348U,  // MVE_VQDMULLs16th
2244
760k
    11684873U,  // MVE_VQDMULLs32bh
2245
760k
    11686636U,  // MVE_VQDMULLs32th
2246
760k
    11160677U,  // MVE_VQMOVNs16bh
2247
760k
    11162441U,  // MVE_VQMOVNs16th
2248
760k
    11684965U,  // MVE_VQMOVNs32bh
2249
760k
    11686729U,  // MVE_VQMOVNs32th
2250
760k
    12733541U,  // MVE_VQMOVNu16bh
2251
760k
    12735305U,  // MVE_VQMOVNu16th
2252
760k
    13257829U,  // MVE_VQMOVNu32bh
2253
760k
    13259593U,  // MVE_VQMOVNu32th
2254
760k
    11160668U,  // MVE_VQMOVUNs16bh
2255
760k
    11162432U,  // MVE_VQMOVUNs16th
2256
760k
    11684956U,  // MVE_VQMOVUNs32bh
2257
760k
    11686720U,  // MVE_VQMOVUNs32th
2258
760k
    11226621U,  // MVE_VQNEGs16
2259
760k
    11750909U,  // MVE_VQNEGs32
2260
760k
    12275197U,  // MVE_VQNEGs8
2261
760k
    11154789U,  // MVE_VQRDMLADHXs16
2262
760k
    11679077U,  // MVE_VQRDMLADHXs32
2263
760k
    12203365U,  // MVE_VQRDMLADHXs8
2264
760k
    11152959U,  // MVE_VQRDMLADHs16
2265
760k
    11677247U,  // MVE_VQRDMLADHs32
2266
760k
    12201535U,  // MVE_VQRDMLADHs8
2267
760k
    11152925U,  // MVE_VQRDMLAH_qrs16
2268
760k
    11677213U,  // MVE_VQRDMLAH_qrs32
2269
760k
    12201501U,  // MVE_VQRDMLAH_qrs8
2270
760k
    11153044U,  // MVE_VQRDMLASH_qrs16
2271
760k
    11677332U,  // MVE_VQRDMLASH_qrs32
2272
760k
    12201620U,  // MVE_VQRDMLASH_qrs8
2273
760k
    11154810U,  // MVE_VQRDMLSDHXs16
2274
760k
    11679098U,  // MVE_VQRDMLSDHXs32
2275
760k
    12203386U,  // MVE_VQRDMLSDHXs8
2276
760k
    11152978U,  // MVE_VQRDMLSDHs16
2277
760k
    11677266U,  // MVE_VQRDMLSDHs32
2278
760k
    12201554U,  // MVE_VQRDMLSDHs8
2279
760k
    11161193U,  // MVE_VQRDMULH_qr_s16
2280
760k
    11685481U,  // MVE_VQRDMULH_qr_s32
2281
760k
    12209769U,  // MVE_VQRDMULH_qr_s8
2282
760k
    11161193U,  // MVE_VQRDMULHi16
2283
760k
    11685481U,  // MVE_VQRDMULHi32
2284
760k
    12209769U,  // MVE_VQRDMULHi8
2285
760k
    11161498U,  // MVE_VQRSHL_by_vecs16
2286
760k
    11685786U,  // MVE_VQRSHL_by_vecs32
2287
760k
    12210074U,  // MVE_VQRSHL_by_vecs8
2288
760k
    12734362U,  // MVE_VQRSHL_by_vecu16
2289
760k
    13258650U,  // MVE_VQRSHL_by_vecu32
2290
760k
    13782938U,  // MVE_VQRSHL_by_vecu8
2291
760k
    11161498U,  // MVE_VQRSHL_qrs16
2292
760k
    11685786U,  // MVE_VQRSHL_qrs32
2293
760k
    12210074U,  // MVE_VQRSHL_qrs8
2294
760k
    12734362U,  // MVE_VQRSHL_qru16
2295
760k
    13258650U,  // MVE_VQRSHL_qru32
2296
760k
    13782938U,  // MVE_VQRSHL_qru8
2297
760k
    11152433U,  // MVE_VQRSHRNbhs16
2298
760k
    11676721U,  // MVE_VQRSHRNbhs32
2299
760k
    12725297U,  // MVE_VQRSHRNbhu16
2300
760k
    13249585U,  // MVE_VQRSHRNbhu32
2301
760k
    11154197U,  // MVE_VQRSHRNths16
2302
760k
    11678485U,  // MVE_VQRSHRNths32
2303
760k
    12727061U,  // MVE_VQRSHRNthu16
2304
760k
    13251349U,  // MVE_VQRSHRNthu32
2305
760k
    11152466U,  // MVE_VQRSHRUNs16bh
2306
760k
    11154230U,  // MVE_VQRSHRUNs16th
2307
760k
    11676754U,  // MVE_VQRSHRUNs32bh
2308
760k
    11678518U,  // MVE_VQRSHRUNs32th
2309
760k
    11162565U,  // MVE_VQSHLU_imms16
2310
760k
    11686853U,  // MVE_VQSHLU_imms32
2311
760k
    12211141U,  // MVE_VQSHLU_imms8
2312
760k
    11161485U,  // MVE_VQSHL_by_vecs16
2313
760k
    11685773U,  // MVE_VQSHL_by_vecs32
2314
760k
    12210061U,  // MVE_VQSHL_by_vecs8
2315
760k
    12734349U,  // MVE_VQSHL_by_vecu16
2316
760k
    13258637U,  // MVE_VQSHL_by_vecu32
2317
760k
    13782925U,  // MVE_VQSHL_by_vecu8
2318
760k
    11161485U,  // MVE_VQSHL_qrs16
2319
760k
    11685773U,  // MVE_VQSHL_qrs32
2320
760k
    12210061U,  // MVE_VQSHL_qrs8
2321
760k
    12734349U,  // MVE_VQSHL_qru16
2322
760k
    13258637U,  // MVE_VQSHL_qru32
2323
760k
    13782925U,  // MVE_VQSHL_qru8
2324
760k
    11161485U,  // MVE_VQSHLimms16
2325
760k
    11685773U,  // MVE_VQSHLimms32
2326
760k
    12210061U,  // MVE_VQSHLimms8
2327
760k
    12734349U,  // MVE_VQSHLimmu16
2328
760k
    13258637U,  // MVE_VQSHLimmu32
2329
760k
    13782925U,  // MVE_VQSHLimmu8
2330
760k
    11152425U,  // MVE_VQSHRNbhs16
2331
760k
    11676713U,  // MVE_VQSHRNbhs32
2332
760k
    12725289U,  // MVE_VQSHRNbhu16
2333
760k
    13249577U,  // MVE_VQSHRNbhu32
2334
760k
    11154189U,  // MVE_VQSHRNths16
2335
760k
    11678477U,  // MVE_VQSHRNths32
2336
760k
    12727053U,  // MVE_VQSHRNthu16
2337
760k
    13251341U,  // MVE_VQSHRNthu32
2338
760k
    11152457U,  // MVE_VQSHRUNs16bh
2339
760k
    11154221U,  // MVE_VQSHRUNs16th
2340
760k
    11676745U,  // MVE_VQSHRUNs32bh
2341
760k
    11678509U,  // MVE_VQSHRUNs32th
2342
760k
    11160783U,  // MVE_VQSUB_qr_s16
2343
760k
    11685071U,  // MVE_VQSUB_qr_s32
2344
760k
    12209359U,  // MVE_VQSUB_qr_s8
2345
760k
    12733647U,  // MVE_VQSUB_qr_u16
2346
760k
    13257935U,  // MVE_VQSUB_qr_u32
2347
760k
    13782223U,  // MVE_VQSUB_qr_u8
2348
760k
    11160783U,  // MVE_VQSUBs16
2349
760k
    11685071U,  // MVE_VQSUBs32
2350
760k
    12209359U,  // MVE_VQSUBs8
2351
760k
    12733647U,  // MVE_VQSUBu16
2352
760k
    13257935U,  // MVE_VQSUBu32
2353
760k
    13782223U,  // MVE_VQSUBu8
2354
760k
    1788408U, // MVE_VREV16_8
2355
760k
    739609U,  // MVE_VREV32_16
2356
760k
    1788185U, // MVE_VREV32_8
2357
760k
    739695U,  // MVE_VREV64_16
2358
760k
    1263983U, // MVE_VREV64_32
2359
760k
    1788271U, // MVE_VREV64_8
2360
760k
    11160926U,  // MVE_VRHADDs16
2361
760k
    11685214U,  // MVE_VRHADDs32
2362
760k
    12209502U,  // MVE_VRHADDs8
2363
760k
    12733790U,  // MVE_VRHADDu16
2364
760k
    13258078U,  // MVE_VRHADDu32
2365
760k
    13782366U,  // MVE_VRHADDu8
2366
760k
    8080229U, // MVE_VRINTf16A
2367
760k
    8081509U, // MVE_VRINTf16M
2368
760k
    8081611U, // MVE_VRINTf16N
2369
760k
    8081751U, // MVE_VRINTf16P
2370
760k
    8082886U, // MVE_VRINTf16X
2371
760k
    8082936U, // MVE_VRINTf16Z
2372
760k
    8604517U, // MVE_VRINTf32A
2373
760k
    8605797U, // MVE_VRINTf32M
2374
760k
    8605899U, // MVE_VRINTf32N
2375
760k
    8606039U, // MVE_VRINTf32P
2376
760k
    8607174U, // MVE_VRINTf32X
2377
760k
    8607224U, // MVE_VRINTf32Z
2378
760k
    11700976U,  // MVE_VRMLALDAVHas32
2379
760k
    13273840U,  // MVE_VRMLALDAVHau32
2380
760k
    11703415U,  // MVE_VRMLALDAVHaxs32
2381
760k
    11677378U,  // MVE_VRMLALDAVHs32
2382
760k
    13250242U,  // MVE_VRMLALDAVHu32
2383
760k
    11679109U,  // MVE_VRMLALDAVHxs32
2384
760k
    11700988U,  // MVE_VRMLSLDAVHas32
2385
760k
    11703428U,  // MVE_VRMLSLDAVHaxs32
2386
760k
    11677389U,  // MVE_VRMLSLDAVHs32
2387
760k
    11679121U,  // MVE_VRMLSLDAVHxs32
2388
760k
    11161202U,  // MVE_VRMULHs16
2389
760k
    11685490U,  // MVE_VRMULHs32
2390
760k
    12209778U,  // MVE_VRMULHs8
2391
760k
    12734066U,  // MVE_VRMULHu16
2392
760k
    13258354U,  // MVE_VRMULHu32
2393
760k
    13782642U,  // MVE_VRMULHu8
2394
760k
    11161505U,  // MVE_VRSHL_by_vecs16
2395
760k
    11685793U,  // MVE_VRSHL_by_vecs32
2396
760k
    12210081U,  // MVE_VRSHL_by_vecs8
2397
760k
    12734369U,  // MVE_VRSHL_by_vecu16
2398
760k
    13258657U,  // MVE_VRSHL_by_vecu32
2399
760k
    13782945U,  // MVE_VRSHL_by_vecu8
2400
760k
    11161505U,  // MVE_VRSHL_qrs16
2401
760k
    11685793U,  // MVE_VRSHL_qrs32
2402
760k
    12210081U,  // MVE_VRSHL_qrs8
2403
760k
    12734369U,  // MVE_VRSHL_qru16
2404
760k
    13258657U,  // MVE_VRSHL_qru32
2405
760k
    13782945U,  // MVE_VRSHL_qru8
2406
760k
    14822458U,  // MVE_VRSHRNi16bh
2407
760k
    14824222U,  // MVE_VRSHRNi16th
2408
760k
    14298170U,  // MVE_VRSHRNi32bh
2409
760k
    14299934U,  // MVE_VRSHRNi32th
2410
760k
    11162045U,  // MVE_VRSHR_imms16
2411
760k
    11686333U,  // MVE_VRSHR_imms32
2412
760k
    12210621U,  // MVE_VRSHR_imms8
2413
760k
    12734909U,  // MVE_VRSHR_immu16
2414
760k
    13259197U,  // MVE_VRSHR_immu32
2415
760k
    13783485U,  // MVE_VRSHR_immu8
2416
760k
    14314756U,  // MVE_VSBC
2417
760k
    14298868U,  // MVE_VSBCI
2418
760k
    875195675U, // MVE_VSHLC
2419
760k
    11160578U,  // MVE_VSHLL_imms16bh
2420
760k
    11162341U,  // MVE_VSHLL_imms16th
2421
760k
    12209154U,  // MVE_VSHLL_imms8bh
2422
760k
    12210917U,  // MVE_VSHLL_imms8th
2423
760k
    12733442U,  // MVE_VSHLL_immu16bh
2424
760k
    12735205U,  // MVE_VSHLL_immu16th
2425
760k
    13782018U,  // MVE_VSHLL_immu8bh
2426
760k
    13783781U,  // MVE_VSHLL_immu8th
2427
760k
    11226114U,  // MVE_VSHLL_lws16bh
2428
760k
    11227877U,  // MVE_VSHLL_lws16th
2429
760k
    12274690U,  // MVE_VSHLL_lws8bh
2430
760k
    12276453U,  // MVE_VSHLL_lws8th
2431
760k
    12798978U,  // MVE_VSHLL_lwu16bh
2432
760k
    12800741U,  // MVE_VSHLL_lwu16th
2433
760k
    13847554U,  // MVE_VSHLL_lwu8bh
2434
760k
    13849317U,  // MVE_VSHLL_lwu8th
2435
760k
    11161511U,  // MVE_VSHL_by_vecs16
2436
760k
    11685799U,  // MVE_VSHL_by_vecs32
2437
760k
    12210087U,  // MVE_VSHL_by_vecs8
2438
760k
    12734375U,  // MVE_VSHL_by_vecu16
2439
760k
    13258663U,  // MVE_VSHL_by_vecu32
2440
760k
    13782951U,  // MVE_VSHL_by_vecu8
2441
760k
    14831527U,  // MVE_VSHL_immi16
2442
760k
    14307239U,  // MVE_VSHL_immi32
2443
760k
    15355815U,  // MVE_VSHL_immi8
2444
760k
    11161511U,  // MVE_VSHL_qrs16
2445
760k
    11685799U,  // MVE_VSHL_qrs32
2446
760k
    12210087U,  // MVE_VSHL_qrs8
2447
760k
    12734375U,  // MVE_VSHL_qru16
2448
760k
    13258663U,  // MVE_VSHL_qru32
2449
760k
    13782951U,  // MVE_VSHL_qru8
2450
760k
    14822466U,  // MVE_VSHRNi16bh
2451
760k
    14824230U,  // MVE_VSHRNi16th
2452
760k
    14298178U,  // MVE_VSHRNi32bh
2453
760k
    14299942U,  // MVE_VSHRNi32th
2454
760k
    11162051U,  // MVE_VSHR_imms16
2455
760k
    11686339U,  // MVE_VSHR_imms32
2456
760k
    12210627U,  // MVE_VSHR_imms8
2457
760k
    12734915U,  // MVE_VSHR_immu16
2458
760k
    13259203U,  // MVE_VSHR_immu32
2459
760k
    13783491U,  // MVE_VSHR_immu8
2460
760k
    667400U,  // MVE_VSLIimm16
2461
760k
    1191688U, // MVE_VSLIimm32
2462
760k
    1715976U, // MVE_VSLIimm8
2463
760k
    667405U,  // MVE_VSRIimm16
2464
760k
    1191693U, // MVE_VSRIimm32
2465
760k
    1715981U, // MVE_VSRIimm8
2466
760k
    24863607U,  // MVE_VST20_16
2467
760k
    246647U,  // MVE_VST20_16_wb
2468
760k
    24862737U,  // MVE_VST20_32
2469
760k
    245777U,  // MVE_VST20_32_wb
2470
760k
    24864242U,  // MVE_VST20_8
2471
760k
    247282U,  // MVE_VST20_8_wb
2472
760k
    24863647U,  // MVE_VST21_16
2473
760k
    246687U,  // MVE_VST21_16_wb
2474
760k
    24862803U,  // MVE_VST21_32
2475
760k
    245843U,  // MVE_VST21_32_wb
2476
760k
    24864278U,  // MVE_VST21_8
2477
760k
    247318U,  // MVE_VST21_8_wb
2478
760k
    24871819U,  // MVE_VST40_16
2479
760k
    254859U,  // MVE_VST40_16_wb
2480
760k
    24870949U,  // MVE_VST40_32
2481
760k
    253989U,  // MVE_VST40_32_wb
2482
760k
    24872452U,  // MVE_VST40_8
2483
760k
    255492U,  // MVE_VST40_8_wb
2484
760k
    24871859U,  // MVE_VST41_16
2485
760k
    254899U,  // MVE_VST41_16_wb
2486
760k
    24871015U,  // MVE_VST41_32
2487
760k
    254055U,  // MVE_VST41_32_wb
2488
760k
    24872488U,  // MVE_VST41_8
2489
760k
    255528U,  // MVE_VST41_8_wb
2490
760k
    24871879U,  // MVE_VST42_16
2491
760k
    254919U,  // MVE_VST42_16_wb
2492
760k
    24871061U,  // MVE_VST42_32
2493
760k
    254101U,  // MVE_VST42_32_wb
2494
760k
    24872506U,  // MVE_VST42_8
2495
760k
    255546U,  // MVE_VST42_8_wb
2496
760k
    24871899U,  // MVE_VST43_16
2497
760k
    254939U,  // MVE_VST43_16_wb
2498
760k
    24871094U,  // MVE_VST43_32
2499
760k
    254134U,  // MVE_VST43_32_wb
2500
760k
    24872524U,  // MVE_VST43_8
2501
760k
    255564U,  // MVE_VST43_8_wb
2502
760k
    674943U,  // MVE_VSTRB16
2503
760k
    940190847U, // MVE_VSTRB16_post
2504
760k
    940190847U, // MVE_VSTRB16_pre
2505
760k
    674943U,  // MVE_VSTRB16_rq
2506
760k
    1199231U, // MVE_VSTRB32
2507
760k
    940715135U, // MVE_VSTRB32_post
2508
760k
    940715135U, // MVE_VSTRB32_pre
2509
760k
    1199231U, // MVE_VSTRB32_rq
2510
760k
    1723519U, // MVE_VSTRB8_rq
2511
760k
    1723519U, // MVE_VSTRBU8
2512
760k
    941239423U, // MVE_VSTRBU8_post
2513
760k
    941239423U, // MVE_VSTRBU8_pre
2514
760k
    15879577U,  // MVE_VSTRD64_qi
2515
760k
    955395481U, // MVE_VSTRD64_qi_pre
2516
760k
    15879577U,  // MVE_VSTRD64_rq
2517
760k
    15879577U,  // MVE_VSTRD64_rq_u
2518
760k
    675461U,  // MVE_VSTRH16_rq
2519
760k
    675461U,  // MVE_VSTRH16_rq_u
2520
760k
    1199749U, // MVE_VSTRH32
2521
760k
    940715653U, // MVE_VSTRH32_post
2522
760k
    940715653U, // MVE_VSTRH32_pre
2523
760k
    1199749U, // MVE_VSTRH32_rq
2524
760k
    1199749U, // MVE_VSTRH32_rq_u
2525
760k
    675461U,  // MVE_VSTRHU16
2526
760k
    940191365U, // MVE_VSTRHU16_post
2527
760k
    940191365U, // MVE_VSTRHU16_pre
2528
760k
    1201260U, // MVE_VSTRW32_qi
2529
760k
    940717164U, // MVE_VSTRW32_qi_pre
2530
760k
    1201260U, // MVE_VSTRW32_rq
2531
760k
    1201260U, // MVE_VSTRW32_rq_u
2532
760k
    1201260U, // MVE_VSTRWU32
2533
760k
    940717164U, // MVE_VSTRWU32_post
2534
760k
    940717164U, // MVE_VSTRWU32_pre
2535
760k
    8015061U, // MVE_VSUB_qr_f16
2536
760k
    8539349U, // MVE_VSUB_qr_f32
2537
760k
    14830805U,  // MVE_VSUB_qr_i16
2538
760k
    14306517U,  // MVE_VSUB_qr_i32
2539
760k
    15355093U,  // MVE_VSUB_qr_i8
2540
760k
    8015061U, // MVE_VSUBf16
2541
760k
    8539349U, // MVE_VSUBf32
2542
760k
    14830805U,  // MVE_VSUBi16
2543
760k
    14306517U,  // MVE_VSUBi32
2544
760k
    15355093U,  // MVE_VSUBi8
2545
760k
    942752751U, // MVE_WLSTP_16
2546
760k
    942751998U, // MVE_WLSTP_32
2547
760k
    942752360U, // MVE_WLSTP_64
2548
760k
    942753409U, // MVE_WLSTP_8
2549
760k
    2658546U, // MVNi
2550
760k
    2658546U, // MVNr
2551
760k
    2633970U, // MVNsi
2552
760k
    2691314U, // MVNsr
2553
760k
    942752186U, // NEON_VMAXNMNDf
2554
760k
    942753081U, // NEON_VMAXNMNDh
2555
760k
    942752186U, // NEON_VMAXNMNQf
2556
760k
    942753081U, // NEON_VMAXNMNQh
2557
760k
    942752174U, // NEON_VMINNMNDf
2558
760k
    942753069U, // NEON_VMINNMNDh
2559
760k
    942752174U, // NEON_VMINNMNQf
2560
760k
    942753069U, // NEON_VMINNMNQh
2561
760k
    2634206U, // ORRri
2562
760k
    2634206U, // ORRrr
2563
760k
    2691550U, // ORRrsi
2564
760k
    78302U, // ORRrsr
2565
760k
    2667147U, // PKHBT
2566
760k
    2665630U, // PKHTB
2567
760k
    264176U,  // PLDWi12
2568
760k
    272368U,  // PLDWrs
2569
760k
    264010U,  // PLDi12
2570
760k
    272202U,  // PLDrs
2571
760k
    264056U,  // PLIi12
2572
760k
    272248U,  // PLIrs
2573
760k
    2682226U, // QADD
2574
760k
    2681301U, // QADD16
2575
760k
    2681404U, // QADD8
2576
760k
    2684343U, // QASX
2577
760k
    2682200U, // QDADD
2578
760k
    2682051U, // QDSUB
2579
760k
    2684089U, // QSAX
2580
760k
    2682064U, // QSUB
2581
760k
    2681263U, // QSUB16
2582
760k
    2681365U, // QSUB8
2583
760k
    2650838U, // RBIT
2584
760k
    2651162U, // REV
2585
760k
    2648569U, // REV16
2586
760k
    2649778U, // REVSH
2587
760k
    4802283U, // RFEDA
2588
760k
    25249515U,  // RFEDA_UPD
2589
760k
    4802314U, // RFEDB
2590
760k
    25249546U,  // RFEDB_UPD
2591
760k
    4802290U, // RFEIA
2592
760k
    25249522U,  // RFEIA_UPD
2593
760k
    4802321U, // RFEIB
2594
760k
    25249553U,  // RFEIB_UPD
2595
760k
    2632847U, // RSBri
2596
760k
    2632847U, // RSBrr
2597
760k
    2690191U, // RSBrsi
2598
760k
    76943U, // RSBrsr
2599
760k
    2633006U, // RSCri
2600
760k
    2633006U, // RSCrr
2601
760k
    2690350U, // RSCrsi
2602
760k
    77102U, // RSCrsr
2603
760k
    2681308U, // SADD16
2604
760k
    2681410U, // SADD8
2605
760k
    2684348U, // SASX
2606
760k
    3206U,  // SB
2607
760k
    2632965U, // SBCri
2608
760k
    2632965U, // SBCrr
2609
760k
    2690309U, // SBCrsi
2610
760k
    77061U, // SBCrsr
2611
760k
    2667857U, // SBFX
2612
760k
    2683934U, // SDIV
2613
760k
    2682745U, // SEL
2614
760k
    280399U,  // SETEND
2615
760k
    4802460U, // SETPAN
2616
760k
    875643072U, // SHA1C
2617
760k
    942751946U, // SHA1H
2618
760k
    875643104U, // SHA1M
2619
760k
    875643114U, // SHA1P
2620
760k
    875642927U, // SHA1SU0
2621
760k
    875642993U, // SHA1SU1
2622
760k
    875643092U, // SHA256H
2623
760k
    875643039U, // SHA256H2
2624
760k
    875642939U, // SHA256SU0
2625
760k
    875643005U, // SHA256SU1
2626
760k
    2681284U, // SHADD16
2627
760k
    2681389U, // SHADD8
2628
760k
    2684330U, // SHASX
2629
760k
    2684076U, // SHSAX
2630
760k
    2681246U, // SHSUB16
2631
760k
    2681350U, // SHSUB8
2632
760k
    2731297U, // SMC
2633
760k
    2665410U, // SMLABB
2634
760k
    2667140U, // SMLABT
2635
760k
    2665786U, // SMLAD
2636
760k
    2667783U, // SMLADX
2637
760k
    290621U,  // SMLAL
2638
760k
    2755529U, // SMLALBB
2639
760k
    2757265U, // SMLALBT
2640
760k
    2755964U, // SMLALD
2641
760k
    2757909U, // SMLALDX
2642
760k
    2755748U, // SMLALTB
2643
760k
    2757507U, // SMLALTT
2644
760k
    2665623U, // SMLATB
2645
760k
    2667388U, // SMLATT
2646
760k
    2665690U, // SMLAWB
2647
760k
    2667442U, // SMLAWT
2648
760k
    2665887U, // SMLSD
2649
760k
    2667813U, // SMLSDX
2650
760k
    2755975U, // SMLSLD
2651
760k
    2757917U, // SMLSLDX
2652
760k
    2665256U, // SMMLA
2653
760k
    2666902U, // SMMLAR
2654
760k
    2667051U, // SMMLS
2655
760k
    2666982U, // SMMLSR
2656
760k
    2682930U, // SMMUL
2657
760k
    2683336U, // SMMULR
2658
760k
    2682176U, // SMUAD
2659
760k
    2684174U, // SMUADX
2660
760k
    2681809U, // SMULBB
2661
760k
    2683545U, // SMULBT
2662
760k
    2691043U, // SMULL
2663
760k
    2682028U, // SMULTB
2664
760k
    2683787U, // SMULTT
2665
760k
    2682081U, // SMULWB
2666
760k
    2683833U, // SMULWT
2667
760k
    2682277U, // SMUSD
2668
760k
    2684204U, // SMUSDX
2669
760k
    4802618U, // SRSDA
2670
760k
    4802570U, // SRSDA_UPD
2671
760k
    4802640U, // SRSDB
2672
760k
    4802594U, // SRSDB_UPD
2673
760k
    4802629U, // SRSIA
2674
760k
    4802582U, // SRSIA_UPD
2675
760k
    4802651U, // SRSIB
2676
760k
    4802606U, // SRSIB_UPD
2677
760k
    2667125U, // SSAT
2678
760k
    2681322U, // SSAT16
2679
760k
    2684094U, // SSAX
2680
760k
    2681270U, // SSUB16
2681
760k
    2681371U, // SSUB8
2682
760k
    1620223881U,  // STC2L_OFFSET
2683
760k
    1687332745U,  // STC2L_OPTION
2684
760k
    1687332745U,  // STC2L_POST
2685
760k
    1754441609U,  // STC2L_PRE
2686
760k
    1620222521U,  // STC2_OFFSET
2687
760k
    1687331385U,  // STC2_OPTION
2688
760k
    1687331385U,  // STC2_POST
2689
760k
    1754440249U,  // STC2_PRE
2690
760k
    1344843615U,  // STCL_OFFSET
2691
760k
    1344843615U,  // STCL_OPTION
2692
760k
    1344843615U,  // STCL_POST
2693
760k
    1344843615U,  // STCL_PRE
2694
760k
    1344843058U,  // STC_OFFSET
2695
760k
    1344843058U,  // STC_OPTION
2696
760k
    1344843058U,  // STC_POST
2697
760k
    1344843058U,  // STC_PRE
2698
760k
    2650152U, // STL
2699
760k
    2649113U, // STLB
2700
760k
    2684217U, // STLEX
2701
760k
    2682095U, // STLEXB
2702
760k
    2682290U, // STLEXD
2703
760k
    2682591U, // STLEXH
2704
760k
    2649692U, // STLH
2705
760k
    2730730U, // STMDA
2706
760k
    942172906U, // STMDA_UPD
2707
760k
    2730986U, // STMDB
2708
760k
    942173162U, // STMDB_UPD
2709
760k
    2732142U, // STMIA
2710
760k
    942174318U, // STMIA_UPD
2711
760k
    2731004U, // STMIB
2712
760k
    942173180U, // STMIB_UPD
2713
760k
    942199462U, // STRBT_POST_IMM
2714
760k
    942199462U, // STRBT_POST_REG
2715
760k
    942197888U, // STRB_POST_IMM
2716
760k
    942197888U, // STRB_POST_REG
2717
760k
    942189696U, // STRB_PRE_IMM
2718
760k
    942197888U, // STRB_PRE_REG
2719
760k
    2681984U, // STRBi12
2720
760k
    2665600U, // STRBrs
2721
760k
    2674074U, // STRD
2722
760k
    942280090U, // STRD_POST
2723
760k
    942280090U, // STRD_PRE
2724
760k
    2684235U, // STREX
2725
760k
    2682109U, // STREXB
2726
760k
    2682304U, // STREXD
2727
760k
    2682605U, // STREXH
2728
760k
    2666118U, // STRH
2729
760k
    942191305U, // STRHTi
2730
760k
    942199497U, // STRHTr
2731
760k
    942198406U, // STRH_POST
2732
760k
    942198406U, // STRH_PRE
2733
760k
    942199661U, // STRT_POST_IMM
2734
760k
    942199661U, // STRT_POST_REG
2735
760k
    942199296U, // STR_POST_IMM
2736
760k
    942199296U, // STR_POST_REG
2737
760k
    942191104U, // STR_PRE_IMM
2738
760k
    942199296U, // STR_PRE_REG
2739
760k
    2683392U, // STRi12
2740
760k
    2667008U, // STRrs
2741
760k
    2632901U, // SUBri
2742
760k
    2632901U, // SUBrr
2743
760k
    2690245U, // SUBrsi
2744
760k
    76997U, // SUBrsr
2745
760k
    2731318U, // SVC
2746
760k
    2683268U, // SWP
2747
760k
    2681972U, // SWPB
2748
760k
    2665398U, // SXTAB
2749
760k
    2664832U, // SXTAB16
2750
760k
    2666022U, // SXTAH
2751
760k
    2682041U, // SXTB
2752
760k
    2681232U, // SXTB16
2753
760k
    2682552U, // SXTH
2754
760k
    2650514U, // TEQri
2755
760k
    2650514U, // TEQrr
2756
760k
    2683282U, // TEQrsi
2757
760k
    2666898U, // TEQrsr
2758
760k
    4355U,  // TRAP
2759
760k
    4355U,  // TRAPNaCl
2760
760k
    296743U,  // TSB
2761
760k
    2651000U, // TSTri
2762
760k
    2651000U, // TSTrr
2763
760k
    2683768U, // TSTrsi
2764
760k
    2667384U, // TSTrsr
2765
760k
    2681315U, // UADD16
2766
760k
    2681416U, // UADD8
2767
760k
    2684353U, // UASX
2768
760k
    2667862U, // UBFX
2769
760k
    4802395U, // UDF
2770
760k
    2683939U, // UDIV
2771
760k
    2681292U, // UHADD16
2772
760k
    2681396U, // UHADD8
2773
760k
    2684336U, // UHASX
2774
760k
    2684082U, // UHSAX
2775
760k
    2681254U, // UHSUB16
2776
760k
    2681357U, // UHSUB8
2777
760k
    2756386U, // UMAAL
2778
760k
    290627U,  // UMLAL
2779
760k
    2691049U, // UMULL
2780
760k
    2681300U, // UQADD16
2781
760k
    2681403U, // UQADD8
2782
760k
    2684342U, // UQASX
2783
760k
    2684088U, // UQSAX
2784
760k
    2681262U, // UQSUB16
2785
760k
    2681364U, // UQSUB8
2786
760k
    2681383U, // USAD8
2787
760k
    2664959U, // USADA8
2788
760k
    2667130U, // USAT
2789
760k
    2681329U, // USAT16
2790
760k
    2684099U, // USAX
2791
760k
    2681277U, // USUB16
2792
760k
    2681377U, // USUB8
2793
760k
    2665404U, // UXTAB
2794
760k
    2664840U, // UXTAB16
2795
760k
    2666028U, // UXTAH
2796
760k
    2682046U, // UXTB
2797
760k
    2681239U, // UXTB16
2798
760k
    2682557U, // UXTH
2799
760k
    11579176U,  // VABALsv2i64
2800
760k
    11054888U,  // VABALsv4i32
2801
760k
    12103464U,  // VABALsv8i16
2802
760k
    13152040U,  // VABALuv2i64
2803
760k
    12627752U,  // VABALuv4i32
2804
760k
    13676328U,  // VABALuv8i16
2805
760k
    12102345U,  // VABAsv16i8
2806
760k
    11578057U,  // VABAsv2i32
2807
760k
    11053769U,  // VABAsv4i16
2808
760k
    11578057U,  // VABAsv4i32
2809
760k
    11053769U,  // VABAsv8i16
2810
760k
    12102345U,  // VABAsv8i8
2811
760k
    13675209U,  // VABAuv16i8
2812
760k
    13150921U,  // VABAuv2i32
2813
760k
    12626633U,  // VABAuv4i16
2814
760k
    13150921U,  // VABAuv4i32
2815
760k
    12626633U,  // VABAuv8i16
2816
760k
    13675209U,  // VABAuv8i8
2817
760k
    11595620U,  // VABDLsv2i64
2818
760k
    11071332U,  // VABDLsv4i32
2819
760k
    12119908U,  // VABDLsv8i16
2820
760k
    13168484U,  // VABDLuv2i64
2821
760k
    12644196U,  // VABDLuv4i32
2822
760k
    13692772U,  // VABDLuv8i16
2823
760k
    8449350U, // VABDfd
2824
760k
    8449350U, // VABDfq
2825
760k
    7925062U, // VABDhd
2826
760k
    7925062U, // VABDhq
2827
760k
    12119366U,  // VABDsv16i8
2828
760k
    11595078U,  // VABDsv2i32
2829
760k
    11070790U,  // VABDsv4i16
2830
760k
    11595078U,  // VABDsv4i32
2831
760k
    11070790U,  // VABDsv8i16
2832
760k
    12119366U,  // VABDsv8i8
2833
760k
    13692230U,  // VABDuv16i8
2834
760k
    13167942U,  // VABDuv2i32
2835
760k
    12643654U,  // VABDuv4i16
2836
760k
    13167942U,  // VABDuv4i32
2837
760k
    12643654U,  // VABDuv8i16
2838
760k
    13692230U,  // VABDuv8i8
2839
760k
    1282437660U,  // VABSD
2840
760k
    7893532U, // VABSH
2841
760k
    8417820U, // VABSS
2842
760k
    8417820U, // VABSfd
2843
760k
    8417820U, // VABSfq
2844
760k
    7893532U, // VABShd
2845
760k
    7893532U, // VABShq
2846
760k
    12087836U,  // VABSv16i8
2847
760k
    11563548U,  // VABSv2i32
2848
760k
    11039260U,  // VABSv4i16
2849
760k
    11563548U,  // VABSv4i32
2850
760k
    11039260U,  // VABSv8i16
2851
760k
    12087836U,  // VABSv8i8
2852
760k
    8449479U, // VACGEfd
2853
760k
    8449479U, // VACGEfq
2854
760k
    7925191U, // VACGEhd
2855
760k
    7925191U, // VACGEhq
2856
760k
    8450744U, // VACGTfd
2857
760k
    8450744U, // VACGTfq
2858
760k
    7926456U, // VACGThd
2859
760k
    7926456U, // VACGThq
2860
760k
    1282469239U,  // VADDD
2861
760k
    7925111U, // VADDH
2862
760k
    962654351U, // VADDHNv2i32
2863
760k
    14217359U,  // VADDHNv4i16
2864
760k
    14741647U,  // VADDHNv8i8
2865
760k
    11595633U,  // VADDLsv2i64
2866
760k
    11071345U,  // VADDLsv4i32
2867
760k
    12119921U,  // VADDLsv8i16
2868
760k
    13168497U,  // VADDLuv2i64
2869
760k
    12644209U,  // VADDLuv4i32
2870
760k
    13692785U,  // VADDLuv8i16
2871
760k
    8449399U, // VADDS
2872
760k
    11596891U,  // VADDWsv2i64
2873
760k
    11072603U,  // VADDWsv4i32
2874
760k
    12121179U,  // VADDWsv8i16
2875
760k
    13169755U,  // VADDWuv2i64
2876
760k
    12645467U,  // VADDWuv4i32
2877
760k
    13694043U,  // VADDWuv8i16
2878
760k
    8449399U, // VADDfd
2879
760k
    8449399U, // VADDfq
2880
760k
    7925111U, // VADDhd
2881
760k
    7925111U, // VADDhq
2882
760k
    15265143U,  // VADDv16i8
2883
760k
    962653559U, // VADDv1i64
2884
760k
    14216567U,  // VADDv2i32
2885
760k
    962653559U, // VADDv2i64
2886
760k
    14740855U,  // VADDv4i16
2887
760k
    14216567U,  // VADDv4i32
2888
760k
    14740855U,  // VADDv8i16
2889
760k
    15265143U,  // VADDv8i8
2890
760k
    2682254U, // VANDd
2891
760k
    2682254U, // VANDq
2892
760k
    1010394566U,  // VBF16MALBQ
2893
760k
    1010394566U,  // VBF16MALBQI
2894
760k
    1010394578U,  // VBF16MALTQ
2895
760k
    1010394578U,  // VBF16MALTQI
2896
760k
    2682134U, // VBICd
2897
760k
    14216470U,  // VBICiv2i32
2898
760k
    14740758U,  // VBICiv4i16
2899
760k
    14216470U,  // VBICiv4i32
2900
760k
    14740758U,  // VBICiv8i16
2901
760k
    2682134U, // VBICq
2902
760k
    2665967U, // VBIFd
2903
760k
    2665967U, // VBIFq
2904
760k
    2667227U, // VBITd
2905
760k
    2667227U, // VBITq
2906
760k
    2666517U, // VBSLd
2907
760k
    2666517U, // VBSLq
2908
760k
    0U, // VBSPd
2909
760k
    0U, // VBSPq
2910
760k
    942752151U, // VCADDv2f32
2911
760k
    942753024U, // VCADDv4f16
2912
760k
    942752151U, // VCADDv4f32
2913
760k
    942753024U, // VCADDv8f16
2914
760k
    8450445U, // VCEQfd
2915
760k
    8450445U, // VCEQfq
2916
760k
    7926157U, // VCEQhd
2917
760k
    7926157U, // VCEQhq
2918
760k
    15266189U,  // VCEQv16i8
2919
760k
    14217613U,  // VCEQv2i32
2920
760k
    14741901U,  // VCEQv4i16
2921
760k
    14217613U,  // VCEQv4i32
2922
760k
    14741901U,  // VCEQv8i16
2923
760k
    15266189U,  // VCEQv8i8
2924
760k
    15233421U,  // VCEQzv16i8
2925
760k
    8417677U, // VCEQzv2f32
2926
760k
    14184845U,  // VCEQzv2i32
2927
760k
    7893389U, // VCEQzv4f16
2928
760k
    8417677U, // VCEQzv4f32
2929
760k
    14709133U,  // VCEQzv4i16
2930
760k
    14184845U,  // VCEQzv4i32
2931
760k
    7893389U, // VCEQzv8f16
2932
760k
    14709133U,  // VCEQzv8i16
2933
760k
    15233421U,  // VCEQzv8i8
2934
760k
    8449485U, // VCGEfd
2935
760k
    8449485U, // VCGEfq
2936
760k
    7925197U, // VCGEhd
2937
760k
    7925197U, // VCGEhq
2938
760k
    12119501U,  // VCGEsv16i8
2939
760k
    11595213U,  // VCGEsv2i32
2940
760k
    11070925U,  // VCGEsv4i16
2941
760k
    11595213U,  // VCGEsv4i32
2942
760k
    11070925U,  // VCGEsv8i16
2943
760k
    12119501U,  // VCGEsv8i8
2944
760k
    13692365U,  // VCGEuv16i8
2945
760k
    13168077U,  // VCGEuv2i32
2946
760k
    12643789U,  // VCGEuv4i16
2947
760k
    13168077U,  // VCGEuv4i32
2948
760k
    12643789U,  // VCGEuv8i16
2949
760k
    13692365U,  // VCGEuv8i8
2950
760k
    12086733U,  // VCGEzv16i8
2951
760k
    8416717U, // VCGEzv2f32
2952
760k
    11562445U,  // VCGEzv2i32
2953
760k
    7892429U, // VCGEzv4f16
2954
760k
    8416717U, // VCGEzv4f32
2955
760k
    11038157U,  // VCGEzv4i16
2956
760k
    11562445U,  // VCGEzv4i32
2957
760k
    7892429U, // VCGEzv8f16
2958
760k
    11038157U,  // VCGEzv8i16
2959
760k
    12086733U,  // VCGEzv8i8
2960
760k
    8450750U, // VCGTfd
2961
760k
    8450750U, // VCGTfq
2962
760k
    7926462U, // VCGThd
2963
760k
    7926462U, // VCGThq
2964
760k
    12120766U,  // VCGTsv16i8
2965
760k
    11596478U,  // VCGTsv2i32
2966
760k
    11072190U,  // VCGTsv4i16
2967
760k
    11596478U,  // VCGTsv4i32
2968
760k
    11072190U,  // VCGTsv8i16
2969
760k
    12120766U,  // VCGTsv8i8
2970
760k
    13693630U,  // VCGTuv16i8
2971
760k
    13169342U,  // VCGTuv2i32
2972
760k
    12645054U,  // VCGTuv4i16
2973
760k
    13169342U,  // VCGTuv4i32
2974
760k
    12645054U,  // VCGTuv8i16
2975
760k
    13693630U,  // VCGTuv8i8
2976
760k
    12087998U,  // VCGTzv16i8
2977
760k
    8417982U, // VCGTzv2f32
2978
760k
    11563710U,  // VCGTzv2i32
2979
760k
    7893694U, // VCGTzv4f16
2980
760k
    8417982U, // VCGTzv4f32
2981
760k
    11039422U,  // VCGTzv4i16
2982
760k
    11563710U,  // VCGTzv4i32
2983
760k
    7893694U, // VCGTzv8f16
2984
760k
    11039422U,  // VCGTzv8i16
2985
760k
    12087998U,  // VCGTzv8i8
2986
760k
    12086738U,  // VCLEzv16i8
2987
760k
    8416722U, // VCLEzv2f32
2988
760k
    11562450U,  // VCLEzv2i32
2989
760k
    7892434U, // VCLEzv4f16
2990
760k
    8416722U, // VCLEzv4f32
2991
760k
    11038162U,  // VCLEzv4i16
2992
760k
    11562450U,  // VCLEzv4i32
2993
760k
    7892434U, // VCLEzv8f16
2994
760k
    11038162U,  // VCLEzv8i16
2995
760k
    12086738U,  // VCLEzv8i8
2996
760k
    12087846U,  // VCLSv16i8
2997
760k
    11563558U,  // VCLSv2i32
2998
760k
    11039270U,  // VCLSv4i16
2999
760k
    11563558U,  // VCLSv4i32
3000
760k
    11039270U,  // VCLSv8i16
3001
760k
    12087846U,  // VCLSv8i8
3002
760k
    12088032U,  // VCLTzv16i8
3003
760k
    8418016U, // VCLTzv2f32
3004
760k
    11563744U,  // VCLTzv2i32
3005
760k
    7893728U, // VCLTzv4f16
3006
760k
    8418016U, // VCLTzv4f32
3007
760k
    11039456U,  // VCLTzv4i16
3008
760k
    11563744U,  // VCLTzv4i32
3009
760k
    7893728U, // VCLTzv8f16
3010
760k
    11039456U,  // VCLTzv8i16
3011
760k
    12088032U,  // VCLTzv8i8
3012
760k
    15234547U,  // VCLZv16i8
3013
760k
    14185971U,  // VCLZv2i32
3014
760k
    14710259U,  // VCLZv4i16
3015
760k
    14185971U,  // VCLZv4i32
3016
760k
    14710259U,  // VCLZv8i16
3017
760k
    15234547U,  // VCLZv8i8
3018
760k
    875643264U, // VCMLAv2f32
3019
760k
    875643264U, // VCMLAv2f32_indexed
3020
760k
    875644137U, // VCMLAv4f16
3021
760k
    875644137U, // VCMLAv4f16_indexed
3022
760k
    875643264U, // VCMLAv4f32
3023
760k
    875643264U, // VCMLAv4f32_indexed
3024
760k
    875644137U, // VCMLAv8f16
3025
760k
    875644137U, // VCMLAv8f16_indexed
3026
760k
    1282437393U,  // VCMPD
3027
760k
    1282436574U,  // VCMPED
3028
760k
    7892446U, // VCMPEH
3029
760k
    8416734U, // VCMPES
3030
760k
    2154933726U,  // VCMPEZD
3031
760k
    7974366U, // VCMPEZH
3032
760k
    8498654U, // VCMPEZS
3033
760k
    7893265U, // VCMPH
3034
760k
    8417553U, // VCMPS
3035
760k
    2154934545U,  // VCMPZD
3036
760k
    7975185U, // VCMPZH
3037
760k
    8499473U, // VCMPZS
3038
760k
    1602307U, // VCNTd
3039
760k
    1602307U, // VCNTq
3040
760k
    942752008U, // VCVTANSDf
3041
760k
    942752881U, // VCVTANSDh
3042
760k
    942752008U, // VCVTANSQf
3043
760k
    942752881U, // VCVTANSQh
3044
760k
    942752068U, // VCVTANUDf
3045
760k
    942752941U, // VCVTANUDh
3046
760k
    942752068U, // VCVTANUQf
3047
760k
    942752941U, // VCVTANUQh
3048
760k
    942752370U, // VCVTASD
3049
760k
    942752761U, // VCVTASH
3050
760k
    942752008U, // VCVTASS
3051
760k
    942752430U, // VCVTAUD
3052
760k
    942752821U, // VCVTAUH
3053
760k
    942752068U, // VCVTAUS
3054
760k
    25750707U,  // VCVTBDH
3055
760k
    26242227U,  // VCVTBHD
3056
760k
    17853619U,  // VCVTBHS
3057
760k
    888728755U, // VCVTBSH
3058
760k
    26768296U,  // VCVTDS
3059
760k
    942752023U, // VCVTMNSDf
3060
760k
    942752896U, // VCVTMNSDh
3061
760k
    942752023U, // VCVTMNSQf
3062
760k
    942752896U, // VCVTMNSQh
3063
760k
    942752083U, // VCVTMNUDf
3064
760k
    942752956U, // VCVTMNUDh
3065
760k
    942752083U, // VCVTMNUQf
3066
760k
    942752956U, // VCVTMNUQh
3067
760k
    942752385U, // VCVTMSD
3068
760k
    942752776U, // VCVTMSH
3069
760k
    942752023U, // VCVTMSS
3070
760k
    942752445U, // VCVTMUD
3071
760k
    942752836U, // VCVTMUH
3072
760k
    942752083U, // VCVTMUS
3073
760k
    942752038U, // VCVTNNSDf
3074
760k
    942752911U, // VCVTNNSDh
3075
760k
    942752038U, // VCVTNNSQf
3076
760k
    942752911U, // VCVTNNSQh
3077
760k
    942752098U, // VCVTNNUDf
3078
760k
    942752971U, // VCVTNNUDh
3079
760k
    942752098U, // VCVTNNUQf
3080
760k
    942752971U, // VCVTNNUQh
3081
760k
    942752400U, // VCVTNSD
3082
760k
    942752791U, // VCVTNSH
3083
760k
    942752038U, // VCVTNSS
3084
760k
    942752460U, // VCVTNUD
3085
760k
    942752851U, // VCVTNUH
3086
760k
    942752098U, // VCVTNUS
3087
760k
    942752053U, // VCVTPNSDf
3088
760k
    942752926U, // VCVTPNSDh
3089
760k
    942752053U, // VCVTPNSQf
3090
760k
    942752926U, // VCVTPNSQh
3091
760k
    942752113U, // VCVTPNUDf
3092
760k
    942752986U, // VCVTPNUDh
3093
760k
    942752113U, // VCVTPNUQf
3094
760k
    942752986U, // VCVTPNUQh
3095
760k
    942752415U, // VCVTPSD
3096
760k
    942752806U, // VCVTPSH
3097
760k
    942752053U, // VCVTPSS
3098
760k
    942752475U, // VCVTPUD
3099
760k
    942752866U, // VCVTPUH
3100
760k
    942752113U, // VCVTPUS
3101
760k
    27292584U,  // VCVTSD
3102
760k
    25752470U,  // VCVTTDH
3103
760k
    26243990U,  // VCVTTHD
3104
760k
    17855382U,  // VCVTTHS
3105
760k
    888730518U, // VCVTTSH
3106
760k
    955806632U, // VCVTf2h
3107
760k
    1227912104U,  // VCVTf2sd
3108
760k
    1227912104U,  // VCVTf2sq
3109
760k
    1228960680U,  // VCVTf2ud
3110
760k
    1228960680U,  // VCVTf2uq
3111
760k
    1295053736U,  // VCVTf2xsd
3112
760k
    1295053736U,  // VCVTf2xsq
3113
760k
    1296102312U,  // VCVTf2xud
3114
760k
    1296102312U,  // VCVTf2xuq
3115
760k
    17855400U,  // VCVTh2f
3116
760k
    1227387816U,  // VCVTh2sd
3117
760k
    1227387816U,  // VCVTh2sq
3118
760k
    1228436392U,  // VCVTh2ud
3119
760k
    1228436392U,  // VCVTh2uq
3120
760k
    1294529448U,  // VCVTh2xsd
3121
760k
    1294529448U,  // VCVTh2xsq
3122
760k
    1295578024U,  // VCVTh2xud
3123
760k
    1295578024U,  // VCVTh2xuq
3124
760k
    1226339240U,  // VCVTs2fd
3125
760k
    1226339240U,  // VCVTs2fq
3126
760k
    1224766376U,  // VCVTs2hd
3127
760k
    1224766376U,  // VCVTs2hq
3128
760k
    1226863528U,  // VCVTu2fd
3129
760k
    1226863528U,  // VCVTu2fq
3130
760k
    1225290664U,  // VCVTu2hd
3131
760k
    1225290664U,  // VCVTu2hq
3132
760k
    1293480872U,  // VCVTxs2fd
3133
760k
    1293480872U,  // VCVTxs2fq
3134
760k
    1291908008U,  // VCVTxs2hd
3135
760k
    1291908008U,  // VCVTxs2hq
3136
760k
    1294005160U,  // VCVTxu2fd
3137
760k
    1294005160U,  // VCVTxu2fq
3138
760k
    1292432296U,  // VCVTxu2hd
3139
760k
    1292432296U,  // VCVTxu2hq
3140
760k
    1282470952U,  // VDIVD
3141
760k
    7926824U, // VDIVH
3142
760k
    8451112U, // VDIVS
3143
760k
    553328U,  // VDUP16d
3144
760k
    553328U,  // VDUP16q
3145
760k
    1077616U, // VDUP32d
3146
760k
    1077616U, // VDUP32q
3147
760k
    1601904U, // VDUP8d
3148
760k
    1601904U, // VDUP8q
3149
760k
    586096U,  // VDUPLN16d
3150
760k
    586096U,  // VDUPLN16q
3151
760k
    1110384U, // VDUPLN32d
3152
760k
    1110384U, // VDUPLN32q
3153
760k
    1634672U, // VDUPLN8d
3154
760k
    1634672U, // VDUPLN8q
3155
760k
    2683343U, // VEORd
3156
760k
    2683343U, // VEORq
3157
760k
    570304U,  // VEXTd16
3158
760k
    1094592U, // VEXTd32
3159
760k
    1618880U, // VEXTd8
3160
760k
    570304U,  // VEXTq16
3161
760k
    1094592U, // VEXTq32
3162
760k
    15774656U,  // VEXTq64
3163
760k
    1618880U, // VEXTq8
3164
760k
    1282452281U,  // VFMAD
3165
760k
    7908153U, // VFMAH
3166
760k
    942753047U, // VFMALD
3167
760k
    942753047U, // VFMALDI
3168
760k
    942753047U, // VFMALQ
3169
760k
    942753047U, // VFMALQI
3170
760k
    8432441U, // VFMAS
3171
760k
    8432441U, // VFMAfd
3172
760k
    8432441U, // VFMAfq
3173
760k
    7908153U, // VFMAhd
3174
760k
    7908153U, // VFMAhq
3175
760k
    1282454076U,  // VFMSD
3176
760k
    7909948U, // VFMSH
3177
760k
    942753058U, // VFMSLD
3178
760k
    942753058U, // VFMSLDI
3179
760k
    942753058U, // VFMSLQ
3180
760k
    942753058U, // VFMSLQI
3181
760k
    8434236U, // VFMSS
3182
760k
    8434236U, // VFMSfd
3183
760k
    8434236U, // VFMSfq
3184
760k
    7909948U, // VFMShd
3185
760k
    7909948U, // VFMShq
3186
760k
    1282452286U,  // VFNMAD
3187
760k
    7908158U, // VFNMAH
3188
760k
    8432446U, // VFNMAS
3189
760k
    1282454081U,  // VFNMSD
3190
760k
    7909953U, // VFNMSH
3191
760k
    8434241U, // VFNMSS
3192
760k
    942752526U, // VFP_VMAXNMD
3193
760k
    942753081U, // VFP_VMAXNMH
3194
760k
    942752186U, // VFP_VMAXNMS
3195
760k
    942752514U, // VFP_VMINNMD
3196
760k
    942753069U, // VFP_VMINNMH
3197
760k
    942752174U, // VFP_VMINNMS
3198
760k
    1111114U, // VGETLNi32
3199
760k
    11072586U,  // VGETLNs16
3200
760k
    12121162U,  // VGETLNs8
3201
760k
    12645450U,  // VGETLNu16
3202
760k
    13694026U,  // VGETLNu8
3203
760k
    12119397U,  // VHADDsv16i8
3204
760k
    11595109U,  // VHADDsv2i32
3205
760k
    11070821U,  // VHADDsv4i16
3206
760k
    11595109U,  // VHADDsv4i32
3207
760k
    11070821U,  // VHADDsv8i16
3208
760k
    12119397U,  // VHADDsv8i8
3209
760k
    13692261U,  // VHADDuv16i8
3210
760k
    13167973U,  // VHADDuv2i32
3211
760k
    12643685U,  // VHADDuv4i16
3212
760k
    13167973U,  // VHADDuv4i32
3213
760k
    12643685U,  // VHADDuv8i16
3214
760k
    13692261U,  // VHADDuv8i8
3215
760k
    12119241U,  // VHSUBsv16i8
3216
760k
    11594953U,  // VHSUBsv2i32
3217
760k
    11070665U,  // VHSUBsv4i16
3218
760k
    11594953U,  // VHSUBsv4i32
3219
760k
    11070665U,  // VHSUBsv8i16
3220
760k
    12119241U,  // VHSUBsv8i8
3221
760k
    13692105U,  // VHSUBuv16i8
3222
760k
    13167817U,  // VHSUBuv2i32
3223
760k
    12643529U,  // VHSUBuv4i16
3224
760k
    13167817U,  // VHSUBuv4i32
3225
760k
    12643529U,  // VHSUBuv8i16
3226
760k
    13692105U,  // VHSUBuv8i8
3227
760k
    875644277U, // VINSH
3228
760k
    1235776418U,  // VJCVT
3229
760k
    2215176452U,  // VLD1DUPd16
3230
760k
    2215160068U,  // VLD1DUPd16wb_fixed
3231
760k
    2215168260U,  // VLD1DUPd16wb_register
3232
760k
    2215700740U,  // VLD1DUPd32
3233
760k
    2215684356U,  // VLD1DUPd32wb_fixed
3234
760k
    2215692548U,  // VLD1DUPd32wb_register
3235
760k
    2216225028U,  // VLD1DUPd8
3236
760k
    2216208644U,  // VLD1DUPd8wb_fixed
3237
760k
    2216216836U,  // VLD1DUPd8wb_register
3238
760k
    2282285316U,  // VLD1DUPq16
3239
760k
    2282268932U,  // VLD1DUPq16wb_fixed
3240
760k
    2282277124U,  // VLD1DUPq16wb_register
3241
760k
    2282809604U,  // VLD1DUPq32
3242
760k
    2282793220U,  // VLD1DUPq32wb_fixed
3243
760k
    2282801412U,  // VLD1DUPq32wb_register
3244
760k
    2283333892U,  // VLD1DUPq8
3245
760k
    2283317508U,  // VLD1DUPq8wb_fixed
3246
760k
    2283325700U,  // VLD1DUPq8wb_register
3247
760k
    28363012U,  // VLD1LNd16
3248
760k
    28616964U,  // VLD1LNd16_UPD
3249
760k
    28887300U,  // VLD1LNd32
3250
760k
    29141252U,  // VLD1LNd32_UPD
3251
760k
    29411588U,  // VLD1LNd8
3252
760k
    29665540U,  // VLD1LNd8_UPD
3253
760k
    0U, // VLD1LNq16Pseudo
3254
760k
    0U, // VLD1LNq16Pseudo_UPD
3255
760k
    0U, // VLD1LNq32Pseudo
3256
760k
    0U, // VLD1LNq32Pseudo_UPD
3257
760k
    0U, // VLD1LNq8Pseudo
3258
760k
    0U, // VLD1LNq8Pseudo_UPD
3259
760k
    2349394180U,  // VLD1d16
3260
760k
    537454852U, // VLD1d16Q
3261
760k
    0U, // VLD1d16QPseudo
3262
760k
    0U, // VLD1d16QPseudoWB_fixed
3263
760k
    0U, // VLD1d16QPseudoWB_register
3264
760k
    537438468U, // VLD1d16Qwb_fixed
3265
760k
    537446660U, // VLD1d16Qwb_register
3266
760k
    269019396U, // VLD1d16T
3267
760k
    0U, // VLD1d16TPseudo
3268
760k
    0U, // VLD1d16TPseudoWB_fixed
3269
760k
    0U, // VLD1d16TPseudoWB_register
3270
760k
    269003012U, // VLD1d16Twb_fixed
3271
760k
    269011204U, // VLD1d16Twb_register
3272
760k
    2349377796U,  // VLD1d16wb_fixed
3273
760k
    2349385988U,  // VLD1d16wb_register
3274
760k
    2349918468U,  // VLD1d32
3275
760k
    537979140U, // VLD1d32Q
3276
760k
    0U, // VLD1d32QPseudo
3277
760k
    0U, // VLD1d32QPseudoWB_fixed
3278
760k
    0U, // VLD1d32QPseudoWB_register
3279
760k
    537962756U, // VLD1d32Qwb_fixed
3280
760k
    537970948U, // VLD1d32Qwb_register
3281
760k
    269543684U, // VLD1d32T
3282
760k
    0U, // VLD1d32TPseudo
3283
760k
    0U, // VLD1d32TPseudoWB_fixed
3284
760k
    0U, // VLD1d32TPseudoWB_register
3285
760k
    269527300U, // VLD1d32Twb_fixed
3286
760k
    269535492U, // VLD1d32Twb_register
3287
760k
    2349902084U,  // VLD1d32wb_fixed
3288
760k
    2349910276U,  // VLD1d32wb_register
3289
760k
    2364598532U,  // VLD1d64
3290
760k
    552659204U, // VLD1d64Q
3291
760k
    0U, // VLD1d64QPseudo
3292
760k
    0U, // VLD1d64QPseudoWB_fixed
3293
760k
    0U, // VLD1d64QPseudoWB_register
3294
760k
    552642820U, // VLD1d64Qwb_fixed
3295
760k
    552651012U, // VLD1d64Qwb_register
3296
760k
    284223748U, // VLD1d64T
3297
760k
    0U, // VLD1d64TPseudo
3298
760k
    0U, // VLD1d64TPseudoWB_fixed
3299
760k
    0U, // VLD1d64TPseudoWB_register
3300
760k
    284207364U, // VLD1d64Twb_fixed
3301
760k
    284215556U, // VLD1d64Twb_register
3302
760k
    2364582148U,  // VLD1d64wb_fixed
3303
760k
    2364590340U,  // VLD1d64wb_register
3304
760k
    2350442756U,  // VLD1d8
3305
760k
    538503428U, // VLD1d8Q
3306
760k
    0U, // VLD1d8QPseudo
3307
760k
    0U, // VLD1d8QPseudoWB_fixed
3308
760k
    0U, // VLD1d8QPseudoWB_register
3309
760k
    538487044U, // VLD1d8Qwb_fixed
3310
760k
    538495236U, // VLD1d8Qwb_register
3311
760k
    270067972U, // VLD1d8T
3312
760k
    0U, // VLD1d8TPseudo
3313
760k
    0U, // VLD1d8TPseudoWB_fixed
3314
760k
    0U, // VLD1d8TPseudoWB_register
3315
760k
    270051588U, // VLD1d8Twb_fixed
3316
760k
    270059780U, // VLD1d8Twb_register
3317
760k
    2350426372U,  // VLD1d8wb_fixed
3318
760k
    2350434564U,  // VLD1d8wb_register
3319
760k
    2416503044U,  // VLD1q16
3320
760k
    0U, // VLD1q16HighQPseudo
3321
760k
    0U, // VLD1q16HighQPseudo_UPD
3322
760k
    0U, // VLD1q16HighTPseudo
3323
760k
    0U, // VLD1q16HighTPseudo_UPD
3324
760k
    0U, // VLD1q16LowQPseudo_UPD
3325
760k
    0U, // VLD1q16LowTPseudo_UPD
3326
760k
    2416486660U,  // VLD1q16wb_fixed
3327
760k
    2416494852U,  // VLD1q16wb_register
3328
760k
    2417027332U,  // VLD1q32
3329
760k
    0U, // VLD1q32HighQPseudo
3330
760k
    0U, // VLD1q32HighQPseudo_UPD
3331
760k
    0U, // VLD1q32HighTPseudo
3332
760k
    0U, // VLD1q32HighTPseudo_UPD
3333
760k
    0U, // VLD1q32LowQPseudo_UPD
3334
760k
    0U, // VLD1q32LowTPseudo_UPD
3335
760k
    2417010948U,  // VLD1q32wb_fixed
3336
760k
    2417019140U,  // VLD1q32wb_register
3337
760k
    2431707396U,  // VLD1q64
3338
760k
    0U, // VLD1q64HighQPseudo
3339
760k
    0U, // VLD1q64HighQPseudo_UPD
3340
760k
    0U, // VLD1q64HighTPseudo
3341
760k
    0U, // VLD1q64HighTPseudo_UPD
3342
760k
    0U, // VLD1q64LowQPseudo_UPD
3343
760k
    0U, // VLD1q64LowTPseudo_UPD
3344
760k
    2431691012U,  // VLD1q64wb_fixed
3345
760k
    2431699204U,  // VLD1q64wb_register
3346
760k
    2417551620U,  // VLD1q8
3347
760k
    0U, // VLD1q8HighQPseudo
3348
760k
    0U, // VLD1q8HighQPseudo_UPD
3349
760k
    0U, // VLD1q8HighTPseudo
3350
760k
    0U, // VLD1q8HighTPseudo_UPD
3351
760k
    0U, // VLD1q8LowQPseudo_UPD
3352
760k
    0U, // VLD1q8LowTPseudo_UPD
3353
760k
    2417535236U,  // VLD1q8wb_fixed
3354
760k
    2417543428U,  // VLD1q8wb_register
3355
760k
    2282285365U,  // VLD2DUPd16
3356
760k
    2282268981U,  // VLD2DUPd16wb_fixed
3357
760k
    2282277173U,  // VLD2DUPd16wb_register
3358
760k
    2483611957U,  // VLD2DUPd16x2
3359
760k
    2483595573U,  // VLD2DUPd16x2wb_fixed
3360
760k
    2483603765U,  // VLD2DUPd16x2wb_register
3361
760k
    2282809653U,  // VLD2DUPd32
3362
760k
    2282793269U,  // VLD2DUPd32wb_fixed
3363
760k
    2282801461U,  // VLD2DUPd32wb_register
3364
760k
    2484136245U,  // VLD2DUPd32x2
3365
760k
    2484119861U,  // VLD2DUPd32x2wb_fixed
3366
760k
    2484128053U,  // VLD2DUPd32x2wb_register
3367
760k
    2283333941U,  // VLD2DUPd8
3368
760k
    2283317557U,  // VLD2DUPd8wb_fixed
3369
760k
    2283325749U,  // VLD2DUPd8wb_register
3370
760k
    2484660533U,  // VLD2DUPd8x2
3371
760k
    2484644149U,  // VLD2DUPd8x2wb_fixed
3372
760k
    2484652341U,  // VLD2DUPd8x2wb_register
3373
760k
    0U, // VLD2DUPq16EvenPseudo
3374
760k
    0U, // VLD2DUPq16OddPseudo
3375
760k
    0U, // VLD2DUPq16OddPseudoWB_fixed
3376
760k
    0U, // VLD2DUPq16OddPseudoWB_register
3377
760k
    0U, // VLD2DUPq32EvenPseudo
3378
760k
    0U, // VLD2DUPq32OddPseudo
3379
760k
    0U, // VLD2DUPq32OddPseudoWB_fixed
3380
760k
    0U, // VLD2DUPq32OddPseudoWB_register
3381
760k
    0U, // VLD2DUPq8EvenPseudo
3382
760k
    0U, // VLD2DUPq8OddPseudo
3383
760k
    0U, // VLD2DUPq8OddPseudoWB_fixed
3384
760k
    0U, // VLD2DUPq8OddPseudoWB_register
3385
760k
    28617013U,  // VLD2LNd16
3386
760k
    0U, // VLD2LNd16Pseudo
3387
760k
    0U, // VLD2LNd16Pseudo_UPD
3388
760k
    28625205U,  // VLD2LNd16_UPD
3389
760k
    29141301U,  // VLD2LNd32
3390
760k
    0U, // VLD2LNd32Pseudo
3391
760k
    0U, // VLD2LNd32Pseudo_UPD
3392
760k
    29149493U,  // VLD2LNd32_UPD
3393
760k
    29665589U,  // VLD2LNd8
3394
760k
    0U, // VLD2LNd8Pseudo
3395
760k
    0U, // VLD2LNd8Pseudo_UPD
3396
760k
    29673781U,  // VLD2LNd8_UPD
3397
760k
    28617013U,  // VLD2LNq16
3398
760k
    0U, // VLD2LNq16Pseudo
3399
760k
    0U, // VLD2LNq16Pseudo_UPD
3400
760k
    28625205U,  // VLD2LNq16_UPD
3401
760k
    29141301U,  // VLD2LNq32
3402
760k
    0U, // VLD2LNq32Pseudo
3403
760k
    0U, // VLD2LNq32Pseudo_UPD
3404
760k
    29149493U,  // VLD2LNq32_UPD
3405
760k
    2550720821U,  // VLD2b16
3406
760k
    2550704437U,  // VLD2b16wb_fixed
3407
760k
    2550712629U,  // VLD2b16wb_register
3408
760k
    2551245109U,  // VLD2b32
3409
760k
    2551228725U,  // VLD2b32wb_fixed
3410
760k
    2551236917U,  // VLD2b32wb_register
3411
760k
    2551769397U,  // VLD2b8
3412
760k
    2551753013U,  // VLD2b8wb_fixed
3413
760k
    2551761205U,  // VLD2b8wb_register
3414
760k
    2416503093U,  // VLD2d16
3415
760k
    2416486709U,  // VLD2d16wb_fixed
3416
760k
    2416494901U,  // VLD2d16wb_register
3417
760k
    2417027381U,  // VLD2d32
3418
760k
    2417010997U,  // VLD2d32wb_fixed
3419
760k
    2417019189U,  // VLD2d32wb_register
3420
760k
    2417551669U,  // VLD2d8
3421
760k
    2417535285U,  // VLD2d8wb_fixed
3422
760k
    2417543477U,  // VLD2d8wb_register
3423
760k
    537454901U, // VLD2q16
3424
760k
    0U, // VLD2q16Pseudo
3425
760k
    0U, // VLD2q16PseudoWB_fixed
3426
760k
    0U, // VLD2q16PseudoWB_register
3427
760k
    537438517U, // VLD2q16wb_fixed
3428
760k
    537446709U, // VLD2q16wb_register
3429
760k
    537979189U, // VLD2q32
3430
760k
    0U, // VLD2q32Pseudo
3431
760k
    0U, // VLD2q32PseudoWB_fixed
3432
760k
    0U, // VLD2q32PseudoWB_register
3433
760k
    537962805U, // VLD2q32wb_fixed
3434
760k
    537970997U, // VLD2q32wb_register
3435
760k
    538503477U, // VLD2q8
3436
760k
    0U, // VLD2q8Pseudo
3437
760k
    0U, // VLD2q8PseudoWB_fixed
3438
760k
    0U, // VLD2q8PseudoWB_register
3439
760k
    538487093U, // VLD2q8wb_fixed
3440
760k
    538495285U, // VLD2q8wb_register
3441
760k
    28363098U,  // VLD3DUPd16
3442
760k
    0U, // VLD3DUPd16Pseudo
3443
760k
    0U, // VLD3DUPd16Pseudo_UPD
3444
760k
    28617050U,  // VLD3DUPd16_UPD
3445
760k
    28887386U,  // VLD3DUPd32
3446
760k
    0U, // VLD3DUPd32Pseudo
3447
760k
    0U, // VLD3DUPd32Pseudo_UPD
3448
760k
    29141338U,  // VLD3DUPd32_UPD
3449
760k
    29411674U,  // VLD3DUPd8
3450
760k
    0U, // VLD3DUPd8Pseudo
3451
760k
    0U, // VLD3DUPd8Pseudo_UPD
3452
760k
    29665626U,  // VLD3DUPd8_UPD
3453
760k
    28363098U,  // VLD3DUPq16
3454
760k
    0U, // VLD3DUPq16EvenPseudo
3455
760k
    0U, // VLD3DUPq16OddPseudo
3456
760k
    0U, // VLD3DUPq16OddPseudo_UPD
3457
760k
    28617050U,  // VLD3DUPq16_UPD
3458
760k
    28887386U,  // VLD3DUPq32
3459
760k
    0U, // VLD3DUPq32EvenPseudo
3460
760k
    0U, // VLD3DUPq32OddPseudo
3461
760k
    0U, // VLD3DUPq32OddPseudo_UPD
3462
760k
    29141338U,  // VLD3DUPq32_UPD
3463
760k
    29411674U,  // VLD3DUPq8
3464
760k
    0U, // VLD3DUPq8EvenPseudo
3465
760k
    0U, // VLD3DUPq8OddPseudo
3466
760k
    0U, // VLD3DUPq8OddPseudo_UPD
3467
760k
    29665626U,  // VLD3DUPq8_UPD
3468
760k
    28625242U,  // VLD3LNd16
3469
760k
    0U, // VLD3LNd16Pseudo
3470
760k
    0U, // VLD3LNd16Pseudo_UPD
3471
760k
    28633434U,  // VLD3LNd16_UPD
3472
760k
    29149530U,  // VLD3LNd32
3473
760k
    0U, // VLD3LNd32Pseudo
3474
760k
    0U, // VLD3LNd32Pseudo_UPD
3475
760k
    29157722U,  // VLD3LNd32_UPD
3476
760k
    29673818U,  // VLD3LNd8
3477
760k
    0U, // VLD3LNd8Pseudo
3478
760k
    0U, // VLD3LNd8Pseudo_UPD
3479
760k
    29682010U,  // VLD3LNd8_UPD
3480
760k
    28625242U,  // VLD3LNq16
3481
760k
    0U, // VLD3LNq16Pseudo
3482
760k
    0U, // VLD3LNq16Pseudo_UPD
3483
760k
    28633434U,  // VLD3LNq16_UPD
3484
760k
    29149530U,  // VLD3LNq32
3485
760k
    0U, // VLD3LNq32Pseudo
3486
760k
    0U, // VLD3LNq32Pseudo_UPD
3487
760k
    29157722U,  // VLD3LNq32_UPD
3488
760k
    28363098U,  // VLD3d16
3489
760k
    0U, // VLD3d16Pseudo
3490
760k
    0U, // VLD3d16Pseudo_UPD
3491
760k
    28617050U,  // VLD3d16_UPD
3492
760k
    28887386U,  // VLD3d32
3493
760k
    0U, // VLD3d32Pseudo
3494
760k
    0U, // VLD3d32Pseudo_UPD
3495
760k
    29141338U,  // VLD3d32_UPD
3496
760k
    29411674U,  // VLD3d8
3497
760k
    0U, // VLD3d8Pseudo
3498
760k
    0U, // VLD3d8Pseudo_UPD
3499
760k
    29665626U,  // VLD3d8_UPD
3500
760k
    28363098U,  // VLD3q16
3501
760k
    0U, // VLD3q16Pseudo_UPD
3502
760k
    28617050U,  // VLD3q16_UPD
3503
760k
    0U, // VLD3q16oddPseudo
3504
760k
    0U, // VLD3q16oddPseudo_UPD
3505
760k
    28887386U,  // VLD3q32
3506
760k
    0U, // VLD3q32Pseudo_UPD
3507
760k
    29141338U,  // VLD3q32_UPD
3508
760k
    0U, // VLD3q32oddPseudo
3509
760k
    0U, // VLD3q32oddPseudo_UPD
3510
760k
    29411674U,  // VLD3q8
3511
760k
    0U, // VLD3q8Pseudo_UPD
3512
760k
    29665626U,  // VLD3q8_UPD
3513
760k
    0U, // VLD3q8oddPseudo
3514
760k
    0U, // VLD3q8oddPseudo_UPD
3515
760k
    28445046U,  // VLD4DUPd16
3516
760k
    0U, // VLD4DUPd16Pseudo
3517
760k
    0U, // VLD4DUPd16Pseudo_UPD
3518
760k
    28641654U,  // VLD4DUPd16_UPD
3519
760k
    28969334U,  // VLD4DUPd32
3520
760k
    0U, // VLD4DUPd32Pseudo
3521
760k
    0U, // VLD4DUPd32Pseudo_UPD
3522
760k
    29165942U,  // VLD4DUPd32_UPD
3523
760k
    29493622U,  // VLD4DUPd8
3524
760k
    0U, // VLD4DUPd8Pseudo
3525
760k
    0U, // VLD4DUPd8Pseudo_UPD
3526
760k
    29690230U,  // VLD4DUPd8_UPD
3527
760k
    28445046U,  // VLD4DUPq16
3528
760k
    0U, // VLD4DUPq16EvenPseudo
3529
760k
    0U, // VLD4DUPq16OddPseudo
3530
760k
    0U, // VLD4DUPq16OddPseudo_UPD
3531
760k
    28641654U,  // VLD4DUPq16_UPD
3532
760k
    28969334U,  // VLD4DUPq32
3533
760k
    0U, // VLD4DUPq32EvenPseudo
3534
760k
    0U, // VLD4DUPq32OddPseudo
3535
760k
    0U, // VLD4DUPq32OddPseudo_UPD
3536
760k
    29165942U,  // VLD4DUPq32_UPD
3537
760k
    29493622U,  // VLD4DUPq8
3538
760k
    0U, // VLD4DUPq8EvenPseudo
3539
760k
    0U, // VLD4DUPq8OddPseudo
3540
760k
    0U, // VLD4DUPq8OddPseudo_UPD
3541
760k
    29690230U,  // VLD4DUPq8_UPD
3542
760k
    28633462U,  // VLD4LNd16
3543
760k
    0U, // VLD4LNd16Pseudo
3544
760k
    0U, // VLD4LNd16Pseudo_UPD
3545
760k
    28649846U,  // VLD4LNd16_UPD
3546
760k
    29157750U,  // VLD4LNd32
3547
760k
    0U, // VLD4LNd32Pseudo
3548
760k
    0U, // VLD4LNd32Pseudo_UPD
3549
760k
    29174134U,  // VLD4LNd32_UPD
3550
760k
    29682038U,  // VLD4LNd8
3551
760k
    0U, // VLD4LNd8Pseudo
3552
760k
    0U, // VLD4LNd8Pseudo_UPD
3553
760k
    29698422U,  // VLD4LNd8_UPD
3554
760k
    28633462U,  // VLD4LNq16
3555
760k
    0U, // VLD4LNq16Pseudo
3556
760k
    0U, // VLD4LNq16Pseudo_UPD
3557
760k
    28649846U,  // VLD4LNq16_UPD
3558
760k
    29157750U,  // VLD4LNq32
3559
760k
    0U, // VLD4LNq32Pseudo
3560
760k
    0U, // VLD4LNq32Pseudo_UPD
3561
760k
    29174134U,  // VLD4LNq32_UPD
3562
760k
    28445046U,  // VLD4d16
3563
760k
    0U, // VLD4d16Pseudo
3564
760k
    0U, // VLD4d16Pseudo_UPD
3565
760k
    28641654U,  // VLD4d16_UPD
3566
760k
    28969334U,  // VLD4d32
3567
760k
    0U, // VLD4d32Pseudo
3568
760k
    0U, // VLD4d32Pseudo_UPD
3569
760k
    29165942U,  // VLD4d32_UPD
3570
760k
    29493622U,  // VLD4d8
3571
760k
    0U, // VLD4d8Pseudo
3572
760k
    0U, // VLD4d8Pseudo_UPD
3573
760k
    29690230U,  // VLD4d8_UPD
3574
760k
    28445046U,  // VLD4q16
3575
760k
    0U, // VLD4q16Pseudo_UPD
3576
760k
    28641654U,  // VLD4q16_UPD
3577
760k
    0U, // VLD4q16oddPseudo
3578
760k
    0U, // VLD4q16oddPseudo_UPD
3579
760k
    28969334U,  // VLD4q32
3580
760k
    0U, // VLD4q32Pseudo_UPD
3581
760k
    29165942U,  // VLD4q32_UPD
3582
760k
    0U, // VLD4q32oddPseudo
3583
760k
    0U, // VLD4q32oddPseudo_UPD
3584
760k
    29493622U,  // VLD4q8
3585
760k
    0U, // VLD4q8Pseudo_UPD
3586
760k
    29690230U,  // VLD4q8_UPD
3587
760k
    0U, // VLD4q8oddPseudo
3588
760k
    0U, // VLD4q8oddPseudo_UPD
3589
760k
    942173154U, // VLDMDDB_UPD
3590
760k
    2730766U, // VLDMDIA
3591
760k
    942172942U, // VLDMDIA_UPD
3592
760k
    0U, // VLDMQIA
3593
760k
    942173154U, // VLDMSDB_UPD
3594
760k
    2730766U, // VLDMSIA
3595
760k
    942172942U, // VLDMSIA_UPD
3596
760k
    2683301U, // VLDRD
3597
760k
    586149U,  // VLDRH
3598
760k
    2683301U, // VLDRS
3599
760k
    2647159205U,  // VLDR_FPCXTNS_off
3600
760k
    768143781U, // VLDR_FPCXTNS_post
3601
760k
    2714300837U,  // VLDR_FPCXTNS_pre
3602
760k
    2647683493U,  // VLDR_FPCXTS_off
3603
760k
    768668069U, // VLDR_FPCXTS_post
3604
760k
    2714825125U,  // VLDR_FPCXTS_pre
3605
760k
    2648207781U,  // VLDR_FPSCR_NZCVQC_off
3606
760k
    769192357U, // VLDR_FPSCR_NZCVQC_post
3607
760k
    2715349413U,  // VLDR_FPSCR_NZCVQC_pre
3608
760k
    2648732069U,  // VLDR_FPSCR_off
3609
760k
    769716645U, // VLDR_FPSCR_post
3610
760k
    2715873701U,  // VLDR_FPSCR_pre
3611
760k
    2783506853U,  // VLDR_P0_off
3612
760k
    1709748645U,  // VLDR_P0_post
3613
760k
    2850599333U,  // VLDR_P0_pre
3614
760k
    2649780645U,  // VLDR_VPR_off
3615
760k
    770765221U, // VLDR_VPR_post
3616
760k
    2716922277U,  // VLDR_VPR_pre
3617
760k
    2732105U, // VLLDM
3618
760k
    2732140U, // VLSTM
3619
760k
    8451239U, // VMAXfd
3620
760k
    8451239U, // VMAXfq
3621
760k
    7926951U, // VMAXhd
3622
760k
    7926951U, // VMAXhq
3623
760k
    12121255U,  // VMAXsv16i8
3624
760k
    11596967U,  // VMAXsv2i32
3625
760k
    11072679U,  // VMAXsv4i16
3626
760k
    11596967U,  // VMAXsv4i32
3627
760k
    11072679U,  // VMAXsv8i16
3628
760k
    12121255U,  // VMAXsv8i8
3629
760k
    13694119U,  // VMAXuv16i8
3630
760k
    13169831U,  // VMAXuv2i32
3631
760k
    12645543U,  // VMAXuv4i16
3632
760k
    13169831U,  // VMAXuv4i32
3633
760k
    12645543U,  // VMAXuv8i16
3634
760k
    13694119U,  // VMAXuv8i8
3635
760k
    8450204U, // VMINfd
3636
760k
    8450204U, // VMINfq
3637
760k
    7925916U, // VMINhd
3638
760k
    7925916U, // VMINhq
3639
760k
    12120220U,  // VMINsv16i8
3640
760k
    11595932U,  // VMINsv2i32
3641
760k
    11071644U,  // VMINsv4i16
3642
760k
    11595932U,  // VMINsv4i32
3643
760k
    11071644U,  // VMINsv8i16
3644
760k
    12120220U,  // VMINsv8i8
3645
760k
    13693084U,  // VMINuv16i8
3646
760k
    13168796U,  // VMINuv2i32
3647
760k
    12644508U,  // VMINuv4i16
3648
760k
    13168796U,  // VMINuv4i32
3649
760k
    12644508U,  // VMINuv8i16
3650
760k
    13693084U,  // VMINuv8i8
3651
760k
    1282452276U,  // VMLAD
3652
760k
    7908148U, // VMLAH
3653
760k
    11587401U,  // VMLALslsv2i32
3654
760k
    11063113U,  // VMLALslsv4i16
3655
760k
    13160265U,  // VMLALsluv2i32
3656
760k
    12635977U,  // VMLALsluv4i16
3657
760k
    11579209U,  // VMLALsv2i64
3658
760k
    11054921U,  // VMLALsv4i32
3659
760k
    12103497U,  // VMLALsv8i16
3660
760k
    13152073U,  // VMLALuv2i64
3661
760k
    12627785U,  // VMLALuv4i32
3662
760k
    13676361U,  // VMLALuv8i16
3663
760k
    8432436U, // VMLAS
3664
760k
    8432436U, // VMLAfd
3665
760k
    8432436U, // VMLAfq
3666
760k
    7908148U, // VMLAhd
3667
760k
    7908148U, // VMLAhq
3668
760k
    8440628U, // VMLAslfd
3669
760k
    8440628U, // VMLAslfq
3670
760k
    7916340U, // VMLAslhd
3671
760k
    7916340U, // VMLAslhq
3672
760k
    14207796U,  // VMLAslv2i32
3673
760k
    14732084U,  // VMLAslv4i16
3674
760k
    14207796U,  // VMLAslv4i32
3675
760k
    14732084U,  // VMLAslv8i16
3676
760k
    15248180U,  // VMLAv16i8
3677
760k
    14199604U,  // VMLAv2i32
3678
760k
    14723892U,  // VMLAv4i16
3679
760k
    14199604U,  // VMLAv4i32
3680
760k
    14723892U,  // VMLAv8i16
3681
760k
    15248180U,  // VMLAv8i8
3682
760k
    1282454071U,  // VMLSD
3683
760k
    7909943U, // VMLSH
3684
760k
    11587618U,  // VMLSLslsv2i32
3685
760k
    11063330U,  // VMLSLslsv4i16
3686
760k
    13160482U,  // VMLSLsluv2i32
3687
760k
    12636194U,  // VMLSLsluv4i16
3688
760k
    11579426U,  // VMLSLsv2i64
3689
760k
    11055138U,  // VMLSLsv4i32
3690
760k
    12103714U,  // VMLSLsv8i16
3691
760k
    13152290U,  // VMLSLuv2i64
3692
760k
    12628002U,  // VMLSLuv4i32
3693
760k
    13676578U,  // VMLSLuv8i16
3694
760k
    8434231U, // VMLSS
3695
760k
    8434231U, // VMLSfd
3696
760k
    8434231U, // VMLSfq
3697
760k
    7909943U, // VMLShd
3698
760k
    7909943U, // VMLShq
3699
760k
    8442423U, // VMLSslfd
3700
760k
    8442423U, // VMLSslfq
3701
760k
    7918135U, // VMLSslhd
3702
760k
    7918135U, // VMLSslhq
3703
760k
    14209591U,  // VMLSslv2i32
3704
760k
    14733879U,  // VMLSslv4i16
3705
760k
    14209591U,  // VMLSslv4i32
3706
760k
    14733879U,  // VMLSslv8i16
3707
760k
    15249975U,  // VMLSv16i8
3708
760k
    14201399U,  // VMLSv2i32
3709
760k
    14725687U,  // VMLSv4i16
3710
760k
    14201399U,  // VMLSv4i32
3711
760k
    14725687U,  // VMLSv8i16
3712
760k
    15249975U,  // VMLSv8i8
3713
760k
    1010394554U,  // VMMLA
3714
760k
    1282438218U,  // VMOVD
3715
760k
    2683978U, // VMOVDRR
3716
760k
    942753187U, // VMOVH
3717
760k
    7894090U, // VMOVHR
3718
760k
    11563075U,  // VMOVLsv2i64
3719
760k
    11038787U,  // VMOVLsv4i32
3720
760k
    12087363U,  // VMOVLsv8i16
3721
760k
    13135939U,  // VMOVLuv2i64
3722
760k
    12611651U,  // VMOVLuv4i32
3723
760k
    13660227U,  // VMOVLuv8i16
3724
760k
    962621693U, // VMOVNv2i32
3725
760k
    14184701U,  // VMOVNv4i16
3726
760k
    14708989U,  // VMOVNv8i8
3727
760k
    7894090U, // VMOVRH
3728
760k
    2683978U, // VMOVRRD
3729
760k
    2667594U, // VMOVRRS
3730
760k
    2651210U, // VMOVRS
3731
760k
    8418378U, // VMOVS
3732
760k
    2651210U, // VMOVSR
3733
760k
    2667594U, // VMOVSRR
3734
760k
    15234122U,  // VMOVv16i8
3735
760k
    2103473226U,  // VMOVv1i64
3736
760k
    8418378U, // VMOVv2f32
3737
760k
    14185546U,  // VMOVv2i32
3738
760k
    2103473226U,  // VMOVv2i64
3739
760k
    8418378U, // VMOVv4f32
3740
760k
    14709834U,  // VMOVv4i16
3741
760k
    14185546U,  // VMOVv4i32
3742
760k
    14709834U,  // VMOVv8i16
3743
760k
    15234122U,  // VMOVv8i8
3744
760k
    2732633U, // VMRS
3745
760k
    2732633U, // VMRS_FPCXTNS
3746
760k
    2732633U, // VMRS_FPCXTS
3747
760k
    2732633U, // VMRS_FPEXC
3748
760k
    2732633U, // VMRS_FPINST
3749
760k
    2732633U, // VMRS_FPINST2
3750
760k
    2650713U, // VMRS_FPSCR_NZCVQC
3751
760k
    2732633U, // VMRS_FPSID
3752
760k
    2732633U, // VMRS_MVFR0
3753
760k
    2732633U, // VMRS_MVFR1
3754
760k
    2732633U, // VMRS_MVFR2
3755
760k
    2650713U, // VMRS_P0
3756
760k
    2732633U, // VMRS_VPR
3757
760k
    31568365U,  // VMSR
3758
760k
    29995501U,  // VMSR_FPCXTNS
3759
760k
    30519789U,  // VMSR_FPCXTS
3760
760k
    33141229U,  // VMSR_FPEXC
3761
760k
    33665517U,  // VMSR_FPINST
3762
760k
    34189805U,  // VMSR_FPINST2
3763
760k
    970486253U, // VMSR_FPSCR_NZCVQC
3764
760k
    34714093U,  // VMSR_FPSID
3765
760k
    971534829U, // VMSR_P0
3766
760k
    32616941U,  // VMSR_VPR
3767
760k
    1282469950U,  // VMULD
3768
760k
    7925822U, // VMULH
3769
760k
    942752610U, // VMULLp64
3770
760k
    24178671U,  // VMULLp8
3771
760k
    11579375U,  // VMULLslsv2i32
3772
760k
    11055087U,  // VMULLslsv4i16
3773
760k
    13152239U,  // VMULLsluv2i32
3774
760k
    12627951U,  // VMULLsluv4i16
3775
760k
    11595759U,  // VMULLsv2i64
3776
760k
    11071471U,  // VMULLsv4i32
3777
760k
    12120047U,  // VMULLsv8i16
3778
760k
    13168623U,  // VMULLuv2i64
3779
760k
    12644335U,  // VMULLuv4i32
3780
760k
    13692911U,  // VMULLuv8i16
3781
760k
    8450110U, // VMULS
3782
760k
    8450110U, // VMULfd
3783
760k
    8450110U, // VMULfq
3784
760k
    7925822U, // VMULhd
3785
760k
    7925822U, // VMULhq
3786
760k
    24178750U,  // VMULpd
3787
760k
    24178750U,  // VMULpq
3788
760k
    8433726U, // VMULslfd
3789
760k
    8433726U, // VMULslfq
3790
760k
    7909438U, // VMULslhd
3791
760k
    7909438U, // VMULslhq
3792
760k
    14200894U,  // VMULslv2i32
3793
760k
    14725182U,  // VMULslv4i16
3794
760k
    14200894U,  // VMULslv4i32
3795
760k
    14725182U,  // VMULslv8i16
3796
760k
    15265854U,  // VMULv16i8
3797
760k
    14217278U,  // VMULv2i32
3798
760k
    14741566U,  // VMULv4i16
3799
760k
    14217278U,  // VMULv4i32
3800
760k
    14741566U,  // VMULv8i16
3801
760k
    15265854U,  // VMULv8i8
3802
760k
    2650353U, // VMVNd
3803
760k
    2650353U, // VMVNq
3804
760k
    14184689U,  // VMVNv2i32
3805
760k
    14708977U,  // VMVNv4i16
3806
760k
    14184689U,  // VMVNv4i32
3807
760k
    14708977U,  // VMVNv8i16
3808
760k
    1282436611U,  // VNEGD
3809
760k
    7892483U, // VNEGH
3810
760k
    8416771U, // VNEGS
3811
760k
    8416771U, // VNEGf32q
3812
760k
    8416771U, // VNEGfd
3813
760k
    7892483U, // VNEGhd
3814
760k
    7892483U, // VNEGhq
3815
760k
    11038211U,  // VNEGs16d
3816
760k
    11038211U,  // VNEGs16q
3817
760k
    11562499U,  // VNEGs32d
3818
760k
    11562499U,  // VNEGs32q
3819
760k
    12086787U,  // VNEGs8d
3820
760k
    12086787U,  // VNEGs8q
3821
760k
    1282452270U,  // VNMLAD
3822
760k
    7908142U, // VNMLAH
3823
760k
    8432430U, // VNMLAS
3824
760k
    1282454065U,  // VNMLSD
3825
760k
    7909937U, // VNMLSH
3826
760k
    8434225U, // VNMLSS
3827
760k
    1282469944U,  // VNMULD
3828
760k
    7925816U, // VNMULH
3829
760k
    8450104U, // VNMULS
3830
760k
    2683073U, // VORNd
3831
760k
    2683073U, // VORNq
3832
760k
    2683357U, // VORRd
3833
760k
    14217693U,  // VORRiv2i32
3834
760k
    14741981U,  // VORRiv4i16
3835
760k
    14217693U,  // VORRiv4i32
3836
760k
    14741981U,  // VORRiv8i16
3837
760k
    2683357U, // VORRq
3838
760k
    12119854U,  // VPADALsv16i8
3839
760k
    11595566U,  // VPADALsv2i32
3840
760k
    11071278U,  // VPADALsv4i16
3841
760k
    11595566U,  // VPADALsv4i32
3842
760k
    11071278U,  // VPADALsv8i16
3843
760k
    12119854U,  // VPADALsv8i8
3844
760k
    13692718U,  // VPADALuv16i8
3845
760k
    13168430U,  // VPADALuv2i32
3846
760k
    12644142U,  // VPADALuv4i16
3847
760k
    13168430U,  // VPADALuv4i32
3848
760k
    12644142U,  // VPADALuv8i16
3849
760k
    13692718U,  // VPADALuv8i8
3850
760k
    12087146U,  // VPADDLsv16i8
3851
760k
    11562858U,  // VPADDLsv2i32
3852
760k
    11038570U,  // VPADDLsv4i16
3853
760k
    11562858U,  // VPADDLsv4i32
3854
760k
    11038570U,  // VPADDLsv8i16
3855
760k
    12087146U,  // VPADDLsv8i8
3856
760k
    13660010U,  // VPADDLuv16i8
3857
760k
    13135722U,  // VPADDLuv2i32
3858
760k
    12611434U,  // VPADDLuv4i16
3859
760k
    13135722U,  // VPADDLuv4i32
3860
760k
    12611434U,  // VPADDLuv8i16
3861
760k
    13660010U,  // VPADDLuv8i8
3862
760k
    8449387U, // VPADDf
3863
760k
    7925099U, // VPADDh
3864
760k
    14740843U,  // VPADDi16
3865
760k
    14216555U,  // VPADDi32
3866
760k
    15265131U,  // VPADDi8
3867
760k
    8451233U, // VPMAXf
3868
760k
    7926945U, // VPMAXh
3869
760k
    11072673U,  // VPMAXs16
3870
760k
    11596961U,  // VPMAXs32
3871
760k
    12121249U,  // VPMAXs8
3872
760k
    12645537U,  // VPMAXu16
3873
760k
    13169825U,  // VPMAXu32
3874
760k
    13694113U,  // VPMAXu8
3875
760k
    8450198U, // VPMINf
3876
760k
    7925910U, // VPMINh
3877
760k
    11071638U,  // VPMINs16
3878
760k
    11595926U,  // VPMINs32
3879
760k
    12120214U,  // VPMINs8
3880
760k
    12644502U,  // VPMINu16
3881
760k
    13168790U,  // VPMINu32
3882
760k
    13693078U,  // VPMINu8
3883
760k
    12087830U,  // VQABSv16i8
3884
760k
    11563542U,  // VQABSv2i32
3885
760k
    11039254U,  // VQABSv4i16
3886
760k
    11563542U,  // VQABSv4i32
3887
760k
    11039254U,  // VQABSv8i16
3888
760k
    12087830U,  // VQABSv8i8
3889
760k
    12119409U,  // VQADDsv16i8
3890
760k
    974712177U, // VQADDsv1i64
3891
760k
    11595121U,  // VQADDsv2i32
3892
760k
    974712177U, // VQADDsv2i64
3893
760k
    11070833U,  // VQADDsv4i16
3894
760k
    11595121U,  // VQADDsv4i32
3895
760k
    11070833U,  // VQADDsv8i16
3896
760k
    12119409U,  // VQADDsv8i8
3897
760k
    13692273U,  // VQADDuv16i8
3898
760k
    22605169U,  // VQADDuv1i64
3899
760k
    13167985U,  // VQADDuv2i32
3900
760k
    22605169U,  // VQADDuv2i64
3901
760k
    12643697U,  // VQADDuv4i16
3902
760k
    13167985U,  // VQADDuv4i32
3903
760k
    12643697U,  // VQADDuv8i16
3904
760k
    13692273U,  // VQADDuv8i8
3905
760k
    11587381U,  // VQDMLALslv2i32
3906
760k
    11063093U,  // VQDMLALslv4i16
3907
760k
    11579189U,  // VQDMLALv2i64
3908
760k
    11054901U,  // VQDMLALv4i32
3909
760k
    11587610U,  // VQDMLSLslv2i32
3910
760k
    11063322U,  // VQDMLSLslv4i16
3911
760k
    11579418U,  // VQDMLSLv2i64
3912
760k
    11055130U,  // VQDMLSLv4i32
3913
760k
    11578977U,  // VQDMULHslv2i32
3914
760k
    11054689U,  // VQDMULHslv4i16
3915
760k
    11578977U,  // VQDMULHslv4i32
3916
760k
    11054689U,  // VQDMULHslv8i16
3917
760k
    11595361U,  // VQDMULHv2i32
3918
760k
    11071073U,  // VQDMULHv4i16
3919
760k
    11595361U,  // VQDMULHv4i32
3920
760k
    11071073U,  // VQDMULHv8i16
3921
760k
    11579355U,  // VQDMULLslv2i32
3922
760k
    11055067U,  // VQDMULLslv4i16
3923
760k
    11595739U,  // VQDMULLv2i64
3924
760k
    11071451U,  // VQDMULLv4i32
3925
760k
    974680297U, // VQMOVNsuv2i32
3926
760k
    11563241U,  // VQMOVNsuv4i16
3927
760k
    11038953U,  // VQMOVNsuv8i8
3928
760k
    974680310U, // VQMOVNsv2i32
3929
760k
    11563254U,  // VQMOVNsv4i16
3930
760k
    11038966U,  // VQMOVNsv8i8
3931
760k
    22573302U,  // VQMOVNuv2i32
3932
760k
    13136118U,  // VQMOVNuv4i16
3933
760k
    12611830U,  // VQMOVNuv8i8
3934
760k
    12086781U,  // VQNEGv16i8
3935
760k
    11562493U,  // VQNEGv2i32
3936
760k
    11038205U,  // VQNEGv4i16
3937
760k
    11562493U,  // VQNEGv4i32
3938
760k
    11038205U,  // VQNEGv8i16
3939
760k
    12086781U,  // VQNEGv8i8
3940
760k
    11587101U,  // VQRDMLAHslv2i32
3941
760k
    11062813U,  // VQRDMLAHslv4i16
3942
760k
    11587101U,  // VQRDMLAHslv4i32
3943
760k
    11062813U,  // VQRDMLAHslv8i16
3944
760k
    11578909U,  // VQRDMLAHv2i32
3945
760k
    11054621U,  // VQRDMLAHv4i16
3946
760k
    11578909U,  // VQRDMLAHv4i32
3947
760k
    11054621U,  // VQRDMLAHv8i16
3948
760k
    11587230U,  // VQRDMLSHslv2i32
3949
760k
    11062942U,  // VQRDMLSHslv4i16
3950
760k
    11587230U,  // VQRDMLSHslv4i32
3951
760k
    11062942U,  // VQRDMLSHslv8i16
3952
760k
    11579038U,  // VQRDMLSHv2i32
3953
760k
    11054750U,  // VQRDMLSHv4i16
3954
760k
    11579038U,  // VQRDMLSHv4i32
3955
760k
    11054750U,  // VQRDMLSHv8i16
3956
760k
    11578985U,  // VQRDMULHslv2i32
3957
760k
    11054697U,  // VQRDMULHslv4i16
3958
760k
    11578985U,  // VQRDMULHslv4i32
3959
760k
    11054697U,  // VQRDMULHslv8i16
3960
760k
    11595369U,  // VQRDMULHv2i32
3961
760k
    11071081U,  // VQRDMULHv4i16
3962
760k
    11595369U,  // VQRDMULHv4i32
3963
760k
    11071081U,  // VQRDMULHv8i16
3964
760k
    12119962U,  // VQRSHLsv16i8
3965
760k
    974712730U, // VQRSHLsv1i64
3966
760k
    11595674U,  // VQRSHLsv2i32
3967
760k
    974712730U, // VQRSHLsv2i64
3968
760k
    11071386U,  // VQRSHLsv4i16
3969
760k
    11595674U,  // VQRSHLsv4i32
3970
760k
    11071386U,  // VQRSHLsv8i16
3971
760k
    12119962U,  // VQRSHLsv8i8
3972
760k
    13692826U,  // VQRSHLuv16i8
3973
760k
    22605722U,  // VQRSHLuv1i64
3974
760k
    13168538U,  // VQRSHLuv2i32
3975
760k
    22605722U,  // VQRSHLuv2i64
3976
760k
    12644250U,  // VQRSHLuv4i16
3977
760k
    13168538U,  // VQRSHLuv4i32
3978
760k
    12644250U,  // VQRSHLuv8i16
3979
760k
    13692826U,  // VQRSHLuv8i8
3980
760k
    974713004U, // VQRSHRNsv2i32
3981
760k
    11595948U,  // VQRSHRNsv4i16
3982
760k
    11071660U,  // VQRSHRNsv8i8
3983
760k
    22605996U,  // VQRSHRNuv2i32
3984
760k
    13168812U,  // VQRSHRNuv4i16
3985
760k
    12644524U,  // VQRSHRNuv8i8
3986
760k
    974713056U, // VQRSHRUNv2i32
3987
760k
    11596000U,  // VQRSHRUNv4i16
3988
760k
    11071712U,  // VQRSHRUNv8i8
3989
760k
    12119949U,  // VQSHLsiv16i8
3990
760k
    974712717U, // VQSHLsiv1i64
3991
760k
    11595661U,  // VQSHLsiv2i32
3992
760k
    974712717U, // VQSHLsiv2i64
3993
760k
    11071373U,  // VQSHLsiv4i16
3994
760k
    11595661U,  // VQSHLsiv4i32
3995
760k
    11071373U,  // VQSHLsiv8i16
3996
760k
    12119949U,  // VQSHLsiv8i8
3997
760k
    12121029U,  // VQSHLsuv16i8
3998
760k
    974713797U, // VQSHLsuv1i64
3999
760k
    11596741U,  // VQSHLsuv2i32
4000
760k
    974713797U, // VQSHLsuv2i64
4001
760k
    11072453U,  // VQSHLsuv4i16
4002
760k
    11596741U,  // VQSHLsuv4i32
4003
760k
    11072453U,  // VQSHLsuv8i16
4004
760k
    12121029U,  // VQSHLsuv8i8
4005
760k
    12119949U,  // VQSHLsv16i8
4006
760k
    974712717U, // VQSHLsv1i64
4007
760k
    11595661U,  // VQSHLsv2i32
4008
760k
    974712717U, // VQSHLsv2i64
4009
760k
    11071373U,  // VQSHLsv4i16
4010
760k
    11595661U,  // VQSHLsv4i32
4011
760k
    11071373U,  // VQSHLsv8i16
4012
760k
    12119949U,  // VQSHLsv8i8
4013
760k
    13692813U,  // VQSHLuiv16i8
4014
760k
    22605709U,  // VQSHLuiv1i64
4015
760k
    13168525U,  // VQSHLuiv2i32
4016
760k
    22605709U,  // VQSHLuiv2i64
4017
760k
    12644237U,  // VQSHLuiv4i16
4018
760k
    13168525U,  // VQSHLuiv4i32
4019
760k
    12644237U,  // VQSHLuiv8i16
4020
760k
    13692813U,  // VQSHLuiv8i8
4021
760k
    13692813U,  // VQSHLuv16i8
4022
760k
    22605709U,  // VQSHLuv1i64
4023
760k
    13168525U,  // VQSHLuv2i32
4024
760k
    22605709U,  // VQSHLuv2i64
4025
760k
    12644237U,  // VQSHLuv4i16
4026
760k
    13168525U,  // VQSHLuv4i32
4027
760k
    12644237U,  // VQSHLuv8i16
4028
760k
    13692813U,  // VQSHLuv8i8
4029
760k
    974712997U, // VQSHRNsv2i32
4030
760k
    11595941U,  // VQSHRNsv4i16
4031
760k
    11071653U,  // VQSHRNsv8i8
4032
760k
    22605989U,  // VQSHRNuv2i32
4033
760k
    13168805U,  // VQSHRNuv4i16
4034
760k
    12644517U,  // VQSHRNuv8i8
4035
760k
    974713048U, // VQSHRUNv2i32
4036
760k
    11595992U,  // VQSHRUNv4i16
4037
760k
    11071704U,  // VQSHRUNv8i8
4038
760k
    12119247U,  // VQSUBsv16i8
4039
760k
    974712015U, // VQSUBsv1i64
4040
760k
    11594959U,  // VQSUBsv2i32
4041
760k
    974712015U, // VQSUBsv2i64
4042
760k
    11070671U,  // VQSUBsv4i16
4043
760k
    11594959U,  // VQSUBsv4i32
4044
760k
    11070671U,  // VQSUBsv8i16
4045
760k
    12119247U,  // VQSUBsv8i8
4046
760k
    13692111U,  // VQSUBuv16i8
4047
760k
    22605007U,  // VQSUBuv1i64
4048
760k
    13167823U,  // VQSUBuv2i32
4049
760k
    22605007U,  // VQSUBuv2i64
4050
760k
    12643535U,  // VQSUBuv4i16
4051
760k
    13167823U,  // VQSUBuv4i32
4052
760k
    12643535U,  // VQSUBuv8i16
4053
760k
    13692111U,  // VQSUBuv8i8
4054
760k
    962654343U, // VRADDHNv2i32
4055
760k
    14217351U,  // VRADDHNv4i16
4056
760k
    14741639U,  // VRADDHNv8i8
4057
760k
    13135319U,  // VRECPEd
4058
760k
    8416727U, // VRECPEfd
4059
760k
    8416727U, // VRECPEfq
4060
760k
    7892439U, // VRECPEhd
4061
760k
    7892439U, // VRECPEhq
4062
760k
    13135319U,  // VRECPEq
4063
760k
    8450642U, // VRECPSfd
4064
760k
    8450642U, // VRECPSfq
4065
760k
    7926354U, // VRECPShd
4066
760k
    7926354U, // VRECPShq
4067
760k
    1599992U, // VREV16d8
4068
760k
    1599992U, // VREV16q8
4069
760k
    551193U,  // VREV32d16
4070
760k
    1599769U, // VREV32d8
4071
760k
    551193U,  // VREV32q16
4072
760k
    1599769U, // VREV32q8
4073
760k
    551279U,  // VREV64d16
4074
760k
    1075567U, // VREV64d32
4075
760k
    1599855U, // VREV64d8
4076
760k
    551279U,  // VREV64q16
4077
760k
    1075567U, // VREV64q32
4078
760k
    1599855U, // VREV64q8
4079
760k
    12119390U,  // VRHADDsv16i8
4080
760k
    11595102U,  // VRHADDsv2i32
4081
760k
    11070814U,  // VRHADDsv4i16
4082
760k
    11595102U,  // VRHADDsv4i32
4083
760k
    11070814U,  // VRHADDsv8i16
4084
760k
    12119390U,  // VRHADDsv8i8
4085
760k
    13692254U,  // VRHADDuv16i8
4086
760k
    13167966U,  // VRHADDuv2i32
4087
760k
    12643678U,  // VRHADDuv4i16
4088
760k
    13167966U,  // VRHADDuv4i32
4089
760k
    12643678U,  // VRHADDuv8i16
4090
760k
    13692254U,  // VRHADDuv8i8
4091
760k
    942752490U, // VRINTAD
4092
760k
    942753012U, // VRINTAH
4093
760k
    942752139U, // VRINTANDf
4094
760k
    942753012U, // VRINTANDh
4095
760k
    942752139U, // VRINTANQf
4096
760k
    942753012U, // VRINTANQh
4097
760k
    942752139U, // VRINTAS
4098
760k
    942752538U, // VRINTMD
4099
760k
    942753093U, // VRINTMH
4100
760k
    942752198U, // VRINTMNDf
4101
760k
    942753093U, // VRINTMNDh
4102
760k
    942752198U, // VRINTMNQf
4103
760k
    942753093U, // VRINTMNQh
4104
760k
    942752198U, // VRINTMS
4105
760k
    942752550U, // VRINTND
4106
760k
    942753105U, // VRINTNH
4107
760k
    942752210U, // VRINTNNDf
4108
760k
    942753105U, // VRINTNNDh
4109
760k
    942752210U, // VRINTNNQf
4110
760k
    942753105U, // VRINTNNQh
4111
760k
    942752210U, // VRINTNS
4112
760k
    942752562U, // VRINTPD
4113
760k
    942753117U, // VRINTPH
4114
760k
    942752222U, // VRINTPNDf
4115
760k
    942753117U, // VRINTPNDh
4116
760k
    942752222U, // VRINTPNQf
4117
760k
    942753117U, // VRINTPNQh
4118
760k
    942752222U, // VRINTPS
4119
760k
    1282437624U,  // VRINTRD
4120
760k
    7893496U, // VRINTRH
4121
760k
    8417784U, // VRINTRS
4122
760k
    1282438598U,  // VRINTXD
4123
760k
    7894470U, // VRINTXH
4124
760k
    942752270U, // VRINTXNDf
4125
760k
    942753175U, // VRINTXNDh
4126
760k
    942752270U, // VRINTXNQf
4127
760k
    942753175U, // VRINTXNQh
4128
760k
    8418758U, // VRINTXS
4129
760k
    1282438648U,  // VRINTZD
4130
760k
    7894520U, // VRINTZH
4131
760k
    942752282U, // VRINTZNDf
4132
760k
    942753198U, // VRINTZNDh
4133
760k
    942752282U, // VRINTZNQf
4134
760k
    942753198U, // VRINTZNQh
4135
760k
    8418808U, // VRINTZS
4136
760k
    12119969U,  // VRSHLsv16i8
4137
760k
    974712737U, // VRSHLsv1i64
4138
760k
    11595681U,  // VRSHLsv2i32
4139
760k
    974712737U, // VRSHLsv2i64
4140
760k
    11071393U,  // VRSHLsv4i16
4141
760k
    11595681U,  // VRSHLsv4i32
4142
760k
    11071393U,  // VRSHLsv8i16
4143
760k
    12119969U,  // VRSHLsv8i8
4144
760k
    13692833U,  // VRSHLuv16i8
4145
760k
    22605729U,  // VRSHLuv1i64
4146
760k
    13168545U,  // VRSHLuv2i32
4147
760k
    22605729U,  // VRSHLuv2i64
4148
760k
    12644257U,  // VRSHLuv4i16
4149
760k
    13168545U,  // VRSHLuv4i32
4150
760k
    12644257U,  // VRSHLuv8i16
4151
760k
    13692833U,  // VRSHLuv8i8
4152
760k
    962654388U, // VRSHRNv2i32
4153
760k
    14217396U,  // VRSHRNv4i16
4154
760k
    14741684U,  // VRSHRNv8i8
4155
760k
    12120509U,  // VRSHRsv16i8
4156
760k
    974713277U, // VRSHRsv1i64
4157
760k
    11596221U,  // VRSHRsv2i32
4158
760k
    974713277U, // VRSHRsv2i64
4159
760k
    11071933U,  // VRSHRsv4i16
4160
760k
    11596221U,  // VRSHRsv4i32
4161
760k
    11071933U,  // VRSHRsv8i16
4162
760k
    12120509U,  // VRSHRsv8i8
4163
760k
    13693373U,  // VRSHRuv16i8
4164
760k
    22606269U,  // VRSHRuv1i64
4165
760k
    13169085U,  // VRSHRuv2i32
4166
760k
    22606269U,  // VRSHRuv2i64
4167
760k
    12644797U,  // VRSHRuv4i16
4168
760k
    13169085U,  // VRSHRuv4i32
4169
760k
    12644797U,  // VRSHRuv8i16
4170
760k
    13693373U,  // VRSHRuv8i8
4171
760k
    13135332U,  // VRSQRTEd
4172
760k
    8416740U, // VRSQRTEfd
4173
760k
    8416740U, // VRSQRTEfq
4174
760k
    7892452U, // VRSQRTEhd
4175
760k
    7892452U, // VRSQRTEhq
4176
760k
    13135332U,  // VRSQRTEq
4177
760k
    8450664U, // VRSQRTSfd
4178
760k
    8450664U, // VRSQRTSfq
4179
760k
    7926376U, // VRSQRTShd
4180
760k
    7926376U, // VRSQRTShq
4181
760k
    12102490U,  // VRSRAsv16i8
4182
760k
    907586394U, // VRSRAsv1i64
4183
760k
    11578202U,  // VRSRAsv2i32
4184
760k
    907586394U, // VRSRAsv2i64
4185
760k
    11053914U,  // VRSRAsv4i16
4186
760k
    11578202U,  // VRSRAsv4i32
4187
760k
    11053914U,  // VRSRAsv8i16
4188
760k
    12102490U,  // VRSRAsv8i8
4189
760k
    13675354U,  // VRSRAuv16i8
4190
760k
    22588250U,  // VRSRAuv1i64
4191
760k
    13151066U,  // VRSRAuv2i32
4192
760k
    22588250U,  // VRSRAuv2i64
4193
760k
    12626778U,  // VRSRAuv4i16
4194
760k
    13151066U,  // VRSRAuv4i32
4195
760k
    12626778U,  // VRSRAuv8i16
4196
760k
    13675354U,  // VRSRAuv8i8
4197
760k
    962654328U, // VRSUBHNv2i32
4198
760k
    14217336U,  // VRSUBHNv4i16
4199
760k
    14741624U,  // VRSUBHNv8i8
4200
760k
    2888421469U,  // VSCCLRMD
4201
760k
    2888421469U,  // VSCCLRMS
4202
760k
    1010394796U,  // VSDOTD
4203
760k
    1010394796U,  // VSDOTDI
4204
760k
    1010394796U,  // VSDOTQ
4205
760k
    1010394796U,  // VSDOTQI
4206
760k
    942752574U, // VSELEQD
4207
760k
    942753129U, // VSELEQH
4208
760k
    942752234U, // VSELEQS
4209
760k
    942752502U, // VSELGED
4210
760k
    942753035U, // VSELGEH
4211
760k
    942752162U, // VSELGES
4212
760k
    942752598U, // VSELGTD
4213
760k
    942753163U, // VSELGTH
4214
760k
    942752258U, // VSELGTS
4215
760k
    942752586U, // VSELVSD
4216
760k
    942753151U, // VSELVSH
4217
760k
    942752246U, // VSELVSS
4218
760k
    570442U,  // VSETLNi16
4219
760k
    1094730U, // VSETLNi32
4220
760k
    1619018U, // VSETLNi8
4221
760k
    14741456U,  // VSHLLi16
4222
760k
    14217168U,  // VSHLLi32
4223
760k
    15265744U,  // VSHLLi8
4224
760k
    11595728U,  // VSHLLsv2i64
4225
760k
    11071440U,  // VSHLLsv4i32
4226
760k
    12120016U,  // VSHLLsv8i16
4227
760k
    13168592U,  // VSHLLuv2i64
4228
760k
    12644304U,  // VSHLLuv4i32
4229
760k
    13692880U,  // VSHLLuv8i16
4230
760k
    15265703U,  // VSHLiv16i8
4231
760k
    962654119U, // VSHLiv1i64
4232
760k
    14217127U,  // VSHLiv2i32
4233
760k
    962654119U, // VSHLiv2i64
4234
760k
    14741415U,  // VSHLiv4i16
4235
760k
    14217127U,  // VSHLiv4i32
4236
760k
    14741415U,  // VSHLiv8i16
4237
760k
    15265703U,  // VSHLiv8i8
4238
760k
    12119975U,  // VSHLsv16i8
4239
760k
    974712743U, // VSHLsv1i64
4240
760k
    11595687U,  // VSHLsv2i32
4241
760k
    974712743U, // VSHLsv2i64
4242
760k
    11071399U,  // VSHLsv4i16
4243
760k
    11595687U,  // VSHLsv4i32
4244
760k
    11071399U,  // VSHLsv8i16
4245
760k
    12119975U,  // VSHLsv8i8
4246
760k
    13692839U,  // VSHLuv16i8
4247
760k
    22605735U,  // VSHLuv1i64
4248
760k
    13168551U,  // VSHLuv2i32
4249
760k
    22605735U,  // VSHLuv2i64
4250
760k
    12644263U,  // VSHLuv4i16
4251
760k
    13168551U,  // VSHLuv4i32
4252
760k
    12644263U,  // VSHLuv8i16
4253
760k
    13692839U,  // VSHLuv8i8
4254
760k
    962654395U, // VSHRNv2i32
4255
760k
    14217403U,  // VSHRNv4i16
4256
760k
    14741691U,  // VSHRNv8i8
4257
760k
    12120515U,  // VSHRsv16i8
4258
760k
    974713283U, // VSHRsv1i64
4259
760k
    11596227U,  // VSHRsv2i32
4260
760k
    974713283U, // VSHRsv2i64
4261
760k
    11071939U,  // VSHRsv4i16
4262
760k
    11596227U,  // VSHRsv4i32
4263
760k
    11071939U,  // VSHRsv8i16
4264
760k
    12120515U,  // VSHRsv8i8
4265
760k
    13693379U,  // VSHRuv16i8
4266
760k
    22606275U,  // VSHRuv1i64
4267
760k
    13169091U,  // VSHRuv2i32
4268
760k
    22606275U,  // VSHRuv2i64
4269
760k
    12644803U,  // VSHRuv4i16
4270
760k
    13169091U,  // VSHRuv4i32
4271
760k
    12644803U,  // VSHRuv8i16
4272
760k
    13693379U,  // VSHRuv8i8
4273
760k
    35713960U,  // VSHTOD
4274
760k
    1291908008U,  // VSHTOH
4275
760k
    36238248U,  // VSHTOS
4276
760k
    1244689320U,  // VSITOD
4277
760k
    1245213608U,  // VSITOH
4278
760k
    1226339240U,  // VSITOS
4279
760k
    1617672U, // VSLIv16i8
4280
760k
    15773448U,  // VSLIv1i64
4281
760k
    1093384U, // VSLIv2i32
4282
760k
    15773448U,  // VSLIv2i64
4283
760k
    569096U,  // VSLIv4i16
4284
760k
    1093384U, // VSLIv4i32
4285
760k
    569096U,  // VSLIv8i16
4286
760k
    1617672U, // VSLIv8i8
4287
760k
    1311830952U,  // VSLTOD
4288
760k
    1312355240U,  // VSLTOH
4289
760k
    1293480872U,  // VSLTOS
4290
760k
    1010394774U,  // VSMMLA
4291
760k
    1282437991U,  // VSQRTD
4292
760k
    7893863U, // VSQRTH
4293
760k
    8418151U, // VSQRTS
4294
760k
    12102496U,  // VSRAsv16i8
4295
760k
    907586400U, // VSRAsv1i64
4296
760k
    11578208U,  // VSRAsv2i32
4297
760k
    907586400U, // VSRAsv2i64
4298
760k
    11053920U,  // VSRAsv4i16
4299
760k
    11578208U,  // VSRAsv4i32
4300
760k
    11053920U,  // VSRAsv8i16
4301
760k
    12102496U,  // VSRAsv8i8
4302
760k
    13675360U,  // VSRAuv16i8
4303
760k
    22588256U,  // VSRAuv1i64
4304
760k
    13151072U,  // VSRAuv2i32
4305
760k
    22588256U,  // VSRAuv2i64
4306
760k
    12626784U,  // VSRAuv4i16
4307
760k
    13151072U,  // VSRAuv4i32
4308
760k
    12626784U,  // VSRAuv8i16
4309
760k
    13675360U,  // VSRAuv8i8
4310
760k
    1617677U, // VSRIv16i8
4311
760k
    15773453U,  // VSRIv1i64
4312
760k
    1093389U, // VSRIv2i32
4313
760k
    15773453U,  // VSRIv2i64
4314
760k
    569101U,  // VSRIv4i16
4315
760k
    1093389U, // VSRIv4i32
4316
760k
    569101U,  // VSRIv8i16
4317
760k
    1617677U, // VSRIv8i8
4318
760k
    900770063U, // VST1LNd16
4319
760k
    2981234959U,  // VST1LNd16_UPD
4320
760k
    901294351U, // VST1LNd32
4321
760k
    2981759247U,  // VST1LNd32_UPD
4322
760k
    901818639U, // VST1LNd8
4323
760k
    2982283535U,  // VST1LNd8_UPD
4324
760k
    0U, // VST1LNq16Pseudo
4325
760k
    0U, // VST1LNq16Pseudo_UPD
4326
760k
    0U, // VST1LNq32Pseudo
4327
760k
    0U, // VST1LNq32Pseudo_UPD
4328
760k
    0U, // VST1LNq8Pseudo
4329
760k
    0U, // VST1LNq8Pseudo_UPD
4330
760k
    3020482831U,  // VST1d16
4331
760k
    3087591695U,  // VST1d16Q
4332
760k
    0U, // VST1d16QPseudo
4333
760k
    0U, // VST1d16QPseudoWB_fixed
4334
760k
    0U, // VST1d16QPseudoWB_register
4335
760k
    3154684175U,  // VST1d16Qwb_fixed
4336
760k
    3221801231U,  // VST1d16Qwb_register
4337
760k
    3288918287U,  // VST1d16T
4338
760k
    0U, // VST1d16TPseudo
4339
760k
    0U, // VST1d16TPseudoWB_fixed
4340
760k
    0U, // VST1d16TPseudoWB_register
4341
760k
    3356010767U,  // VST1d16Twb_fixed
4342
760k
    3423127823U,  // VST1d16Twb_register
4343
760k
    3490228495U,  // VST1d16wb_fixed
4344
760k
    3557345551U,  // VST1d16wb_register
4345
760k
    3021007119U,  // VST1d32
4346
760k
    3088115983U,  // VST1d32Q
4347
760k
    0U, // VST1d32QPseudo
4348
760k
    0U, // VST1d32QPseudoWB_fixed
4349
760k
    0U, // VST1d32QPseudoWB_register
4350
760k
    3155208463U,  // VST1d32Qwb_fixed
4351
760k
    3222325519U,  // VST1d32Qwb_register
4352
760k
    3289442575U,  // VST1d32T
4353
760k
    0U, // VST1d32TPseudo
4354
760k
    0U, // VST1d32TPseudoWB_fixed
4355
760k
    0U, // VST1d32TPseudoWB_register
4356
760k
    3356535055U,  // VST1d32Twb_fixed
4357
760k
    3423652111U,  // VST1d32Twb_register
4358
760k
    3490752783U,  // VST1d32wb_fixed
4359
760k
    3557869839U,  // VST1d32wb_register
4360
760k
    3035687183U,  // VST1d64
4361
760k
    3102796047U,  // VST1d64Q
4362
760k
    0U, // VST1d64QPseudo
4363
760k
    0U, // VST1d64QPseudoWB_fixed
4364
760k
    0U, // VST1d64QPseudoWB_register
4365
760k
    3169888527U,  // VST1d64Qwb_fixed
4366
760k
    3237005583U,  // VST1d64Qwb_register
4367
760k
    3304122639U,  // VST1d64T
4368
760k
    0U, // VST1d64TPseudo
4369
760k
    0U, // VST1d64TPseudoWB_fixed
4370
760k
    0U, // VST1d64TPseudoWB_register
4371
760k
    3371215119U,  // VST1d64Twb_fixed
4372
760k
    3438332175U,  // VST1d64Twb_register
4373
760k
    3505432847U,  // VST1d64wb_fixed
4374
760k
    3572549903U,  // VST1d64wb_register
4375
760k
    3021531407U,  // VST1d8
4376
760k
    3088640271U,  // VST1d8Q
4377
760k
    0U, // VST1d8QPseudo
4378
760k
    0U, // VST1d8QPseudoWB_fixed
4379
760k
    0U, // VST1d8QPseudoWB_register
4380
760k
    3155732751U,  // VST1d8Qwb_fixed
4381
760k
    3222849807U,  // VST1d8Qwb_register
4382
760k
    3289966863U,  // VST1d8T
4383
760k
    0U, // VST1d8TPseudo
4384
760k
    0U, // VST1d8TPseudoWB_fixed
4385
760k
    0U, // VST1d8TPseudoWB_register
4386
760k
    3357059343U,  // VST1d8Twb_fixed
4387
760k
    3424176399U,  // VST1d8Twb_register
4388
760k
    3491277071U,  // VST1d8wb_fixed
4389
760k
    3558394127U,  // VST1d8wb_register
4390
760k
    3624462607U,  // VST1q16
4391
760k
    0U, // VST1q16HighQPseudo
4392
760k
    0U, // VST1q16HighQPseudo_UPD
4393
760k
    0U, // VST1q16HighTPseudo
4394
760k
    0U, // VST1q16HighTPseudo_UPD
4395
760k
    0U, // VST1q16LowQPseudo_UPD
4396
760k
    0U, // VST1q16LowTPseudo_UPD
4397
760k
    3691555087U,  // VST1q16wb_fixed
4398
760k
    3758672143U,  // VST1q16wb_register
4399
760k
    3624986895U,  // VST1q32
4400
760k
    0U, // VST1q32HighQPseudo
4401
760k
    0U, // VST1q32HighQPseudo_UPD
4402
760k
    0U, // VST1q32HighTPseudo
4403
760k
    0U, // VST1q32HighTPseudo_UPD
4404
760k
    0U, // VST1q32LowQPseudo_UPD
4405
760k
    0U, // VST1q32LowTPseudo_UPD
4406
760k
    3692079375U,  // VST1q32wb_fixed
4407
760k
    3759196431U,  // VST1q32wb_register
4408
760k
    3639666959U,  // VST1q64
4409
760k
    0U, // VST1q64HighQPseudo
4410
760k
    0U, // VST1q64HighQPseudo_UPD
4411
760k
    0U, // VST1q64HighTPseudo
4412
760k
    0U, // VST1q64HighTPseudo_UPD
4413
760k
    0U, // VST1q64LowQPseudo_UPD
4414
760k
    0U, // VST1q64LowTPseudo_UPD
4415
760k
    3706759439U,  // VST1q64wb_fixed
4416
760k
    3773876495U,  // VST1q64wb_register
4417
760k
    3625511183U,  // VST1q8
4418
760k
    0U, // VST1q8HighQPseudo
4419
760k
    0U, // VST1q8HighQPseudo_UPD
4420
760k
    0U, // VST1q8HighTPseudo
4421
760k
    0U, // VST1q8HighTPseudo_UPD
4422
760k
    0U, // VST1q8LowQPseudo_UPD
4423
760k
    0U, // VST1q8LowTPseudo_UPD
4424
760k
    3692603663U,  // VST1q8wb_fixed
4425
760k
    3759720719U,  // VST1q8wb_register
4426
760k
    900778320U, // VST2LNd16
4427
760k
    0U, // VST2LNd16Pseudo
4428
760k
    0U, // VST2LNd16Pseudo_UPD
4429
760k
    2981407056U,  // VST2LNd16_UPD
4430
760k
    901302608U, // VST2LNd32
4431
760k
    0U, // VST2LNd32Pseudo
4432
760k
    0U, // VST2LNd32Pseudo_UPD
4433
760k
    2981931344U,  // VST2LNd32_UPD
4434
760k
    901826896U, // VST2LNd8
4435
760k
    0U, // VST2LNd8Pseudo
4436
760k
    0U, // VST2LNd8Pseudo_UPD
4437
760k
    2982455632U,  // VST2LNd8_UPD
4438
760k
    900778320U, // VST2LNq16
4439
760k
    0U, // VST2LNq16Pseudo
4440
760k
    0U, // VST2LNq16Pseudo_UPD
4441
760k
    2981407056U,  // VST2LNq16_UPD
4442
760k
    901302608U, // VST2LNq32
4443
760k
    0U, // VST2LNq32Pseudo
4444
760k
    0U, // VST2LNq32Pseudo_UPD
4445
760k
    2981931344U,  // VST2LNq32_UPD
4446
760k
    3825789264U,  // VST2b16
4447
760k
    3892881744U,  // VST2b16wb_fixed
4448
760k
    3959998800U,  // VST2b16wb_register
4449
760k
    3826313552U,  // VST2b32
4450
760k
    3893406032U,  // VST2b32wb_fixed
4451
760k
    3960523088U,  // VST2b32wb_register
4452
760k
    3826837840U,  // VST2b8
4453
760k
    3893930320U,  // VST2b8wb_fixed
4454
760k
    3961047376U,  // VST2b8wb_register
4455
760k
    3624462672U,  // VST2d16
4456
760k
    3691555152U,  // VST2d16wb_fixed
4457
760k
    3758672208U,  // VST2d16wb_register
4458
760k
    3624986960U,  // VST2d32
4459
760k
    3692079440U,  // VST2d32wb_fixed
4460
760k
    3759196496U,  // VST2d32wb_register
4461
760k
    3625511248U,  // VST2d8
4462
760k
    3692603728U,  // VST2d8wb_fixed
4463
760k
    3759720784U,  // VST2d8wb_register
4464
760k
    3087591760U,  // VST2q16
4465
760k
    0U, // VST2q16Pseudo
4466
760k
    0U, // VST2q16PseudoWB_fixed
4467
760k
    0U, // VST2q16PseudoWB_register
4468
760k
    3154684240U,  // VST2q16wb_fixed
4469
760k
    3221801296U,  // VST2q16wb_register
4470
760k
    3088116048U,  // VST2q32
4471
760k
    0U, // VST2q32Pseudo
4472
760k
    0U, // VST2q32PseudoWB_fixed
4473
760k
    0U, // VST2q32PseudoWB_register
4474
760k
    3155208528U,  // VST2q32wb_fixed
4475
760k
    3222325584U,  // VST2q32wb_register
4476
760k
    3088640336U,  // VST2q8
4477
760k
    0U, // VST2q8Pseudo
4478
760k
    0U, // VST2q8PseudoWB_fixed
4479
760k
    0U, // VST2q8PseudoWB_register
4480
760k
    3155732816U,  // VST2q8wb_fixed
4481
760k
    3222849872U,  // VST2q8wb_register
4482
760k
    900860261U, // VST3LNd16
4483
760k
    0U, // VST3LNd16Pseudo
4484
760k
    0U, // VST3LNd16Pseudo_UPD
4485
760k
    2981431653U,  // VST3LNd16_UPD
4486
760k
    901384549U, // VST3LNd32
4487
760k
    0U, // VST3LNd32Pseudo
4488
760k
    0U, // VST3LNd32Pseudo_UPD
4489
760k
    2981955941U,  // VST3LNd32_UPD
4490
760k
    901908837U, // VST3LNd8
4491
760k
    0U, // VST3LNd8Pseudo
4492
760k
    0U, // VST3LNd8Pseudo_UPD
4493
760k
    2982480229U,  // VST3LNd8_UPD
4494
760k
    900860261U, // VST3LNq16
4495
760k
    0U, // VST3LNq16Pseudo
4496
760k
    0U, // VST3LNq16Pseudo_UPD
4497
760k
    2981431653U,  // VST3LNq16_UPD
4498
760k
    901384549U, // VST3LNq32
4499
760k
    0U, // VST3LNq32Pseudo
4500
760k
    0U, // VST3LNq32Pseudo_UPD
4501
760k
    2981955941U,  // VST3LNq32_UPD
4502
760k
    900778341U, // VST3d16
4503
760k
    0U, // VST3d16Pseudo
4504
760k
    0U, // VST3d16Pseudo_UPD
4505
760k
    2981407077U,  // VST3d16_UPD
4506
760k
    901302629U, // VST3d32
4507
760k
    0U, // VST3d32Pseudo
4508
760k
    0U, // VST3d32Pseudo_UPD
4509
760k
    2981931365U,  // VST3d32_UPD
4510
760k
    901826917U, // VST3d8
4511
760k
    0U, // VST3d8Pseudo
4512
760k
    0U, // VST3d8Pseudo_UPD
4513
760k
    2982455653U,  // VST3d8_UPD
4514
760k
    900778341U, // VST3q16
4515
760k
    0U, // VST3q16Pseudo_UPD
4516
760k
    2981407077U,  // VST3q16_UPD
4517
760k
    0U, // VST3q16oddPseudo
4518
760k
    0U, // VST3q16oddPseudo_UPD
4519
760k
    901302629U, // VST3q32
4520
760k
    0U, // VST3q32Pseudo_UPD
4521
760k
    2981931365U,  // VST3q32_UPD
4522
760k
    0U, // VST3q32oddPseudo
4523
760k
    0U, // VST3q32oddPseudo_UPD
4524
760k
    901826917U, // VST3q8
4525
760k
    0U, // VST3q8Pseudo_UPD
4526
760k
    2982455653U,  // VST3q8_UPD
4527
760k
    0U, // VST3q8oddPseudo
4528
760k
    0U, // VST3q8oddPseudo_UPD
4529
760k
    901032315U, // VST4LNd16
4530
760k
    0U, // VST4LNd16Pseudo
4531
760k
    0U, // VST4LNd16Pseudo_UPD
4532
760k
    2981415291U,  // VST4LNd16_UPD
4533
760k
    901556603U, // VST4LNd32
4534
760k
    0U, // VST4LNd32Pseudo
4535
760k
    0U, // VST4LNd32Pseudo_UPD
4536
760k
    2981939579U,  // VST4LNd32_UPD
4537
760k
    902080891U, // VST4LNd8
4538
760k
    0U, // VST4LNd8Pseudo
4539
760k
    0U, // VST4LNd8Pseudo_UPD
4540
760k
    2982463867U,  // VST4LNd8_UPD
4541
760k
    901032315U, // VST4LNq16
4542
760k
    0U, // VST4LNq16Pseudo
4543
760k
    0U, // VST4LNq16Pseudo_UPD
4544
760k
    2981415291U,  // VST4LNq16_UPD
4545
760k
    901556603U, // VST4LNq32
4546
760k
    0U, // VST4LNq32Pseudo
4547
760k
    0U, // VST4LNq32Pseudo_UPD
4548
760k
    2981939579U,  // VST4LNq32_UPD
4549
760k
    900860283U, // VST4d16
4550
760k
    0U, // VST4d16Pseudo
4551
760k
    0U, // VST4d16Pseudo_UPD
4552
760k
    2981431675U,  // VST4d16_UPD
4553
760k
    901384571U, // VST4d32
4554
760k
    0U, // VST4d32Pseudo
4555
760k
    0U, // VST4d32Pseudo_UPD
4556
760k
    2981955963U,  // VST4d32_UPD
4557
760k
    901908859U, // VST4d8
4558
760k
    0U, // VST4d8Pseudo
4559
760k
    0U, // VST4d8Pseudo_UPD
4560
760k
    2982480251U,  // VST4d8_UPD
4561
760k
    900860283U, // VST4q16
4562
760k
    0U, // VST4q16Pseudo_UPD
4563
760k
    2981431675U,  // VST4q16_UPD
4564
760k
    0U, // VST4q16oddPseudo
4565
760k
    0U, // VST4q16oddPseudo_UPD
4566
760k
    901384571U, // VST4q32
4567
760k
    0U, // VST4q32Pseudo_UPD
4568
760k
    2981955963U,  // VST4q32_UPD
4569
760k
    0U, // VST4q32oddPseudo
4570
760k
    0U, // VST4q32oddPseudo_UPD
4571
760k
    901908859U, // VST4q8
4572
760k
    0U, // VST4q8Pseudo_UPD
4573
760k
    2982480251U,  // VST4q8_UPD
4574
760k
    0U, // VST4q8oddPseudo
4575
760k
    0U, // VST4q8oddPseudo_UPD
4576
760k
    942173161U, // VSTMDDB_UPD
4577
760k
    2730773U, // VSTMDIA
4578
760k
    942172949U, // VSTMDIA_UPD
4579
760k
    0U, // VSTMQIA
4580
760k
    942173161U, // VSTMSDB_UPD
4581
760k
    2730773U, // VSTMSIA
4582
760k
    942172949U, // VSTMSIA_UPD
4583
760k
    2683391U, // VSTRD
4584
760k
    586239U,  // VSTRH
4585
760k
    2683391U, // VSTRS
4586
760k
    2647159295U,  // VSTR_FPCXTNS_off
4587
760k
    768143871U, // VSTR_FPCXTNS_post
4588
760k
    2714300927U,  // VSTR_FPCXTNS_pre
4589
760k
    2647683583U,  // VSTR_FPCXTS_off
4590
760k
    768668159U, // VSTR_FPCXTS_post
4591
760k
    2714825215U,  // VSTR_FPCXTS_pre
4592
760k
    2648207871U,  // VSTR_FPSCR_NZCVQC_off
4593
760k
    769192447U, // VSTR_FPSCR_NZCVQC_post
4594
760k
    2715349503U,  // VSTR_FPSCR_NZCVQC_pre
4595
760k
    2648732159U,  // VSTR_FPSCR_off
4596
760k
    769716735U, // VSTR_FPSCR_post
4597
760k
    2715873791U,  // VSTR_FPSCR_pre
4598
760k
    2783506943U,  // VSTR_P0_off
4599
760k
    1709748735U,  // VSTR_P0_post
4600
760k
    2850599423U,  // VSTR_P0_pre
4601
760k
    2649780735U,  // VSTR_VPR_off
4602
760k
    770765311U, // VSTR_VPR_post
4603
760k
    2716922367U,  // VSTR_VPR_pre
4604
760k
    1282469077U,  // VSUBD
4605
760k
    7924949U, // VSUBH
4606
760k
    962654336U, // VSUBHNv2i32
4607
760k
    14217344U,  // VSUBHNv4i16
4608
760k
    14741632U,  // VSUBHNv8i8
4609
760k
    11595604U,  // VSUBLsv2i64
4610
760k
    11071316U,  // VSUBLsv4i32
4611
760k
    12119892U,  // VSUBLsv8i16
4612
760k
    13168468U,  // VSUBLuv2i64
4613
760k
    12644180U,  // VSUBLuv4i32
4614
760k
    13692756U,  // VSUBLuv8i16
4615
760k
    8449237U, // VSUBS
4616
760k
    11596885U,  // VSUBWsv2i64
4617
760k
    11072597U,  // VSUBWsv4i32
4618
760k
    12121173U,  // VSUBWsv8i16
4619
760k
    13169749U,  // VSUBWuv2i64
4620
760k
    12645461U,  // VSUBWuv4i32
4621
760k
    13694037U,  // VSUBWuv8i16
4622
760k
    8449237U, // VSUBfd
4623
760k
    8449237U, // VSUBfq
4624
760k
    7924949U, // VSUBhd
4625
760k
    7924949U, // VSUBhq
4626
760k
    15264981U,  // VSUBv16i8
4627
760k
    962653397U, // VSUBv1i64
4628
760k
    14216405U,  // VSUBv2i32
4629
760k
    962653397U, // VSUBv2i64
4630
760k
    14740693U,  // VSUBv4i16
4631
760k
    14216405U,  // VSUBv4i32
4632
760k
    14740693U,  // VSUBv8i16
4633
760k
    15264981U,  // VSUBv8i8
4634
760k
    1010394817U,  // VSUDOTDI
4635
760k
    1010394817U,  // VSUDOTQI
4636
760k
    2666883U, // VSWPd
4637
760k
    2666883U, // VSWPq
4638
760k
    1634127U, // VTBL1
4639
760k
    1634127U, // VTBL2
4640
760k
    1634127U, // VTBL3
4641
760k
    0U, // VTBL3Pseudo
4642
760k
    1634127U, // VTBL4
4643
760k
    0U, // VTBL4Pseudo
4644
760k
    1619202U, // VTBX1
4645
760k
    1619202U, // VTBX2
4646
760k
    1619202U, // VTBX3
4647
760k
    0U, // VTBX3Pseudo
4648
760k
    1619202U, // VTBX4
4649
760k
    0U, // VTBX4Pseudo
4650
760k
    37811112U,  // VTOSHD
4651
760k
    1294529448U,  // VTOSHH
4652
760k
    38335400U,  // VTOSHS
4653
760k
    1235776004U,  // VTOSIRD
4654
760k
    1246786052U,  // VTOSIRH
4655
760k
    1227911684U,  // VTOSIRS
4656
760k
    1235776424U,  // VTOSIZD
4657
760k
    1246786472U,  // VTOSIZH
4658
760k
    1227912104U,  // VTOSIZS
4659
760k
    1302918056U,  // VTOSLD
4660
760k
    1313928104U,  // VTOSLH
4661
760k
    1295053736U,  // VTOSLS
4662
760k
    39383976U,  // VTOUHD
4663
760k
    1295578024U,  // VTOUHH
4664
760k
    39908264U,  // VTOUHS
4665
760k
    1248358916U,  // VTOUIRD
4666
760k
    1248883204U,  // VTOUIRH
4667
760k
    1228960260U,  // VTOUIRS
4668
760k
    1248359336U,  // VTOUIZD
4669
760k
    1248883624U,  // VTOUIZH
4670
760k
    1228960680U,  // VTOUIZS
4671
760k
    1315500968U,  // VTOULD
4672
760k
    1316025256U,  // VTOULH
4673
760k
    1296102312U,  // VTOULS
4674
760k
    569542U,  // VTRNd16
4675
760k
    1093830U, // VTRNd32
4676
760k
    1618118U, // VTRNd8
4677
760k
    569542U,  // VTRNq16
4678
760k
    1093830U, // VTRNq32
4679
760k
    1618118U, // VTRNq8
4680
760k
    1635191U, // VTSTv16i8
4681
760k
    1110903U, // VTSTv2i32
4682
760k
    586615U,  // VTSTv4i16
4683
760k
    1110903U, // VTSTv4i32
4684
760k
    586615U,  // VTSTv8i16
4685
760k
    1635191U, // VTSTv8i8
4686
760k
    1010394828U,  // VUDOTD
4687
760k
    1010394828U,  // VUDOTDI
4688
760k
    1010394828U,  // VUDOTQ
4689
760k
    1010394828U,  // VUDOTQI
4690
760k
    41481128U,  // VUHTOD
4691
760k
    1292432296U,  // VUHTOH
4692
760k
    42005416U,  // VUHTOS
4693
760k
    1250456488U,  // VUITOD
4694
760k
    1250980776U,  // VUITOH
4695
760k
    1226863528U,  // VUITOS
4696
760k
    1317598120U,  // VULTOD
4697
760k
    1318122408U,  // VULTOH
4698
760k
    1294005160U,  // VULTOS
4699
760k
    1010394806U,  // VUMMLA
4700
760k
    1010394785U,  // VUSDOTD
4701
760k
    1010394785U,  // VUSDOTDI
4702
760k
    1010394785U,  // VUSDOTQ
4703
760k
    1010394785U,  // VUSDOTQI
4704
760k
    1010394762U,  // VUSMMLA
4705
760k
    569736U,  // VUZPd16
4706
760k
    1618312U, // VUZPd8
4707
760k
    569736U,  // VUZPq16
4708
760k
    1094024U, // VUZPq32
4709
760k
    1618312U, // VUZPq8
4710
760k
    569612U,  // VZIPd16
4711
760k
    1618188U, // VZIPd8
4712
760k
    569612U,  // VZIPq16
4713
760k
    1093900U, // VZIPq32
4714
760k
    1618188U, // VZIPq8
4715
760k
    2730724U, // sysLDMDA
4716
760k
    942172900U, // sysLDMDA_UPD
4717
760k
    2730979U, // sysLDMDB
4718
760k
    942173155U, // sysLDMDB_UPD
4719
760k
    2732107U, // sysLDMIA
4720
760k
    942174283U, // sysLDMIA_UPD
4721
760k
    2730998U, // sysLDMIB
4722
760k
    942173174U, // sysLDMIB_UPD
4723
760k
    2730730U, // sysSTMDA
4724
760k
    942172906U, // sysSTMDA_UPD
4725
760k
    2730986U, // sysSTMDB
4726
760k
    942173162U, // sysSTMDB_UPD
4727
760k
    2732142U, // sysSTMIA
4728
760k
    942174318U, // sysSTMIA_UPD
4729
760k
    2731004U, // sysSTMIB
4730
760k
    942173180U, // sysSTMIB_UPD
4731
760k
    2632970U, // t2ADCri
4732
760k
    43527434U,  // t2ADCrr
4733
760k
    43584778U,  // t2ADCrs
4734
760k
    43527502U,  // t2ADDri
4735
760k
    2683996U, // t2ADDri12
4736
760k
    43527502U,  // t2ADDrr
4737
760k
    43584846U,  // t2ADDrs
4738
760k
    43527502U,  // t2ADDspImm
4739
760k
    2683996U, // t2ADDspImm12
4740
760k
    43544993U,  // t2ADR
4741
760k
    2633103U, // t2ANDri
4742
760k
    43527567U,  // t2ANDrr
4743
760k
    43584911U,  // t2ANDrs
4744
760k
    43528674U,  // t2ASRri
4745
760k
    43528674U,  // t2ASRrr
4746
760k
    4413U,  // t2AUT
4747
760k
    875154955U, // t2AUTG
4748
760k
    1117367220U,  // t2B
4749
760k
    2682130U, // t2BFC
4750
760k
    2666240U, // t2BFI
4751
760k
    1076391805U,  // t2BFLi
4752
760k
    1076393377U,  // t2BFLr
4753
760k
    1076391404U,  // t2BFi
4754
760k
    4029777812U,  // t2BFic
4755
760k
    1076393298U,  // t2BFr
4756
760k
    2632983U, // t2BICri
4757
760k
    43527447U,  // t2BICrr
4758
760k
    43584791U,  // t2BICrs
4759
760k
    1917U,  // t2BTI
4760
760k
    875156380U, // t2BXAUT
4761
760k
    2731794U, // t2BXJ
4762
760k
    1117367220U,  // t2Bcc
4763
760k
    1344934152U,  // t2CDP
4764
760k
    1344932154U,  // t2CDP2
4765
760k
    4838725U, // t2CLREX
4766
760k
    2888421472U,  // t2CLRM
4767
760k
    2651636U, // t2CLZ
4768
760k
    43544737U,  // t2CMNri
4769
760k
    43544737U,  // t2CMNzrr
4770
760k
    43577505U,  // t2CMNzrs
4771
760k
    43544850U,  // t2CMPri
4772
760k
    43544850U,  // t2CMPrr
4773
760k
    43577618U,  // t2CMPrs
4774
760k
    4802484U, // t2CPS1p
4775
760k
    1520095829U,  // t2CPS2p
4776
760k
    1479201365U,  // t2CPS3p
4777
760k
    942753529U, // t2CRC32B
4778
760k
    942753537U, // t2CRC32CB
4779
760k
    942753647U, // t2CRC32CH
4780
760k
    942753767U, // t2CRC32CW
4781
760k
    942753639U, // t2CRC32H
4782
760k
    942753759U, // t2CRC32W
4783
760k
    942753686U, // t2CSEL
4784
760k
    942753580U, // t2CSINC
4785
760k
    942753738U, // t2CSINV
4786
760k
    942753632U, // t2CSNEG
4787
760k
    2731508U, // t2DBG
4788
760k
    4835593U, // t2DCPS1
4789
760k
    4835658U, // t2DCPS2
4790
760k
    4835679U, // t2DCPS3
4791
760k
    942753706U, // t2DLS
4792
760k
    4096371749U,  // t2DMB
4793
760k
    4096371845U,  // t2DSB
4794
760k
    2634192U, // t2EORri
4795
760k
    43528656U,  // t2EORrr
4796
760k
    43586000U,  // t2EORrs
4797
760k
    43627272U,  // t2HINT
4798
760k
    4802513U, // t2HVC
4799
760k
    4163480713U,  // t2ISB
4800
760k
    69751512U,  // t2IT
4801
760k
    0U, // t2Int_eh_sjlj_setjmp
4802
760k
    0U, // t2Int_eh_sjlj_setjmp_nofp
4803
760k
    2648800U, // t2LDA
4804
760k
    2649009U, // t2LDAB
4805
760k
    2651443U, // t2LDAEX
4806
760k
    2649320U, // t2LDAEXB
4807
760k
    2682283U, // t2LDAEXD
4808
760k
    2649816U, // t2LDAEXH
4809
760k
    2649616U, // t2LDAH
4810
760k
    1344843542U,  // t2LDC2L_OFFSET
4811
760k
    1344843542U,  // t2LDC2L_OPTION
4812
760k
    1344843542U,  // t2LDC2L_POST
4813
760k
    1344843542U,  // t2LDC2L_PRE
4814
760k
    1344842016U,  // t2LDC2_OFFSET
4815
760k
    1344842016U,  // t2LDC2_OPTION
4816
760k
    1344842016U,  // t2LDC2_POST
4817
760k
    1344842016U,  // t2LDC2_PRE
4818
760k
    1344843610U,  // t2LDCL_OFFSET
4819
760k
    1344843610U,  // t2LDCL_OPTION
4820
760k
    1344843610U,  // t2LDCL_POST
4821
760k
    1344843610U,  // t2LDCL_PRE
4822
760k
    1344843022U,  // t2LDC_OFFSET
4823
760k
    1344843022U,  // t2LDC_OPTION
4824
760k
    1344843022U,  // t2LDC_POST
4825
760k
    1344843022U,  // t2LDC_PRE
4826
760k
    2730979U, // t2LDMDB
4827
760k
    942173155U, // t2LDMDB_UPD
4828
760k
    43626571U,  // t2LDMIA
4829
760k
    983068747U, // t2LDMIA_UPD
4830
760k
    2683552U, // t2LDRBT
4831
760k
    2665594U, // t2LDRB_POST
4832
760k
    2665594U, // t2LDRB_PRE
4833
760k
    43576442U,  // t2LDRBi12
4834
760k
    2681978U, // t2LDRBi8
4835
760k
    43543674U,  // t2LDRBpci
4836
760k
    43560058U,  // t2LDRBs
4837
760k
    2674068U, // t2LDRD_POST
4838
760k
    2674068U, // t2LDRD_PRE
4839
760k
    2665876U, // t2LDRDi8
4840
760k
    2684223U, // t2LDREX
4841
760k
    2649334U, // t2LDREXB
4842
760k
    2682297U, // t2LDREXD
4843
760k
    2649830U, // t2LDREXH
4844
760k
    2683587U, // t2LDRHT
4845
760k
    2666112U, // t2LDRH_POST
4846
760k
    2666112U, // t2LDRH_PRE
4847
760k
    43576960U,  // t2LDRHi12
4848
760k
    2682496U, // t2LDRHi8
4849
760k
    43544192U,  // t2LDRHpci
4850
760k
    43560576U,  // t2LDRHs
4851
760k
    2683564U, // t2LDRSBT
4852
760k
    2665613U, // t2LDRSB_POST
4853
760k
    2665613U, // t2LDRSB_PRE
4854
760k
    43576461U,  // t2LDRSBi12
4855
760k
    2681997U, // t2LDRSBi8
4856
760k
    43543693U,  // t2LDRSBpci
4857
760k
    43560077U,  // t2LDRSBs
4858
760k
    2683599U, // t2LDRSHT
4859
760k
    2666151U, // t2LDRSH_POST
4860
760k
    2666151U, // t2LDRSH_PRE
4861
760k
    43576999U,  // t2LDRSHi12
4862
760k
    2682535U, // t2LDRSHi8
4863
760k
    43544231U,  // t2LDRSHpci
4864
760k
    43560615U,  // t2LDRSHs
4865
760k
    2683746U, // t2LDRT
4866
760k
    2666918U, // t2LDR_POST
4867
760k
    2666918U, // t2LDR_PRE
4868
760k
    43577766U,  // t2LDRi12
4869
760k
    2683302U, // t2LDRi8
4870
760k
    43544998U,  // t2LDRpci
4871
760k
    43561382U,  // t2LDRs
4872
760k
    4818775U, // t2LE
4873
760k
    10577751U,  // t2LEUpdate
4874
760k
    43528222U,  // t2LSLri
4875
760k
    43528222U,  // t2LSLrr
4876
760k
    43528681U,  // t2LSRri
4877
760k
    43528681U,  // t2LSRrr
4878
760k
    1344934301U,  // t2MCR
4879
760k
    1344932159U,  // t2MCR2
4880
760k
    1344852440U,  // t2MCRR
4881
760k
    1344850244U,  // t2MCRR2
4882
760k
    2665252U, // t2MLA
4883
760k
    2667053U, // t2MLS
4884
760k
    2683821U, // t2MOVTi16
4885
760k
    43553867U,  // t2MOVi
4886
760k
    2651250U, // t2MOVi16
4887
760k
    43553867U,  // t2MOVr
4888
760k
    43545182U,  // t2MOVsra_glue
4889
760k
    43545187U,  // t2MOVsrl_glue
4890
760k
    1143606565U,  // t2MRC
4891
760k
    1143605541U,  // t2MRC2
4892
760k
    1814613289U,  // t2MRRC
4893
760k
    1814612266U,  // t2MRRC2
4894
760k
    2732634U, // t2MRS_AR
4895
760k
    2650714U, // t2MRS_M
4896
760k
    2650714U, // t2MRSbanked
4897
760k
    2732634U, // t2MRSsys_AR
4898
760k
    1881698798U,  // t2MSR_AR
4899
760k
    1881698798U,  // t2MSR_M
4900
760k
    1948807662U,  // t2MSRbanked
4901
760k
    2682926U, // t2MUL
4902
760k
    2658546U, // t2MVNi
4903
760k
    43553010U,  // t2MVNr
4904
760k
    43528434U,  // t2MVNs
4905
760k
    2633922U, // t2ORNri
4906
760k
    2633922U, // t2ORNrr
4907
760k
    2691266U, // t2ORNrs
4908
760k
    2634206U, // t2ORRri
4909
760k
    43528670U,  // t2ORRrr
4910
760k
    43586014U,  // t2ORRrs
4911
760k
    4378U,  // t2PAC
4912
760k
    4394U,  // t2PACBTI
4913
760k
    2731512U, // t2PACG
4914
760k
    2667147U, // t2PKHBT
4915
760k
    2665630U, // t2PKHTB
4916
760k
    4230509665U,  // t2PLDWi12
4917
760k
    2651233U, // t2PLDWi8
4918
760k
    69792865U,  // t2PLDWs
4919
760k
    4230507907U,  // t2PLDi12
4920
760k
    2649475U, // t2PLDi8
4921
760k
    136949123U, // t2PLDpci
4922
760k
    69791107U,  // t2PLDs
4923
760k
    4230508292U,  // t2PLIi12
4924
760k
    2649860U, // t2PLIi8
4925
760k
    136949508U, // t2PLIpci
4926
760k
    69791492U,  // t2PLIs
4927
760k
    2682226U, // t2QADD
4928
760k
    2681301U, // t2QADD16
4929
760k
    2681404U, // t2QADD8
4930
760k
    2684343U, // t2QASX
4931
760k
    2682200U, // t2QDADD
4932
760k
    2682051U, // t2QDSUB
4933
760k
    2684089U, // t2QSAX
4934
760k
    2682064U, // t2QSUB
4935
760k
    2681263U, // t2QSUB16
4936
760k
    2681365U, // t2QSUB8
4937
760k
    2650838U, // t2RBIT
4938
760k
    43545626U,  // t2REV
4939
760k
    43543033U,  // t2REV16
4940
760k
    43544242U,  // t2REVSH
4941
760k
    2730972U, // t2RFEDB
4942
760k
    2730972U, // t2RFEDBW
4943
760k
    2730760U, // t2RFEIA
4944
760k
    2730760U, // t2RFEIAW
4945
760k
    43528660U,  // t2RORri
4946
760k
    43528660U,  // t2RORrr
4947
760k
    2659750U, // t2RRX
4948
760k
    43527311U,  // t2RSBri
4949
760k
    2632847U, // t2RSBrr
4950
760k
    2690191U, // t2RSBrs
4951
760k
    2681308U, // t2SADD16
4952
760k
    2681410U, // t2SADD8
4953
760k
    2684348U, // t2SASX
4954
760k
    3206U,  // t2SB
4955
760k
    2632965U, // t2SBCri
4956
760k
    43527429U,  // t2SBCrr
4957
760k
    43584773U,  // t2SBCrs
4958
760k
    2667857U, // t2SBFX
4959
760k
    2683934U, // t2SDIV
4960
760k
    2682745U, // t2SEL
4961
760k
    4802460U, // t2SETPAN
4962
760k
    4836872U, // t2SG
4963
760k
    2681284U, // t2SHADD16
4964
760k
    2681389U, // t2SHADD8
4965
760k
    2684330U, // t2SHASX
4966
760k
    2684076U, // t2SHSAX
4967
760k
    2681246U, // t2SHSUB16
4968
760k
    2681350U, // t2SHSUB8
4969
760k
    2731297U, // t2SMC
4970
760k
    2665410U, // t2SMLABB
4971
760k
    2667140U, // t2SMLABT
4972
760k
    2665786U, // t2SMLAD
4973
760k
    2667783U, // t2SMLADX
4974
760k
    2756413U, // t2SMLAL
4975
760k
    2755529U, // t2SMLALBB
4976
760k
    2757265U, // t2SMLALBT
4977
760k
    2755964U, // t2SMLALD
4978
760k
    2757909U, // t2SMLALDX
4979
760k
    2755748U, // t2SMLALTB
4980
760k
    2757507U, // t2SMLALTT
4981
760k
    2665623U, // t2SMLATB
4982
760k
    2667388U, // t2SMLATT
4983
760k
    2665690U, // t2SMLAWB
4984
760k
    2667442U, // t2SMLAWT
4985
760k
    2665887U, // t2SMLSD
4986
760k
    2667813U, // t2SMLSDX
4987
760k
    2755975U, // t2SMLSLD
4988
760k
    2757917U, // t2SMLSLDX
4989
760k
    2665256U, // t2SMMLA
4990
760k
    2666902U, // t2SMMLAR
4991
760k
    2667051U, // t2SMMLS
4992
760k
    2666982U, // t2SMMLSR
4993
760k
    2682930U, // t2SMMUL
4994
760k
    2683336U, // t2SMMULR
4995
760k
    2682176U, // t2SMUAD
4996
760k
    2684174U, // t2SMUADX
4997
760k
    2681809U, // t2SMULBB
4998
760k
    2683545U, // t2SMULBT
4999
760k
    2666467U, // t2SMULL
5000
760k
    2682028U, // t2SMULTB
5001
760k
    2683787U, // t2SMULTT
5002
760k
    2682081U, // t2SMULWB
5003
760k
    2683833U, // t2SMULWT
5004
760k
    2682277U, // t2SMUSD
5005
760k
    2684204U, // t2SMUSDX
5006
760k
    44149744U,  // t2SRSDB
5007
760k
    44674032U,  // t2SRSDB_UPD
5008
760k
    44149532U,  // t2SRSIA
5009
760k
    44673820U,  // t2SRSIA_UPD
5010
760k
    2667125U, // t2SSAT
5011
760k
    2681322U, // t2SSAT16
5012
760k
    2684094U, // t2SSAX
5013
760k
    2681270U, // t2SSUB16
5014
760k
    2681371U, // t2SSUB8
5015
760k
    1344843548U,  // t2STC2L_OFFSET
5016
760k
    1344843548U,  // t2STC2L_OPTION
5017
760k
    1344843548U,  // t2STC2L_POST
5018
760k
    1344843548U,  // t2STC2L_PRE
5019
760k
    1344842032U,  // t2STC2_OFFSET
5020
760k
    1344842032U,  // t2STC2_OPTION
5021
760k
    1344842032U,  // t2STC2_POST
5022
760k
    1344842032U,  // t2STC2_PRE
5023
760k
    1344843615U,  // t2STCL_OFFSET
5024
760k
    1344843615U,  // t2STCL_OPTION
5025
760k
    1344843615U,  // t2STCL_POST
5026
760k
    1344843615U,  // t2STCL_PRE
5027
760k
    1344843058U,  // t2STC_OFFSET
5028
760k
    1344843058U,  // t2STC_OPTION
5029
760k
    1344843058U,  // t2STC_POST
5030
760k
    1344843058U,  // t2STC_PRE
5031
760k
    2650152U, // t2STL
5032
760k
    2649113U, // t2STLB
5033
760k
    2684217U, // t2STLEX
5034
760k
    2682095U, // t2STLEXB
5035
760k
    2665906U, // t2STLEXD
5036
760k
    2682591U, // t2STLEXH
5037
760k
    2649692U, // t2STLH
5038
760k
    2730986U, // t2STMDB
5039
760k
    942173162U, // t2STMDB_UPD
5040
760k
    43626606U,  // t2STMIA
5041
760k
    983068782U, // t2STMIA_UPD
5042
760k
    2683558U, // t2STRBT
5043
760k
    942189696U, // t2STRB_POST
5044
760k
    942189696U, // t2STRB_PRE
5045
760k
    43576448U,  // t2STRBi12
5046
760k
    2681984U, // t2STRBi8
5047
760k
    43560064U,  // t2STRBs
5048
760k
    942198170U, // t2STRD_POST
5049
760k
    942198170U, // t2STRD_PRE
5050
760k
    2665882U, // t2STRDi8
5051
760k
    2667851U, // t2STREX
5052
760k
    2682109U, // t2STREXB
5053
760k
    2665920U, // t2STREXD
5054
760k
    2682605U, // t2STREXH
5055
760k
    2683593U, // t2STRHT
5056
760k
    942190214U, // t2STRH_POST
5057
760k
    942190214U, // t2STRH_PRE
5058
760k
    43576966U,  // t2STRHi12
5059
760k
    2682502U, // t2STRHi8
5060
760k
    43560582U,  // t2STRHs
5061
760k
    2683757U, // t2STRT
5062
760k
    942191104U, // t2STR_POST
5063
760k
    942191104U, // t2STR_PRE
5064
760k
    43577856U,  // t2STRi12
5065
760k
    2683392U, // t2STRi8
5066
760k
    43561472U,  // t2STRs
5067
760k
    45199905U,  // t2SUBS_PC_LR
5068
760k
    43527365U,  // t2SUBri
5069
760k
    2683990U, // t2SUBri12
5070
760k
    43527365U,  // t2SUBrr
5071
760k
    43584709U,  // t2SUBrs
5072
760k
    43527365U,  // t2SUBspImm
5073
760k
    2683990U, // t2SUBspImm12
5074
760k
    2665398U, // t2SXTAB
5075
760k
    2664832U, // t2SXTAB16
5076
760k
    2666022U, // t2SXTAH
5077
760k
    43576505U,  // t2SXTB
5078
760k
    2681232U, // t2SXTB16
5079
760k
    43577016U,  // t2SXTH
5080
760k
    203975640U, // t2TBB
5081
760k
    271085106U, // t2TBH
5082
760k
    43544978U,  // t2TEQri
5083
760k
    43544978U,  // t2TEQrr
5084
760k
    43577746U,  // t2TEQrs
5085
760k
    338275475U, // t2TSB
5086
760k
    43545464U,  // t2TSTri
5087
760k
    43545464U,  // t2TSTrr
5088
760k
    43578232U,  // t2TSTrs
5089
760k
    2651008U, // t2TT
5090
760k
    2648940U, // t2TTA
5091
760k
    2650751U, // t2TTAT
5092
760k
    2651026U, // t2TTT
5093
760k
    2681315U, // t2UADD16
5094
760k
    2681416U, // t2UADD8
5095
760k
    2684353U, // t2UASX
5096
760k
    2667862U, // t2UBFX
5097
760k
    4802520U, // t2UDF
5098
760k
    2683939U, // t2UDIV
5099
760k
    2681292U, // t2UHADD16
5100
760k
    2681396U, // t2UHADD8
5101
760k
    2684336U, // t2UHASX
5102
760k
    2684082U, // t2UHSAX
5103
760k
    2681254U, // t2UHSUB16
5104
760k
    2681357U, // t2UHSUB8
5105
760k
    2756386U, // t2UMAAL
5106
760k
    2756419U, // t2UMLAL
5107
760k
    2666473U, // t2UMULL
5108
760k
    2681300U, // t2UQADD16
5109
760k
    2681403U, // t2UQADD8
5110
760k
    2684342U, // t2UQASX
5111
760k
    2684088U, // t2UQSAX
5112
760k
    2681262U, // t2UQSUB16
5113
760k
    2681364U, // t2UQSUB8
5114
760k
    2681383U, // t2USAD8
5115
760k
    2664959U, // t2USADA8
5116
760k
    2667130U, // t2USAT
5117
760k
    2681329U, // t2USAT16
5118
760k
    2684099U, // t2USAX
5119
760k
    2681277U, // t2USUB16
5120
760k
    2681377U, // t2USUB8
5121
760k
    2665404U, // t2UXTAB
5122
760k
    2664840U, // t2UXTAB16
5123
760k
    2666028U, // t2UXTAH
5124
760k
    43576510U,  // t2UXTB
5125
760k
    2681239U, // t2UXTB16
5126
760k
    43577021U,  // t2UXTH
5127
760k
    942753711U, // t2WLS
5128
760k
    1052593418U,  // tADC
5129
760k
    2682190U, // tADDhirr
5130
760k
    918375758U, // tADDi3
5131
760k
    1052593486U,  // tADDi8
5132
760k
    2682190U, // tADDrSP
5133
760k
    2682190U, // tADDrSPi
5134
760k
    918375758U, // tADDrr
5135
760k
    2682190U, // tADDspi
5136
760k
    2682190U, // tADDspr
5137
760k
    2650529U, // tADR
5138
760k
    1052593551U,  // tAND
5139
760k
    918376930U, // tASRri
5140
760k
    1052594658U,  // tASRrr
5141
760k
    1076472756U,  // tB
5142
760k
    1052593431U,  // tBIC
5143
760k
    4802500U, // tBKPT
5144
760k
    405393233U, // tBL
5145
760k
    875156044U, // tBLXNSr
5146
760k
    405394845U, // tBLXi
5147
760k
    875156893U, // tBLXr
5148
760k
    2733303U, // tBX
5149
760k
    2732615U, // tBXNS
5150
760k
    1076472756U,  // tBcc
5151
760k
    4029761540U,  // tCBNZ
5152
760k
    4029761535U,  // tCBZ
5153
760k
    2650273U, // tCMNz
5154
760k
    2650386U, // tCMPhir
5155
760k
    2650386U, // tCMPi8
5156
760k
    2650386U, // tCMPr
5157
760k
    1476579925U,  // tCPS
5158
760k
    1052594640U,  // tEOR
5159
760k
    2732808U, // tHINT
5160
760k
    4802495U, // tHLT
5161
760k
    0U, // tInt_WIN_eh_sjlj_longjmp
5162
760k
    0U, // tInt_eh_sjlj_longjmp
5163
760k
    0U, // tInt_eh_sjlj_setjmp
5164
760k
    2732107U, // tLDMIA
5165
760k
    2681978U, // tLDRBi
5166
760k
    2681978U, // tLDRBr
5167
760k
    2682496U, // tLDRHi
5168
760k
    2682496U, // tLDRHr
5169
760k
    2681997U, // tLDRSB
5170
760k
    2682535U, // tLDRSH
5171
760k
    2683302U, // tLDRi
5172
760k
    2650534U, // tLDRpci
5173
760k
    2683302U, // tLDRr
5174
760k
    2683302U, // tLDRspi
5175
760k
    918376478U, // tLSLri
5176
760k
    1052594206U,  // tLSLrr
5177
760k
    918376937U, // tLSRri
5178
760k
    1052594665U,  // tLSRrr
5179
760k
    942753721U, // tMOVSr
5180
760k
    1254446155U,  // tMOVi8
5181
760k
    2651211U, // tMOVr
5182
760k
    918376494U, // tMUL
5183
760k
    1254445298U,  // tMVN
5184
760k
    1052594654U,  // tORR
5185
760k
    0U, // tPICADD
5186
760k
    2888421654U,  // tPOP
5187
760k
    2888421037U,  // tPUSH
5188
760k
    2651162U, // tREV
5189
760k
    2648569U, // tREV16
5190
760k
    2649778U, // tREVSH
5191
760k
    1052594644U,  // tROR
5192
760k
    2193968271U,  // tRSB
5193
760k
    1052593413U,  // tSBC
5194
760k
    280399U,  // tSETEND
5195
760k
    942174318U, // tSTMIA_UPD
5196
760k
    2681984U, // tSTRBi
5197
760k
    2681984U, // tSTRBr
5198
760k
    2682502U, // tSTRHi
5199
760k
    2682502U, // tSTRHr
5200
760k
    2683392U, // tSTRi
5201
760k
    2683392U, // tSTRr
5202
760k
    2683392U, // tSTRspi
5203
760k
    918375621U, // tSUBi3
5204
760k
    1052593349U,  // tSUBi8
5205
760k
    918375621U, // tSUBrr
5206
760k
    2682053U, // tSUBspi
5207
760k
    2731318U, // tSVC
5208
760k
    2649273U, // tSXTB
5209
760k
    2649784U, // tSXTH
5210
760k
    4355U,  // tTRAP
5211
760k
    2651000U, // tTST
5212
760k
    4802395U, // tUDF
5213
760k
    2649278U, // tUXTB
5214
760k
    2649789U, // tUXTH
5215
760k
    2298U,  // t__brkdiv0
5216
760k
  };
5217
5218
760k
  static const uint32_t OpInfo1[] = {
5219
760k
    0U, // PHI
5220
760k
    0U, // INLINEASM
5221
760k
    0U, // INLINEASM_BR
5222
760k
    0U, // CFI_INSTRUCTION
5223
760k
    0U, // EH_LABEL
5224
760k
    0U, // GC_LABEL
5225
760k
    0U, // ANNOTATION_LABEL
5226
760k
    0U, // KILL
5227
760k
    0U, // EXTRACT_SUBREG
5228
760k
    0U, // INSERT_SUBREG
5229
760k
    0U, // IMPLICIT_DEF
5230
760k
    0U, // SUBREG_TO_REG
5231
760k
    0U, // COPY_TO_REGCLASS
5232
760k
    0U, // DBG_VALUE
5233
760k
    0U, // DBG_VALUE_LIST
5234
760k
    0U, // DBG_INSTR_REF
5235
760k
    0U, // DBG_PHI
5236
760k
    0U, // DBG_LABEL
5237
760k
    0U, // REG_SEQUENCE
5238
760k
    0U, // COPY
5239
760k
    0U, // BUNDLE
5240
760k
    0U, // LIFETIME_START
5241
760k
    0U, // LIFETIME_END
5242
760k
    0U, // PSEUDO_PROBE
5243
760k
    0U, // ARITH_FENCE
5244
760k
    0U, // STACKMAP
5245
760k
    0U, // FENTRY_CALL
5246
760k
    0U, // PATCHPOINT
5247
760k
    0U, // LOAD_STACK_GUARD
5248
760k
    0U, // PREALLOCATED_SETUP
5249
760k
    0U, // PREALLOCATED_ARG
5250
760k
    0U, // STATEPOINT
5251
760k
    0U, // LOCAL_ESCAPE
5252
760k
    0U, // FAULTING_OP
5253
760k
    0U, // PATCHABLE_OP
5254
760k
    0U, // PATCHABLE_FUNCTION_ENTER
5255
760k
    0U, // PATCHABLE_RET
5256
760k
    0U, // PATCHABLE_FUNCTION_EXIT
5257
760k
    0U, // PATCHABLE_TAIL_CALL
5258
760k
    0U, // PATCHABLE_EVENT_CALL
5259
760k
    0U, // PATCHABLE_TYPED_EVENT_CALL
5260
760k
    0U, // ICALL_BRANCH_FUNNEL
5261
760k
    0U, // MEMBARRIER
5262
760k
    0U, // JUMP_TABLE_DEBUG_INFO
5263
760k
    0U, // G_ASSERT_SEXT
5264
760k
    0U, // G_ASSERT_ZEXT
5265
760k
    0U, // G_ASSERT_ALIGN
5266
760k
    0U, // G_ADD
5267
760k
    0U, // G_SUB
5268
760k
    0U, // G_MUL
5269
760k
    0U, // G_SDIV
5270
760k
    0U, // G_UDIV
5271
760k
    0U, // G_SREM
5272
760k
    0U, // G_UREM
5273
760k
    0U, // G_SDIVREM
5274
760k
    0U, // G_UDIVREM
5275
760k
    0U, // G_AND
5276
760k
    0U, // G_OR
5277
760k
    0U, // G_XOR
5278
760k
    0U, // G_IMPLICIT_DEF
5279
760k
    0U, // G_PHI
5280
760k
    0U, // G_FRAME_INDEX
5281
760k
    0U, // G_GLOBAL_VALUE
5282
760k
    0U, // G_CONSTANT_POOL
5283
760k
    0U, // G_EXTRACT
5284
760k
    0U, // G_UNMERGE_VALUES
5285
760k
    0U, // G_INSERT
5286
760k
    0U, // G_MERGE_VALUES
5287
760k
    0U, // G_BUILD_VECTOR
5288
760k
    0U, // G_BUILD_VECTOR_TRUNC
5289
760k
    0U, // G_CONCAT_VECTORS
5290
760k
    0U, // G_PTRTOINT
5291
760k
    0U, // G_INTTOPTR
5292
760k
    0U, // G_BITCAST
5293
760k
    0U, // G_FREEZE
5294
760k
    0U, // G_CONSTANT_FOLD_BARRIER
5295
760k
    0U, // G_INTRINSIC_FPTRUNC_ROUND
5296
760k
    0U, // G_INTRINSIC_TRUNC
5297
760k
    0U, // G_INTRINSIC_ROUND
5298
760k
    0U, // G_INTRINSIC_LRINT
5299
760k
    0U, // G_INTRINSIC_ROUNDEVEN
5300
760k
    0U, // G_READCYCLECOUNTER
5301
760k
    0U, // G_LOAD
5302
760k
    0U, // G_SEXTLOAD
5303
760k
    0U, // G_ZEXTLOAD
5304
760k
    0U, // G_INDEXED_LOAD
5305
760k
    0U, // G_INDEXED_SEXTLOAD
5306
760k
    0U, // G_INDEXED_ZEXTLOAD
5307
760k
    0U, // G_STORE
5308
760k
    0U, // G_INDEXED_STORE
5309
760k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5310
760k
    0U, // G_ATOMIC_CMPXCHG
5311
760k
    0U, // G_ATOMICRMW_XCHG
5312
760k
    0U, // G_ATOMICRMW_ADD
5313
760k
    0U, // G_ATOMICRMW_SUB
5314
760k
    0U, // G_ATOMICRMW_AND
5315
760k
    0U, // G_ATOMICRMW_NAND
5316
760k
    0U, // G_ATOMICRMW_OR
5317
760k
    0U, // G_ATOMICRMW_XOR
5318
760k
    0U, // G_ATOMICRMW_MAX
5319
760k
    0U, // G_ATOMICRMW_MIN
5320
760k
    0U, // G_ATOMICRMW_UMAX
5321
760k
    0U, // G_ATOMICRMW_UMIN
5322
760k
    0U, // G_ATOMICRMW_FADD
5323
760k
    0U, // G_ATOMICRMW_FSUB
5324
760k
    0U, // G_ATOMICRMW_FMAX
5325
760k
    0U, // G_ATOMICRMW_FMIN
5326
760k
    0U, // G_ATOMICRMW_UINC_WRAP
5327
760k
    0U, // G_ATOMICRMW_UDEC_WRAP
5328
760k
    0U, // G_FENCE
5329
760k
    0U, // G_PREFETCH
5330
760k
    0U, // G_BRCOND
5331
760k
    0U, // G_BRINDIRECT
5332
760k
    0U, // G_INVOKE_REGION_START
5333
760k
    0U, // G_INTRINSIC
5334
760k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
5335
760k
    0U, // G_INTRINSIC_CONVERGENT
5336
760k
    0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5337
760k
    0U, // G_ANYEXT
5338
760k
    0U, // G_TRUNC
5339
760k
    0U, // G_CONSTANT
5340
760k
    0U, // G_FCONSTANT
5341
760k
    0U, // G_VASTART
5342
760k
    0U, // G_VAARG
5343
760k
    0U, // G_SEXT
5344
760k
    0U, // G_SEXT_INREG
5345
760k
    0U, // G_ZEXT
5346
760k
    0U, // G_SHL
5347
760k
    0U, // G_LSHR
5348
760k
    0U, // G_ASHR
5349
760k
    0U, // G_FSHL
5350
760k
    0U, // G_FSHR
5351
760k
    0U, // G_ROTR
5352
760k
    0U, // G_ROTL
5353
760k
    0U, // G_ICMP
5354
760k
    0U, // G_FCMP
5355
760k
    0U, // G_SELECT
5356
760k
    0U, // G_UADDO
5357
760k
    0U, // G_UADDE
5358
760k
    0U, // G_USUBO
5359
760k
    0U, // G_USUBE
5360
760k
    0U, // G_SADDO
5361
760k
    0U, // G_SADDE
5362
760k
    0U, // G_SSUBO
5363
760k
    0U, // G_SSUBE
5364
760k
    0U, // G_UMULO
5365
760k
    0U, // G_SMULO
5366
760k
    0U, // G_UMULH
5367
760k
    0U, // G_SMULH
5368
760k
    0U, // G_UADDSAT
5369
760k
    0U, // G_SADDSAT
5370
760k
    0U, // G_USUBSAT
5371
760k
    0U, // G_SSUBSAT
5372
760k
    0U, // G_USHLSAT
5373
760k
    0U, // G_SSHLSAT
5374
760k
    0U, // G_SMULFIX
5375
760k
    0U, // G_UMULFIX
5376
760k
    0U, // G_SMULFIXSAT
5377
760k
    0U, // G_UMULFIXSAT
5378
760k
    0U, // G_SDIVFIX
5379
760k
    0U, // G_UDIVFIX
5380
760k
    0U, // G_SDIVFIXSAT
5381
760k
    0U, // G_UDIVFIXSAT
5382
760k
    0U, // G_FADD
5383
760k
    0U, // G_FSUB
5384
760k
    0U, // G_FMUL
5385
760k
    0U, // G_FMA
5386
760k
    0U, // G_FMAD
5387
760k
    0U, // G_FDIV
5388
760k
    0U, // G_FREM
5389
760k
    0U, // G_FPOW
5390
760k
    0U, // G_FPOWI
5391
760k
    0U, // G_FEXP
5392
760k
    0U, // G_FEXP2
5393
760k
    0U, // G_FEXP10
5394
760k
    0U, // G_FLOG
5395
760k
    0U, // G_FLOG2
5396
760k
    0U, // G_FLOG10
5397
760k
    0U, // G_FLDEXP
5398
760k
    0U, // G_FFREXP
5399
760k
    0U, // G_FNEG
5400
760k
    0U, // G_FPEXT
5401
760k
    0U, // G_FPTRUNC
5402
760k
    0U, // G_FPTOSI
5403
760k
    0U, // G_FPTOUI
5404
760k
    0U, // G_SITOFP
5405
760k
    0U, // G_UITOFP
5406
760k
    0U, // G_FABS
5407
760k
    0U, // G_FCOPYSIGN
5408
760k
    0U, // G_IS_FPCLASS
5409
760k
    0U, // G_FCANONICALIZE
5410
760k
    0U, // G_FMINNUM
5411
760k
    0U, // G_FMAXNUM
5412
760k
    0U, // G_FMINNUM_IEEE
5413
760k
    0U, // G_FMAXNUM_IEEE
5414
760k
    0U, // G_FMINIMUM
5415
760k
    0U, // G_FMAXIMUM
5416
760k
    0U, // G_GET_FPENV
5417
760k
    0U, // G_SET_FPENV
5418
760k
    0U, // G_RESET_FPENV
5419
760k
    0U, // G_GET_FPMODE
5420
760k
    0U, // G_SET_FPMODE
5421
760k
    0U, // G_RESET_FPMODE
5422
760k
    0U, // G_PTR_ADD
5423
760k
    0U, // G_PTRMASK
5424
760k
    0U, // G_SMIN
5425
760k
    0U, // G_SMAX
5426
760k
    0U, // G_UMIN
5427
760k
    0U, // G_UMAX
5428
760k
    0U, // G_ABS
5429
760k
    0U, // G_LROUND
5430
760k
    0U, // G_LLROUND
5431
760k
    0U, // G_BR
5432
760k
    0U, // G_BRJT
5433
760k
    0U, // G_INSERT_VECTOR_ELT
5434
760k
    0U, // G_EXTRACT_VECTOR_ELT
5435
760k
    0U, // G_SHUFFLE_VECTOR
5436
760k
    0U, // G_CTTZ
5437
760k
    0U, // G_CTTZ_ZERO_UNDEF
5438
760k
    0U, // G_CTLZ
5439
760k
    0U, // G_CTLZ_ZERO_UNDEF
5440
760k
    0U, // G_CTPOP
5441
760k
    0U, // G_BSWAP
5442
760k
    0U, // G_BITREVERSE
5443
760k
    0U, // G_FCEIL
5444
760k
    0U, // G_FCOS
5445
760k
    0U, // G_FSIN
5446
760k
    0U, // G_FSQRT
5447
760k
    0U, // G_FFLOOR
5448
760k
    0U, // G_FRINT
5449
760k
    0U, // G_FNEARBYINT
5450
760k
    0U, // G_ADDRSPACE_CAST
5451
760k
    0U, // G_BLOCK_ADDR
5452
760k
    0U, // G_JUMP_TABLE
5453
760k
    0U, // G_DYN_STACKALLOC
5454
760k
    0U, // G_STACKSAVE
5455
760k
    0U, // G_STACKRESTORE
5456
760k
    0U, // G_STRICT_FADD
5457
760k
    0U, // G_STRICT_FSUB
5458
760k
    0U, // G_STRICT_FMUL
5459
760k
    0U, // G_STRICT_FDIV
5460
760k
    0U, // G_STRICT_FREM
5461
760k
    0U, // G_STRICT_FMA
5462
760k
    0U, // G_STRICT_FSQRT
5463
760k
    0U, // G_STRICT_FLDEXP
5464
760k
    0U, // G_READ_REGISTER
5465
760k
    0U, // G_WRITE_REGISTER
5466
760k
    0U, // G_MEMCPY
5467
760k
    0U, // G_MEMCPY_INLINE
5468
760k
    0U, // G_MEMMOVE
5469
760k
    0U, // G_MEMSET
5470
760k
    0U, // G_BZERO
5471
760k
    0U, // G_VECREDUCE_SEQ_FADD
5472
760k
    0U, // G_VECREDUCE_SEQ_FMUL
5473
760k
    0U, // G_VECREDUCE_FADD
5474
760k
    0U, // G_VECREDUCE_FMUL
5475
760k
    0U, // G_VECREDUCE_FMAX
5476
760k
    0U, // G_VECREDUCE_FMIN
5477
760k
    0U, // G_VECREDUCE_FMAXIMUM
5478
760k
    0U, // G_VECREDUCE_FMINIMUM
5479
760k
    0U, // G_VECREDUCE_ADD
5480
760k
    0U, // G_VECREDUCE_MUL
5481
760k
    0U, // G_VECREDUCE_AND
5482
760k
    0U, // G_VECREDUCE_OR
5483
760k
    0U, // G_VECREDUCE_XOR
5484
760k
    0U, // G_VECREDUCE_SMAX
5485
760k
    0U, // G_VECREDUCE_SMIN
5486
760k
    0U, // G_VECREDUCE_UMAX
5487
760k
    0U, // G_VECREDUCE_UMIN
5488
760k
    0U, // G_SBFX
5489
760k
    0U, // G_UBFX
5490
760k
    0U, // ABS
5491
760k
    0U, // ADDSri
5492
760k
    0U, // ADDSrr
5493
760k
    0U, // ADDSrsi
5494
760k
    0U, // ADDSrsr
5495
760k
    0U, // ADJCALLSTACKDOWN
5496
760k
    0U, // ADJCALLSTACKUP
5497
760k
    0U, // ASRi
5498
760k
    0U, // ASRr
5499
760k
    0U, // B
5500
760k
    0U, // BCCZi64
5501
760k
    0U, // BCCi64
5502
760k
    0U, // BLX_noip
5503
760k
    0U, // BLX_pred_noip
5504
760k
    0U, // BL_PUSHLR
5505
760k
    0U, // BMOVPCB_CALL
5506
760k
    0U, // BMOVPCRX_CALL
5507
760k
    0U, // BR_JTadd
5508
760k
    0U, // BR_JTm_i12
5509
760k
    0U, // BR_JTm_rs
5510
760k
    0U, // BR_JTr
5511
760k
    0U, // BX_CALL
5512
760k
    0U, // CMP_SWAP_16
5513
760k
    0U, // CMP_SWAP_32
5514
760k
    0U, // CMP_SWAP_64
5515
760k
    0U, // CMP_SWAP_8
5516
760k
    0U, // CONSTPOOL_ENTRY
5517
760k
    0U, // COPY_STRUCT_BYVAL_I32
5518
760k
    0U, // ITasm
5519
760k
    0U, // Int_eh_sjlj_dispatchsetup
5520
760k
    0U, // Int_eh_sjlj_longjmp
5521
760k
    0U, // Int_eh_sjlj_setjmp
5522
760k
    0U, // Int_eh_sjlj_setjmp_nofp
5523
760k
    0U, // Int_eh_sjlj_setup_dispatch
5524
760k
    0U, // JUMPTABLE_ADDRS
5525
760k
    0U, // JUMPTABLE_INSTS
5526
760k
    0U, // JUMPTABLE_TBB
5527
760k
    0U, // JUMPTABLE_TBH
5528
760k
    0U, // LDMIA_RET
5529
760k
    128U, // LDRBT_POST
5530
760k
    16384U, // LDRConstPool
5531
760k
    128U, // LDRHTii
5532
760k
    0U, // LDRLIT_ga_abs
5533
760k
    0U, // LDRLIT_ga_pcrel
5534
760k
    0U, // LDRLIT_ga_pcrel_ldr
5535
760k
    128U, // LDRSBTii
5536
760k
    128U, // LDRSHTii
5537
760k
    128U, // LDRT_POST
5538
760k
    0U, // LEApcrel
5539
760k
    0U, // LEApcrelJT
5540
760k
    0U, // LOADDUAL
5541
760k
    0U, // LSLi
5542
760k
    0U, // LSLr
5543
760k
    0U, // LSRi
5544
760k
    0U, // LSRr
5545
760k
    0U, // MEMCPY
5546
760k
    0U, // MLAv5
5547
760k
    0U, // MOVCCi
5548
760k
    0U, // MOVCCi16
5549
760k
    0U, // MOVCCi32imm
5550
760k
    0U, // MOVCCr
5551
760k
    0U, // MOVCCsi
5552
760k
    0U, // MOVCCsr
5553
760k
    0U, // MOVPCRX
5554
760k
    0U, // MOVTi16_ga_pcrel
5555
760k
    0U, // MOV_ga_pcrel
5556
760k
    0U, // MOV_ga_pcrel_ldr
5557
760k
    0U, // MOVi16_ga_pcrel
5558
760k
    0U, // MOVi32imm
5559
760k
    0U, // MOVsra_glue
5560
760k
    0U, // MOVsrl_glue
5561
760k
    0U, // MQPRCopy
5562
760k
    0U, // MQQPRLoad
5563
760k
    0U, // MQQPRStore
5564
760k
    0U, // MQQQQPRLoad
5565
760k
    0U, // MQQQQPRStore
5566
760k
    0U, // MULv5
5567
760k
    0U, // MVE_MEMCPYLOOPINST
5568
760k
    0U, // MVE_MEMSETLOOPINST
5569
760k
    0U, // MVNCCi
5570
760k
    0U, // PICADD
5571
760k
    0U, // PICLDR
5572
760k
    0U, // PICLDRB
5573
760k
    0U, // PICLDRH
5574
760k
    0U, // PICLDRSB
5575
760k
    0U, // PICLDRSH
5576
760k
    0U, // PICSTR
5577
760k
    0U, // PICSTRB
5578
760k
    0U, // PICSTRH
5579
760k
    0U, // RORi
5580
760k
    0U, // RORr
5581
760k
    0U, // RRX
5582
760k
    16384U, // RRXi
5583
760k
    0U, // RSBSri
5584
760k
    0U, // RSBSrsi
5585
760k
    0U, // RSBSrsr
5586
760k
    0U, // SEH_EpilogEnd
5587
760k
    0U, // SEH_EpilogStart
5588
760k
    0U, // SEH_Nop
5589
760k
    0U, // SEH_Nop_Ret
5590
760k
    0U, // SEH_PrologEnd
5591
760k
    0U, // SEH_SaveFRegs
5592
760k
    0U, // SEH_SaveLR
5593
760k
    0U, // SEH_SaveRegs
5594
760k
    0U, // SEH_SaveRegs_Ret
5595
760k
    0U, // SEH_SaveSP
5596
760k
    0U, // SEH_StackAlloc
5597
760k
    0U, // SMLALv5
5598
760k
    0U, // SMULLv5
5599
760k
    0U, // SPACE
5600
760k
    0U, // STOREDUAL
5601
760k
    128U, // STRBT_POST
5602
760k
    0U, // STRBi_preidx
5603
760k
    0U, // STRBr_preidx
5604
760k
    0U, // STRH_preidx
5605
760k
    128U, // STRT_POST
5606
760k
    0U, // STRi_preidx
5607
760k
    0U, // STRr_preidx
5608
760k
    0U, // SUBS_PC_LR
5609
760k
    0U, // SUBSri
5610
760k
    0U, // SUBSrr
5611
760k
    0U, // SUBSrsi
5612
760k
    0U, // SUBSrsr
5613
760k
    0U, // SpeculationBarrierISBDSBEndBB
5614
760k
    0U, // SpeculationBarrierSBEndBB
5615
760k
    0U, // TAILJMPd
5616
760k
    0U, // TAILJMPr
5617
760k
    0U, // TAILJMPr4
5618
760k
    0U, // TCRETURNdi
5619
760k
    0U, // TCRETURNri
5620
760k
    0U, // TPsoft
5621
760k
    0U, // UMLALv5
5622
760k
    0U, // UMULLv5
5623
760k
    16640U, // VLD1LNdAsm_16
5624
760k
    16640U, // VLD1LNdAsm_32
5625
760k
    16640U, // VLD1LNdAsm_8
5626
760k
    33024U, // VLD1LNdWB_fixed_Asm_16
5627
760k
    33024U, // VLD1LNdWB_fixed_Asm_32
5628
760k
    33024U, // VLD1LNdWB_fixed_Asm_8
5629
760k
    524544U,  // VLD1LNdWB_register_Asm_16
5630
760k
    524544U,  // VLD1LNdWB_register_Asm_32
5631
760k
    524544U,  // VLD1LNdWB_register_Asm_8
5632
760k
    16640U, // VLD2LNdAsm_16
5633
760k
    16640U, // VLD2LNdAsm_32
5634
760k
    16640U, // VLD2LNdAsm_8
5635
760k
    33024U, // VLD2LNdWB_fixed_Asm_16
5636
760k
    33024U, // VLD2LNdWB_fixed_Asm_32
5637
760k
    33024U, // VLD2LNdWB_fixed_Asm_8
5638
760k
    524544U,  // VLD2LNdWB_register_Asm_16
5639
760k
    524544U,  // VLD2LNdWB_register_Asm_32
5640
760k
    524544U,  // VLD2LNdWB_register_Asm_8
5641
760k
    16640U, // VLD2LNqAsm_16
5642
760k
    16640U, // VLD2LNqAsm_32
5643
760k
    33024U, // VLD2LNqWB_fixed_Asm_16
5644
760k
    33024U, // VLD2LNqWB_fixed_Asm_32
5645
760k
    524544U,  // VLD2LNqWB_register_Asm_16
5646
760k
    524544U,  // VLD2LNqWB_register_Asm_32
5647
760k
    2U, // VLD3DUPdAsm_16
5648
760k
    2U, // VLD3DUPdAsm_32
5649
760k
    2U, // VLD3DUPdAsm_8
5650
760k
    4U, // VLD3DUPdWB_fixed_Asm_16
5651
760k
    4U, // VLD3DUPdWB_fixed_Asm_32
5652
760k
    4U, // VLD3DUPdWB_fixed_Asm_8
5653
760k
    16768U, // VLD3DUPdWB_register_Asm_16
5654
760k
    16768U, // VLD3DUPdWB_register_Asm_32
5655
760k
    16768U, // VLD3DUPdWB_register_Asm_8
5656
760k
    2U, // VLD3DUPqAsm_16
5657
760k
    2U, // VLD3DUPqAsm_32
5658
760k
    2U, // VLD3DUPqAsm_8
5659
760k
    4U, // VLD3DUPqWB_fixed_Asm_16
5660
760k
    4U, // VLD3DUPqWB_fixed_Asm_32
5661
760k
    4U, // VLD3DUPqWB_fixed_Asm_8
5662
760k
    16768U, // VLD3DUPqWB_register_Asm_16
5663
760k
    16768U, // VLD3DUPqWB_register_Asm_32
5664
760k
    16768U, // VLD3DUPqWB_register_Asm_8
5665
760k
    16640U, // VLD3LNdAsm_16
5666
760k
    16640U, // VLD3LNdAsm_32
5667
760k
    16640U, // VLD3LNdAsm_8
5668
760k
    33024U, // VLD3LNdWB_fixed_Asm_16
5669
760k
    33024U, // VLD3LNdWB_fixed_Asm_32
5670
760k
    33024U, // VLD3LNdWB_fixed_Asm_8
5671
760k
    524544U,  // VLD3LNdWB_register_Asm_16
5672
760k
    524544U,  // VLD3LNdWB_register_Asm_32
5673
760k
    524544U,  // VLD3LNdWB_register_Asm_8
5674
760k
    16640U, // VLD3LNqAsm_16
5675
760k
    16640U, // VLD3LNqAsm_32
5676
760k
    33024U, // VLD3LNqWB_fixed_Asm_16
5677
760k
    33024U, // VLD3LNqWB_fixed_Asm_32
5678
760k
    524544U,  // VLD3LNqWB_register_Asm_16
5679
760k
    524544U,  // VLD3LNqWB_register_Asm_32
5680
760k
    518U, // VLD3dAsm_16
5681
760k
    518U, // VLD3dAsm_32
5682
760k
    518U, // VLD3dAsm_8
5683
760k
    646U, // VLD3dWB_fixed_Asm_16
5684
760k
    646U, // VLD3dWB_fixed_Asm_32
5685
760k
    646U, // VLD3dWB_fixed_Asm_8
5686
760k
    49926U, // VLD3dWB_register_Asm_16
5687
760k
    49926U, // VLD3dWB_register_Asm_32
5688
760k
    49926U, // VLD3dWB_register_Asm_8
5689
760k
    2U, // VLD3qAsm_16
5690
760k
    2U, // VLD3qAsm_32
5691
760k
    2U, // VLD3qAsm_8
5692
760k
    4U, // VLD3qWB_fixed_Asm_16
5693
760k
    4U, // VLD3qWB_fixed_Asm_32
5694
760k
    4U, // VLD3qWB_fixed_Asm_8
5695
760k
    16768U, // VLD3qWB_register_Asm_16
5696
760k
    16768U, // VLD3qWB_register_Asm_32
5697
760k
    16768U, // VLD3qWB_register_Asm_8
5698
760k
    2U, // VLD4DUPdAsm_16
5699
760k
    2U, // VLD4DUPdAsm_32
5700
760k
    2U, // VLD4DUPdAsm_8
5701
760k
    4U, // VLD4DUPdWB_fixed_Asm_16
5702
760k
    4U, // VLD4DUPdWB_fixed_Asm_32
5703
760k
    4U, // VLD4DUPdWB_fixed_Asm_8
5704
760k
    16768U, // VLD4DUPdWB_register_Asm_16
5705
760k
    16768U, // VLD4DUPdWB_register_Asm_32
5706
760k
    16768U, // VLD4DUPdWB_register_Asm_8
5707
760k
    2U, // VLD4DUPqAsm_16
5708
760k
    2U, // VLD4DUPqAsm_32
5709
760k
    2U, // VLD4DUPqAsm_8
5710
760k
    4U, // VLD4DUPqWB_fixed_Asm_16
5711
760k
    4U, // VLD4DUPqWB_fixed_Asm_32
5712
760k
    4U, // VLD4DUPqWB_fixed_Asm_8
5713
760k
    16768U, // VLD4DUPqWB_register_Asm_16
5714
760k
    16768U, // VLD4DUPqWB_register_Asm_32
5715
760k
    16768U, // VLD4DUPqWB_register_Asm_8
5716
760k
    16640U, // VLD4LNdAsm_16
5717
760k
    16640U, // VLD4LNdAsm_32
5718
760k
    16640U, // VLD4LNdAsm_8
5719
760k
    33024U, // VLD4LNdWB_fixed_Asm_16
5720
760k
    33024U, // VLD4LNdWB_fixed_Asm_32
5721
760k
    33024U, // VLD4LNdWB_fixed_Asm_8
5722
760k
    524544U,  // VLD4LNdWB_register_Asm_16
5723
760k
    524544U,  // VLD4LNdWB_register_Asm_32
5724
760k
    524544U,  // VLD4LNdWB_register_Asm_8
5725
760k
    16640U, // VLD4LNqAsm_16
5726
760k
    16640U, // VLD4LNqAsm_32
5727
760k
    33024U, // VLD4LNqWB_fixed_Asm_16
5728
760k
    33024U, // VLD4LNqWB_fixed_Asm_32
5729
760k
    524544U,  // VLD4LNqWB_register_Asm_16
5730
760k
    524544U,  // VLD4LNqWB_register_Asm_32
5731
760k
    518U, // VLD4dAsm_16
5732
760k
    518U, // VLD4dAsm_32
5733
760k
    518U, // VLD4dAsm_8
5734
760k
    646U, // VLD4dWB_fixed_Asm_16
5735
760k
    646U, // VLD4dWB_fixed_Asm_32
5736
760k
    646U, // VLD4dWB_fixed_Asm_8
5737
760k
    49926U, // VLD4dWB_register_Asm_16
5738
760k
    49926U, // VLD4dWB_register_Asm_32
5739
760k
    49926U, // VLD4dWB_register_Asm_8
5740
760k
    2U, // VLD4qAsm_16
5741
760k
    2U, // VLD4qAsm_32
5742
760k
    2U, // VLD4qAsm_8
5743
760k
    4U, // VLD4qWB_fixed_Asm_16
5744
760k
    4U, // VLD4qWB_fixed_Asm_32
5745
760k
    4U, // VLD4qWB_fixed_Asm_8
5746
760k
    16768U, // VLD4qWB_register_Asm_16
5747
760k
    16768U, // VLD4qWB_register_Asm_32
5748
760k
    16768U, // VLD4qWB_register_Asm_8
5749
760k
    0U, // VMOVD0
5750
760k
    0U, // VMOVDcc
5751
760k
    0U, // VMOVHcc
5752
760k
    0U, // VMOVQ0
5753
760k
    0U, // VMOVScc
5754
760k
    16640U, // VST1LNdAsm_16
5755
760k
    16640U, // VST1LNdAsm_32
5756
760k
    16640U, // VST1LNdAsm_8
5757
760k
    33024U, // VST1LNdWB_fixed_Asm_16
5758
760k
    33024U, // VST1LNdWB_fixed_Asm_32
5759
760k
    33024U, // VST1LNdWB_fixed_Asm_8
5760
760k
    524544U,  // VST1LNdWB_register_Asm_16
5761
760k
    524544U,  // VST1LNdWB_register_Asm_32
5762
760k
    524544U,  // VST1LNdWB_register_Asm_8
5763
760k
    16640U, // VST2LNdAsm_16
5764
760k
    16640U, // VST2LNdAsm_32
5765
760k
    16640U, // VST2LNdAsm_8
5766
760k
    33024U, // VST2LNdWB_fixed_Asm_16
5767
760k
    33024U, // VST2LNdWB_fixed_Asm_32
5768
760k
    33024U, // VST2LNdWB_fixed_Asm_8
5769
760k
    524544U,  // VST2LNdWB_register_Asm_16
5770
760k
    524544U,  // VST2LNdWB_register_Asm_32
5771
760k
    524544U,  // VST2LNdWB_register_Asm_8
5772
760k
    16640U, // VST2LNqAsm_16
5773
760k
    16640U, // VST2LNqAsm_32
5774
760k
    33024U, // VST2LNqWB_fixed_Asm_16
5775
760k
    33024U, // VST2LNqWB_fixed_Asm_32
5776
760k
    524544U,  // VST2LNqWB_register_Asm_16
5777
760k
    524544U,  // VST2LNqWB_register_Asm_32
5778
760k
    16640U, // VST3LNdAsm_16
5779
760k
    16640U, // VST3LNdAsm_32
5780
760k
    16640U, // VST3LNdAsm_8
5781
760k
    33024U, // VST3LNdWB_fixed_Asm_16
5782
760k
    33024U, // VST3LNdWB_fixed_Asm_32
5783
760k
    33024U, // VST3LNdWB_fixed_Asm_8
5784
760k
    524544U,  // VST3LNdWB_register_Asm_16
5785
760k
    524544U,  // VST3LNdWB_register_Asm_32
5786
760k
    524544U,  // VST3LNdWB_register_Asm_8
5787
760k
    16640U, // VST3LNqAsm_16
5788
760k
    16640U, // VST3LNqAsm_32
5789
760k
    33024U, // VST3LNqWB_fixed_Asm_16
5790
760k
    33024U, // VST3LNqWB_fixed_Asm_32
5791
760k
    524544U,  // VST3LNqWB_register_Asm_16
5792
760k
    524544U,  // VST3LNqWB_register_Asm_32
5793
760k
    518U, // VST3dAsm_16
5794
760k
    518U, // VST3dAsm_32
5795
760k
    518U, // VST3dAsm_8
5796
760k
    646U, // VST3dWB_fixed_Asm_16
5797
760k
    646U, // VST3dWB_fixed_Asm_32
5798
760k
    646U, // VST3dWB_fixed_Asm_8
5799
760k
    49926U, // VST3dWB_register_Asm_16
5800
760k
    49926U, // VST3dWB_register_Asm_32
5801
760k
    49926U, // VST3dWB_register_Asm_8
5802
760k
    2U, // VST3qAsm_16
5803
760k
    2U, // VST3qAsm_32
5804
760k
    2U, // VST3qAsm_8
5805
760k
    4U, // VST3qWB_fixed_Asm_16
5806
760k
    4U, // VST3qWB_fixed_Asm_32
5807
760k
    4U, // VST3qWB_fixed_Asm_8
5808
760k
    16768U, // VST3qWB_register_Asm_16
5809
760k
    16768U, // VST3qWB_register_Asm_32
5810
760k
    16768U, // VST3qWB_register_Asm_8
5811
760k
    16640U, // VST4LNdAsm_16
5812
760k
    16640U, // VST4LNdAsm_32
5813
760k
    16640U, // VST4LNdAsm_8
5814
760k
    33024U, // VST4LNdWB_fixed_Asm_16
5815
760k
    33024U, // VST4LNdWB_fixed_Asm_32
5816
760k
    33024U, // VST4LNdWB_fixed_Asm_8
5817
760k
    524544U,  // VST4LNdWB_register_Asm_16
5818
760k
    524544U,  // VST4LNdWB_register_Asm_32
5819
760k
    524544U,  // VST4LNdWB_register_Asm_8
5820
760k
    16640U, // VST4LNqAsm_16
5821
760k
    16640U, // VST4LNqAsm_32
5822
760k
    33024U, // VST4LNqWB_fixed_Asm_16
5823
760k
    33024U, // VST4LNqWB_fixed_Asm_32
5824
760k
    524544U,  // VST4LNqWB_register_Asm_16
5825
760k
    524544U,  // VST4LNqWB_register_Asm_32
5826
760k
    518U, // VST4dAsm_16
5827
760k
    518U, // VST4dAsm_32
5828
760k
    518U, // VST4dAsm_8
5829
760k
    646U, // VST4dWB_fixed_Asm_16
5830
760k
    646U, // VST4dWB_fixed_Asm_32
5831
760k
    646U, // VST4dWB_fixed_Asm_8
5832
760k
    49926U, // VST4dWB_register_Asm_16
5833
760k
    49926U, // VST4dWB_register_Asm_32
5834
760k
    49926U, // VST4dWB_register_Asm_8
5835
760k
    2U, // VST4qAsm_16
5836
760k
    2U, // VST4qAsm_32
5837
760k
    2U, // VST4qAsm_8
5838
760k
    4U, // VST4qWB_fixed_Asm_16
5839
760k
    4U, // VST4qWB_fixed_Asm_32
5840
760k
    4U, // VST4qWB_fixed_Asm_8
5841
760k
    16768U, // VST4qWB_register_Asm_16
5842
760k
    16768U, // VST4qWB_register_Asm_32
5843
760k
    16768U, // VST4qWB_register_Asm_8
5844
760k
    0U, // WIN__CHKSTK
5845
760k
    0U, // WIN__DBZCHK
5846
760k
    0U, // t2ABS
5847
760k
    0U, // t2ADDSri
5848
760k
    0U, // t2ADDSrr
5849
760k
    0U, // t2ADDSrs
5850
760k
    0U, // t2BF_LabelPseudo
5851
760k
    0U, // t2BR_JT
5852
760k
    0U, // t2CALL_BTI
5853
760k
    0U, // t2DoLoopStart
5854
760k
    0U, // t2DoLoopStartTP
5855
760k
    0U, // t2LDMIA_RET
5856
760k
    0U, // t2LDRB_OFFSET_imm
5857
760k
    896U, // t2LDRB_POST_imm
5858
760k
    0U, // t2LDRB_PRE_imm
5859
760k
    16384U, // t2LDRBpcrel
5860
760k
    16384U, // t2LDRConstPool
5861
760k
    0U, // t2LDRH_OFFSET_imm
5862
760k
    896U, // t2LDRH_POST_imm
5863
760k
    0U, // t2LDRH_PRE_imm
5864
760k
    16384U, // t2LDRHpcrel
5865
760k
    0U, // t2LDRLIT_ga_pcrel
5866
760k
    0U, // t2LDRSB_OFFSET_imm
5867
760k
    896U, // t2LDRSB_POST_imm
5868
760k
    0U, // t2LDRSB_PRE_imm
5869
760k
    16384U, // t2LDRSBpcrel
5870
760k
    0U, // t2LDRSH_OFFSET_imm
5871
760k
    896U, // t2LDRSH_POST_imm
5872
760k
    0U, // t2LDRSH_PRE_imm
5873
760k
    16384U, // t2LDRSHpcrel
5874
760k
    896U, // t2LDR_POST_imm
5875
760k
    0U, // t2LDR_PRE_imm
5876
760k
    0U, // t2LDRpci_pic
5877
760k
    16384U, // t2LDRpcrel
5878
760k
    0U, // t2LEApcrel
5879
760k
    0U, // t2LEApcrelJT
5880
760k
    0U, // t2LoopDec
5881
760k
    0U, // t2LoopEnd
5882
760k
    0U, // t2LoopEndDec
5883
760k
    0U, // t2MOVCCasr
5884
760k
    0U, // t2MOVCCi
5885
760k
    0U, // t2MOVCCi16
5886
760k
    0U, // t2MOVCCi32imm
5887
760k
    0U, // t2MOVCClsl
5888
760k
    0U, // t2MOVCClsr
5889
760k
    0U, // t2MOVCCr
5890
760k
    0U, // t2MOVCCror
5891
760k
    1024U,  // t2MOVSsi
5892
760k
    1152U,  // t2MOVSsr
5893
760k
    0U, // t2MOVTi16_ga_pcrel
5894
760k
    0U, // t2MOV_ga_pcrel
5895
760k
    0U, // t2MOVi16_ga_pcrel
5896
760k
    0U, // t2MOVi32imm
5897
760k
    1024U,  // t2MOVsi
5898
760k
    1152U,  // t2MOVsr
5899
760k
    0U, // t2MVNCCi
5900
760k
    0U, // t2RSBSri
5901
760k
    0U, // t2RSBSrs
5902
760k
    0U, // t2STRB_OFFSET_imm
5903
760k
    896U, // t2STRB_POST_imm
5904
760k
    0U, // t2STRB_PRE_imm
5905
760k
    0U, // t2STRB_preidx
5906
760k
    0U, // t2STRH_OFFSET_imm
5907
760k
    896U, // t2STRH_POST_imm
5908
760k
    0U, // t2STRH_PRE_imm
5909
760k
    0U, // t2STRH_preidx
5910
760k
    896U, // t2STR_POST_imm
5911
760k
    0U, // t2STR_PRE_imm
5912
760k
    0U, // t2STR_preidx
5913
760k
    0U, // t2SUBSri
5914
760k
    0U, // t2SUBSrr
5915
760k
    0U, // t2SUBSrs
5916
760k
    0U, // t2SpeculationBarrierISBDSBEndBB
5917
760k
    0U, // t2SpeculationBarrierSBEndBB
5918
760k
    0U, // t2TBB_JT
5919
760k
    0U, // t2TBH_JT
5920
760k
    0U, // t2WhileLoopSetup
5921
760k
    0U, // t2WhileLoopStart
5922
760k
    0U, // t2WhileLoopStartLR
5923
760k
    0U, // t2WhileLoopStartTP
5924
760k
    0U, // tADCS
5925
760k
    0U, // tADDSi3
5926
760k
    0U, // tADDSi8
5927
760k
    0U, // tADDSrr
5928
760k
    0U, // tADDframe
5929
760k
    0U, // tADJCALLSTACKDOWN
5930
760k
    0U, // tADJCALLSTACKUP
5931
760k
    0U, // tBLXNS_CALL
5932
760k
    0U, // tBLXr_noip
5933
760k
    0U, // tBL_PUSHLR
5934
760k
    0U, // tBRIND
5935
760k
    0U, // tBR_JTr
5936
760k
    0U, // tBXNS_RET
5937
760k
    0U, // tBX_CALL
5938
760k
    0U, // tBX_RET
5939
760k
    0U, // tBX_RET_vararg
5940
760k
    0U, // tBfar
5941
760k
    0U, // tCMP_SWAP_16
5942
760k
    0U, // tCMP_SWAP_32
5943
760k
    0U, // tCMP_SWAP_8
5944
760k
    0U, // tLDMIA_UPD
5945
760k
    16384U, // tLDRConstPool
5946
760k
    0U, // tLDRLIT_ga_abs
5947
760k
    0U, // tLDRLIT_ga_pcrel
5948
760k
    0U, // tLDR_postidx
5949
760k
    0U, // tLDRpci_pic
5950
760k
    0U, // tLEApcrel
5951
760k
    0U, // tLEApcrelJT
5952
760k
    0U, // tLSLSri
5953
760k
    0U, // tMOVCCr_pseudo
5954
760k
    0U, // tMOVi32imm
5955
760k
    0U, // tPOP_RET
5956
760k
    0U, // tRSBS
5957
760k
    0U, // tSBCS
5958
760k
    0U, // tSUBSi3
5959
760k
    0U, // tSUBSi8
5960
760k
    0U, // tSUBSrr
5961
760k
    0U, // tTAILJMPd
5962
760k
    0U, // tTAILJMPdND
5963
760k
    0U, // tTAILJMPr
5964
760k
    0U, // tTBB_JT
5965
760k
    0U, // tTBH_JT
5966
760k
    0U, // tTPsoft
5967
760k
    1048576U, // ADCri
5968
760k
    0U, // ADCrr
5969
760k
    1572864U, // ADCrsi
5970
760k
    0U, // ADCrsr
5971
760k
    1048576U, // ADDri
5972
760k
    0U, // ADDrr
5973
760k
    1572864U, // ADDrsi
5974
760k
    0U, // ADDrsr
5975
760k
    1280U,  // ADR
5976
760k
    2U, // AESD
5977
760k
    2U, // AESE
5978
760k
    2U, // AESIMC
5979
760k
    2U, // AESMC
5980
760k
    1048576U, // ANDri
5981
760k
    0U, // ANDrr
5982
760k
    1572864U, // ANDrsi
5983
760k
    0U, // ANDrsr
5984
760k
    520U, // BF16VDOTI_VDOTD
5985
760k
    520U, // BF16VDOTI_VDOTQ
5986
760k
    2U, // BF16VDOTS_VDOTD
5987
760k
    2U, // BF16VDOTS_VDOTQ
5988
760k
    2U, // BF16_VCVT
5989
760k
    2U, // BF16_VCVTB
5990
760k
    2U, // BF16_VCVTT
5991
760k
    1408U,  // BFC
5992
760k
    2098688U, // BFI
5993
760k
    1048576U, // BICri
5994
760k
    0U, // BICrr
5995
760k
    1572864U, // BICrsi
5996
760k
    0U, // BICrsr
5997
760k
    0U, // BKPT
5998
760k
    0U, // BL
5999
760k
    0U, // BLX
6000
760k
    2U, // BLX_pred
6001
760k
    0U, // BLXi
6002
760k
    2U, // BL_pred
6003
760k
    0U, // BX
6004
760k
    2U, // BXJ
6005
760k
    0U, // BX_RET
6006
760k
    2U, // BX_pred
6007
760k
    2U, // Bcc
6008
760k
    2U, // CDE_CX1
6009
760k
    16778U, // CDE_CX1A
6010
760k
    0U, // CDE_CX1D
6011
760k
    524U, // CDE_CX1DA
6012
760k
    16768U, // CDE_CX2
6013
760k
    524682U,  // CDE_CX2A
6014
760k
    526U, // CDE_CX2D
6015
760k
    2687756U, // CDE_CX2DA
6016
760k
    524672U,  // CDE_CX3
6017
760k
    34079114U,  // CDE_CX3A
6018
760k
    2687758U, // CDE_CX3D
6019
760k
    70320908U,  // CDE_CX3DA
6020
760k
    2U, // CDE_VCX1A_fpdp
6021
760k
    2U, // CDE_VCX1A_fpsp
6022
760k
    16778U, // CDE_VCX1A_vec
6023
760k
    2U, // CDE_VCX1_fpdp
6024
760k
    2U, // CDE_VCX1_fpsp
6025
760k
    17930U, // CDE_VCX1_vec
6026
760k
    18048U, // CDE_VCX2A_fpdp
6027
760k
    18048U, // CDE_VCX2A_fpsp
6028
760k
    524682U,  // CDE_VCX2A_vec
6029
760k
    16768U, // CDE_VCX2_fpdp
6030
760k
    16768U, // CDE_VCX2_fpsp
6031
760k
    3671562U, // CDE_VCX2_vec
6032
760k
    4195968U, // CDE_VCX3A_fpdp
6033
760k
    4195968U, // CDE_VCX3A_fpsp
6034
760k
    34079114U,  // CDE_VCX3A_vec
6035
760k
    524672U,  // CDE_VCX3_fpdp
6036
760k
    524672U,  // CDE_VCX3_fpsp
6037
760k
    37225994U,  // CDE_VCX3_vec
6038
760k
    82704U, // CDP
6039
760k
    0U, // CDP2
6040
760k
    0U, // CLREX
6041
760k
    16384U, // CLZ
6042
760k
    1792U,  // CMNri
6043
760k
    16384U, // CMNzrr
6044
760k
    1920U,  // CMNzrsi
6045
760k
    1152U,  // CMNzrsr
6046
760k
    1792U,  // CMPri
6047
760k
    16384U, // CMPrr
6048
760k
    1920U,  // CMPrsi
6049
760k
    1152U,  // CMPrsr
6050
760k
    0U, // CPS1p
6051
760k
    2U, // CPS2p
6052
760k
    17920U, // CPS3p
6053
760k
    17920U, // CRC32B
6054
760k
    17920U, // CRC32CB
6055
760k
    17920U, // CRC32CH
6056
760k
    17920U, // CRC32CW
6057
760k
    17920U, // CRC32H
6058
760k
    17920U, // CRC32W
6059
760k
    2U, // DBG
6060
760k
    0U, // DMB
6061
760k
    0U, // DSB
6062
760k
    1048576U, // EORri
6063
760k
    0U, // EORrr
6064
760k
    1572864U, // EORrsi
6065
760k
    0U, // EORrsr
6066
760k
    0U, // ERET
6067
760k
    18U,  // FCONSTD
6068
760k
    2048U,  // FCONSTH
6069
760k
    2048U,  // FCONSTS
6070
760k
    532U, // FLDMXDB_UPD
6071
760k
    18560U, // FLDMXIA
6072
760k
    532U, // FLDMXIA_UPD
6073
760k
    0U, // FMSTAT
6074
760k
    532U, // FSTMXDB_UPD
6075
760k
    18560U, // FSTMXIA
6076
760k
    532U, // FSTMXIA_UPD
6077
760k
    2U, // HINT
6078
760k
    0U, // HLT
6079
760k
    0U, // HVC
6080
760k
    0U, // ISB
6081
760k
    128U, // LDA
6082
760k
    128U, // LDAB
6083
760k
    128U, // LDAEX
6084
760k
    128U, // LDAEXB
6085
760k
    0U, // LDAEXD
6086
760k
    128U, // LDAEXH
6087
760k
    128U, // LDAH
6088
760k
    0U, // LDC2L_OFFSET
6089
760k
    2304U,  // LDC2L_OPTION
6090
760k
    2432U,  // LDC2L_POST
6091
760k
    0U, // LDC2L_PRE
6092
760k
    0U, // LDC2_OFFSET
6093
760k
    2304U,  // LDC2_OPTION
6094
760k
    2432U,  // LDC2_POST
6095
760k
    0U, // LDC2_PRE
6096
760k
    2582U,  // LDCL_OFFSET
6097
760k
    4721302U, // LDCL_OPTION
6098
760k
    5245590U, // LDCL_POST
6099
760k
    2838U,  // LDCL_PRE
6100
760k
    2582U,  // LDC_OFFSET
6101
760k
    4721302U, // LDC_OPTION
6102
760k
    5245590U, // LDC_POST
6103
760k
    2838U,  // LDC_PRE
6104
760k
    18560U, // LDMDA
6105
760k
    532U, // LDMDA_UPD
6106
760k
    18560U, // LDMDB
6107
760k
    532U, // LDMDB_UPD
6108
760k
    18560U, // LDMIA
6109
760k
    532U, // LDMIA_UPD
6110
760k
    18560U, // LDMIB
6111
760k
    532U, // LDMIB_UPD
6112
760k
    5769856U, // LDRBT_POST_IMM
6113
760k
    5769856U, // LDRBT_POST_REG
6114
760k
    5769856U, // LDRB_POST_IMM
6115
760k
    5769856U, // LDRB_POST_REG
6116
760k
    2944U,  // LDRB_PRE_IMM
6117
760k
    3072U,  // LDRB_PRE_REG
6118
760k
    3200U,  // LDRBi12
6119
760k
    3328U,  // LDRBrs
6120
760k
    6291456U, // LDRD
6121
760k
    40370176U,  // LDRD_POST
6122
760k
    7340032U, // LDRD_PRE
6123
760k
    128U, // LDREX
6124
760k
    128U, // LDREXB
6125
760k
    0U, // LDREXD
6126
760k
    128U, // LDREXH
6127
760k
    3456U,  // LDRH
6128
760k
    7867008U, // LDRHTi
6129
760k
    8391296U, // LDRHTr
6130
760k
    8915584U, // LDRH_POST
6131
760k
    3584U,  // LDRH_PRE
6132
760k
    3456U,  // LDRSB
6133
760k
    7867008U, // LDRSBTi
6134
760k
    8391296U, // LDRSBTr
6135
760k
    8915584U, // LDRSB_POST
6136
760k
    3584U,  // LDRSB_PRE
6137
760k
    3456U,  // LDRSH
6138
760k
    7867008U, // LDRSHTi
6139
760k
    8391296U, // LDRSHTr
6140
760k
    8915584U, // LDRSH_POST
6141
760k
    3584U,  // LDRSH_PRE
6142
760k
    5769856U, // LDRT_POST_IMM
6143
760k
    5769856U, // LDRT_POST_REG
6144
760k
    5769856U, // LDR_POST_IMM
6145
760k
    5769856U, // LDR_POST_REG
6146
760k
    2944U,  // LDR_PRE_IMM
6147
760k
    3072U,  // LDR_PRE_REG
6148
760k
    3200U,  // LDRcp
6149
760k
    3200U,  // LDRi12
6150
760k
    3328U,  // LDRrs
6151
760k
    103908112U, // MCR
6152
760k
    3712U,  // MCR2
6153
760k
    137462544U, // MCRR
6154
760k
    9437568U, // MCRR2
6155
760k
    33554432U,  // MLA
6156
760k
    33554432U,  // MLS
6157
760k
    0U, // MOVPCLR
6158
760k
    17920U, // MOVTi16
6159
760k
    1792U,  // MOVi
6160
760k
    16384U, // MOVi16
6161
760k
    16384U, // MOVr
6162
760k
    16384U, // MOVr_TC
6163
760k
    1920U,  // MOVsi
6164
760k
    1152U,  // MOVsr
6165
760k
    115480U,  // MRC
6166
760k
    3712U,  // MRC2
6167
760k
    0U, // MRRC
6168
760k
    0U, // MRRC2
6169
760k
    26U,  // MRS
6170
760k
    3840U,  // MRSbanked
6171
760k
    28U,  // MRSsys
6172
760k
    528U, // MSR
6173
760k
    0U, // MSRbanked
6174
760k
    30U,  // MSRi
6175
760k
    0U, // MUL
6176
760k
    524288U,  // MVE_ASRLi
6177
760k
    524288U,  // MVE_ASRLr
6178
760k
    2U, // MVE_DLSTP_16
6179
760k
    2U, // MVE_DLSTP_32
6180
760k
    2U, // MVE_DLSTP_64
6181
760k
    2U, // MVE_DLSTP_8
6182
760k
    0U, // MVE_LCTP
6183
760k
    0U, // MVE_LETP
6184
760k
    524288U,  // MVE_LSLLi
6185
760k
    524288U,  // MVE_LSLLr
6186
760k
    524288U,  // MVE_LSRL
6187
760k
    17920U, // MVE_SQRSHR
6188
760k
    9961472U, // MVE_SQRSHRL
6189
760k
    17920U, // MVE_SQSHL
6190
760k
    524288U,  // MVE_SQSHLL
6191
760k
    17920U, // MVE_SRSHR
6192
760k
    524288U,  // MVE_SRSHRL
6193
760k
    17920U, // MVE_UQRSHL
6194
760k
    9961472U, // MVE_UQRSHLL
6195
760k
    17920U, // MVE_UQSHL
6196
760k
    524288U,  // MVE_UQSHLL
6197
760k
    17920U, // MVE_URSHR
6198
760k
    524288U,  // MVE_URSHRL
6199
760k
    3671552U, // MVE_VABAVs16
6200
760k
    3671552U, // MVE_VABAVs32
6201
760k
    3671552U, // MVE_VABAVs8
6202
760k
    3671552U, // MVE_VABAVu16
6203
760k
    3671552U, // MVE_VABAVu32
6204
760k
    3671552U, // MVE_VABAVu8
6205
760k
    0U, // MVE_VABDf16
6206
760k
    0U, // MVE_VABDf32
6207
760k
    0U, // MVE_VABDs16
6208
760k
    0U, // MVE_VABDs32
6209
760k
    0U, // MVE_VABDs8
6210
760k
    0U, // MVE_VABDu16
6211
760k
    0U, // MVE_VABDu32
6212
760k
    0U, // MVE_VABDu8
6213
760k
    16384U, // MVE_VABSf16
6214
760k
    16384U, // MVE_VABSf32
6215
760k
    16384U, // MVE_VABSs16
6216
760k
    16384U, // MVE_VABSs32
6217
760k
    16384U, // MVE_VABSs8
6218
760k
    3671552U, // MVE_VADC
6219
760k
    3671552U, // MVE_VADCI
6220
760k
    524288U,  // MVE_VADDLVs32acc
6221
760k
    0U, // MVE_VADDLVs32no_acc
6222
760k
    524288U,  // MVE_VADDLVu32acc
6223
760k
    0U, // MVE_VADDLVu32no_acc
6224
760k
    17920U, // MVE_VADDVs16acc
6225
760k
    16384U, // MVE_VADDVs16no_acc
6226
760k
    17920U, // MVE_VADDVs32acc
6227
760k
    16384U, // MVE_VADDVs32no_acc
6228
760k
    17920U, // MVE_VADDVs8acc
6229
760k
    16384U, // MVE_VADDVs8no_acc
6230
760k
    17920U, // MVE_VADDVu16acc
6231
760k
    16384U, // MVE_VADDVu16no_acc
6232
760k
    17920U, // MVE_VADDVu32acc
6233
760k
    16384U, // MVE_VADDVu32no_acc
6234
760k
    17920U, // MVE_VADDVu8acc
6235
760k
    16384U, // MVE_VADDVu8no_acc
6236
760k
    0U, // MVE_VADD_qr_f16
6237
760k
    0U, // MVE_VADD_qr_f32
6238
760k
    0U, // MVE_VADD_qr_i16
6239
760k
    0U, // MVE_VADD_qr_i32
6240
760k
    0U, // MVE_VADD_qr_i8
6241
760k
    0U, // MVE_VADDf16
6242
760k
    0U, // MVE_VADDf32
6243
760k
    0U, // MVE_VADDi16
6244
760k
    0U, // MVE_VADDi32
6245
760k
    0U, // MVE_VADDi8
6246
760k
    0U, // MVE_VAND
6247
760k
    0U, // MVE_VBIC
6248
760k
    3968U,  // MVE_VBICimmi16
6249
760k
    3968U,  // MVE_VBICimmi32
6250
760k
    0U, // MVE_VBRSR16
6251
760k
    0U, // MVE_VBRSR32
6252
760k
    0U, // MVE_VBRSR8
6253
760k
    33554432U,  // MVE_VCADDf16
6254
760k
    33554432U,  // MVE_VCADDf32
6255
760k
    33554432U,  // MVE_VCADDi16
6256
760k
    33554432U,  // MVE_VCADDi32
6257
760k
    33554432U,  // MVE_VCADDi8
6258
760k
    16384U, // MVE_VCLSs16
6259
760k
    16384U, // MVE_VCLSs32
6260
760k
    16384U, // MVE_VCLSs8
6261
760k
    16384U, // MVE_VCLZs16
6262
760k
    16384U, // MVE_VCLZs32
6263
760k
    16384U, // MVE_VCLZs8
6264
760k
    37225984U,  // MVE_VCMLAf16
6265
760k
    37225984U,  // MVE_VCMLAf32
6266
760k
    0U, // MVE_VCMPf16
6267
760k
    0U, // MVE_VCMPf16r
6268
760k
    0U, // MVE_VCMPf32
6269
760k
    0U, // MVE_VCMPf32r
6270
760k
    0U, // MVE_VCMPi16
6271
760k
    0U, // MVE_VCMPi16r
6272
760k
    0U, // MVE_VCMPi32
6273
760k
    0U, // MVE_VCMPi32r
6274
760k
    0U, // MVE_VCMPi8
6275
760k
    0U, // MVE_VCMPi8r
6276
760k
    0U, // MVE_VCMPs16
6277
760k
    0U, // MVE_VCMPs16r
6278
760k
    0U, // MVE_VCMPs32
6279
760k
    0U, // MVE_VCMPs32r
6280
760k
    0U, // MVE_VCMPs8
6281
760k
    0U, // MVE_VCMPs8r
6282
760k
    0U, // MVE_VCMPu16
6283
760k
    0U, // MVE_VCMPu16r
6284
760k
    0U, // MVE_VCMPu32
6285
760k
    0U, // MVE_VCMPu32r
6286
760k
    0U, // MVE_VCMPu8
6287
760k
    0U, // MVE_VCMPu8r
6288
760k
    33554432U,  // MVE_VCMULf16
6289
760k
    33554432U,  // MVE_VCMULf32
6290
760k
    2U, // MVE_VCTP16
6291
760k
    2U, // MVE_VCTP32
6292
760k
    2U, // MVE_VCTP64
6293
760k
    2U, // MVE_VCTP8
6294
760k
    2U, // MVE_VCVTf16f32bh
6295
760k
    2U, // MVE_VCVTf16f32th
6296
760k
    536U, // MVE_VCVTf16s16_fix
6297
760k
    0U, // MVE_VCVTf16s16n
6298
760k
    536U, // MVE_VCVTf16u16_fix
6299
760k
    0U, // MVE_VCVTf16u16n
6300
760k
    0U, // MVE_VCVTf32f16bh
6301
760k
    0U, // MVE_VCVTf32f16th
6302
760k
    536U, // MVE_VCVTf32s32_fix
6303
760k
    0U, // MVE_VCVTf32s32n
6304
760k
    536U, // MVE_VCVTf32u32_fix
6305
760k
    0U, // MVE_VCVTf32u32n
6306
760k
    536U, // MVE_VCVTs16f16_fix
6307
760k
    0U, // MVE_VCVTs16f16a
6308
760k
    0U, // MVE_VCVTs16f16m
6309
760k
    0U, // MVE_VCVTs16f16n
6310
760k
    0U, // MVE_VCVTs16f16p
6311
760k
    0U, // MVE_VCVTs16f16z
6312
760k
    536U, // MVE_VCVTs32f32_fix
6313
760k
    0U, // MVE_VCVTs32f32a
6314
760k
    0U, // MVE_VCVTs32f32m
6315
760k
    0U, // MVE_VCVTs32f32n
6316
760k
    0U, // MVE_VCVTs32f32p
6317
760k
    0U, // MVE_VCVTs32f32z
6318
760k
    536U, // MVE_VCVTu16f16_fix
6319
760k
    0U, // MVE_VCVTu16f16a
6320
760k
    0U, // MVE_VCVTu16f16m
6321
760k
    0U, // MVE_VCVTu16f16n
6322
760k
    0U, // MVE_VCVTu16f16p
6323
760k
    0U, // MVE_VCVTu16f16z
6324
760k
    536U, // MVE_VCVTu32f32_fix
6325
760k
    0U, // MVE_VCVTu32f32a
6326
760k
    0U, // MVE_VCVTu32f32m
6327
760k
    0U, // MVE_VCVTu32f32n
6328
760k
    0U, // MVE_VCVTu32f32p
6329
760k
    0U, // MVE_VCVTu32f32z
6330
760k
    3670016U, // MVE_VDDUPu16
6331
760k
    3670016U, // MVE_VDDUPu32
6332
760k
    3670016U, // MVE_VDDUPu8
6333
760k
    16384U, // MVE_VDUP16
6334
760k
    16384U, // MVE_VDUP32
6335
760k
    16384U, // MVE_VDUP8
6336
760k
    37224448U,  // MVE_VDWDUPu16
6337
760k
    37224448U,  // MVE_VDWDUPu32
6338
760k
    37224448U,  // MVE_VDWDUPu8
6339
760k
    0U, // MVE_VEOR
6340
760k
    3671552U, // MVE_VFMA_qr_Sf16
6341
760k
    3671552U, // MVE_VFMA_qr_Sf32
6342
760k
    3671552U, // MVE_VFMA_qr_f16
6343
760k
    3671552U, // MVE_VFMA_qr_f32
6344
760k
    3671552U, // MVE_VFMAf16
6345
760k
    3671552U, // MVE_VFMAf32
6346
760k
    3671552U, // MVE_VFMSf16
6347
760k
    3671552U, // MVE_VFMSf32
6348
760k
    0U, // MVE_VHADD_qr_s16
6349
760k
    0U, // MVE_VHADD_qr_s32
6350
760k
    0U, // MVE_VHADD_qr_s8
6351
760k
    0U, // MVE_VHADD_qr_u16
6352
760k
    0U, // MVE_VHADD_qr_u32
6353
760k
    0U, // MVE_VHADD_qr_u8
6354
760k
    0U, // MVE_VHADDs16
6355
760k
    0U, // MVE_VHADDs32
6356
760k
    0U, // MVE_VHADDs8
6357
760k
    0U, // MVE_VHADDu16
6358
760k
    0U, // MVE_VHADDu32
6359
760k
    0U, // MVE_VHADDu8
6360
760k
    33554432U,  // MVE_VHCADDs16
6361
760k
    33554432U,  // MVE_VHCADDs32
6362
760k
    33554432U,  // MVE_VHCADDs8
6363
760k
    0U, // MVE_VHSUB_qr_s16
6364
760k
    0U, // MVE_VHSUB_qr_s32
6365
760k
    0U, // MVE_VHSUB_qr_s8
6366
760k
    0U, // MVE_VHSUB_qr_u16
6367
760k
    0U, // MVE_VHSUB_qr_u32
6368
760k
    0U, // MVE_VHSUB_qr_u8
6369
760k
    0U, // MVE_VHSUBs16
6370
760k
    0U, // MVE_VHSUBs32
6371
760k
    0U, // MVE_VHSUBs8
6372
760k
    0U, // MVE_VHSUBu16
6373
760k
    0U, // MVE_VHSUBu32
6374
760k
    0U, // MVE_VHSUBu8
6375
760k
    3670016U, // MVE_VIDUPu16
6376
760k
    3670016U, // MVE_VIDUPu32
6377
760k
    3670016U, // MVE_VIDUPu8
6378
760k
    37224448U,  // MVE_VIWDUPu16
6379
760k
    37224448U,  // MVE_VIWDUPu32
6380
760k
    37224448U,  // MVE_VIWDUPu8
6381
760k
    0U, // MVE_VLD20_16
6382
760k
    0U, // MVE_VLD20_16_wb
6383
760k
    0U, // MVE_VLD20_32
6384
760k
    0U, // MVE_VLD20_32_wb
6385
760k
    0U, // MVE_VLD20_8
6386
760k
    0U, // MVE_VLD20_8_wb
6387
760k
    0U, // MVE_VLD21_16
6388
760k
    0U, // MVE_VLD21_16_wb
6389
760k
    0U, // MVE_VLD21_32
6390
760k
    0U, // MVE_VLD21_32_wb
6391
760k
    0U, // MVE_VLD21_8
6392
760k
    0U, // MVE_VLD21_8_wb
6393
760k
    0U, // MVE_VLD40_16
6394
760k
    0U, // MVE_VLD40_16_wb
6395
760k
    0U, // MVE_VLD40_32
6396
760k
    0U, // MVE_VLD40_32_wb
6397
760k
    0U, // MVE_VLD40_8
6398
760k
    0U, // MVE_VLD40_8_wb
6399
760k
    0U, // MVE_VLD41_16
6400
760k
    0U, // MVE_VLD41_16_wb
6401
760k
    0U, // MVE_VLD41_32
6402
760k
    0U, // MVE_VLD41_32_wb
6403
760k
    0U, // MVE_VLD41_8
6404
760k
    0U, // MVE_VLD41_8_wb
6405
760k
    0U, // MVE_VLD42_16
6406
760k
    0U, // MVE_VLD42_16_wb
6407
760k
    0U, // MVE_VLD42_32
6408
760k
    0U, // MVE_VLD42_32_wb
6409
760k
    0U, // MVE_VLD42_8
6410
760k
    0U, // MVE_VLD42_8_wb
6411
760k
    0U, // MVE_VLD43_16
6412
760k
    0U, // MVE_VLD43_16_wb
6413
760k
    0U, // MVE_VLD43_32
6414
760k
    0U, // MVE_VLD43_32_wb
6415
760k
    0U, // MVE_VLD43_8
6416
760k
    0U, // MVE_VLD43_8_wb
6417
760k
    4096U,  // MVE_VLDRBS16
6418
760k
    133760U,  // MVE_VLDRBS16_post
6419
760k
    4224U,  // MVE_VLDRBS16_pre
6420
760k
    4352U,  // MVE_VLDRBS16_rq
6421
760k
    4096U,  // MVE_VLDRBS32
6422
760k
    133760U,  // MVE_VLDRBS32_post
6423
760k
    4224U,  // MVE_VLDRBS32_pre
6424
760k
    4352U,  // MVE_VLDRBS32_rq
6425
760k
    4096U,  // MVE_VLDRBU16
6426
760k
    133760U,  // MVE_VLDRBU16_post
6427
760k
    4224U,  // MVE_VLDRBU16_pre
6428
760k
    4352U,  // MVE_VLDRBU16_rq
6429
760k
    4096U,  // MVE_VLDRBU32
6430
760k
    133760U,  // MVE_VLDRBU32_post
6431
760k
    4224U,  // MVE_VLDRBU32_pre
6432
760k
    4352U,  // MVE_VLDRBU32_rq
6433
760k
    4096U,  // MVE_VLDRBU8
6434
760k
    133760U,  // MVE_VLDRBU8_post
6435
760k
    4480U,  // MVE_VLDRBU8_pre
6436
760k
    4352U,  // MVE_VLDRBU8_rq
6437
760k
    4096U,  // MVE_VLDRDU64_qi
6438
760k
    4224U,  // MVE_VLDRDU64_qi_pre
6439
760k
    4608U,  // MVE_VLDRDU64_rq
6440
760k
    4352U,  // MVE_VLDRDU64_rq_u
6441
760k
    4096U,  // MVE_VLDRHS32
6442
760k
    133760U,  // MVE_VLDRHS32_post
6443
760k
    4224U,  // MVE_VLDRHS32_pre
6444
760k
    4736U,  // MVE_VLDRHS32_rq
6445
760k
    4352U,  // MVE_VLDRHS32_rq_u
6446
760k
    4096U,  // MVE_VLDRHU16
6447
760k
    133760U,  // MVE_VLDRHU16_post
6448
760k
    4480U,  // MVE_VLDRHU16_pre
6449
760k
    4736U,  // MVE_VLDRHU16_rq
6450
760k
    4352U,  // MVE_VLDRHU16_rq_u
6451
760k
    4096U,  // MVE_VLDRHU32
6452
760k
    133760U,  // MVE_VLDRHU32_post
6453
760k
    4224U,  // MVE_VLDRHU32_pre
6454
760k
    4736U,  // MVE_VLDRHU32_rq
6455
760k
    4352U,  // MVE_VLDRHU32_rq_u
6456
760k
    4096U,  // MVE_VLDRWU32
6457
760k
    133760U,  // MVE_VLDRWU32_post
6458
760k
    4480U,  // MVE_VLDRWU32_pre
6459
760k
    4096U,  // MVE_VLDRWU32_qi
6460
760k
    4224U,  // MVE_VLDRWU32_qi_pre
6461
760k
    4864U,  // MVE_VLDRWU32_rq
6462
760k
    4352U,  // MVE_VLDRWU32_rq_u
6463
760k
    17920U, // MVE_VMAXAVs16
6464
760k
    17920U, // MVE_VMAXAVs32
6465
760k
    17920U, // MVE_VMAXAVs8
6466
760k
    17920U, // MVE_VMAXAs16
6467
760k
    17920U, // MVE_VMAXAs32
6468
760k
    17920U, // MVE_VMAXAs8
6469
760k
    17920U, // MVE_VMAXNMAVf16
6470
760k
    17920U, // MVE_VMAXNMAVf32
6471
760k
    17920U, // MVE_VMAXNMAf16
6472
760k
    17920U, // MVE_VMAXNMAf32
6473
760k
    17920U, // MVE_VMAXNMVf16
6474
760k
    17920U, // MVE_VMAXNMVf32
6475
760k
    0U, // MVE_VMAXNMf16
6476
760k
    0U, // MVE_VMAXNMf32
6477
760k
    17920U, // MVE_VMAXVs16
6478
760k
    17920U, // MVE_VMAXVs32
6479
760k
    17920U, // MVE_VMAXVs8
6480
760k
    17920U, // MVE_VMAXVu16
6481
760k
    17920U, // MVE_VMAXVu32
6482
760k
    17920U, // MVE_VMAXVu8
6483
760k
    0U, // MVE_VMAXs16
6484
760k
    0U, // MVE_VMAXs32
6485
760k
    0U, // MVE_VMAXs8
6486
760k
    0U, // MVE_VMAXu16
6487
760k
    0U, // MVE_VMAXu32
6488
760k
    0U, // MVE_VMAXu8
6489
760k
    17920U, // MVE_VMINAVs16
6490
760k
    17920U, // MVE_VMINAVs32
6491
760k
    17920U, // MVE_VMINAVs8
6492
760k
    17920U, // MVE_VMINAs16
6493
760k
    17920U, // MVE_VMINAs32
6494
760k
    17920U, // MVE_VMINAs8
6495
760k
    17920U, // MVE_VMINNMAVf16
6496
760k
    17920U, // MVE_VMINNMAVf32
6497
760k
    17920U, // MVE_VMINNMAf16
6498
760k
    17920U, // MVE_VMINNMAf32
6499
760k
    17920U, // MVE_VMINNMVf16
6500
760k
    17920U, // MVE_VMINNMVf32
6501
760k
    0U, // MVE_VMINNMf16
6502
760k
    0U, // MVE_VMINNMf32
6503
760k
    17920U, // MVE_VMINVs16
6504
760k
    17920U, // MVE_VMINVs32
6505
760k
    17920U, // MVE_VMINVs8
6506
760k
    17920U, // MVE_VMINVu16
6507
760k
    17920U, // MVE_VMINVu32
6508
760k
    17920U, // MVE_VMINVu8
6509
760k
    0U, // MVE_VMINs16
6510
760k
    0U, // MVE_VMINs32
6511
760k
    0U, // MVE_VMINs8
6512
760k
    0U, // MVE_VMINu16
6513
760k
    0U, // MVE_VMINu32
6514
760k
    0U, // MVE_VMINu8
6515
760k
    3671552U, // MVE_VMLADAVas16
6516
760k
    3671552U, // MVE_VMLADAVas32
6517
760k
    3671552U, // MVE_VMLADAVas8
6518
760k
    3671552U, // MVE_VMLADAVau16
6519
760k
    3671552U, // MVE_VMLADAVau32
6520
760k
    3671552U, // MVE_VMLADAVau8
6521
760k
    3671552U, // MVE_VMLADAVaxs16
6522
760k
    3671552U, // MVE_VMLADAVaxs32
6523
760k
    3671552U, // MVE_VMLADAVaxs8
6524
760k
    0U, // MVE_VMLADAVs16
6525
760k
    0U, // MVE_VMLADAVs32
6526
760k
    0U, // MVE_VMLADAVs8
6527
760k
    0U, // MVE_VMLADAVu16
6528
760k
    0U, // MVE_VMLADAVu32
6529
760k
    0U, // MVE_VMLADAVu8
6530
760k
    0U, // MVE_VMLADAVxs16
6531
760k
    0U, // MVE_VMLADAVxs32
6532
760k
    0U, // MVE_VMLADAVxs8
6533
760k
    34078720U,  // MVE_VMLALDAVas16
6534
760k
    34078720U,  // MVE_VMLALDAVas32
6535
760k
    34078720U,  // MVE_VMLALDAVau16
6536
760k
    34078720U,  // MVE_VMLALDAVau32
6537
760k
    34078720U,  // MVE_VMLALDAVaxs16
6538
760k
    34078720U,  // MVE_VMLALDAVaxs32
6539
760k
    33554432U,  // MVE_VMLALDAVs16
6540
760k
    33554432U,  // MVE_VMLALDAVs32
6541
760k
    33554432U,  // MVE_VMLALDAVu16
6542
760k
    33554432U,  // MVE_VMLALDAVu32
6543
760k
    33554432U,  // MVE_VMLALDAVxs16
6544
760k
    33554432U,  // MVE_VMLALDAVxs32
6545
760k
    3671552U, // MVE_VMLAS_qr_i16
6546
760k
    3671552U, // MVE_VMLAS_qr_i32
6547
760k
    3671552U, // MVE_VMLAS_qr_i8
6548
760k
    3671552U, // MVE_VMLA_qr_i16
6549
760k
    3671552U, // MVE_VMLA_qr_i32
6550
760k
    3671552U, // MVE_VMLA_qr_i8
6551
760k
    3671552U, // MVE_VMLSDAVas16
6552
760k
    3671552U, // MVE_VMLSDAVas32
6553
760k
    3671552U, // MVE_VMLSDAVas8
6554
760k
    3671552U, // MVE_VMLSDAVaxs16
6555
760k
    3671552U, // MVE_VMLSDAVaxs32
6556
760k
    3671552U, // MVE_VMLSDAVaxs8
6557
760k
    0U, // MVE_VMLSDAVs16
6558
760k
    0U, // MVE_VMLSDAVs32
6559
760k
    0U, // MVE_VMLSDAVs8
6560
760k
    0U, // MVE_VMLSDAVxs16
6561
760k
    0U, // MVE_VMLSDAVxs32
6562
760k
    0U, // MVE_VMLSDAVxs8
6563
760k
    34078720U,  // MVE_VMLSLDAVas16
6564
760k
    34078720U,  // MVE_VMLSLDAVas32
6565
760k
    34078720U,  // MVE_VMLSLDAVaxs16
6566
760k
    34078720U,  // MVE_VMLSLDAVaxs32
6567
760k
    33554432U,  // MVE_VMLSLDAVs16
6568
760k
    33554432U,  // MVE_VMLSLDAVs32
6569
760k
    33554432U,  // MVE_VMLSLDAVxs16
6570
760k
    33554432U,  // MVE_VMLSLDAVxs32
6571
760k
    16384U, // MVE_VMOVLs16bh
6572
760k
    16384U, // MVE_VMOVLs16th
6573
760k
    16384U, // MVE_VMOVLs8bh
6574
760k
    16384U, // MVE_VMOVLs8th
6575
760k
    16384U, // MVE_VMOVLu16bh
6576
760k
    16384U, // MVE_VMOVLu16th
6577
760k
    16384U, // MVE_VMOVLu8bh
6578
760k
    16384U, // MVE_VMOVLu8th
6579
760k
    17920U, // MVE_VMOVNi16bh
6580
760k
    17920U, // MVE_VMOVNi16th
6581
760k
    17920U, // MVE_VMOVNi32bh
6582
760k
    17920U, // MVE_VMOVNi32th
6583
760k
    147456U,  // MVE_VMOV_from_lane_32
6584
760k
    147456U,  // MVE_VMOV_from_lane_s16
6585
760k
    147456U,  // MVE_VMOV_from_lane_s8
6586
760k
    147456U,  // MVE_VMOV_from_lane_u16
6587
760k
    147456U,  // MVE_VMOV_from_lane_u8
6588
760k
    10650376U,  // MVE_VMOV_q_rr
6589
760k
    167772160U, // MVE_VMOV_rr_q
6590
760k
    32U,  // MVE_VMOV_to_lane_16
6591
760k
    32U,  // MVE_VMOV_to_lane_32
6592
760k
    32U,  // MVE_VMOV_to_lane_8
6593
760k
    2048U,  // MVE_VMOVimmf32
6594
760k
    4992U,  // MVE_VMOVimmi16
6595
760k
    4992U,  // MVE_VMOVimmi32
6596
760k
    0U, // MVE_VMOVimmi64
6597
760k
    4992U,  // MVE_VMOVimmi8
6598
760k
    0U, // MVE_VMULHs16
6599
760k
    0U, // MVE_VMULHs32
6600
760k
    0U, // MVE_VMULHs8
6601
760k
    0U, // MVE_VMULHu16
6602
760k
    0U, // MVE_VMULHu32
6603
760k
    0U, // MVE_VMULHu8
6604
760k
    0U, // MVE_VMULLBp16
6605
760k
    0U, // MVE_VMULLBp8
6606
760k
    0U, // MVE_VMULLBs16
6607
760k
    0U, // MVE_VMULLBs32
6608
760k
    0U, // MVE_VMULLBs8
6609
760k
    0U, // MVE_VMULLBu16
6610
760k
    0U, // MVE_VMULLBu32
6611
760k
    0U, // MVE_VMULLBu8
6612
760k
    0U, // MVE_VMULLTp16
6613
760k
    0U, // MVE_VMULLTp8
6614
760k
    0U, // MVE_VMULLTs16
6615
760k
    0U, // MVE_VMULLTs32
6616
760k
    0U, // MVE_VMULLTs8
6617
760k
    0U, // MVE_VMULLTu16
6618
760k
    0U, // MVE_VMULLTu32
6619
760k
    0U, // MVE_VMULLTu8
6620
760k
    0U, // MVE_VMUL_qr_f16
6621
760k
    0U, // MVE_VMUL_qr_f32
6622
760k
    0U, // MVE_VMUL_qr_i16
6623
760k
    0U, // MVE_VMUL_qr_i32
6624
760k
    0U, // MVE_VMUL_qr_i8
6625
760k
    0U, // MVE_VMULf16
6626
760k
    0U, // MVE_VMULf32
6627
760k
    0U, // MVE_VMULi16
6628
760k
    0U, // MVE_VMULi32
6629
760k
    0U, // MVE_VMULi8
6630
760k
    16384U, // MVE_VMVN
6631
760k
    4992U,  // MVE_VMVNimmi16
6632
760k
    4992U,  // MVE_VMVNimmi32
6633
760k
    16384U, // MVE_VNEGf16
6634
760k
    16384U, // MVE_VNEGf32
6635
760k
    16384U, // MVE_VNEGs16
6636
760k
    16384U, // MVE_VNEGs32
6637
760k
    16384U, // MVE_VNEGs8
6638
760k
    0U, // MVE_VORN
6639
760k
    0U, // MVE_VORR
6640
760k
    3968U,  // MVE_VORRimmi16
6641
760k
    3968U,  // MVE_VORRimmi32
6642
760k
    0U, // MVE_VPNOT
6643
760k
    0U, // MVE_VPSEL
6644
760k
    0U, // MVE_VPST
6645
760k
    0U, // MVE_VPTv16i8
6646
760k
    0U, // MVE_VPTv16i8r
6647
760k
    0U, // MVE_VPTv16s8
6648
760k
    0U, // MVE_VPTv16s8r
6649
760k
    0U, // MVE_VPTv16u8
6650
760k
    0U, // MVE_VPTv16u8r
6651
760k
    0U, // MVE_VPTv4f32
6652
760k
    0U, // MVE_VPTv4f32r
6653
760k
    0U, // MVE_VPTv4i32
6654
760k
    0U, // MVE_VPTv4i32r
6655
760k
    0U, // MVE_VPTv4s32
6656
760k
    0U, // MVE_VPTv4s32r
6657
760k
    0U, // MVE_VPTv4u32
6658
760k
    0U, // MVE_VPTv4u32r
6659
760k
    0U, // MVE_VPTv8f16
6660
760k
    0U, // MVE_VPTv8f16r
6661
760k
    0U, // MVE_VPTv8i16
6662
760k
    0U, // MVE_VPTv8i16r
6663
760k
    0U, // MVE_VPTv8s16
6664
760k
    0U, // MVE_VPTv8s16r
6665
760k
    0U, // MVE_VPTv8u16
6666
760k
    0U, // MVE_VPTv8u16r
6667
760k
    16384U, // MVE_VQABSs16
6668
760k
    16384U, // MVE_VQABSs32
6669
760k
    16384U, // MVE_VQABSs8
6670
760k
    0U, // MVE_VQADD_qr_s16
6671
760k
    0U, // MVE_VQADD_qr_s32
6672
760k
    0U, // MVE_VQADD_qr_s8
6673
760k
    0U, // MVE_VQADD_qr_u16
6674
760k
    0U, // MVE_VQADD_qr_u32
6675
760k
    0U, // MVE_VQADD_qr_u8
6676
760k
    0U, // MVE_VQADDs16
6677
760k
    0U, // MVE_VQADDs32
6678
760k
    0U, // MVE_VQADDs8
6679
760k
    0U, // MVE_VQADDu16
6680
760k
    0U, // MVE_VQADDu32
6681
760k
    0U, // MVE_VQADDu8
6682
760k
    3671552U, // MVE_VQDMLADHXs16
6683
760k
    3671552U, // MVE_VQDMLADHXs32
6684
760k
    3671552U, // MVE_VQDMLADHXs8
6685
760k
    3671552U, // MVE_VQDMLADHs16
6686
760k
    3671552U, // MVE_VQDMLADHs32
6687
760k
    3671552U, // MVE_VQDMLADHs8
6688
760k
    3671552U, // MVE_VQDMLAH_qrs16
6689
760k
    3671552U, // MVE_VQDMLAH_qrs32
6690
760k
    3671552U, // MVE_VQDMLAH_qrs8
6691
760k
    3671552U, // MVE_VQDMLASH_qrs16
6692
760k
    3671552U, // MVE_VQDMLASH_qrs32
6693
760k
    3671552U, // MVE_VQDMLASH_qrs8
6694
760k
    3671552U, // MVE_VQDMLSDHXs16
6695
760k
    3671552U, // MVE_VQDMLSDHXs32
6696
760k
    3671552U, // MVE_VQDMLSDHXs8
6697
760k
    3671552U, // MVE_VQDMLSDHs16
6698
760k
    3671552U, // MVE_VQDMLSDHs32
6699
760k
    3671552U, // MVE_VQDMLSDHs8
6700
760k
    0U, // MVE_VQDMULH_qr_s16
6701
760k
    0U, // MVE_VQDMULH_qr_s32
6702
760k
    0U, // MVE_VQDMULH_qr_s8
6703
760k
    0U, // MVE_VQDMULHi16
6704
760k
    0U, // MVE_VQDMULHi32
6705
760k
    0U, // MVE_VQDMULHi8
6706
760k
    0U, // MVE_VQDMULL_qr_s16bh
6707
760k
    0U, // MVE_VQDMULL_qr_s16th
6708
760k
    0U, // MVE_VQDMULL_qr_s32bh
6709
760k
    0U, // MVE_VQDMULL_qr_s32th
6710
760k
    0U, // MVE_VQDMULLs16bh
6711
760k
    0U, // MVE_VQDMULLs16th
6712
760k
    0U, // MVE_VQDMULLs32bh
6713
760k
    0U, // MVE_VQDMULLs32th
6714
760k
    17920U, // MVE_VQMOVNs16bh
6715
760k
    17920U, // MVE_VQMOVNs16th
6716
760k
    17920U, // MVE_VQMOVNs32bh
6717
760k
    17920U, // MVE_VQMOVNs32th
6718
760k
    17920U, // MVE_VQMOVNu16bh
6719
760k
    17920U, // MVE_VQMOVNu16th
6720
760k
    17920U, // MVE_VQMOVNu32bh
6721
760k
    17920U, // MVE_VQMOVNu32th
6722
760k
    17920U, // MVE_VQMOVUNs16bh
6723
760k
    17920U, // MVE_VQMOVUNs16th
6724
760k
    17920U, // MVE_VQMOVUNs32bh
6725
760k
    17920U, // MVE_VQMOVUNs32th
6726
760k
    16384U, // MVE_VQNEGs16
6727
760k
    16384U, // MVE_VQNEGs32
6728
760k
    16384U, // MVE_VQNEGs8
6729
760k
    3671552U, // MVE_VQRDMLADHXs16
6730
760k
    3671552U, // MVE_VQRDMLADHXs32
6731
760k
    3671552U, // MVE_VQRDMLADHXs8
6732
760k
    3671552U, // MVE_VQRDMLADHs16
6733
760k
    3671552U, // MVE_VQRDMLADHs32
6734
760k
    3671552U, // MVE_VQRDMLADHs8
6735
760k
    3671552U, // MVE_VQRDMLAH_qrs16
6736
760k
    3671552U, // MVE_VQRDMLAH_qrs32
6737
760k
    3671552U, // MVE_VQRDMLAH_qrs8
6738
760k
    3671552U, // MVE_VQRDMLASH_qrs16
6739
760k
    3671552U, // MVE_VQRDMLASH_qrs32
6740
760k
    3671552U, // MVE_VQRDMLASH_qrs8
6741
760k
    3671552U, // MVE_VQRDMLSDHXs16
6742
760k
    3671552U, // MVE_VQRDMLSDHXs32
6743
760k
    3671552U, // MVE_VQRDMLSDHXs8
6744
760k
    3671552U, // MVE_VQRDMLSDHs16
6745
760k
    3671552U, // MVE_VQRDMLSDHs32
6746
760k
    3671552U, // MVE_VQRDMLSDHs8
6747
760k
    0U, // MVE_VQRDMULH_qr_s16
6748
760k
    0U, // MVE_VQRDMULH_qr_s32
6749
760k
    0U, // MVE_VQRDMULH_qr_s8
6750
760k
    0U, // MVE_VQRDMULHi16
6751
760k
    0U, // MVE_VQRDMULHi32
6752
760k
    0U, // MVE_VQRDMULHi8
6753
760k
    0U, // MVE_VQRSHL_by_vecs16
6754
760k
    0U, // MVE_VQRSHL_by_vecs32
6755
760k
    0U, // MVE_VQRSHL_by_vecs8
6756
760k
    0U, // MVE_VQRSHL_by_vecu16
6757
760k
    0U, // MVE_VQRSHL_by_vecu32
6758
760k
    0U, // MVE_VQRSHL_by_vecu8
6759
760k
    17920U, // MVE_VQRSHL_qrs16
6760
760k
    17920U, // MVE_VQRSHL_qrs32
6761
760k
    17920U, // MVE_VQRSHL_qrs8
6762
760k
    17920U, // MVE_VQRSHL_qru16
6763
760k
    17920U, // MVE_VQRSHL_qru32
6764
760k
    17920U, // MVE_VQRSHL_qru8
6765
760k
    3671552U, // MVE_VQRSHRNbhs16
6766
760k
    3671552U, // MVE_VQRSHRNbhs32
6767
760k
    3671552U, // MVE_VQRSHRNbhu16
6768
760k
    3671552U, // MVE_VQRSHRNbhu32
6769
760k
    3671552U, // MVE_VQRSHRNths16
6770
760k
    3671552U, // MVE_VQRSHRNths32
6771
760k
    3671552U, // MVE_VQRSHRNthu16
6772
760k
    3671552U, // MVE_VQRSHRNthu32
6773
760k
    3671552U, // MVE_VQRSHRUNs16bh
6774
760k
    3671552U, // MVE_VQRSHRUNs16th
6775
760k
    3671552U, // MVE_VQRSHRUNs32bh
6776
760k
    3671552U, // MVE_VQRSHRUNs32th
6777
760k
    0U, // MVE_VQSHLU_imms16
6778
760k
    0U, // MVE_VQSHLU_imms32
6779
760k
    0U, // MVE_VQSHLU_imms8
6780
760k
    0U, // MVE_VQSHL_by_vecs16
6781
760k
    0U, // MVE_VQSHL_by_vecs32
6782
760k
    0U, // MVE_VQSHL_by_vecs8
6783
760k
    0U, // MVE_VQSHL_by_vecu16
6784
760k
    0U, // MVE_VQSHL_by_vecu32
6785
760k
    0U, // MVE_VQSHL_by_vecu8
6786
760k
    17920U, // MVE_VQSHL_qrs16
6787
760k
    17920U, // MVE_VQSHL_qrs32
6788
760k
    17920U, // MVE_VQSHL_qrs8
6789
760k
    17920U, // MVE_VQSHL_qru16
6790
760k
    17920U, // MVE_VQSHL_qru32
6791
760k
    17920U, // MVE_VQSHL_qru8
6792
760k
    0U, // MVE_VQSHLimms16
6793
760k
    0U, // MVE_VQSHLimms32
6794
760k
    0U, // MVE_VQSHLimms8
6795
760k
    0U, // MVE_VQSHLimmu16
6796
760k
    0U, // MVE_VQSHLimmu32
6797
760k
    0U, // MVE_VQSHLimmu8
6798
760k
    3671552U, // MVE_VQSHRNbhs16
6799
760k
    3671552U, // MVE_VQSHRNbhs32
6800
760k
    3671552U, // MVE_VQSHRNbhu16
6801
760k
    3671552U, // MVE_VQSHRNbhu32
6802
760k
    3671552U, // MVE_VQSHRNths16
6803
760k
    3671552U, // MVE_VQSHRNths32
6804
760k
    3671552U, // MVE_VQSHRNthu16
6805
760k
    3671552U, // MVE_VQSHRNthu32
6806
760k
    3671552U, // MVE_VQSHRUNs16bh
6807
760k
    3671552U, // MVE_VQSHRUNs16th
6808
760k
    3671552U, // MVE_VQSHRUNs32bh
6809
760k
    3671552U, // MVE_VQSHRUNs32th
6810
760k
    0U, // MVE_VQSUB_qr_s16
6811
760k
    0U, // MVE_VQSUB_qr_s32
6812
760k
    0U, // MVE_VQSUB_qr_s8
6813
760k
    0U, // MVE_VQSUB_qr_u16
6814
760k
    0U, // MVE_VQSUB_qr_u32
6815
760k
    0U, // MVE_VQSUB_qr_u8
6816
760k
    0U, // MVE_VQSUBs16
6817
760k
    0U, // MVE_VQSUBs32
6818
760k
    0U, // MVE_VQSUBs8
6819
760k
    0U, // MVE_VQSUBu16
6820
760k
    0U, // MVE_VQSUBu32
6821
760k
    0U, // MVE_VQSUBu8
6822
760k
    16384U, // MVE_VREV16_8
6823
760k
    16384U, // MVE_VREV32_16
6824
760k
    16384U, // MVE_VREV32_8
6825
760k
    16384U, // MVE_VREV64_16
6826
760k
    16384U, // MVE_VREV64_32
6827
760k
    16384U, // MVE_VREV64_8
6828
760k
    0U, // MVE_VRHADDs16
6829
760k
    0U, // MVE_VRHADDs32
6830
760k
    0U, // MVE_VRHADDs8
6831
760k
    0U, // MVE_VRHADDu16
6832
760k
    0U, // MVE_VRHADDu32
6833
760k
    0U, // MVE_VRHADDu8
6834
760k
    16384U, // MVE_VRINTf16A
6835
760k
    16384U, // MVE_VRINTf16M
6836
760k
    16384U, // MVE_VRINTf16N
6837
760k
    16384U, // MVE_VRINTf16P
6838
760k
    16384U, // MVE_VRINTf16X
6839
760k
    16384U, // MVE_VRINTf16Z
6840
760k
    16384U, // MVE_VRINTf32A
6841
760k
    16384U, // MVE_VRINTf32M
6842
760k
    16384U, // MVE_VRINTf32N
6843
760k
    16384U, // MVE_VRINTf32P
6844
760k
    16384U, // MVE_VRINTf32X
6845
760k
    16384U, // MVE_VRINTf32Z
6846
760k
    34078720U,  // MVE_VRMLALDAVHas32
6847
760k
    34078720U,  // MVE_VRMLALDAVHau32
6848
760k
    34078720U,  // MVE_VRMLALDAVHaxs32
6849
760k
    33554432U,  // MVE_VRMLALDAVHs32
6850
760k
    33554432U,  // MVE_VRMLALDAVHu32
6851
760k
    33554432U,  // MVE_VRMLALDAVHxs32
6852
760k
    34078720U,  // MVE_VRMLSLDAVHas32
6853
760k
    34078720U,  // MVE_VRMLSLDAVHaxs32
6854
760k
    33554432U,  // MVE_VRMLSLDAVHs32
6855
760k
    33554432U,  // MVE_VRMLSLDAVHxs32
6856
760k
    0U, // MVE_VRMULHs16
6857
760k
    0U, // MVE_VRMULHs32
6858
760k
    0U, // MVE_VRMULHs8
6859
760k
    0U, // MVE_VRMULHu16
6860
760k
    0U, // MVE_VRMULHu32
6861
760k
    0U, // MVE_VRMULHu8
6862
760k
    0U, // MVE_VRSHL_by_vecs16
6863
760k
    0U, // MVE_VRSHL_by_vecs32
6864
760k
    0U, // MVE_VRSHL_by_vecs8
6865
760k
    0U, // MVE_VRSHL_by_vecu16
6866
760k
    0U, // MVE_VRSHL_by_vecu32
6867
760k
    0U, // MVE_VRSHL_by_vecu8
6868
760k
    17920U, // MVE_VRSHL_qrs16
6869
760k
    17920U, // MVE_VRSHL_qrs32
6870
760k
    17920U, // MVE_VRSHL_qrs8
6871
760k
    17920U, // MVE_VRSHL_qru16
6872
760k
    17920U, // MVE_VRSHL_qru32
6873
760k
    17920U, // MVE_VRSHL_qru8
6874
760k
    3671552U, // MVE_VRSHRNi16bh
6875
760k
    3671552U, // MVE_VRSHRNi16th
6876
760k
    3671552U, // MVE_VRSHRNi32bh
6877
760k
    3671552U, // MVE_VRSHRNi32th
6878
760k
    0U, // MVE_VRSHR_imms16
6879
760k
    0U, // MVE_VRSHR_imms32
6880
760k
    0U, // MVE_VRSHR_imms8
6881
760k
    0U, // MVE_VRSHR_immu16
6882
760k
    0U, // MVE_VRSHR_immu32
6883
760k
    0U, // MVE_VRSHR_immu8
6884
760k
    3671552U, // MVE_VSBC
6885
760k
    3671552U, // MVE_VSBCI
6886
760k
    524672U,  // MVE_VSHLC
6887
760k
    0U, // MVE_VSHLL_imms16bh
6888
760k
    0U, // MVE_VSHLL_imms16th
6889
760k
    0U, // MVE_VSHLL_imms8bh
6890
760k
    0U, // MVE_VSHLL_imms8th
6891
760k
    0U, // MVE_VSHLL_immu16bh
6892
760k
    0U, // MVE_VSHLL_immu16th
6893
760k
    0U, // MVE_VSHLL_immu8bh
6894
760k
    0U, // MVE_VSHLL_immu8th
6895
760k
    180224U,  // MVE_VSHLL_lws16bh
6896
760k
    180224U,  // MVE_VSHLL_lws16th
6897
760k
    196608U,  // MVE_VSHLL_lws8bh
6898
760k
    196608U,  // MVE_VSHLL_lws8th
6899
760k
    180224U,  // MVE_VSHLL_lwu16bh
6900
760k
    180224U,  // MVE_VSHLL_lwu16th
6901
760k
    196608U,  // MVE_VSHLL_lwu8bh
6902
760k
    196608U,  // MVE_VSHLL_lwu8th
6903
760k
    0U, // MVE_VSHL_by_vecs16
6904
760k
    0U, // MVE_VSHL_by_vecs32
6905
760k
    0U, // MVE_VSHL_by_vecs8
6906
760k
    0U, // MVE_VSHL_by_vecu16
6907
760k
    0U, // MVE_VSHL_by_vecu32
6908
760k
    0U, // MVE_VSHL_by_vecu8
6909
760k
    0U, // MVE_VSHL_immi16
6910
760k
    0U, // MVE_VSHL_immi32
6911
760k
    0U, // MVE_VSHL_immi8
6912
760k
    17920U, // MVE_VSHL_qrs16
6913
760k
    17920U, // MVE_VSHL_qrs32
6914
760k
    17920U, // MVE_VSHL_qrs8
6915
760k
    17920U, // MVE_VSHL_qru16
6916
760k
    17920U, // MVE_VSHL_qru32
6917
760k
    17920U, // MVE_VSHL_qru8
6918
760k
    3671552U, // MVE_VSHRNi16bh
6919
760k
    3671552U, // MVE_VSHRNi16th
6920
760k
    3671552U, // MVE_VSHRNi32bh
6921
760k
    3671552U, // MVE_VSHRNi32th
6922
760k
    0U, // MVE_VSHR_imms16
6923
760k
    0U, // MVE_VSHR_imms32
6924
760k
    0U, // MVE_VSHR_imms8
6925
760k
    0U, // MVE_VSHR_immu16
6926
760k
    0U, // MVE_VSHR_immu32
6927
760k
    0U, // MVE_VSHR_immu8
6928
760k
    3671552U, // MVE_VSLIimm16
6929
760k
    3671552U, // MVE_VSLIimm32
6930
760k
    3671552U, // MVE_VSLIimm8
6931
760k
    3671552U, // MVE_VSRIimm16
6932
760k
    3671552U, // MVE_VSRIimm32
6933
760k
    3671552U, // MVE_VSRIimm8
6934
760k
    0U, // MVE_VST20_16
6935
760k
    0U, // MVE_VST20_16_wb
6936
760k
    0U, // MVE_VST20_32
6937
760k
    0U, // MVE_VST20_32_wb
6938
760k
    0U, // MVE_VST20_8
6939
760k
    0U, // MVE_VST20_8_wb
6940
760k
    0U, // MVE_VST21_16
6941
760k
    0U, // MVE_VST21_16_wb
6942
760k
    0U, // MVE_VST21_32
6943
760k
    0U, // MVE_VST21_32_wb
6944
760k
    0U, // MVE_VST21_8
6945
760k
    0U, // MVE_VST21_8_wb
6946
760k
    0U, // MVE_VST40_16
6947
760k
    0U, // MVE_VST40_16_wb
6948
760k
    0U, // MVE_VST40_32
6949
760k
    0U, // MVE_VST40_32_wb
6950
760k
    0U, // MVE_VST40_8
6951
760k
    0U, // MVE_VST40_8_wb
6952
760k
    0U, // MVE_VST41_16
6953
760k
    0U, // MVE_VST41_16_wb
6954
760k
    0U, // MVE_VST41_32
6955
760k
    0U, // MVE_VST41_32_wb
6956
760k
    0U, // MVE_VST41_8
6957
760k
    0U, // MVE_VST41_8_wb
6958
760k
    0U, // MVE_VST42_16
6959
760k
    0U, // MVE_VST42_16_wb
6960
760k
    0U, // MVE_VST42_32
6961
760k
    0U, // MVE_VST42_32_wb
6962
760k
    0U, // MVE_VST42_8
6963
760k
    0U, // MVE_VST42_8_wb
6964
760k
    0U, // MVE_VST43_16
6965
760k
    0U, // MVE_VST43_16_wb
6966
760k
    0U, // MVE_VST43_32
6967
760k
    0U, // MVE_VST43_32_wb
6968
760k
    0U, // MVE_VST43_8
6969
760k
    0U, // MVE_VST43_8_wb
6970
760k
    4096U,  // MVE_VSTRB16
6971
760k
    133760U,  // MVE_VSTRB16_post
6972
760k
    4224U,  // MVE_VSTRB16_pre
6973
760k
    4352U,  // MVE_VSTRB16_rq
6974
760k
    4096U,  // MVE_VSTRB32
6975
760k
    133760U,  // MVE_VSTRB32_post
6976
760k
    4224U,  // MVE_VSTRB32_pre
6977
760k
    4352U,  // MVE_VSTRB32_rq
6978
760k
    4352U,  // MVE_VSTRB8_rq
6979
760k
    4096U,  // MVE_VSTRBU8
6980
760k
    133760U,  // MVE_VSTRBU8_post
6981
760k
    4480U,  // MVE_VSTRBU8_pre
6982
760k
    4096U,  // MVE_VSTRD64_qi
6983
760k
    4224U,  // MVE_VSTRD64_qi_pre
6984
760k
    4608U,  // MVE_VSTRD64_rq
6985
760k
    4352U,  // MVE_VSTRD64_rq_u
6986
760k
    4736U,  // MVE_VSTRH16_rq
6987
760k
    4352U,  // MVE_VSTRH16_rq_u
6988
760k
    4096U,  // MVE_VSTRH32
6989
760k
    133760U,  // MVE_VSTRH32_post
6990
760k
    4224U,  // MVE_VSTRH32_pre
6991
760k
    4736U,  // MVE_VSTRH32_rq
6992
760k
    4352U,  // MVE_VSTRH32_rq_u
6993
760k
    4096U,  // MVE_VSTRHU16
6994
760k
    133760U,  // MVE_VSTRHU16_post
6995
760k
    4480U,  // MVE_VSTRHU16_pre
6996
760k
    4096U,  // MVE_VSTRW32_qi
6997
760k
    4224U,  // MVE_VSTRW32_qi_pre
6998
760k
    4864U,  // MVE_VSTRW32_rq
6999
760k
    4352U,  // MVE_VSTRW32_rq_u
7000
760k
    4096U,  // MVE_VSTRWU32
7001
760k
    133760U,  // MVE_VSTRWU32_post
7002
760k
    4480U,  // MVE_VSTRWU32_pre
7003
760k
    0U, // MVE_VSUB_qr_f16
7004
760k
    0U, // MVE_VSUB_qr_f32
7005
760k
    0U, // MVE_VSUB_qr_i16
7006
760k
    0U, // MVE_VSUB_qr_i32
7007
760k
    0U, // MVE_VSUB_qr_i8
7008
760k
    0U, // MVE_VSUBf16
7009
760k
    0U, // MVE_VSUBf32
7010
760k
    0U, // MVE_VSUBi16
7011
760k
    0U, // MVE_VSUBi32
7012
760k
    0U, // MVE_VSUBi8
7013
760k
    21504U, // MVE_WLSTP_16
7014
760k
    21504U, // MVE_WLSTP_32
7015
760k
    21504U, // MVE_WLSTP_64
7016
760k
    21504U, // MVE_WLSTP_8
7017
760k
    1792U,  // MVNi
7018
760k
    16384U, // MVNr
7019
760k
    1920U,  // MVNsi
7020
760k
    1152U,  // MVNsr
7021
760k
    17920U, // NEON_VMAXNMNDf
7022
760k
    17920U, // NEON_VMAXNMNDh
7023
760k
    17920U, // NEON_VMAXNMNQf
7024
760k
    17920U, // NEON_VMAXNMNQh
7025
760k
    17920U, // NEON_VMINNMNDf
7026
760k
    17920U, // NEON_VMINNMNDh
7027
760k
    17920U, // NEON_VMINNMNQf
7028
760k
    17920U, // NEON_VMINNMNQh
7029
760k
    1048576U, // ORRri
7030
760k
    0U, // ORRrr
7031
760k
    1572864U, // ORRrsi
7032
760k
    0U, // ORRrsr
7033
760k
    201326592U, // PKHBT
7034
760k
    234881024U, // PKHTB
7035
760k
    0U, // PLDWi12
7036
760k
    0U, // PLDWrs
7037
760k
    0U, // PLDi12
7038
760k
    0U, // PLDrs
7039
760k
    0U, // PLIi12
7040
760k
    0U, // PLIrs
7041
760k
    0U, // QADD
7042
760k
    0U, // QADD16
7043
760k
    0U, // QADD8
7044
760k
    0U, // QASX
7045
760k
    0U, // QDADD
7046
760k
    0U, // QDSUB
7047
760k
    0U, // QSAX
7048
760k
    0U, // QSUB
7049
760k
    0U, // QSUB16
7050
760k
    0U, // QSUB8
7051
760k
    16384U, // RBIT
7052
760k
    16384U, // REV
7053
760k
    16384U, // REV16
7054
760k
    16384U, // REVSH
7055
760k
    0U, // RFEDA
7056
760k
    0U, // RFEDA_UPD
7057
760k
    0U, // RFEDB
7058
760k
    0U, // RFEDB_UPD
7059
760k
    0U, // RFEIA
7060
760k
    0U, // RFEIA_UPD
7061
760k
    0U, // RFEIB
7062
760k
    0U, // RFEIB_UPD
7063
760k
    1048576U, // RSBri
7064
760k
    0U, // RSBrr
7065
760k
    1572864U, // RSBrsi
7066
760k
    0U, // RSBrsr
7067
760k
    1048576U, // RSCri
7068
760k
    0U, // RSCrr
7069
760k
    1572864U, // RSCrsi
7070
760k
    0U, // RSCrsr
7071
760k
    0U, // SADD16
7072
760k
    0U, // SADD8
7073
760k
    0U, // SASX
7074
760k
    0U, // SB
7075
760k
    1048576U, // SBCri
7076
760k
    0U, // SBCrr
7077
760k
    1572864U, // SBCrsi
7078
760k
    0U, // SBCrsr
7079
760k
    33554432U,  // SBFX
7080
760k
    0U, // SDIV
7081
760k
    0U, // SEL
7082
760k
    0U, // SETEND
7083
760k
    0U, // SETPAN
7084
760k
    16768U, // SHA1C
7085
760k
    2U, // SHA1H
7086
760k
    16768U, // SHA1M
7087
760k
    16768U, // SHA1P
7088
760k
    16768U, // SHA1SU0
7089
760k
    2U, // SHA1SU1
7090
760k
    16768U, // SHA256H
7091
760k
    16768U, // SHA256H2
7092
760k
    2U, // SHA256SU0
7093
760k
    16768U, // SHA256SU1
7094
760k
    0U, // SHADD16
7095
760k
    0U, // SHADD8
7096
760k
    0U, // SHASX
7097
760k
    0U, // SHSAX
7098
760k
    0U, // SHSUB16
7099
760k
    0U, // SHSUB8
7100
760k
    2U, // SMC
7101
760k
    33554432U,  // SMLABB
7102
760k
    33554432U,  // SMLABT
7103
760k
    33554432U,  // SMLAD
7104
760k
    33554432U,  // SMLADX
7105
760k
    0U, // SMLAL
7106
760k
    33554432U,  // SMLALBB
7107
760k
    33554432U,  // SMLALBT
7108
760k
    33554432U,  // SMLALD
7109
760k
    33554432U,  // SMLALDX
7110
760k
    33554432U,  // SMLALTB
7111
760k
    33554432U,  // SMLALTT
7112
760k
    33554432U,  // SMLATB
7113
760k
    33554432U,  // SMLATT
7114
760k
    33554432U,  // SMLAWB
7115
760k
    33554432U,  // SMLAWT
7116
760k
    33554432U,  // SMLSD
7117
760k
    33554432U,  // SMLSDX
7118
760k
    33554432U,  // SMLSLD
7119
760k
    33554432U,  // SMLSLDX
7120
760k
    33554432U,  // SMMLA
7121
760k
    33554432U,  // SMMLAR
7122
760k
    33554432U,  // SMMLS
7123
760k
    33554432U,  // SMMLSR
7124
760k
    0U, // SMMUL
7125
760k
    0U, // SMMULR
7126
760k
    0U, // SMUAD
7127
760k
    0U, // SMUADX
7128
760k
    0U, // SMULBB
7129
760k
    0U, // SMULBT
7130
760k
    33554432U,  // SMULL
7131
760k
    0U, // SMULTB
7132
760k
    0U, // SMULTT
7133
760k
    0U, // SMULWB
7134
760k
    0U, // SMULWT
7135
760k
    0U, // SMUSD
7136
760k
    0U, // SMUSDX
7137
760k
    0U, // SRSDA
7138
760k
    0U, // SRSDA_UPD
7139
760k
    0U, // SRSDB
7140
760k
    0U, // SRSDB_UPD
7141
760k
    0U, // SRSIA
7142
760k
    0U, // SRSIA_UPD
7143
760k
    0U, // SRSIB
7144
760k
    0U, // SRSIB_UPD
7145
760k
    218240U,  // SSAT
7146
760k
    21632U, // SSAT16
7147
760k
    0U, // SSAX
7148
760k
    0U, // SSUB16
7149
760k
    0U, // SSUB8
7150
760k
    0U, // STC2L_OFFSET
7151
760k
    2304U,  // STC2L_OPTION
7152
760k
    2432U,  // STC2L_POST
7153
760k
    0U, // STC2L_PRE
7154
760k
    0U, // STC2_OFFSET
7155
760k
    2304U,  // STC2_OPTION
7156
760k
    2432U,  // STC2_POST
7157
760k
    0U, // STC2_PRE
7158
760k
    2582U,  // STCL_OFFSET
7159
760k
    4721302U, // STCL_OPTION
7160
760k
    5245590U, // STCL_POST
7161
760k
    2838U,  // STCL_PRE
7162
760k
    2582U,  // STC_OFFSET
7163
760k
    4721302U, // STC_OPTION
7164
760k
    5245590U, // STC_POST
7165
760k
    2838U,  // STC_PRE
7166
760k
    128U, // STL
7167
760k
    128U, // STLB
7168
760k
    11010048U,  // STLEX
7169
760k
    11010048U,  // STLEXB
7170
760k
    5376U,  // STLEXD
7171
760k
    11010048U,  // STLEXH
7172
760k
    128U, // STLH
7173
760k
    18560U, // STMDA
7174
760k
    532U, // STMDA_UPD
7175
760k
    18560U, // STMDB
7176
760k
    532U, // STMDB_UPD
7177
760k
    18560U, // STMIA
7178
760k
    532U, // STMIA_UPD
7179
760k
    18560U, // STMIB
7180
760k
    532U, // STMIB_UPD
7181
760k
    5769856U, // STRBT_POST_IMM
7182
760k
    5769856U, // STRBT_POST_REG
7183
760k
    5769856U, // STRB_POST_IMM
7184
760k
    5769856U, // STRB_POST_REG
7185
760k
    2944U,  // STRB_PRE_IMM
7186
760k
    3072U,  // STRB_PRE_REG
7187
760k
    3200U,  // STRBi12
7188
760k
    3328U,  // STRBrs
7189
760k
    6291456U, // STRD
7190
760k
    40371712U,  // STRD_POST
7191
760k
    7341568U, // STRD_PRE
7192
760k
    11010048U,  // STREX
7193
760k
    11010048U,  // STREXB
7194
760k
    5376U,  // STREXD
7195
760k
    11010048U,  // STREXH
7196
760k
    3456U,  // STRH
7197
760k
    7867008U, // STRHTi
7198
760k
    8391296U, // STRHTr
7199
760k
    8915584U, // STRH_POST
7200
760k
    3584U,  // STRH_PRE
7201
760k
    5769856U, // STRT_POST_IMM
7202
760k
    5769856U, // STRT_POST_REG
7203
760k
    5769856U, // STR_POST_IMM
7204
760k
    5769856U, // STR_POST_REG
7205
760k
    2944U,  // STR_PRE_IMM
7206
760k
    3072U,  // STR_PRE_REG
7207
760k
    3200U,  // STRi12
7208
760k
    3328U,  // STRrs
7209
760k
    1048576U, // SUBri
7210
760k
    0U, // SUBrr
7211
760k
    1572864U, // SUBrsi
7212
760k
    0U, // SUBrsr
7213
760k
    2U, // SVC
7214
760k
    11010048U,  // SWP
7215
760k
    11010048U,  // SWPB
7216
760k
    268435456U, // SXTAB
7217
760k
    268435456U, // SXTAB16
7218
760k
    268435456U, // SXTAH
7219
760k
    229376U,  // SXTB
7220
760k
    229376U,  // SXTB16
7221
760k
    229376U,  // SXTH
7222
760k
    1792U,  // TEQri
7223
760k
    16384U, // TEQrr
7224
760k
    1920U,  // TEQrsi
7225
760k
    1152U,  // TEQrsr
7226
760k
    0U, // TRAP
7227
760k
    0U, // TRAPNaCl
7228
760k
    0U, // TSB
7229
760k
    1792U,  // TSTri
7230
760k
    16384U, // TSTrr
7231
760k
    1920U,  // TSTrsi
7232
760k
    1152U,  // TSTrsr
7233
760k
    0U, // UADD16
7234
760k
    0U, // UADD8
7235
760k
    0U, // UASX
7236
760k
    33554432U,  // UBFX
7237
760k
    0U, // UDF
7238
760k
    0U, // UDIV
7239
760k
    0U, // UHADD16
7240
760k
    0U, // UHADD8
7241
760k
    0U, // UHASX
7242
760k
    0U, // UHSAX
7243
760k
    0U, // UHSUB16
7244
760k
    0U, // UHSUB8
7245
760k
    33554432U,  // UMAAL
7246
760k
    0U, // UMLAL
7247
760k
    33554432U,  // UMULL
7248
760k
    0U, // UQADD16
7249
760k
    0U, // UQADD8
7250
760k
    0U, // UQASX
7251
760k
    0U, // UQSAX
7252
760k
    0U, // UQSUB16
7253
760k
    0U, // UQSUB8
7254
760k
    0U, // USAD8
7255
760k
    33554432U,  // USADA8
7256
760k
    301989888U, // USAT
7257
760k
    0U, // USAT16
7258
760k
    0U, // USAX
7259
760k
    0U, // USUB16
7260
760k
    0U, // USUB8
7261
760k
    268435456U, // UXTAB
7262
760k
    268435456U, // UXTAB16
7263
760k
    268435456U, // UXTAH
7264
760k
    229376U,  // UXTB
7265
760k
    229376U,  // UXTB16
7266
760k
    229376U,  // UXTH
7267
760k
    3671552U, // VABALsv2i64
7268
760k
    3671552U, // VABALsv4i32
7269
760k
    3671552U, // VABALsv8i16
7270
760k
    3671552U, // VABALuv2i64
7271
760k
    3671552U, // VABALuv4i32
7272
760k
    3671552U, // VABALuv8i16
7273
760k
    3671552U, // VABAsv16i8
7274
760k
    3671552U, // VABAsv2i32
7275
760k
    3671552U, // VABAsv4i16
7276
760k
    3671552U, // VABAsv4i32
7277
760k
    3671552U, // VABAsv8i16
7278
760k
    3671552U, // VABAsv8i8
7279
760k
    3671552U, // VABAuv16i8
7280
760k
    3671552U, // VABAuv2i32
7281
760k
    3671552U, // VABAuv4i16
7282
760k
    3671552U, // VABAuv4i32
7283
760k
    3671552U, // VABAuv8i16
7284
760k
    3671552U, // VABAuv8i8
7285
760k
    0U, // VABDLsv2i64
7286
760k
    0U, // VABDLsv4i32
7287
760k
    0U, // VABDLsv8i16
7288
760k
    0U, // VABDLuv2i64
7289
760k
    0U, // VABDLuv4i32
7290
760k
    0U, // VABDLuv8i16
7291
760k
    0U, // VABDfd
7292
760k
    0U, // VABDfq
7293
760k
    0U, // VABDhd
7294
760k
    0U, // VABDhq
7295
760k
    0U, // VABDsv16i8
7296
760k
    0U, // VABDsv2i32
7297
760k
    0U, // VABDsv4i16
7298
760k
    0U, // VABDsv4i32
7299
760k
    0U, // VABDsv8i16
7300
760k
    0U, // VABDsv8i8
7301
760k
    0U, // VABDuv16i8
7302
760k
    0U, // VABDuv2i32
7303
760k
    0U, // VABDuv4i16
7304
760k
    0U, // VABDuv4i32
7305
760k
    0U, // VABDuv8i16
7306
760k
    0U, // VABDuv8i8
7307
760k
    528U, // VABSD
7308
760k
    16384U, // VABSH
7309
760k
    16384U, // VABSS
7310
760k
    16384U, // VABSfd
7311
760k
    16384U, // VABSfq
7312
760k
    16384U, // VABShd
7313
760k
    16384U, // VABShq
7314
760k
    16384U, // VABSv16i8
7315
760k
    16384U, // VABSv2i32
7316
760k
    16384U, // VABSv4i16
7317
760k
    16384U, // VABSv4i32
7318
760k
    16384U, // VABSv8i16
7319
760k
    16384U, // VABSv8i8
7320
760k
    0U, // VACGEfd
7321
760k
    0U, // VACGEfq
7322
760k
    0U, // VACGEhd
7323
760k
    0U, // VACGEhq
7324
760k
    0U, // VACGTfd
7325
760k
    0U, // VACGTfq
7326
760k
    0U, // VACGThd
7327
760k
    0U, // VACGThq
7328
760k
    2720528U, // VADDD
7329
760k
    0U, // VADDH
7330
760k
    17920U, // VADDHNv2i32
7331
760k
    0U, // VADDHNv4i16
7332
760k
    0U, // VADDHNv8i8
7333
760k
    0U, // VADDLsv2i64
7334
760k
    0U, // VADDLsv4i32
7335
760k
    0U, // VADDLsv8i16
7336
760k
    0U, // VADDLuv2i64
7337
760k
    0U, // VADDLuv4i32
7338
760k
    0U, // VADDLuv8i16
7339
760k
    0U, // VADDS
7340
760k
    0U, // VADDWsv2i64
7341
760k
    0U, // VADDWsv4i32
7342
760k
    0U, // VADDWsv8i16
7343
760k
    0U, // VADDWuv2i64
7344
760k
    0U, // VADDWuv4i32
7345
760k
    0U, // VADDWuv8i16
7346
760k
    0U, // VADDfd
7347
760k
    0U, // VADDfq
7348
760k
    0U, // VADDhd
7349
760k
    0U, // VADDhq
7350
760k
    0U, // VADDv16i8
7351
760k
    17920U, // VADDv1i64
7352
760k
    0U, // VADDv2i32
7353
760k
    17920U, // VADDv2i64
7354
760k
    0U, // VADDv4i16
7355
760k
    0U, // VADDv4i32
7356
760k
    0U, // VADDv8i16
7357
760k
    0U, // VADDv8i8
7358
760k
    0U, // VANDd
7359
760k
    0U, // VANDq
7360
760k
    2U, // VBF16MALBQ
7361
760k
    520U, // VBF16MALBQI
7362
760k
    2U, // VBF16MALTQ
7363
760k
    520U, // VBF16MALTQI
7364
760k
    0U, // VBICd
7365
760k
    4992U,  // VBICiv2i32
7366
760k
    4992U,  // VBICiv4i16
7367
760k
    4992U,  // VBICiv4i32
7368
760k
    4992U,  // VBICiv8i16
7369
760k
    0U, // VBICq
7370
760k
    3671552U, // VBIFd
7371
760k
    3671552U, // VBIFq
7372
760k
    3671552U, // VBITd
7373
760k
    3671552U, // VBITq
7374
760k
    3671552U, // VBSLd
7375
760k
    3671552U, // VBSLq
7376
760k
    0U, // VBSPd
7377
760k
    0U, // VBSPq
7378
760k
    11535872U,  // VCADDv2f32
7379
760k
    11535872U,  // VCADDv4f16
7380
760k
    11535872U,  // VCADDv4f32
7381
760k
    11535872U,  // VCADDv8f16
7382
760k
    0U, // VCEQfd
7383
760k
    0U, // VCEQfq
7384
760k
    0U, // VCEQhd
7385
760k
    0U, // VCEQhq
7386
760k
    0U, // VCEQv16i8
7387
760k
    0U, // VCEQv2i32
7388
760k
    0U, // VCEQv4i16
7389
760k
    0U, // VCEQv4i32
7390
760k
    0U, // VCEQv8i16
7391
760k
    0U, // VCEQv8i8
7392
760k
    245760U,  // VCEQzv16i8
7393
760k
    245760U,  // VCEQzv2f32
7394
760k
    245760U,  // VCEQzv2i32
7395
760k
    245760U,  // VCEQzv4f16
7396
760k
    245760U,  // VCEQzv4f32
7397
760k
    245760U,  // VCEQzv4i16
7398
760k
    245760U,  // VCEQzv4i32
7399
760k
    245760U,  // VCEQzv8f16
7400
760k
    245760U,  // VCEQzv8i16
7401
760k
    245760U,  // VCEQzv8i8
7402
760k
    0U, // VCGEfd
7403
760k
    0U, // VCGEfq
7404
760k
    0U, // VCGEhd
7405
760k
    0U, // VCGEhq
7406
760k
    0U, // VCGEsv16i8
7407
760k
    0U, // VCGEsv2i32
7408
760k
    0U, // VCGEsv4i16
7409
760k
    0U, // VCGEsv4i32
7410
760k
    0U, // VCGEsv8i16
7411
760k
    0U, // VCGEsv8i8
7412
760k
    0U, // VCGEuv16i8
7413
760k
    0U, // VCGEuv2i32
7414
760k
    0U, // VCGEuv4i16
7415
760k
    0U, // VCGEuv4i32
7416
760k
    0U, // VCGEuv8i16
7417
760k
    0U, // VCGEuv8i8
7418
760k
    245760U,  // VCGEzv16i8
7419
760k
    245760U,  // VCGEzv2f32
7420
760k
    245760U,  // VCGEzv2i32
7421
760k
    245760U,  // VCGEzv4f16
7422
760k
    245760U,  // VCGEzv4f32
7423
760k
    245760U,  // VCGEzv4i16
7424
760k
    245760U,  // VCGEzv4i32
7425
760k
    245760U,  // VCGEzv8f16
7426
760k
    245760U,  // VCGEzv8i16
7427
760k
    245760U,  // VCGEzv8i8
7428
760k
    0U, // VCGTfd
7429
760k
    0U, // VCGTfq
7430
760k
    0U, // VCGThd
7431
760k
    0U, // VCGThq
7432
760k
    0U, // VCGTsv16i8
7433
760k
    0U, // VCGTsv2i32
7434
760k
    0U, // VCGTsv4i16
7435
760k
    0U, // VCGTsv4i32
7436
760k
    0U, // VCGTsv8i16
7437
760k
    0U, // VCGTsv8i8
7438
760k
    0U, // VCGTuv16i8
7439
760k
    0U, // VCGTuv2i32
7440
760k
    0U, // VCGTuv4i16
7441
760k
    0U, // VCGTuv4i32
7442
760k
    0U, // VCGTuv8i16
7443
760k
    0U, // VCGTuv8i8
7444
760k
    245760U,  // VCGTzv16i8
7445
760k
    245760U,  // VCGTzv2f32
7446
760k
    245760U,  // VCGTzv2i32
7447
760k
    245760U,  // VCGTzv4f16
7448
760k
    245760U,  // VCGTzv4f32
7449
760k
    245760U,  // VCGTzv4i16
7450
760k
    245760U,  // VCGTzv4i32
7451
760k
    245760U,  // VCGTzv8f16
7452
760k
    245760U,  // VCGTzv8i16
7453
760k
    245760U,  // VCGTzv8i8
7454
760k
    245760U,  // VCLEzv16i8
7455
760k
    245760U,  // VCLEzv2f32
7456
760k
    245760U,  // VCLEzv2i32
7457
760k
    245760U,  // VCLEzv4f16
7458
760k
    245760U,  // VCLEzv4f32
7459
760k
    245760U,  // VCLEzv4i16
7460
760k
    245760U,  // VCLEzv4i32
7461
760k
    245760U,  // VCLEzv8f16
7462
760k
    245760U,  // VCLEzv8i16
7463
760k
    245760U,  // VCLEzv8i8
7464
760k
    16384U, // VCLSv16i8
7465
760k
    16384U, // VCLSv2i32
7466
760k
    16384U, // VCLSv4i16
7467
760k
    16384U, // VCLSv4i32
7468
760k
    16384U, // VCLSv8i16
7469
760k
    16384U, // VCLSv8i8
7470
760k
    245760U,  // VCLTzv16i8
7471
760k
    245760U,  // VCLTzv2f32
7472
760k
    245760U,  // VCLTzv2i32
7473
760k
    245760U,  // VCLTzv4f16
7474
760k
    245760U,  // VCLTzv4f32
7475
760k
    245760U,  // VCLTzv4i16
7476
760k
    245760U,  // VCLTzv4i32
7477
760k
    245760U,  // VCLTzv8f16
7478
760k
    245760U,  // VCLTzv8i16
7479
760k
    245760U,  // VCLTzv8i8
7480
760k
    16384U, // VCLZv16i8
7481
760k
    16384U, // VCLZv2i32
7482
760k
    16384U, // VCLZv4i16
7483
760k
    16384U, // VCLZv4i32
7484
760k
    16384U, // VCLZv8i16
7485
760k
    16384U, // VCLZv8i8
7486
760k
    12059008U,  // VCMLAv2f32
7487
760k
    262528U,  // VCMLAv2f32_indexed
7488
760k
    12059008U,  // VCMLAv4f16
7489
760k
    262528U,  // VCMLAv4f16_indexed
7490
760k
    12059008U,  // VCMLAv4f32
7491
760k
    262528U,  // VCMLAv4f32_indexed
7492
760k
    12059008U,  // VCMLAv8f16
7493
760k
    262528U,  // VCMLAv8f16_indexed
7494
760k
    528U, // VCMPD
7495
760k
    528U, // VCMPED
7496
760k
    16384U, // VCMPEH
7497
760k
    16384U, // VCMPES
7498
760k
    0U, // VCMPEZD
7499
760k
    34U,  // VCMPEZH
7500
760k
    34U,  // VCMPEZS
7501
760k
    16384U, // VCMPH
7502
760k
    16384U, // VCMPS
7503
760k
    0U, // VCMPZD
7504
760k
    34U,  // VCMPZH
7505
760k
    34U,  // VCMPZS
7506
760k
    16384U, // VCNTd
7507
760k
    16384U, // VCNTq
7508
760k
    2U, // VCVTANSDf
7509
760k
    2U, // VCVTANSDh
7510
760k
    2U, // VCVTANSQf
7511
760k
    2U, // VCVTANSQh
7512
760k
    2U, // VCVTANUDf
7513
760k
    2U, // VCVTANUDh
7514
760k
    2U, // VCVTANUQf
7515
760k
    2U, // VCVTANUQh
7516
760k
    2U, // VCVTASD
7517
760k
    2U, // VCVTASH
7518
760k
    2U, // VCVTASS
7519
760k
    2U, // VCVTAUD
7520
760k
    2U, // VCVTAUH
7521
760k
    2U, // VCVTAUS
7522
760k
    0U, // VCVTBDH
7523
760k
    0U, // VCVTBHD
7524
760k
    0U, // VCVTBHS
7525
760k
    2U, // VCVTBSH
7526
760k
    0U, // VCVTDS
7527
760k
    2U, // VCVTMNSDf
7528
760k
    2U, // VCVTMNSDh
7529
760k
    2U, // VCVTMNSQf
7530
760k
    2U, // VCVTMNSQh
7531
760k
    2U, // VCVTMNUDf
7532
760k
    2U, // VCVTMNUDh
7533
760k
    2U, // VCVTMNUQf
7534
760k
    2U, // VCVTMNUQh
7535
760k
    2U, // VCVTMSD
7536
760k
    2U, // VCVTMSH
7537
760k
    2U, // VCVTMSS
7538
760k
    2U, // VCVTMUD
7539
760k
    2U, // VCVTMUH
7540
760k
    2U, // VCVTMUS
7541
760k
    2U, // VCVTNNSDf
7542
760k
    2U, // VCVTNNSDh
7543
760k
    2U, // VCVTNNSQf
7544
760k
    2U, // VCVTNNSQh
7545
760k
    2U, // VCVTNNUDf
7546
760k
    2U, // VCVTNNUDh
7547
760k
    2U, // VCVTNNUQf
7548
760k
    2U, // VCVTNNUQh
7549
760k
    2U, // VCVTNSD
7550
760k
    2U, // VCVTNSH
7551
760k
    2U, // VCVTNSS
7552
760k
    2U, // VCVTNUD
7553
760k
    2U, // VCVTNUH
7554
760k
    2U, // VCVTNUS
7555
760k
    2U, // VCVTPNSDf
7556
760k
    2U, // VCVTPNSDh
7557
760k
    2U, // VCVTPNSQf
7558
760k
    2U, // VCVTPNSQh
7559
760k
    2U, // VCVTPNUDf
7560
760k
    2U, // VCVTPNUDh
7561
760k
    2U, // VCVTPNUQf
7562
760k
    2U, // VCVTPNUQh
7563
760k
    2U, // VCVTPSD
7564
760k
    2U, // VCVTPSH
7565
760k
    2U, // VCVTPSS
7566
760k
    2U, // VCVTPUD
7567
760k
    2U, // VCVTPUH
7568
760k
    2U, // VCVTPUS
7569
760k
    0U, // VCVTSD
7570
760k
    0U, // VCVTTDH
7571
760k
    0U, // VCVTTHD
7572
760k
    0U, // VCVTTHS
7573
760k
    2U, // VCVTTSH
7574
760k
    2U, // VCVTf2h
7575
760k
    0U, // VCVTf2sd
7576
760k
    0U, // VCVTf2sq
7577
760k
    0U, // VCVTf2ud
7578
760k
    0U, // VCVTf2uq
7579
760k
    536U, // VCVTf2xsd
7580
760k
    536U, // VCVTf2xsq
7581
760k
    536U, // VCVTf2xud
7582
760k
    536U, // VCVTf2xuq
7583
760k
    0U, // VCVTh2f
7584
760k
    0U, // VCVTh2sd
7585
760k
    0U, // VCVTh2sq
7586
760k
    0U, // VCVTh2ud
7587
760k
    0U, // VCVTh2uq
7588
760k
    536U, // VCVTh2xsd
7589
760k
    536U, // VCVTh2xsq
7590
760k
    536U, // VCVTh2xud
7591
760k
    536U, // VCVTh2xuq
7592
760k
    0U, // VCVTs2fd
7593
760k
    0U, // VCVTs2fq
7594
760k
    0U, // VCVTs2hd
7595
760k
    0U, // VCVTs2hq
7596
760k
    0U, // VCVTu2fd
7597
760k
    0U, // VCVTu2fq
7598
760k
    0U, // VCVTu2hd
7599
760k
    0U, // VCVTu2hq
7600
760k
    536U, // VCVTxs2fd
7601
760k
    536U, // VCVTxs2fq
7602
760k
    536U, // VCVTxs2hd
7603
760k
    536U, // VCVTxs2hq
7604
760k
    536U, // VCVTxu2fd
7605
760k
    536U, // VCVTxu2fq
7606
760k
    536U, // VCVTxu2hd
7607
760k
    536U, // VCVTxu2hq
7608
760k
    2720528U, // VDIVD
7609
760k
    0U, // VDIVH
7610
760k
    0U, // VDIVS
7611
760k
    16384U, // VDUP16d
7612
760k
    16384U, // VDUP16q
7613
760k
    16384U, // VDUP32d
7614
760k
    16384U, // VDUP32q
7615
760k
    16384U, // VDUP8d
7616
760k
    16384U, // VDUP8q
7617
760k
    147456U,  // VDUPLN16d
7618
760k
    147456U,  // VDUPLN16q
7619
760k
    147456U,  // VDUPLN32d
7620
760k
    147456U,  // VDUPLN32q
7621
760k
    147456U,  // VDUPLN8d
7622
760k
    147456U,  // VDUPLN8q
7623
760k
    0U, // VEORd
7624
760k
    0U, // VEORq
7625
760k
    33554432U,  // VEXTd16
7626
760k
    33554432U,  // VEXTd32
7627
760k
    33554432U,  // VEXTd8
7628
760k
    33554432U,  // VEXTq16
7629
760k
    33554432U,  // VEXTq32
7630
760k
    33554432U,  // VEXTq64
7631
760k
    33554432U,  // VEXTq8
7632
760k
    49944U, // VFMAD
7633
760k
    3671552U, // VFMAH
7634
760k
    17920U, // VFMALD
7635
760k
    280064U,  // VFMALDI
7636
760k
    17920U, // VFMALQ
7637
760k
    280064U,  // VFMALQI
7638
760k
    3671552U, // VFMAS
7639
760k
    3671552U, // VFMAfd
7640
760k
    3671552U, // VFMAfq
7641
760k
    3671552U, // VFMAhd
7642
760k
    3671552U, // VFMAhq
7643
760k
    49944U, // VFMSD
7644
760k
    3671552U, // VFMSH
7645
760k
    17920U, // VFMSLD
7646
760k
    280064U,  // VFMSLDI
7647
760k
    17920U, // VFMSLQ
7648
760k
    280064U,  // VFMSLQI
7649
760k
    3671552U, // VFMSS
7650
760k
    3671552U, // VFMSfd
7651
760k
    3671552U, // VFMSfq
7652
760k
    3671552U, // VFMShd
7653
760k
    3671552U, // VFMShq
7654
760k
    49944U, // VFNMAD
7655
760k
    3671552U, // VFNMAH
7656
760k
    3671552U, // VFNMAS
7657
760k
    49944U, // VFNMSD
7658
760k
    3671552U, // VFNMSH
7659
760k
    3671552U, // VFNMSS
7660
760k
    17920U, // VFP_VMAXNMD
7661
760k
    17920U, // VFP_VMAXNMH
7662
760k
    17920U, // VFP_VMAXNMS
7663
760k
    17920U, // VFP_VMINNMD
7664
760k
    17920U, // VFP_VMINNMH
7665
760k
    17920U, // VFP_VMINNMS
7666
760k
    147456U,  // VGETLNi32
7667
760k
    147456U,  // VGETLNs16
7668
760k
    147456U,  // VGETLNs8
7669
760k
    147456U,  // VGETLNu16
7670
760k
    147456U,  // VGETLNu8
7671
760k
    0U, // VHADDsv16i8
7672
760k
    0U, // VHADDsv2i32
7673
760k
    0U, // VHADDsv4i16
7674
760k
    0U, // VHADDsv4i32
7675
760k
    0U, // VHADDsv8i16
7676
760k
    0U, // VHADDsv8i8
7677
760k
    0U, // VHADDuv16i8
7678
760k
    0U, // VHADDuv2i32
7679
760k
    0U, // VHADDuv4i16
7680
760k
    0U, // VHADDuv4i32
7681
760k
    0U, // VHADDuv8i16
7682
760k
    0U, // VHADDuv8i8
7683
760k
    0U, // VHSUBsv16i8
7684
760k
    0U, // VHSUBsv2i32
7685
760k
    0U, // VHSUBsv4i16
7686
760k
    0U, // VHSUBsv4i32
7687
760k
    0U, // VHSUBsv8i16
7688
760k
    0U, // VHSUBsv8i8
7689
760k
    0U, // VHSUBuv16i8
7690
760k
    0U, // VHSUBuv2i32
7691
760k
    0U, // VHSUBuv4i16
7692
760k
    0U, // VHSUBuv4i32
7693
760k
    0U, // VHSUBuv8i16
7694
760k
    0U, // VHSUBuv8i8
7695
760k
    2U, // VINSH
7696
760k
    0U, // VJCVT
7697
760k
    518U, // VLD1DUPd16
7698
760k
    676U, // VLD1DUPd16wb_fixed
7699
760k
    2687780U, // VLD1DUPd16wb_register
7700
760k
    518U, // VLD1DUPd32
7701
760k
    676U, // VLD1DUPd32wb_fixed
7702
760k
    2687780U, // VLD1DUPd32wb_register
7703
760k
    518U, // VLD1DUPd8
7704
760k
    676U, // VLD1DUPd8wb_fixed
7705
760k
    2687780U, // VLD1DUPd8wb_register
7706
760k
    518U, // VLD1DUPq16
7707
760k
    676U, // VLD1DUPq16wb_fixed
7708
760k
    2687780U, // VLD1DUPq16wb_register
7709
760k
    518U, // VLD1DUPq32
7710
760k
    676U, // VLD1DUPq32wb_fixed
7711
760k
    2687780U, // VLD1DUPq32wb_register
7712
760k
    518U, // VLD1DUPq8
7713
760k
    676U, // VLD1DUPq8wb_fixed
7714
760k
    2687780U, // VLD1DUPq8wb_register
7715
760k
    12883366U,  // VLD1LNd16
7716
760k
    13407782U,  // VLD1LNd16_UPD
7717
760k
    12883366U,  // VLD1LNd32
7718
760k
    13407782U,  // VLD1LNd32_UPD
7719
760k
    12883366U,  // VLD1LNd8
7720
760k
    13407782U,  // VLD1LNd8_UPD
7721
760k
    0U, // VLD1LNq16Pseudo
7722
760k
    0U, // VLD1LNq16Pseudo_UPD
7723
760k
    0U, // VLD1LNq32Pseudo
7724
760k
    0U, // VLD1LNq32Pseudo_UPD
7725
760k
    0U, // VLD1LNq8Pseudo
7726
760k
    0U, // VLD1LNq8Pseudo_UPD
7727
760k
    518U, // VLD1d16
7728
760k
    518U, // VLD1d16Q
7729
760k
    0U, // VLD1d16QPseudo
7730
760k
    0U, // VLD1d16QPseudoWB_fixed
7731
760k
    0U, // VLD1d16QPseudoWB_register
7732
760k
    676U, // VLD1d16Qwb_fixed
7733
760k
    2687780U, // VLD1d16Qwb_register
7734
760k
    518U, // VLD1d16T
7735
760k
    0U, // VLD1d16TPseudo
7736
760k
    0U, // VLD1d16TPseudoWB_fixed
7737
760k
    0U, // VLD1d16TPseudoWB_register
7738
760k
    676U, // VLD1d16Twb_fixed
7739
760k
    2687780U, // VLD1d16Twb_register
7740
760k
    676U, // VLD1d16wb_fixed
7741
760k
    2687780U, // VLD1d16wb_register
7742
760k
    518U, // VLD1d32
7743
760k
    518U, // VLD1d32Q
7744
760k
    0U, // VLD1d32QPseudo
7745
760k
    0U, // VLD1d32QPseudoWB_fixed
7746
760k
    0U, // VLD1d32QPseudoWB_register
7747
760k
    676U, // VLD1d32Qwb_fixed
7748
760k
    2687780U, // VLD1d32Qwb_register
7749
760k
    518U, // VLD1d32T
7750
760k
    0U, // VLD1d32TPseudo
7751
760k
    0U, // VLD1d32TPseudoWB_fixed
7752
760k
    0U, // VLD1d32TPseudoWB_register
7753
760k
    676U, // VLD1d32Twb_fixed
7754
760k
    2687780U, // VLD1d32Twb_register
7755
760k
    676U, // VLD1d32wb_fixed
7756
760k
    2687780U, // VLD1d32wb_register
7757
760k
    518U, // VLD1d64
7758
760k
    518U, // VLD1d64Q
7759
760k
    0U, // VLD1d64QPseudo
7760
760k
    0U, // VLD1d64QPseudoWB_fixed
7761
760k
    0U, // VLD1d64QPseudoWB_register
7762
760k
    676U, // VLD1d64Qwb_fixed
7763
760k
    2687780U, // VLD1d64Qwb_register
7764
760k
    518U, // VLD1d64T
7765
760k
    0U, // VLD1d64TPseudo
7766
760k
    0U, // VLD1d64TPseudoWB_fixed
7767
760k
    0U, // VLD1d64TPseudoWB_register
7768
760k
    676U, // VLD1d64Twb_fixed
7769
760k
    2687780U, // VLD1d64Twb_register
7770
760k
    676U, // VLD1d64wb_fixed
7771
760k
    2687780U, // VLD1d64wb_register
7772
760k
    518U, // VLD1d8
7773
760k
    518U, // VLD1d8Q
7774
760k
    0U, // VLD1d8QPseudo
7775
760k
    0U, // VLD1d8QPseudoWB_fixed
7776
760k
    0U, // VLD1d8QPseudoWB_register
7777
760k
    676U, // VLD1d8Qwb_fixed
7778
760k
    2687780U, // VLD1d8Qwb_register
7779
760k
    518U, // VLD1d8T
7780
760k
    0U, // VLD1d8TPseudo
7781
760k
    0U, // VLD1d8TPseudoWB_fixed
7782
760k
    0U, // VLD1d8TPseudoWB_register
7783
760k
    676U, // VLD1d8Twb_fixed
7784
760k
    2687780U, // VLD1d8Twb_register
7785
760k
    676U, // VLD1d8wb_fixed
7786
760k
    2687780U, // VLD1d8wb_register
7787
760k
    518U, // VLD1q16
7788
760k
    0U, // VLD1q16HighQPseudo
7789
760k
    0U, // VLD1q16HighQPseudo_UPD
7790
760k
    0U, // VLD1q16HighTPseudo
7791
760k
    0U, // VLD1q16HighTPseudo_UPD
7792
760k
    0U, // VLD1q16LowQPseudo_UPD
7793
760k
    0U, // VLD1q16LowTPseudo_UPD
7794
760k
    676U, // VLD1q16wb_fixed
7795
760k
    2687780U, // VLD1q16wb_register
7796
760k
    518U, // VLD1q32
7797
760k
    0U, // VLD1q32HighQPseudo
7798
760k
    0U, // VLD1q32HighQPseudo_UPD
7799
760k
    0U, // VLD1q32HighTPseudo
7800
760k
    0U, // VLD1q32HighTPseudo_UPD
7801
760k
    0U, // VLD1q32LowQPseudo_UPD
7802
760k
    0U, // VLD1q32LowTPseudo_UPD
7803
760k
    676U, // VLD1q32wb_fixed
7804
760k
    2687780U, // VLD1q32wb_register
7805
760k
    518U, // VLD1q64
7806
760k
    0U, // VLD1q64HighQPseudo
7807
760k
    0U, // VLD1q64HighQPseudo_UPD
7808
760k
    0U, // VLD1q64HighTPseudo
7809
760k
    0U, // VLD1q64HighTPseudo_UPD
7810
760k
    0U, // VLD1q64LowQPseudo_UPD
7811
760k
    0U, // VLD1q64LowTPseudo_UPD
7812
760k
    676U, // VLD1q64wb_fixed
7813
760k
    2687780U, // VLD1q64wb_register
7814
760k
    518U, // VLD1q8
7815
760k
    0U, // VLD1q8HighQPseudo
7816
760k
    0U, // VLD1q8HighQPseudo_UPD
7817
760k
    0U, // VLD1q8HighTPseudo
7818
760k
    0U, // VLD1q8HighTPseudo_UPD
7819
760k
    0U, // VLD1q8LowQPseudo_UPD
7820
760k
    0U, // VLD1q8LowTPseudo_UPD
7821
760k
    676U, // VLD1q8wb_fixed
7822
760k
    2687780U, // VLD1q8wb_register
7823
760k
    518U, // VLD2DUPd16
7824
760k
    676U, // VLD2DUPd16wb_fixed
7825
760k
    2687780U, // VLD2DUPd16wb_register
7826
760k
    518U, // VLD2DUPd16x2
7827
760k
    676U, // VLD2DUPd16x2wb_fixed
7828
760k
    2687780U, // VLD2DUPd16x2wb_register
7829
760k
    518U, // VLD2DUPd32
7830
760k
    676U, // VLD2DUPd32wb_fixed
7831
760k
    2687780U, // VLD2DUPd32wb_register
7832
760k
    518U, // VLD2DUPd32x2
7833
760k
    676U, // VLD2DUPd32x2wb_fixed
7834
760k
    2687780U, // VLD2DUPd32x2wb_register
7835
760k
    518U, // VLD2DUPd8
7836
760k
    676U, // VLD2DUPd8wb_fixed
7837
760k
    2687780U, // VLD2DUPd8wb_register
7838
760k
    518U, // VLD2DUPd8x2
7839
760k
    676U, // VLD2DUPd8x2wb_fixed
7840
760k
    2687780U, // VLD2DUPd8x2wb_register
7841
760k
    0U, // VLD2DUPq16EvenPseudo
7842
760k
    0U, // VLD2DUPq16OddPseudo
7843
760k
    0U, // VLD2DUPq16OddPseudoWB_fixed
7844
760k
    0U, // VLD2DUPq16OddPseudoWB_register
7845
760k
    0U, // VLD2DUPq32EvenPseudo
7846
760k
    0U, // VLD2DUPq32OddPseudo
7847
760k
    0U, // VLD2DUPq32OddPseudoWB_fixed
7848
760k
    0U, // VLD2DUPq32OddPseudoWB_register
7849
760k
    0U, // VLD2DUPq8EvenPseudo
7850
760k
    0U, // VLD2DUPq8OddPseudo
7851
760k
    0U, // VLD2DUPq8OddPseudoWB_fixed
7852
760k
    0U, // VLD2DUPq8OddPseudoWB_register
7853
760k
    13948454U,  // VLD2LNd16
7854
760k
    0U, // VLD2LNd16Pseudo
7855
760k
    0U, // VLD2LNd16Pseudo_UPD
7856
760k
    349869734U, // VLD2LNd16_UPD
7857
760k
    13948454U,  // VLD2LNd32
7858
760k
    0U, // VLD2LNd32Pseudo
7859
760k
    0U, // VLD2LNd32Pseudo_UPD
7860
760k
    349869734U, // VLD2LNd32_UPD
7861
760k
    13948454U,  // VLD2LNd8
7862
760k
    0U, // VLD2LNd8Pseudo
7863
760k
    0U, // VLD2LNd8Pseudo_UPD
7864
760k
    349869734U, // VLD2LNd8_UPD
7865
760k
    13948454U,  // VLD2LNq16
7866
760k
    0U, // VLD2LNq16Pseudo
7867
760k
    0U, // VLD2LNq16Pseudo_UPD
7868
760k
    349869734U, // VLD2LNq16_UPD
7869
760k
    13948454U,  // VLD2LNq32
7870
760k
    0U, // VLD2LNq32Pseudo
7871
760k
    0U, // VLD2LNq32Pseudo_UPD
7872
760k
    349869734U, // VLD2LNq32_UPD
7873
760k
    518U, // VLD2b16
7874
760k
    676U, // VLD2b16wb_fixed
7875
760k
    2687780U, // VLD2b16wb_register
7876
760k
    518U, // VLD2b32
7877
760k
    676U, // VLD2b32wb_fixed
7878
760k
    2687780U, // VLD2b32wb_register
7879
760k
    518U, // VLD2b8
7880
760k
    676U, // VLD2b8wb_fixed
7881
760k
    2687780U, // VLD2b8wb_register
7882
760k
    518U, // VLD2d16
7883
760k
    676U, // VLD2d16wb_fixed
7884
760k
    2687780U, // VLD2d16wb_register
7885
760k
    518U, // VLD2d32
7886
760k
    676U, // VLD2d32wb_fixed
7887
760k
    2687780U, // VLD2d32wb_register
7888
760k
    518U, // VLD2d8
7889
760k
    676U, // VLD2d8wb_fixed
7890
760k
    2687780U, // VLD2d8wb_register
7891
760k
    518U, // VLD2q16
7892
760k
    0U, // VLD2q16Pseudo
7893
760k
    0U, // VLD2q16PseudoWB_fixed
7894
760k
    0U, // VLD2q16PseudoWB_register
7895
760k
    676U, // VLD2q16wb_fixed
7896
760k
    2687780U, // VLD2q16wb_register
7897
760k
    518U, // VLD2q32
7898
760k
    0U, // VLD2q32Pseudo
7899
760k
    0U, // VLD2q32PseudoWB_fixed
7900
760k
    0U, // VLD2q32PseudoWB_register
7901
760k
    676U, // VLD2q32wb_fixed
7902
760k
    2687780U, // VLD2q32wb_register
7903
760k
    518U, // VLD2q8
7904
760k
    0U, // VLD2q8Pseudo
7905
760k
    0U, // VLD2q8PseudoWB_fixed
7906
760k
    0U, // VLD2q8PseudoWB_register
7907
760k
    676U, // VLD2q8wb_fixed
7908
760k
    2687780U, // VLD2q8wb_register
7909
760k
    333608U,  // VLD3DUPd16
7910
760k
    0U, // VLD3DUPd16Pseudo
7911
760k
    0U, // VLD3DUPd16Pseudo_UPD
7912
760k
    15030056U,  // VLD3DUPd16_UPD
7913
760k
    333608U,  // VLD3DUPd32
7914
760k
    0U, // VLD3DUPd32Pseudo
7915
760k
    0U, // VLD3DUPd32Pseudo_UPD
7916
760k
    15030056U,  // VLD3DUPd32_UPD
7917
760k
    333608U,  // VLD3DUPd8
7918
760k
    0U, // VLD3DUPd8Pseudo
7919
760k
    0U, // VLD3DUPd8Pseudo_UPD
7920
760k
    15030056U,  // VLD3DUPd8_UPD
7921
760k
    333608U,  // VLD3DUPq16
7922
760k
    0U, // VLD3DUPq16EvenPseudo
7923
760k
    0U, // VLD3DUPq16OddPseudo
7924
760k
    0U, // VLD3DUPq16OddPseudo_UPD
7925
760k
    15030056U,  // VLD3DUPq16_UPD
7926
760k
    333608U,  // VLD3DUPq32
7927
760k
    0U, // VLD3DUPq32EvenPseudo
7928
760k
    0U, // VLD3DUPq32OddPseudo
7929
760k
    0U, // VLD3DUPq32OddPseudo_UPD
7930
760k
    15030056U,  // VLD3DUPq32_UPD
7931
760k
    333608U,  // VLD3DUPq8
7932
760k
    0U, // VLD3DUPq8EvenPseudo
7933
760k
    0U, // VLD3DUPq8OddPseudo
7934
760k
    0U, // VLD3DUPq8OddPseudo_UPD
7935
760k
    15030056U,  // VLD3DUPq8_UPD
7936
760k
    383424166U, // VLD3LNd16
7937
760k
    0U, // VLD3LNd16Pseudo
7938
760k
    0U, // VLD3LNd16Pseudo_UPD
7939
760k
    15505318U,  // VLD3LNd16_UPD
7940
760k
    383424166U, // VLD3LNd32
7941
760k
    0U, // VLD3LNd32Pseudo
7942
760k
    0U, // VLD3LNd32Pseudo_UPD
7943
760k
    15505318U,  // VLD3LNd32_UPD
7944
760k
    383424166U, // VLD3LNd8
7945
760k
    0U, // VLD3LNd8Pseudo
7946
760k
    0U, // VLD3LNd8Pseudo_UPD
7947
760k
    15505318U,  // VLD3LNd8_UPD
7948
760k
    383424166U, // VLD3LNq16
7949
760k
    0U, // VLD3LNq16Pseudo
7950
760k
    0U, // VLD3LNq16Pseudo_UPD
7951
760k
    15505318U,  // VLD3LNq16_UPD
7952
760k
    383424166U, // VLD3LNq32
7953
760k
    0U, // VLD3LNq32Pseudo
7954
760k
    0U, // VLD3LNq32Pseudo_UPD
7955
760k
    15505318U,  // VLD3LNq32_UPD
7956
760k
    402653184U, // VLD3d16
7957
760k
    0U, // VLD3d16Pseudo
7958
760k
    0U, // VLD3d16Pseudo_UPD
7959
760k
    402653184U, // VLD3d16_UPD
7960
760k
    402653184U, // VLD3d32
7961
760k
    0U, // VLD3d32Pseudo
7962
760k
    0U, // VLD3d32Pseudo_UPD
7963
760k
    402653184U, // VLD3d32_UPD
7964
760k
    402653184U, // VLD3d8
7965
760k
    0U, // VLD3d8Pseudo
7966
760k
    0U, // VLD3d8Pseudo_UPD
7967
760k
    402653184U, // VLD3d8_UPD
7968
760k
    402653184U, // VLD3q16
7969
760k
    0U, // VLD3q16Pseudo_UPD
7970
760k
    402653184U, // VLD3q16_UPD
7971
760k
    0U, // VLD3q16oddPseudo
7972
760k
    0U, // VLD3q16oddPseudo_UPD
7973
760k
    402653184U, // VLD3q32
7974
760k
    0U, // VLD3q32Pseudo_UPD
7975
760k
    402653184U, // VLD3q32_UPD
7976
760k
    0U, // VLD3q32oddPseudo
7977
760k
    0U, // VLD3q32oddPseudo_UPD
7978
760k
    402653184U, // VLD3q8
7979
760k
    0U, // VLD3q8Pseudo_UPD
7980
760k
    402653184U, // VLD3q8_UPD
7981
760k
    0U, // VLD3q8oddPseudo
7982
760k
    0U, // VLD3q8oddPseudo_UPD
7983
760k
    2971688U, // VLD4DUPd16
7984
760k
    0U, // VLD4DUPd16Pseudo
7985
760k
    0U, // VLD4DUPd16Pseudo_UPD
7986
760k
    366632U,  // VLD4DUPd16_UPD
7987
760k
    2971688U, // VLD4DUPd32
7988
760k
    0U, // VLD4DUPd32Pseudo
7989
760k
    0U, // VLD4DUPd32Pseudo_UPD
7990
760k
    366632U,  // VLD4DUPd32_UPD
7991
760k
    2971688U, // VLD4DUPd8
7992
760k
    0U, // VLD4DUPd8Pseudo
7993
760k
    0U, // VLD4DUPd8Pseudo_UPD
7994
760k
    366632U,  // VLD4DUPd8_UPD
7995
760k
    2971688U, // VLD4DUPq16
7996
760k
    0U, // VLD4DUPq16EvenPseudo
7997
760k
    0U, // VLD4DUPq16OddPseudo
7998
760k
    0U, // VLD4DUPq16OddPseudo_UPD
7999
760k
    366632U,  // VLD4DUPq16_UPD
8000
760k
    2971688U, // VLD4DUPq32
8001
760k
    0U, // VLD4DUPq32EvenPseudo
8002
760k
    0U, // VLD4DUPq32OddPseudo
8003
760k
    0U, // VLD4DUPq32OddPseudo_UPD
8004
760k
    366632U,  // VLD4DUPq32_UPD
8005
760k
    2971688U, // VLD4DUPq8
8006
760k
    0U, // VLD4DUPq8EvenPseudo
8007
760k
    0U, // VLD4DUPq8OddPseudo
8008
760k
    0U, // VLD4DUPq8OddPseudo_UPD
8009
760k
    366632U,  // VLD4DUPq8_UPD
8010
760k
    440194982U, // VLD4LNd16
8011
760k
    0U, // VLD4LNd16Pseudo
8012
760k
    0U, // VLD4LNd16Pseudo_UPD
8013
760k
    6310U,  // VLD4LNd16_UPD
8014
760k
    440194982U, // VLD4LNd32
8015
760k
    0U, // VLD4LNd32Pseudo
8016
760k
    0U, // VLD4LNd32Pseudo_UPD
8017
760k
    6310U,  // VLD4LNd32_UPD
8018
760k
    440194982U, // VLD4LNd8
8019
760k
    0U, // VLD4LNd8Pseudo
8020
760k
    0U, // VLD4LNd8Pseudo_UPD
8021
760k
    6310U,  // VLD4LNd8_UPD
8022
760k
    440194982U, // VLD4LNq16
8023
760k
    0U, // VLD4LNq16Pseudo
8024
760k
    0U, // VLD4LNq16Pseudo_UPD
8025
760k
    6310U,  // VLD4LNq16_UPD
8026
760k
    440194982U, // VLD4LNq32
8027
760k
    0U, // VLD4LNq32Pseudo
8028
760k
    0U, // VLD4LNq32Pseudo_UPD
8029
760k
    6310U,  // VLD4LNq32_UPD
8030
760k
    33554432U,  // VLD4d16
8031
760k
    0U, // VLD4d16Pseudo
8032
760k
    0U, // VLD4d16Pseudo_UPD
8033
760k
    33554432U,  // VLD4d16_UPD
8034
760k
    33554432U,  // VLD4d32
8035
760k
    0U, // VLD4d32Pseudo
8036
760k
    0U, // VLD4d32Pseudo_UPD
8037
760k
    33554432U,  // VLD4d32_UPD
8038
760k
    33554432U,  // VLD4d8
8039
760k
    0U, // VLD4d8Pseudo
8040
760k
    0U, // VLD4d8Pseudo_UPD
8041
760k
    33554432U,  // VLD4d8_UPD
8042
760k
    33554432U,  // VLD4q16
8043
760k
    0U, // VLD4q16Pseudo_UPD
8044
760k
    33554432U,  // VLD4q16_UPD
8045
760k
    0U, // VLD4q16oddPseudo
8046
760k
    0U, // VLD4q16oddPseudo_UPD
8047
760k
    33554432U,  // VLD4q32
8048
760k
    0U, // VLD4q32Pseudo_UPD
8049
760k
    33554432U,  // VLD4q32_UPD
8050
760k
    0U, // VLD4q32oddPseudo
8051
760k
    0U, // VLD4q32oddPseudo_UPD
8052
760k
    33554432U,  // VLD4q8
8053
760k
    0U, // VLD4q8Pseudo_UPD
8054
760k
    33554432U,  // VLD4q8_UPD
8055
760k
    0U, // VLD4q8oddPseudo
8056
760k
    0U, // VLD4q8oddPseudo_UPD
8057
760k
    532U, // VLDMDDB_UPD
8058
760k
    18560U, // VLDMDIA
8059
760k
    532U, // VLDMDIA_UPD
8060
760k
    0U, // VLDMQIA
8061
760k
    532U, // VLDMSDB_UPD
8062
760k
    18560U, // VLDMSIA
8063
760k
    532U, // VLDMSIA_UPD
8064
760k
    6400U,  // VLDRD
8065
760k
    6528U,  // VLDRH
8066
760k
    6400U,  // VLDRS
8067
760k
    0U, // VLDR_FPCXTNS_off
8068
760k
    42U,  // VLDR_FPCXTNS_post
8069
760k
    0U, // VLDR_FPCXTNS_pre
8070
760k
    0U, // VLDR_FPCXTS_off
8071
760k
    42U,  // VLDR_FPCXTS_post
8072
760k
    0U, // VLDR_FPCXTS_pre
8073
760k
    0U, // VLDR_FPSCR_NZCVQC_off
8074
760k
    42U,  // VLDR_FPSCR_NZCVQC_post
8075
760k
    0U, // VLDR_FPSCR_NZCVQC_pre
8076
760k
    0U, // VLDR_FPSCR_off
8077
760k
    42U,  // VLDR_FPSCR_post
8078
760k
    0U, // VLDR_FPSCR_pre
8079
760k
    0U, // VLDR_P0_off
8080
760k
    44U,  // VLDR_P0_post
8081
760k
    0U, // VLDR_P0_pre
8082
760k
    0U, // VLDR_VPR_off
8083
760k
    42U,  // VLDR_VPR_post
8084
760k
    0U, // VLDR_VPR_pre
8085
760k
    2U, // VLLDM
8086
760k
    2U, // VLSTM
8087
760k
    0U, // VMAXfd
8088
760k
    0U, // VMAXfq
8089
760k
    0U, // VMAXhd
8090
760k
    0U, // VMAXhq
8091
760k
    0U, // VMAXsv16i8
8092
760k
    0U, // VMAXsv2i32
8093
760k
    0U, // VMAXsv4i16
8094
760k
    0U, // VMAXsv4i32
8095
760k
    0U, // VMAXsv8i16
8096
760k
    0U, // VMAXsv8i8
8097
760k
    0U, // VMAXuv16i8
8098
760k
    0U, // VMAXuv2i32
8099
760k
    0U, // VMAXuv4i16
8100
760k
    0U, // VMAXuv4i32
8101
760k
    0U, // VMAXuv8i16
8102
760k
    0U, // VMAXuv8i8
8103
760k
    0U, // VMINfd
8104
760k
    0U, // VMINfq
8105
760k
    0U, // VMINhd
8106
760k
    0U, // VMINhq
8107
760k
    0U, // VMINsv16i8
8108
760k
    0U, // VMINsv2i32
8109
760k
    0U, // VMINsv4i16
8110
760k
    0U, // VMINsv4i32
8111
760k
    0U, // VMINsv8i16
8112
760k
    0U, // VMINsv8i8
8113
760k
    0U, // VMINuv16i8
8114
760k
    0U, // VMINuv2i32
8115
760k
    0U, // VMINuv4i16
8116
760k
    0U, // VMINuv4i32
8117
760k
    0U, // VMINuv8i16
8118
760k
    0U, // VMINuv8i8
8119
760k
    49944U, // VMLAD
8120
760k
    3671552U, // VMLAH
8121
760k
    473433600U, // VMLALslsv2i32
8122
760k
    473433600U, // VMLALslsv4i16
8123
760k
    473433600U, // VMLALsluv2i32
8124
760k
    473433600U, // VMLALsluv4i16
8125
760k
    3671552U, // VMLALsv2i64
8126
760k
    3671552U, // VMLALsv4i32
8127
760k
    3671552U, // VMLALsv8i16
8128
760k
    3671552U, // VMLALuv2i64
8129
760k
    3671552U, // VMLALuv4i32
8130
760k
    3671552U, // VMLALuv8i16
8131
760k
    3671552U, // VMLAS
8132
760k
    3671552U, // VMLAfd
8133
760k
    3671552U, // VMLAfq
8134
760k
    3671552U, // VMLAhd
8135
760k
    3671552U, // VMLAhq
8136
760k
    473433600U, // VMLAslfd
8137
760k
    473433600U, // VMLAslfq
8138
760k
    473433600U, // VMLAslhd
8139
760k
    473433600U, // VMLAslhq
8140
760k
    473433600U, // VMLAslv2i32
8141
760k
    473433600U, // VMLAslv4i16
8142
760k
    473433600U, // VMLAslv4i32
8143
760k
    473433600U, // VMLAslv8i16
8144
760k
    3671552U, // VMLAv16i8
8145
760k
    3671552U, // VMLAv2i32
8146
760k
    3671552U, // VMLAv4i16
8147
760k
    3671552U, // VMLAv4i32
8148
760k
    3671552U, // VMLAv8i16
8149
760k
    3671552U, // VMLAv8i8
8150
760k
    49944U, // VMLSD
8151
760k
    3671552U, // VMLSH
8152
760k
    473433600U, // VMLSLslsv2i32
8153
760k
    473433600U, // VMLSLslsv4i16
8154
760k
    473433600U, // VMLSLsluv2i32
8155
760k
    473433600U, // VMLSLsluv4i16
8156
760k
    3671552U, // VMLSLsv2i64
8157
760k
    3671552U, // VMLSLsv4i32
8158
760k
    3671552U, // VMLSLsv8i16
8159
760k
    3671552U, // VMLSLuv2i64
8160
760k
    3671552U, // VMLSLuv4i32
8161
760k
    3671552U, // VMLSLuv8i16
8162
760k
    3671552U, // VMLSS
8163
760k
    3671552U, // VMLSfd
8164
760k
    3671552U, // VMLSfq
8165
760k
    3671552U, // VMLShd
8166
760k
    3671552U, // VMLShq
8167
760k
    473433600U, // VMLSslfd
8168
760k
    473433600U, // VMLSslfq
8169
760k
    473433600U, // VMLSslhd
8170
760k
    473433600U, // VMLSslhq
8171
760k
    473433600U, // VMLSslv2i32
8172
760k
    473433600U, // VMLSslv4i16
8173
760k
    473433600U, // VMLSslv4i32
8174
760k
    473433600U, // VMLSslv8i16
8175
760k
    3671552U, // VMLSv16i8
8176
760k
    3671552U, // VMLSv2i32
8177
760k
    3671552U, // VMLSv4i16
8178
760k
    3671552U, // VMLSv4i32
8179
760k
    3671552U, // VMLSv8i16
8180
760k
    3671552U, // VMLSv8i8
8181
760k
    2U, // VMMLA
8182
760k
    528U, // VMOVD
8183
760k
    0U, // VMOVDRR
8184
760k
    2U, // VMOVH
8185
760k
    16384U, // VMOVHR
8186
760k
    16384U, // VMOVLsv2i64
8187
760k
    16384U, // VMOVLsv4i32
8188
760k
    16384U, // VMOVLsv8i16
8189
760k
    16384U, // VMOVLuv2i64
8190
760k
    16384U, // VMOVLuv4i32
8191
760k
    16384U, // VMOVLuv8i16
8192
760k
    2U, // VMOVNv2i32
8193
760k
    16384U, // VMOVNv4i16
8194
760k
    16384U, // VMOVNv8i8
8195
760k
    16384U, // VMOVRH
8196
760k
    0U, // VMOVRRD
8197
760k
    33554432U,  // VMOVRRS
8198
760k
    16384U, // VMOVRS
8199
760k
    16384U, // VMOVS
8200
760k
    16384U, // VMOVSR
8201
760k
    33554432U,  // VMOVSRR
8202
760k
    4992U,  // VMOVv16i8
8203
760k
    0U, // VMOVv1i64
8204
760k
    2048U,  // VMOVv2f32
8205
760k
    4992U,  // VMOVv2i32
8206
760k
    0U, // VMOVv2i64
8207
760k
    2048U,  // VMOVv4f32
8208
760k
    4992U,  // VMOVv4i16
8209
760k
    4992U,  // VMOVv4i32
8210
760k
    4992U,  // VMOVv8i16
8211
760k
    4992U,  // VMOVv8i8
8212
760k
    46U,  // VMRS
8213
760k
    48U,  // VMRS_FPCXTNS
8214
760k
    50U,  // VMRS_FPCXTS
8215
760k
    52U,  // VMRS_FPEXC
8216
760k
    54U,  // VMRS_FPINST
8217
760k
    56U,  // VMRS_FPINST2
8218
760k
    58U,  // VMRS_FPSCR_NZCVQC
8219
760k
    60U,  // VMRS_FPSID
8220
760k
    62U,  // VMRS_MVFR0
8221
760k
    64U,  // VMRS_MVFR1
8222
760k
    66U,  // VMRS_MVFR2
8223
760k
    68U,  // VMRS_P0
8224
760k
    70U,  // VMRS_VPR
8225
760k
    2U, // VMSR
8226
760k
    2U, // VMSR_FPCXTNS
8227
760k
    2U, // VMSR_FPCXTS
8228
760k
    0U, // VMSR_FPEXC
8229
760k
    0U, // VMSR_FPINST
8230
760k
    0U, // VMSR_FPINST2
8231
760k
    2U, // VMSR_FPSCR_NZCVQC
8232
760k
    0U, // VMSR_FPSID
8233
760k
    2U, // VMSR_P0
8234
760k
    2U, // VMSR_VPR
8235
760k
    2720528U, // VMULD
8236
760k
    0U, // VMULH
8237
760k
    17920U, // VMULLp64
8238
760k
    0U, // VMULLp8
8239
760k
    167772160U, // VMULLslsv2i32
8240
760k
    167772160U, // VMULLslsv4i16
8241
760k
    167772160U, // VMULLsluv2i32
8242
760k
    167772160U, // VMULLsluv4i16
8243
760k
    0U, // VMULLsv2i64
8244
760k
    0U, // VMULLsv4i32
8245
760k
    0U, // VMULLsv8i16
8246
760k
    0U, // VMULLuv2i64
8247
760k
    0U, // VMULLuv4i32
8248
760k
    0U, // VMULLuv8i16
8249
760k
    0U, // VMULS
8250
760k
    0U, // VMULfd
8251
760k
    0U, // VMULfq
8252
760k
    0U, // VMULhd
8253
760k
    0U, // VMULhq
8254
760k
    0U, // VMULpd
8255
760k
    0U, // VMULpq
8256
760k
    167772160U, // VMULslfd
8257
760k
    167772160U, // VMULslfq
8258
760k
    167772160U, // VMULslhd
8259
760k
    167772160U, // VMULslhq
8260
760k
    167772160U, // VMULslv2i32
8261
760k
    167772160U, // VMULslv4i16
8262
760k
    167772160U, // VMULslv4i32
8263
760k
    167772160U, // VMULslv8i16
8264
760k
    0U, // VMULv16i8
8265
760k
    0U, // VMULv2i32
8266
760k
    0U, // VMULv4i16
8267
760k
    0U, // VMULv4i32
8268
760k
    0U, // VMULv8i16
8269
760k
    0U, // VMULv8i8
8270
760k
    16384U, // VMVNd
8271
760k
    16384U, // VMVNq
8272
760k
    4992U,  // VMVNv2i32
8273
760k
    4992U,  // VMVNv4i16
8274
760k
    4992U,  // VMVNv4i32
8275
760k
    4992U,  // VMVNv8i16
8276
760k
    528U, // VNEGD
8277
760k
    16384U, // VNEGH
8278
760k
    16384U, // VNEGS
8279
760k
    16384U, // VNEGf32q
8280
760k
    16384U, // VNEGfd
8281
760k
    16384U, // VNEGhd
8282
760k
    16384U, // VNEGhq
8283
760k
    16384U, // VNEGs16d
8284
760k
    16384U, // VNEGs16q
8285
760k
    16384U, // VNEGs32d
8286
760k
    16384U, // VNEGs32q
8287
760k
    16384U, // VNEGs8d
8288
760k
    16384U, // VNEGs8q
8289
760k
    49944U, // VNMLAD
8290
760k
    3671552U, // VNMLAH
8291
760k
    3671552U, // VNMLAS
8292
760k
    49944U, // VNMLSD
8293
760k
    3671552U, // VNMLSH
8294
760k
    3671552U, // VNMLSS
8295
760k
    2720528U, // VNMULD
8296
760k
    0U, // VNMULH
8297
760k
    0U, // VNMULS
8298
760k
    0U, // VORNd
8299
760k
    0U, // VORNq
8300
760k
    0U, // VORRd
8301
760k
    4992U,  // VORRiv2i32
8302
760k
    4992U,  // VORRiv4i16
8303
760k
    4992U,  // VORRiv4i32
8304
760k
    4992U,  // VORRiv8i16
8305
760k
    0U, // VORRq
8306
760k
    17920U, // VPADALsv16i8
8307
760k
    17920U, // VPADALsv2i32
8308
760k
    17920U, // VPADALsv4i16
8309
760k
    17920U, // VPADALsv4i32
8310
760k
    17920U, // VPADALsv8i16
8311
760k
    17920U, // VPADALsv8i8
8312
760k
    17920U, // VPADALuv16i8
8313
760k
    17920U, // VPADALuv2i32
8314
760k
    17920U, // VPADALuv4i16
8315
760k
    17920U, // VPADALuv4i32
8316
760k
    17920U, // VPADALuv8i16
8317
760k
    17920U, // VPADALuv8i8
8318
760k
    16384U, // VPADDLsv16i8
8319
760k
    16384U, // VPADDLsv2i32
8320
760k
    16384U, // VPADDLsv4i16
8321
760k
    16384U, // VPADDLsv4i32
8322
760k
    16384U, // VPADDLsv8i16
8323
760k
    16384U, // VPADDLsv8i8
8324
760k
    16384U, // VPADDLuv16i8
8325
760k
    16384U, // VPADDLuv2i32
8326
760k
    16384U, // VPADDLuv4i16
8327
760k
    16384U, // VPADDLuv4i32
8328
760k
    16384U, // VPADDLuv8i16
8329
760k
    16384U, // VPADDLuv8i8
8330
760k
    0U, // VPADDf
8331
760k
    0U, // VPADDh
8332
760k
    0U, // VPADDi16
8333
760k
    0U, // VPADDi32
8334
760k
    0U, // VPADDi8
8335
760k
    0U, // VPMAXf
8336
760k
    0U, // VPMAXh
8337
760k
    0U, // VPMAXs16
8338
760k
    0U, // VPMAXs32
8339
760k
    0U, // VPMAXs8
8340
760k
    0U, // VPMAXu16
8341
760k
    0U, // VPMAXu32
8342
760k
    0U, // VPMAXu8
8343
760k
    0U, // VPMINf
8344
760k
    0U, // VPMINh
8345
760k
    0U, // VPMINs16
8346
760k
    0U, // VPMINs32
8347
760k
    0U, // VPMINs8
8348
760k
    0U, // VPMINu16
8349
760k
    0U, // VPMINu32
8350
760k
    0U, // VPMINu8
8351
760k
    16384U, // VQABSv16i8
8352
760k
    16384U, // VQABSv2i32
8353
760k
    16384U, // VQABSv4i16
8354
760k
    16384U, // VQABSv4i32
8355
760k
    16384U, // VQABSv8i16
8356
760k
    16384U, // VQABSv8i8
8357
760k
    0U, // VQADDsv16i8
8358
760k
    17920U, // VQADDsv1i64
8359
760k
    0U, // VQADDsv2i32
8360
760k
    17920U, // VQADDsv2i64
8361
760k
    0U, // VQADDsv4i16
8362
760k
    0U, // VQADDsv4i32
8363
760k
    0U, // VQADDsv8i16
8364
760k
    0U, // VQADDsv8i8
8365
760k
    0U, // VQADDuv16i8
8366
760k
    0U, // VQADDuv1i64
8367
760k
    0U, // VQADDuv2i32
8368
760k
    0U, // VQADDuv2i64
8369
760k
    0U, // VQADDuv4i16
8370
760k
    0U, // VQADDuv4i32
8371
760k
    0U, // VQADDuv8i16
8372
760k
    0U, // VQADDuv8i8
8373
760k
    473433600U, // VQDMLALslv2i32
8374
760k
    473433600U, // VQDMLALslv4i16
8375
760k
    3671552U, // VQDMLALv2i64
8376
760k
    3671552U, // VQDMLALv4i32
8377
760k
    473433600U, // VQDMLSLslv2i32
8378
760k
    473433600U, // VQDMLSLslv4i16
8379
760k
    3671552U, // VQDMLSLv2i64
8380
760k
    3671552U, // VQDMLSLv4i32
8381
760k
    167772160U, // VQDMULHslv2i32
8382
760k
    167772160U, // VQDMULHslv4i16
8383
760k
    167772160U, // VQDMULHslv4i32
8384
760k
    167772160U, // VQDMULHslv8i16
8385
760k
    0U, // VQDMULHv2i32
8386
760k
    0U, // VQDMULHv4i16
8387
760k
    0U, // VQDMULHv4i32
8388
760k
    0U, // VQDMULHv8i16
8389
760k
    167772160U, // VQDMULLslv2i32
8390
760k
    167772160U, // VQDMULLslv4i16
8391
760k
    0U, // VQDMULLv2i64
8392
760k
    0U, // VQDMULLv4i32
8393
760k
    2U, // VQMOVNsuv2i32
8394
760k
    16384U, // VQMOVNsuv4i16
8395
760k
    16384U, // VQMOVNsuv8i8
8396
760k
    2U, // VQMOVNsv2i32
8397
760k
    16384U, // VQMOVNsv4i16
8398
760k
    16384U, // VQMOVNsv8i8
8399
760k
    16384U, // VQMOVNuv2i32
8400
760k
    16384U, // VQMOVNuv4i16
8401
760k
    16384U, // VQMOVNuv8i8
8402
760k
    16384U, // VQNEGv16i8
8403
760k
    16384U, // VQNEGv2i32
8404
760k
    16384U, // VQNEGv4i16
8405
760k
    16384U, // VQNEGv4i32
8406
760k
    16384U, // VQNEGv8i16
8407
760k
    16384U, // VQNEGv8i8
8408
760k
    473433600U, // VQRDMLAHslv2i32
8409
760k
    473433600U, // VQRDMLAHslv4i16
8410
760k
    473433600U, // VQRDMLAHslv4i32
8411
760k
    473433600U, // VQRDMLAHslv8i16
8412
760k
    3671552U, // VQRDMLAHv2i32
8413
760k
    3671552U, // VQRDMLAHv4i16
8414
760k
    3671552U, // VQRDMLAHv4i32
8415
760k
    3671552U, // VQRDMLAHv8i16
8416
760k
    473433600U, // VQRDMLSHslv2i32
8417
760k
    473433600U, // VQRDMLSHslv4i16
8418
760k
    473433600U, // VQRDMLSHslv4i32
8419
760k
    473433600U, // VQRDMLSHslv8i16
8420
760k
    3671552U, // VQRDMLSHv2i32
8421
760k
    3671552U, // VQRDMLSHv4i16
8422
760k
    3671552U, // VQRDMLSHv4i32
8423
760k
    3671552U, // VQRDMLSHv8i16
8424
760k
    167772160U, // VQRDMULHslv2i32
8425
760k
    167772160U, // VQRDMULHslv4i16
8426
760k
    167772160U, // VQRDMULHslv4i32
8427
760k
    167772160U, // VQRDMULHslv8i16
8428
760k
    0U, // VQRDMULHv2i32
8429
760k
    0U, // VQRDMULHv4i16
8430
760k
    0U, // VQRDMULHv4i32
8431
760k
    0U, // VQRDMULHv8i16
8432
760k
    0U, // VQRSHLsv16i8
8433
760k
    17920U, // VQRSHLsv1i64
8434
760k
    0U, // VQRSHLsv2i32
8435
760k
    17920U, // VQRSHLsv2i64
8436
760k
    0U, // VQRSHLsv4i16
8437
760k
    0U, // VQRSHLsv4i32
8438
760k
    0U, // VQRSHLsv8i16
8439
760k
    0U, // VQRSHLsv8i8
8440
760k
    0U, // VQRSHLuv16i8
8441
760k
    0U, // VQRSHLuv1i64
8442
760k
    0U, // VQRSHLuv2i32
8443
760k
    0U, // VQRSHLuv2i64
8444
760k
    0U, // VQRSHLuv4i16
8445
760k
    0U, // VQRSHLuv4i32
8446
760k
    0U, // VQRSHLuv8i16
8447
760k
    0U, // VQRSHLuv8i8
8448
760k
    17920U, // VQRSHRNsv2i32
8449
760k
    0U, // VQRSHRNsv4i16
8450
760k
    0U, // VQRSHRNsv8i8
8451
760k
    0U, // VQRSHRNuv2i32
8452
760k
    0U, // VQRSHRNuv4i16
8453
760k
    0U, // VQRSHRNuv8i8
8454
760k
    17920U, // VQRSHRUNv2i32
8455
760k
    0U, // VQRSHRUNv4i16
8456
760k
    0U, // VQRSHRUNv8i8
8457
760k
    0U, // VQSHLsiv16i8
8458
760k
    17920U, // VQSHLsiv1i64
8459
760k
    0U, // VQSHLsiv2i32
8460
760k
    17920U, // VQSHLsiv2i64
8461
760k
    0U, // VQSHLsiv4i16
8462
760k
    0U, // VQSHLsiv4i32
8463
760k
    0U, // VQSHLsiv8i16
8464
760k
    0U, // VQSHLsiv8i8
8465
760k
    0U, // VQSHLsuv16i8
8466
760k
    17920U, // VQSHLsuv1i64
8467
760k
    0U, // VQSHLsuv2i32
8468
760k
    17920U, // VQSHLsuv2i64
8469
760k
    0U, // VQSHLsuv4i16
8470
760k
    0U, // VQSHLsuv4i32
8471
760k
    0U, // VQSHLsuv8i16
8472
760k
    0U, // VQSHLsuv8i8
8473
760k
    0U, // VQSHLsv16i8
8474
760k
    17920U, // VQSHLsv1i64
8475
760k
    0U, // VQSHLsv2i32
8476
760k
    17920U, // VQSHLsv2i64
8477
760k
    0U, // VQSHLsv4i16
8478
760k
    0U, // VQSHLsv4i32
8479
760k
    0U, // VQSHLsv8i16
8480
760k
    0U, // VQSHLsv8i8
8481
760k
    0U, // VQSHLuiv16i8
8482
760k
    0U, // VQSHLuiv1i64
8483
760k
    0U, // VQSHLuiv2i32
8484
760k
    0U, // VQSHLuiv2i64
8485
760k
    0U, // VQSHLuiv4i16
8486
760k
    0U, // VQSHLuiv4i32
8487
760k
    0U, // VQSHLuiv8i16
8488
760k
    0U, // VQSHLuiv8i8
8489
760k
    0U, // VQSHLuv16i8
8490
760k
    0U, // VQSHLuv1i64
8491
760k
    0U, // VQSHLuv2i32
8492
760k
    0U, // VQSHLuv2i64
8493
760k
    0U, // VQSHLuv4i16
8494
760k
    0U, // VQSHLuv4i32
8495
760k
    0U, // VQSHLuv8i16
8496
760k
    0U, // VQSHLuv8i8
8497
760k
    17920U, // VQSHRNsv2i32
8498
760k
    0U, // VQSHRNsv4i16
8499
760k
    0U, // VQSHRNsv8i8
8500
760k
    0U, // VQSHRNuv2i32
8501
760k
    0U, // VQSHRNuv4i16
8502
760k
    0U, // VQSHRNuv8i8
8503
760k
    17920U, // VQSHRUNv2i32
8504
760k
    0U, // VQSHRUNv4i16
8505
760k
    0U, // VQSHRUNv8i8
8506
760k
    0U, // VQSUBsv16i8
8507
760k
    17920U, // VQSUBsv1i64
8508
760k
    0U, // VQSUBsv2i32
8509
760k
    17920U, // VQSUBsv2i64
8510
760k
    0U, // VQSUBsv4i16
8511
760k
    0U, // VQSUBsv4i32
8512
760k
    0U, // VQSUBsv8i16
8513
760k
    0U, // VQSUBsv8i8
8514
760k
    0U, // VQSUBuv16i8
8515
760k
    0U, // VQSUBuv1i64
8516
760k
    0U, // VQSUBuv2i32
8517
760k
    0U, // VQSUBuv2i64
8518
760k
    0U, // VQSUBuv4i16
8519
760k
    0U, // VQSUBuv4i32
8520
760k
    0U, // VQSUBuv8i16
8521
760k
    0U, // VQSUBuv8i8
8522
760k
    17920U, // VRADDHNv2i32
8523
760k
    0U, // VRADDHNv4i16
8524
760k
    0U, // VRADDHNv8i8
8525
760k
    16384U, // VRECPEd
8526
760k
    16384U, // VRECPEfd
8527
760k
    16384U, // VRECPEfq
8528
760k
    16384U, // VRECPEhd
8529
760k
    16384U, // VRECPEhq
8530
760k
    16384U, // VRECPEq
8531
760k
    0U, // VRECPSfd
8532
760k
    0U, // VRECPSfq
8533
760k
    0U, // VRECPShd
8534
760k
    0U, // VRECPShq
8535
760k
    16384U, // VREV16d8
8536
760k
    16384U, // VREV16q8
8537
760k
    16384U, // VREV32d16
8538
760k
    16384U, // VREV32d8
8539
760k
    16384U, // VREV32q16
8540
760k
    16384U, // VREV32q8
8541
760k
    16384U, // VREV64d16
8542
760k
    16384U, // VREV64d32
8543
760k
    16384U, // VREV64d8
8544
760k
    16384U, // VREV64q16
8545
760k
    16384U, // VREV64q32
8546
760k
    16384U, // VREV64q8
8547
760k
    0U, // VRHADDsv16i8
8548
760k
    0U, // VRHADDsv2i32
8549
760k
    0U, // VRHADDsv4i16
8550
760k
    0U, // VRHADDsv4i32
8551
760k
    0U, // VRHADDsv8i16
8552
760k
    0U, // VRHADDsv8i8
8553
760k
    0U, // VRHADDuv16i8
8554
760k
    0U, // VRHADDuv2i32
8555
760k
    0U, // VRHADDuv4i16
8556
760k
    0U, // VRHADDuv4i32
8557
760k
    0U, // VRHADDuv8i16
8558
760k
    0U, // VRHADDuv8i8
8559
760k
    2U, // VRINTAD
8560
760k
    2U, // VRINTAH
8561
760k
    2U, // VRINTANDf
8562
760k
    2U, // VRINTANDh
8563
760k
    2U, // VRINTANQf
8564
760k
    2U, // VRINTANQh
8565
760k
    2U, // VRINTAS
8566
760k
    2U, // VRINTMD
8567
760k
    2U, // VRINTMH
8568
760k
    2U, // VRINTMNDf
8569
760k
    2U, // VRINTMNDh
8570
760k
    2U, // VRINTMNQf
8571
760k
    2U, // VRINTMNQh
8572
760k
    2U, // VRINTMS
8573
760k
    2U, // VRINTND
8574
760k
    2U, // VRINTNH
8575
760k
    2U, // VRINTNNDf
8576
760k
    2U, // VRINTNNDh
8577
760k
    2U, // VRINTNNQf
8578
760k
    2U, // VRINTNNQh
8579
760k
    2U, // VRINTNS
8580
760k
    2U, // VRINTPD
8581
760k
    2U, // VRINTPH
8582
760k
    2U, // VRINTPNDf
8583
760k
    2U, // VRINTPNDh
8584
760k
    2U, // VRINTPNQf
8585
760k
    2U, // VRINTPNQh
8586
760k
    2U, // VRINTPS
8587
760k
    528U, // VRINTRD
8588
760k
    16384U, // VRINTRH
8589
760k
    16384U, // VRINTRS
8590
760k
    528U, // VRINTXD
8591
760k
    16384U, // VRINTXH
8592
760k
    2U, // VRINTXNDf
8593
760k
    2U, // VRINTXNDh
8594
760k
    2U, // VRINTXNQf
8595
760k
    2U, // VRINTXNQh
8596
760k
    16384U, // VRINTXS
8597
760k
    528U, // VRINTZD
8598
760k
    16384U, // VRINTZH
8599
760k
    2U, // VRINTZNDf
8600
760k
    2U, // VRINTZNDh
8601
760k
    2U, // VRINTZNQf
8602
760k
    2U, // VRINTZNQh
8603
760k
    16384U, // VRINTZS
8604
760k
    0U, // VRSHLsv16i8
8605
760k
    17920U, // VRSHLsv1i64
8606
760k
    0U, // VRSHLsv2i32
8607
760k
    17920U, // VRSHLsv2i64
8608
760k
    0U, // VRSHLsv4i16
8609
760k
    0U, // VRSHLsv4i32
8610
760k
    0U, // VRSHLsv8i16
8611
760k
    0U, // VRSHLsv8i8
8612
760k
    0U, // VRSHLuv16i8
8613
760k
    0U, // VRSHLuv1i64
8614
760k
    0U, // VRSHLuv2i32
8615
760k
    0U, // VRSHLuv2i64
8616
760k
    0U, // VRSHLuv4i16
8617
760k
    0U, // VRSHLuv4i32
8618
760k
    0U, // VRSHLuv8i16
8619
760k
    0U, // VRSHLuv8i8
8620
760k
    17920U, // VRSHRNv2i32
8621
760k
    0U, // VRSHRNv4i16
8622
760k
    0U, // VRSHRNv8i8
8623
760k
    0U, // VRSHRsv16i8
8624
760k
    17920U, // VRSHRsv1i64
8625
760k
    0U, // VRSHRsv2i32
8626
760k
    17920U, // VRSHRsv2i64
8627
760k
    0U, // VRSHRsv4i16
8628
760k
    0U, // VRSHRsv4i32
8629
760k
    0U, // VRSHRsv8i16
8630
760k
    0U, // VRSHRsv8i8
8631
760k
    0U, // VRSHRuv16i8
8632
760k
    0U, // VRSHRuv1i64
8633
760k
    0U, // VRSHRuv2i32
8634
760k
    0U, // VRSHRuv2i64
8635
760k
    0U, // VRSHRuv4i16
8636
760k
    0U, // VRSHRuv4i32
8637
760k
    0U, // VRSHRuv8i16
8638
760k
    0U, // VRSHRuv8i8
8639
760k
    16384U, // VRSQRTEd
8640
760k
    16384U, // VRSQRTEfd
8641
760k
    16384U, // VRSQRTEfq
8642
760k
    16384U, // VRSQRTEhd
8643
760k
    16384U, // VRSQRTEhq
8644
760k
    16384U, // VRSQRTEq
8645
760k
    0U, // VRSQRTSfd
8646
760k
    0U, // VRSQRTSfq
8647
760k
    0U, // VRSQRTShd
8648
760k
    0U, // VRSQRTShq
8649
760k
    3671552U, // VRSRAsv16i8
8650
760k
    16768U, // VRSRAsv1i64
8651
760k
    3671552U, // VRSRAsv2i32
8652
760k
    16768U, // VRSRAsv2i64
8653
760k
    3671552U, // VRSRAsv4i16
8654
760k
    3671552U, // VRSRAsv4i32
8655
760k
    3671552U, // VRSRAsv8i16
8656
760k
    3671552U, // VRSRAsv8i8
8657
760k
    3671552U, // VRSRAuv16i8
8658
760k
    3671552U, // VRSRAuv1i64
8659
760k
    3671552U, // VRSRAuv2i32
8660
760k
    3671552U, // VRSRAuv2i64
8661
760k
    3671552U, // VRSRAuv4i16
8662
760k
    3671552U, // VRSRAuv4i32
8663
760k
    3671552U, // VRSRAuv8i16
8664
760k
    3671552U, // VRSRAuv8i8
8665
760k
    17920U, // VRSUBHNv2i32
8666
760k
    0U, // VRSUBHNv4i16
8667
760k
    0U, // VRSUBHNv8i8
8668
760k
    0U, // VSCCLRMD
8669
760k
    0U, // VSCCLRMS
8670
760k
    2U, // VSDOTD
8671
760k
    520U, // VSDOTDI
8672
760k
    2U, // VSDOTQ
8673
760k
    520U, // VSDOTQI
8674
760k
    17920U, // VSELEQD
8675
760k
    17920U, // VSELEQH
8676
760k
    17920U, // VSELEQS
8677
760k
    17920U, // VSELGED
8678
760k
    17920U, // VSELGEH
8679
760k
    17920U, // VSELGES
8680
760k
    17920U, // VSELGTD
8681
760k
    17920U, // VSELGTH
8682
760k
    17920U, // VSELGTS
8683
760k
    17920U, // VSELVSD
8684
760k
    17920U, // VSELVSH
8685
760k
    17920U, // VSELVSS
8686
760k
    32U,  // VSETLNi16
8687
760k
    32U,  // VSETLNi32
8688
760k
    32U,  // VSETLNi8
8689
760k
    0U, // VSHLLi16
8690
760k
    0U, // VSHLLi32
8691
760k
    0U, // VSHLLi8
8692
760k
    0U, // VSHLLsv2i64
8693
760k
    0U, // VSHLLsv4i32
8694
760k
    0U, // VSHLLsv8i16
8695
760k
    0U, // VSHLLuv2i64
8696
760k
    0U, // VSHLLuv4i32
8697
760k
    0U, // VSHLLuv8i16
8698
760k
    0U, // VSHLiv16i8
8699
760k
    17920U, // VSHLiv1i64
8700
760k
    0U, // VSHLiv2i32
8701
760k
    17920U, // VSHLiv2i64
8702
760k
    0U, // VSHLiv4i16
8703
760k
    0U, // VSHLiv4i32
8704
760k
    0U, // VSHLiv8i16
8705
760k
    0U, // VSHLiv8i8
8706
760k
    0U, // VSHLsv16i8
8707
760k
    17920U, // VSHLsv1i64
8708
760k
    0U, // VSHLsv2i32
8709
760k
    17920U, // VSHLsv2i64
8710
760k
    0U, // VSHLsv4i16
8711
760k
    0U, // VSHLsv4i32
8712
760k
    0U, // VSHLsv8i16
8713
760k
    0U, // VSHLsv8i8
8714
760k
    0U, // VSHLuv16i8
8715
760k
    0U, // VSHLuv1i64
8716
760k
    0U, // VSHLuv2i32
8717
760k
    0U, // VSHLuv2i64
8718
760k
    0U, // VSHLuv4i16
8719
760k
    0U, // VSHLuv4i32
8720
760k
    0U, // VSHLuv8i16
8721
760k
    0U, // VSHLuv8i8
8722
760k
    17920U, // VSHRNv2i32
8723
760k
    0U, // VSHRNv4i16
8724
760k
    0U, // VSHRNv8i8
8725
760k
    0U, // VSHRsv16i8
8726
760k
    17920U, // VSHRsv1i64
8727
760k
    0U, // VSHRsv2i32
8728
760k
    17920U, // VSHRsv2i64
8729
760k
    0U, // VSHRsv4i16
8730
760k
    0U, // VSHRsv4i32
8731
760k
    0U, // VSHRsv8i16
8732
760k
    0U, // VSHRsv8i8
8733
760k
    0U, // VSHRuv16i8
8734
760k
    0U, // VSHRuv1i64
8735
760k
    0U, // VSHRuv2i32
8736
760k
    0U, // VSHRuv2i64
8737
760k
    0U, // VSHRuv4i16
8738
760k
    0U, // VSHRuv4i32
8739
760k
    0U, // VSHRuv8i16
8740
760k
    0U, // VSHRuv8i8
8741
760k
    0U, // VSHTOD
8742
760k
    72U,  // VSHTOH
8743
760k
    0U, // VSHTOS
8744
760k
    0U, // VSITOD
8745
760k
    0U, // VSITOH
8746
760k
    0U, // VSITOS
8747
760k
    3671552U, // VSLIv16i8
8748
760k
    3671552U, // VSLIv1i64
8749
760k
    3671552U, // VSLIv2i32
8750
760k
    3671552U, // VSLIv2i64
8751
760k
    3671552U, // VSLIv4i16
8752
760k
    3671552U, // VSLIv4i32
8753
760k
    3671552U, // VSLIv8i16
8754
760k
    3671552U, // VSLIv8i8
8755
760k
    74U,  // VSLTOD
8756
760k
    74U,  // VSLTOH
8757
760k
    74U,  // VSLTOS
8758
760k
    2U, // VSMMLA
8759
760k
    528U, // VSQRTD
8760
760k
    16384U, // VSQRTH
8761
760k
    16384U, // VSQRTS
8762
760k
    3671552U, // VSRAsv16i8
8763
760k
    16768U, // VSRAsv1i64
8764
760k
    3671552U, // VSRAsv2i32
8765
760k
    16768U, // VSRAsv2i64
8766
760k
    3671552U, // VSRAsv4i16
8767
760k
    3671552U, // VSRAsv4i32
8768
760k
    3671552U, // VSRAsv8i16
8769
760k
    3671552U, // VSRAsv8i8
8770
760k
    3671552U, // VSRAuv16i8
8771
760k
    3671552U, // VSRAuv1i64
8772
760k
    3671552U, // VSRAuv2i32
8773
760k
    3671552U, // VSRAuv2i64
8774
760k
    3671552U, // VSRAuv4i16
8775
760k
    3671552U, // VSRAuv4i32
8776
760k
    3671552U, // VSRAuv8i16
8777
760k
    3671552U, // VSRAuv8i8
8778
760k
    3671552U, // VSRIv16i8
8779
760k
    3671552U, // VSRIv1i64
8780
760k
    3671552U, // VSRIv2i32
8781
760k
    3671552U, // VSRIv2i64
8782
760k
    3671552U, // VSRIv4i16
8783
760k
    3671552U, // VSRIv4i32
8784
760k
    3671552U, // VSRIv8i16
8785
760k
    3671552U, // VSRIv8i8
8786
760k
    6694U,  // VST1LNd16
8787
760k
    516201126U, // VST1LNd16_UPD
8788
760k
    6694U,  // VST1LNd32
8789
760k
    516201126U, // VST1LNd32_UPD
8790
760k
    6694U,  // VST1LNd8
8791
760k
    516201126U, // VST1LNd8_UPD
8792
760k
    0U, // VST1LNq16Pseudo
8793
760k
    0U, // VST1LNq16Pseudo_UPD
8794
760k
    0U, // VST1LNq32Pseudo
8795
760k
    0U, // VST1LNq32Pseudo_UPD
8796
760k
    0U, // VST1LNq8Pseudo
8797
760k
    0U, // VST1LNq8Pseudo_UPD
8798
760k
    0U, // VST1d16
8799
760k
    0U, // VST1d16Q
8800
760k
    0U, // VST1d16QPseudo
8801
760k
    0U, // VST1d16QPseudoWB_fixed
8802
760k
    0U, // VST1d16QPseudoWB_register
8803
760k
    0U, // VST1d16Qwb_fixed
8804
760k
    0U, // VST1d16Qwb_register
8805
760k
    0U, // VST1d16T
8806
760k
    0U, // VST1d16TPseudo
8807
760k
    0U, // VST1d16TPseudoWB_fixed
8808
760k
    0U, // VST1d16TPseudoWB_register
8809
760k
    0U, // VST1d16Twb_fixed
8810
760k
    0U, // VST1d16Twb_register
8811
760k
    0U, // VST1d16wb_fixed
8812
760k
    0U, // VST1d16wb_register
8813
760k
    0U, // VST1d32
8814
760k
    0U, // VST1d32Q
8815
760k
    0U, // VST1d32QPseudo
8816
760k
    0U, // VST1d32QPseudoWB_fixed
8817
760k
    0U, // VST1d32QPseudoWB_register
8818
760k
    0U, // VST1d32Qwb_fixed
8819
760k
    0U, // VST1d32Qwb_register
8820
760k
    0U, // VST1d32T
8821
760k
    0U, // VST1d32TPseudo
8822
760k
    0U, // VST1d32TPseudoWB_fixed
8823
760k
    0U, // VST1d32TPseudoWB_register
8824
760k
    0U, // VST1d32Twb_fixed
8825
760k
    0U, // VST1d32Twb_register
8826
760k
    0U, // VST1d32wb_fixed
8827
760k
    0U, // VST1d32wb_register
8828
760k
    0U, // VST1d64
8829
760k
    0U, // VST1d64Q
8830
760k
    0U, // VST1d64QPseudo
8831
760k
    0U, // VST1d64QPseudoWB_fixed
8832
760k
    0U, // VST1d64QPseudoWB_register
8833
760k
    0U, // VST1d64Qwb_fixed
8834
760k
    0U, // VST1d64Qwb_register
8835
760k
    0U, // VST1d64T
8836
760k
    0U, // VST1d64TPseudo
8837
760k
    0U, // VST1d64TPseudoWB_fixed
8838
760k
    0U, // VST1d64TPseudoWB_register
8839
760k
    0U, // VST1d64Twb_fixed
8840
760k
    0U, // VST1d64Twb_register
8841
760k
    0U, // VST1d64wb_fixed
8842
760k
    0U, // VST1d64wb_register
8843
760k
    0U, // VST1d8
8844
760k
    0U, // VST1d8Q
8845
760k
    0U, // VST1d8QPseudo
8846
760k
    0U, // VST1d8QPseudoWB_fixed
8847
760k
    0U, // VST1d8QPseudoWB_register
8848
760k
    0U, // VST1d8Qwb_fixed
8849
760k
    0U, // VST1d8Qwb_register
8850
760k
    0U, // VST1d8T
8851
760k
    0U, // VST1d8TPseudo
8852
760k
    0U, // VST1d8TPseudoWB_fixed
8853
760k
    0U, // VST1d8TPseudoWB_register
8854
760k
    0U, // VST1d8Twb_fixed
8855
760k
    0U, // VST1d8Twb_register
8856
760k
    0U, // VST1d8wb_fixed
8857
760k
    0U, // VST1d8wb_register
8858
760k
    0U, // VST1q16
8859
760k
    0U, // VST1q16HighQPseudo
8860
760k
    0U, // VST1q16HighQPseudo_UPD
8861
760k
    0U, // VST1q16HighTPseudo
8862
760k
    0U, // VST1q16HighTPseudo_UPD
8863
760k
    0U, // VST1q16LowQPseudo_UPD
8864
760k
    0U, // VST1q16LowTPseudo_UPD
8865
760k
    0U, // VST1q16wb_fixed
8866
760k
    0U, // VST1q16wb_register
8867
760k
    0U, // VST1q32
8868
760k
    0U, // VST1q32HighQPseudo
8869
760k
    0U, // VST1q32HighQPseudo_UPD
8870
760k
    0U, // VST1q32HighTPseudo
8871
760k
    0U, // VST1q32HighTPseudo_UPD
8872
760k
    0U, // VST1q32LowQPseudo_UPD
8873
760k
    0U, // VST1q32LowTPseudo_UPD
8874
760k
    0U, // VST1q32wb_fixed
8875
760k
    0U, // VST1q32wb_register
8876
760k
    0U, // VST1q64
8877
760k
    0U, // VST1q64HighQPseudo
8878
760k
    0U, // VST1q64HighQPseudo_UPD
8879
760k
    0U, // VST1q64HighTPseudo
8880
760k
    0U, // VST1q64HighTPseudo_UPD
8881
760k
    0U, // VST1q64LowQPseudo_UPD
8882
760k
    0U, // VST1q64LowTPseudo_UPD
8883
760k
    0U, // VST1q64wb_fixed
8884
760k
    0U, // VST1q64wb_register
8885
760k
    0U, // VST1q8
8886
760k
    0U, // VST1q8HighQPseudo
8887
760k
    0U, // VST1q8HighQPseudo_UPD
8888
760k
    0U, // VST1q8HighTPseudo
8889
760k
    0U, // VST1q8HighTPseudo_UPD
8890
760k
    0U, // VST1q8LowQPseudo_UPD
8891
760k
    0U, // VST1q8LowTPseudo_UPD
8892
760k
    0U, // VST1q8wb_fixed
8893
760k
    0U, // VST1q8wb_register
8894
760k
    440194470U, // VST2LNd16
8895
760k
    0U, // VST2LNd16Pseudo
8896
760k
    0U, // VST2LNd16Pseudo_UPD
8897
760k
    440718886U, // VST2LNd16_UPD
8898
760k
    440194470U, // VST2LNd32
8899
760k
    0U, // VST2LNd32Pseudo
8900
760k
    0U, // VST2LNd32Pseudo_UPD
8901
760k
    440718886U, // VST2LNd32_UPD
8902
760k
    440194470U, // VST2LNd8
8903
760k
    0U, // VST2LNd8Pseudo
8904
760k
    0U, // VST2LNd8Pseudo_UPD
8905
760k
    440718886U, // VST2LNd8_UPD
8906
760k
    440194470U, // VST2LNq16
8907
760k
    0U, // VST2LNq16Pseudo
8908
760k
    0U, // VST2LNq16Pseudo_UPD
8909
760k
    440718886U, // VST2LNq16_UPD
8910
760k
    440194470U, // VST2LNq32
8911
760k
    0U, // VST2LNq32Pseudo
8912
760k
    0U, // VST2LNq32Pseudo_UPD
8913
760k
    440718886U, // VST2LNq32_UPD
8914
760k
    0U, // VST2b16
8915
760k
    0U, // VST2b16wb_fixed
8916
760k
    0U, // VST2b16wb_register
8917
760k
    0U, // VST2b32
8918
760k
    0U, // VST2b32wb_fixed
8919
760k
    0U, // VST2b32wb_register
8920
760k
    0U, // VST2b8
8921
760k
    0U, // VST2b8wb_fixed
8922
760k
    0U, // VST2b8wb_register
8923
760k
    0U, // VST2d16
8924
760k
    0U, // VST2d16wb_fixed
8925
760k
    0U, // VST2d16wb_register
8926
760k
    0U, // VST2d32
8927
760k
    0U, // VST2d32wb_fixed
8928
760k
    0U, // VST2d32wb_register
8929
760k
    0U, // VST2d8
8930
760k
    0U, // VST2d8wb_fixed
8931
760k
    0U, // VST2d8wb_register
8932
760k
    0U, // VST2q16
8933
760k
    0U, // VST2q16Pseudo
8934
760k
    0U, // VST2q16PseudoWB_fixed
8935
760k
    0U, // VST2q16PseudoWB_register
8936
760k
    0U, // VST2q16wb_fixed
8937
760k
    0U, // VST2q16wb_register
8938
760k
    0U, // VST2q32
8939
760k
    0U, // VST2q32Pseudo
8940
760k
    0U, // VST2q32PseudoWB_fixed
8941
760k
    0U, // VST2q32PseudoWB_register
8942
760k
    0U, // VST2q32wb_fixed
8943
760k
    0U, // VST2q32wb_register
8944
760k
    0U, // VST2q8
8945
760k
    0U, // VST2q8Pseudo
8946
760k
    0U, // VST2q8PseudoWB_fixed
8947
760k
    0U, // VST2q8PseudoWB_register
8948
760k
    0U, // VST2q8wb_fixed
8949
760k
    0U, // VST2q8wb_register
8950
760k
    440195750U, // VST3LNd16
8951
760k
    0U, // VST3LNd16Pseudo
8952
760k
    0U, // VST3LNd16Pseudo_UPD
8953
760k
    6950U,  // VST3LNd16_UPD
8954
760k
    440195750U, // VST3LNd32
8955
760k
    0U, // VST3LNd32Pseudo
8956
760k
    0U, // VST3LNd32Pseudo_UPD
8957
760k
    6950U,  // VST3LNd32_UPD
8958
760k
    440195750U, // VST3LNd8
8959
760k
    0U, // VST3LNd8Pseudo
8960
760k
    0U, // VST3LNd8Pseudo_UPD
8961
760k
    6950U,  // VST3LNd8_UPD
8962
760k
    440195750U, // VST3LNq16
8963
760k
    0U, // VST3LNq16Pseudo
8964
760k
    0U, // VST3LNq16Pseudo_UPD
8965
760k
    6950U,  // VST3LNq16_UPD
8966
760k
    440195750U, // VST3LNq32
8967
760k
    0U, // VST3LNq32Pseudo
8968
760k
    0U, // VST3LNq32Pseudo_UPD
8969
760k
    6950U,  // VST3LNq32_UPD
8970
760k
    403177856U, // VST3d16
8971
760k
    0U, // VST3d16Pseudo
8972
760k
    0U, // VST3d16Pseudo_UPD
8973
760k
    383872U,  // VST3d16_UPD
8974
760k
    403177856U, // VST3d32
8975
760k
    0U, // VST3d32Pseudo
8976
760k
    0U, // VST3d32Pseudo_UPD
8977
760k
    383872U,  // VST3d32_UPD
8978
760k
    403177856U, // VST3d8
8979
760k
    0U, // VST3d8Pseudo
8980
760k
    0U, // VST3d8Pseudo_UPD
8981
760k
    383872U,  // VST3d8_UPD
8982
760k
    403177856U, // VST3q16
8983
760k
    0U, // VST3q16Pseudo_UPD
8984
760k
    383872U,  // VST3q16_UPD
8985
760k
    0U, // VST3q16oddPseudo
8986
760k
    0U, // VST3q16oddPseudo_UPD
8987
760k
    403177856U, // VST3q32
8988
760k
    0U, // VST3q32Pseudo_UPD
8989
760k
    383872U,  // VST3q32_UPD
8990
760k
    0U, // VST3q32oddPseudo
8991
760k
    0U, // VST3q32oddPseudo_UPD
8992
760k
    403177856U, // VST3q8
8993
760k
    0U, // VST3q8Pseudo_UPD
8994
760k
    383872U,  // VST3q8_UPD
8995
760k
    0U, // VST3q8oddPseudo
8996
760k
    0U, // VST3q8oddPseudo_UPD
8997
760k
    440194598U, // VST4LNd16
8998
760k
    0U, // VST4LNd16Pseudo
8999
760k
    0U, // VST4LNd16Pseudo_UPD
9000
760k
    399014U,  // VST4LNd16_UPD
9001
760k
    440194598U, // VST4LNd32
9002
760k
    0U, // VST4LNd32Pseudo
9003
760k
    0U, // VST4LNd32Pseudo_UPD
9004
760k
    399014U,  // VST4LNd32_UPD
9005
760k
    440194598U, // VST4LNd8
9006
760k
    0U, // VST4LNd8Pseudo
9007
760k
    0U, // VST4LNd8Pseudo_UPD
9008
760k
    399014U,  // VST4LNd8_UPD
9009
760k
    440194598U, // VST4LNq16
9010
760k
    0U, // VST4LNq16Pseudo
9011
760k
    0U, // VST4LNq16Pseudo_UPD
9012
760k
    399014U,  // VST4LNq16_UPD
9013
760k
    440194598U, // VST4LNq32
9014
760k
    0U, // VST4LNq32Pseudo
9015
760k
    0U, // VST4LNq32Pseudo_UPD
9016
760k
    399014U,  // VST4LNq32_UPD
9017
760k
    34079104U,  // VST4d16
9018
760k
    0U, // VST4d16Pseudo
9019
760k
    0U, // VST4d16Pseudo_UPD
9020
760k
    15735680U,  // VST4d16_UPD
9021
760k
    34079104U,  // VST4d32
9022
760k
    0U, // VST4d32Pseudo
9023
760k
    0U, // VST4d32Pseudo_UPD
9024
760k
    15735680U,  // VST4d32_UPD
9025
760k
    34079104U,  // VST4d8
9026
760k
    0U, // VST4d8Pseudo
9027
760k
    0U, // VST4d8Pseudo_UPD
9028
760k
    15735680U,  // VST4d8_UPD
9029
760k
    34079104U,  // VST4q16
9030
760k
    0U, // VST4q16Pseudo_UPD
9031
760k
    15735680U,  // VST4q16_UPD
9032
760k
    0U, // VST4q16oddPseudo
9033
760k
    0U, // VST4q16oddPseudo_UPD
9034
760k
    34079104U,  // VST4q32
9035
760k
    0U, // VST4q32Pseudo_UPD
9036
760k
    15735680U,  // VST4q32_UPD
9037
760k
    0U, // VST4q32oddPseudo
9038
760k
    0U, // VST4q32oddPseudo_UPD
9039
760k
    34079104U,  // VST4q8
9040
760k
    0U, // VST4q8Pseudo_UPD
9041
760k
    15735680U,  // VST4q8_UPD
9042
760k
    0U, // VST4q8oddPseudo
9043
760k
    0U, // VST4q8oddPseudo_UPD
9044
760k
    532U, // VSTMDDB_UPD
9045
760k
    18560U, // VSTMDIA
9046
760k
    532U, // VSTMDIA_UPD
9047
760k
    0U, // VSTMQIA
9048
760k
    532U, // VSTMSDB_UPD
9049
760k
    18560U, // VSTMSIA
9050
760k
    532U, // VSTMSIA_UPD
9051
760k
    6400U,  // VSTRD
9052
760k
    6528U,  // VSTRH
9053
760k
    6400U,  // VSTRS
9054
760k
    0U, // VSTR_FPCXTNS_off
9055
760k
    42U,  // VSTR_FPCXTNS_post
9056
760k
    0U, // VSTR_FPCXTNS_pre
9057
760k
    0U, // VSTR_FPCXTS_off
9058
760k
    42U,  // VSTR_FPCXTS_post
9059
760k
    0U, // VSTR_FPCXTS_pre
9060
760k
    0U, // VSTR_FPSCR_NZCVQC_off
9061
760k
    42U,  // VSTR_FPSCR_NZCVQC_post
9062
760k
    0U, // VSTR_FPSCR_NZCVQC_pre
9063
760k
    0U, // VSTR_FPSCR_off
9064
760k
    42U,  // VSTR_FPSCR_post
9065
760k
    0U, // VSTR_FPSCR_pre
9066
760k
    0U, // VSTR_P0_off
9067
760k
    44U,  // VSTR_P0_post
9068
760k
    0U, // VSTR_P0_pre
9069
760k
    0U, // VSTR_VPR_off
9070
760k
    42U,  // VSTR_VPR_post
9071
760k
    0U, // VSTR_VPR_pre
9072
760k
    2720528U, // VSUBD
9073
760k
    0U, // VSUBH
9074
760k
    17920U, // VSUBHNv2i32
9075
760k
    0U, // VSUBHNv4i16
9076
760k
    0U, // VSUBHNv8i8
9077
760k
    0U, // VSUBLsv2i64
9078
760k
    0U, // VSUBLsv4i32
9079
760k
    0U, // VSUBLsv8i16
9080
760k
    0U, // VSUBLuv2i64
9081
760k
    0U, // VSUBLuv4i32
9082
760k
    0U, // VSUBLuv8i16
9083
760k
    0U, // VSUBS
9084
760k
    0U, // VSUBWsv2i64
9085
760k
    0U, // VSUBWsv4i32
9086
760k
    0U, // VSUBWsv8i16
9087
760k
    0U, // VSUBWuv2i64
9088
760k
    0U, // VSUBWuv4i32
9089
760k
    0U, // VSUBWuv8i16
9090
760k
    0U, // VSUBfd
9091
760k
    0U, // VSUBfq
9092
760k
    0U, // VSUBhd
9093
760k
    0U, // VSUBhq
9094
760k
    0U, // VSUBv16i8
9095
760k
    17920U, // VSUBv1i64
9096
760k
    0U, // VSUBv2i32
9097
760k
    17920U, // VSUBv2i64
9098
760k
    0U, // VSUBv4i16
9099
760k
    0U, // VSUBv4i32
9100
760k
    0U, // VSUBv8i16
9101
760k
    0U, // VSUBv8i8
9102
760k
    520U, // VSUDOTDI
9103
760k
    520U, // VSUDOTQI
9104
760k
    16384U, // VSWPd
9105
760k
    16384U, // VSWPq
9106
760k
    7168U,  // VTBL1
9107
760k
    7296U,  // VTBL2
9108
760k
    7424U,  // VTBL3
9109
760k
    0U, // VTBL3Pseudo
9110
760k
    7552U,  // VTBL4
9111
760k
    0U, // VTBL4Pseudo
9112
760k
    7680U,  // VTBX1
9113
760k
    7808U,  // VTBX2
9114
760k
    7936U,  // VTBX3
9115
760k
    0U, // VTBX3Pseudo
9116
760k
    8064U,  // VTBX4
9117
760k
    0U, // VTBX4Pseudo
9118
760k
    0U, // VTOSHD
9119
760k
    72U,  // VTOSHH
9120
760k
    0U, // VTOSHS
9121
760k
    0U, // VTOSIRD
9122
760k
    0U, // VTOSIRH
9123
760k
    0U, // VTOSIRS
9124
760k
    0U, // VTOSIZD
9125
760k
    0U, // VTOSIZH
9126
760k
    0U, // VTOSIZS
9127
760k
    74U,  // VTOSLD
9128
760k
    74U,  // VTOSLH
9129
760k
    74U,  // VTOSLS
9130
760k
    0U, // VTOUHD
9131
760k
    72U,  // VTOUHH
9132
760k
    0U, // VTOUHS
9133
760k
    0U, // VTOUIRD
9134
760k
    0U, // VTOUIRH
9135
760k
    0U, // VTOUIRS
9136
760k
    0U, // VTOUIZD
9137
760k
    0U, // VTOUIZH
9138
760k
    0U, // VTOUIZS
9139
760k
    74U,  // VTOULD
9140
760k
    74U,  // VTOULH
9141
760k
    74U,  // VTOULS
9142
760k
    16384U, // VTRNd16
9143
760k
    16384U, // VTRNd32
9144
760k
    16384U, // VTRNd8
9145
760k
    16384U, // VTRNq16
9146
760k
    16384U, // VTRNq32
9147
760k
    16384U, // VTRNq8
9148
760k
    0U, // VTSTv16i8
9149
760k
    0U, // VTSTv2i32
9150
760k
    0U, // VTSTv4i16
9151
760k
    0U, // VTSTv4i32
9152
760k
    0U, // VTSTv8i16
9153
760k
    0U, // VTSTv8i8
9154
760k
    2U, // VUDOTD
9155
760k
    520U, // VUDOTDI
9156
760k
    2U, // VUDOTQ
9157
760k
    520U, // VUDOTQI
9158
760k
    0U, // VUHTOD
9159
760k
    72U,  // VUHTOH
9160
760k
    0U, // VUHTOS
9161
760k
    0U, // VUITOD
9162
760k
    0U, // VUITOH
9163
760k
    0U, // VUITOS
9164
760k
    74U,  // VULTOD
9165
760k
    74U,  // VULTOH
9166
760k
    74U,  // VULTOS
9167
760k
    2U, // VUMMLA
9168
760k
    2U, // VUSDOTD
9169
760k
    520U, // VUSDOTDI
9170
760k
    2U, // VUSDOTQ
9171
760k
    520U, // VUSDOTQI
9172
760k
    2U, // VUSMMLA
9173
760k
    16384U, // VUZPd16
9174
760k
    16384U, // VUZPd8
9175
760k
    16384U, // VUZPq16
9176
760k
    16384U, // VUZPq32
9177
760k
    16384U, // VUZPq8
9178
760k
    16384U, // VZIPd16
9179
760k
    16384U, // VZIPd8
9180
760k
    16384U, // VZIPq16
9181
760k
    16384U, // VZIPq32
9182
760k
    16384U, // VZIPq8
9183
760k
    411776U,  // sysLDMDA
9184
760k
    8212U,  // sysLDMDA_UPD
9185
760k
    411776U,  // sysLDMDB
9186
760k
    8212U,  // sysLDMDB_UPD
9187
760k
    411776U,  // sysLDMIA
9188
760k
    8212U,  // sysLDMIA_UPD
9189
760k
    411776U,  // sysLDMIB
9190
760k
    8212U,  // sysLDMIB_UPD
9191
760k
    411776U,  // sysSTMDA
9192
760k
    8212U,  // sysSTMDA_UPD
9193
760k
    411776U,  // sysSTMDB
9194
760k
    8212U,  // sysSTMDB_UPD
9195
760k
    411776U,  // sysSTMIA
9196
760k
    8212U,  // sysSTMIA_UPD
9197
760k
    411776U,  // sysSTMIB
9198
760k
    8212U,  // sysSTMIB_UPD
9199
760k
    0U, // t2ADCri
9200
760k
    0U, // t2ADCrr
9201
760k
    16252928U,  // t2ADCrs
9202
760k
    0U, // t2ADDri
9203
760k
    0U, // t2ADDri12
9204
760k
    0U, // t2ADDrr
9205
760k
    16252928U,  // t2ADDrs
9206
760k
    0U, // t2ADDspImm
9207
760k
    0U, // t2ADDspImm12
9208
760k
    1280U,  // t2ADR
9209
760k
    0U, // t2ANDri
9210
760k
    0U, // t2ANDrr
9211
760k
    16252928U,  // t2ANDrs
9212
760k
    16777216U,  // t2ASRri
9213
760k
    0U, // t2ASRrr
9214
760k
    0U, // t2AUT
9215
760k
    524672U,  // t2AUTG
9216
760k
    2U, // t2B
9217
760k
    1408U,  // t2BFC
9218
760k
    2098688U, // t2BFI
9219
760k
    8320U,  // t2BFLi
9220
760k
    16384U, // t2BFLr
9221
760k
    8320U,  // t2BFi
9222
760k
    17306624U,  // t2BFic
9223
760k
    16384U, // t2BFr
9224
760k
    0U, // t2BICri
9225
760k
    0U, // t2BICrr
9226
760k
    16252928U,  // t2BICrs
9227
760k
    0U, // t2BTI
9228
760k
    524672U,  // t2BXAUT
9229
760k
    2U, // t2BXJ
9230
760k
    2U, // t2Bcc
9231
760k
    82704U, // t2CDP
9232
760k
    82704U, // t2CDP2
9233
760k
    0U, // t2CLREX
9234
760k
    0U, // t2CLRM
9235
760k
    16384U, // t2CLZ
9236
760k
    16384U, // t2CMNri
9237
760k
    16384U, // t2CMNzrr
9238
760k
    1024U,  // t2CMNzrs
9239
760k
    16384U, // t2CMPri
9240
760k
    16384U, // t2CMPrr
9241
760k
    1024U,  // t2CMPrs
9242
760k
    0U, // t2CPS1p
9243
760k
    2U, // t2CPS2p
9244
760k
    17920U, // t2CPS3p
9245
760k
    17920U, // t2CRC32B
9246
760k
    17920U, // t2CRC32CB
9247
760k
    17920U, // t2CRC32CH
9248
760k
    17920U, // t2CRC32CW
9249
760k
    17920U, // t2CRC32H
9250
760k
    17920U, // t2CRC32W
9251
760k
    17303040U,  // t2CSEL
9252
760k
    17303040U,  // t2CSINC
9253
760k
    17303040U,  // t2CSINV
9254
760k
    17303040U,  // t2CSNEG
9255
760k
    2U, // t2DBG
9256
760k
    0U, // t2DCPS1
9257
760k
    0U, // t2DCPS2
9258
760k
    0U, // t2DCPS3
9259
760k
    2U, // t2DLS
9260
760k
    0U, // t2DMB
9261
760k
    0U, // t2DSB
9262
760k
    0U, // t2EORri
9263
760k
    0U, // t2EORrr
9264
760k
    16252928U,  // t2EORrs
9265
760k
    2U, // t2HINT
9266
760k
    0U, // t2HVC
9267
760k
    0U, // t2ISB
9268
760k
    0U, // t2IT
9269
760k
    0U, // t2Int_eh_sjlj_setjmp
9270
760k
    0U, // t2Int_eh_sjlj_setjmp_nofp
9271
760k
    128U, // t2LDA
9272
760k
    128U, // t2LDAB
9273
760k
    128U, // t2LDAEX
9274
760k
    128U, // t2LDAEXB
9275
760k
    11010048U,  // t2LDAEXD
9276
760k
    128U, // t2LDAEXH
9277
760k
    128U, // t2LDAH
9278
760k
    2582U,  // t2LDC2L_OFFSET
9279
760k
    4721302U, // t2LDC2L_OPTION
9280
760k
    5245590U, // t2LDC2L_POST
9281
760k
    2838U,  // t2LDC2L_PRE
9282
760k
    2582U,  // t2LDC2_OFFSET
9283
760k
    4721302U, // t2LDC2_OPTION
9284
760k
    5245590U, // t2LDC2_POST
9285
760k
    2838U,  // t2LDC2_PRE
9286
760k
    2582U,  // t2LDCL_OFFSET
9287
760k
    4721302U, // t2LDCL_OPTION
9288
760k
    5245590U, // t2LDCL_POST
9289
760k
    2838U,  // t2LDCL_PRE
9290
760k
    2582U,  // t2LDC_OFFSET
9291
760k
    4721302U, // t2LDC_OPTION
9292
760k
    5245590U, // t2LDC_POST
9293
760k
    2838U,  // t2LDC_PRE
9294
760k
    18560U, // t2LDMDB
9295
760k
    532U, // t2LDMDB_UPD
9296
760k
    18560U, // t2LDMIA
9297
760k
    532U, // t2LDMIA_UPD
9298
760k
    4096U,  // t2LDRBT
9299
760k
    133760U,  // t2LDRB_POST
9300
760k
    4480U,  // t2LDRB_PRE
9301
760k
    3200U,  // t2LDRBi12
9302
760k
    4096U,  // t2LDRBi8
9303
760k
    8448U,  // t2LDRBpci
9304
760k
    8576U,  // t2LDRBs
9305
760k
    543686656U, // t2LDRD_POST
9306
760k
    17825792U,  // t2LDRD_PRE
9307
760k
    18350080U,  // t2LDRDi8
9308
760k
    8704U,  // t2LDREX
9309
760k
    128U, // t2LDREXB
9310
760k
    11010048U,  // t2LDREXD
9311
760k
    128U, // t2LDREXH
9312
760k
    4096U,  // t2LDRHT
9313
760k
    133760U,  // t2LDRH_POST
9314
760k
    4480U,  // t2LDRH_PRE
9315
760k
    3200U,  // t2LDRHi12
9316
760k
    4096U,  // t2LDRHi8
9317
760k
    8448U,  // t2LDRHpci
9318
760k
    8576U,  // t2LDRHs
9319
760k
    4096U,  // t2LDRSBT
9320
760k
    133760U,  // t2LDRSB_POST
9321
760k
    4480U,  // t2LDRSB_PRE
9322
760k
    3200U,  // t2LDRSBi12
9323
760k
    4096U,  // t2LDRSBi8
9324
760k
    8448U,  // t2LDRSBpci
9325
760k
    8576U,  // t2LDRSBs
9326
760k
    4096U,  // t2LDRSHT
9327
760k
    133760U,  // t2LDRSH_POST
9328
760k
    4480U,  // t2LDRSH_PRE
9329
760k
    3200U,  // t2LDRSHi12
9330
760k
    4096U,  // t2LDRSHi8
9331
760k
    8448U,  // t2LDRSHpci
9332
760k
    8576U,  // t2LDRSHs
9333
760k
    4096U,  // t2LDRT
9334
760k
    133760U,  // t2LDR_POST
9335
760k
    4480U,  // t2LDR_PRE
9336
760k
    3200U,  // t2LDRi12
9337
760k
    4096U,  // t2LDRi8
9338
760k
    8448U,  // t2LDRpci
9339
760k
    8576U,  // t2LDRs
9340
760k
    0U, // t2LE
9341
760k
    0U, // t2LEUpdate
9342
760k
    0U, // t2LSLri
9343
760k
    0U, // t2LSLrr
9344
760k
    16777216U,  // t2LSRri
9345
760k
    0U, // t2LSRrr
9346
760k
    103908112U, // t2MCR
9347
760k
    103908112U, // t2MCR2
9348
760k
    137462544U, // t2MCRR
9349
760k
    137462544U, // t2MCRR2
9350
760k
    33554432U,  // t2MLA
9351
760k
    33554432U,  // t2MLS
9352
760k
    17920U, // t2MOVTi16
9353
760k
    16384U, // t2MOVi
9354
760k
    16384U, // t2MOVi16
9355
760k
    16384U, // t2MOVr
9356
760k
    425984U,  // t2MOVsra_glue
9357
760k
    425984U,  // t2MOVsrl_glue
9358
760k
    115480U,  // t2MRC
9359
760k
    115480U,  // t2MRC2
9360
760k
    0U, // t2MRRC
9361
760k
    0U, // t2MRRC2
9362
760k
    26U,  // t2MRS_AR
9363
760k
    8832U,  // t2MRS_M
9364
760k
    3840U,  // t2MRSbanked
9365
760k
    28U,  // t2MRSsys_AR
9366
760k
    528U, // t2MSR_AR
9367
760k
    528U, // t2MSR_M
9368
760k
    0U, // t2MSRbanked
9369
760k
    0U, // t2MUL
9370
760k
    16384U, // t2MVNi
9371
760k
    16384U, // t2MVNr
9372
760k
    1024U,  // t2MVNs
9373
760k
    0U, // t2ORNri
9374
760k
    0U, // t2ORNrr
9375
760k
    16252928U,  // t2ORNrs
9376
760k
    0U, // t2ORRri
9377
760k
    0U, // t2ORRrr
9378
760k
    16252928U,  // t2ORRrs
9379
760k
    0U, // t2PAC
9380
760k
    0U, // t2PACBTI
9381
760k
    524672U,  // t2PACG
9382
760k
    201326592U, // t2PKHBT
9383
760k
    234881024U, // t2PKHTB
9384
760k
    0U, // t2PLDWi12
9385
760k
    1U, // t2PLDWi8
9386
760k
    1U, // t2PLDWs
9387
760k
    0U, // t2PLDi12
9388
760k
    1U, // t2PLDi8
9389
760k
    1U, // t2PLDpci
9390
760k
    1U, // t2PLDs
9391
760k
    0U, // t2PLIi12
9392
760k
    1U, // t2PLIi8
9393
760k
    1U, // t2PLIpci
9394
760k
    1U, // t2PLIs
9395
760k
    0U, // t2QADD
9396
760k
    0U, // t2QADD16
9397
760k
    0U, // t2QADD8
9398
760k
    0U, // t2QASX
9399
760k
    0U, // t2QDADD
9400
760k
    0U, // t2QDSUB
9401
760k
    0U, // t2QSAX
9402
760k
    0U, // t2QSUB
9403
760k
    0U, // t2QSUB16
9404
760k
    0U, // t2QSUB8
9405
760k
    16384U, // t2RBIT
9406
760k
    16384U, // t2REV
9407
760k
    16384U, // t2REV16
9408
760k
    16384U, // t2REVSH
9409
760k
    2U, // t2RFEDB
9410
760k
    4U, // t2RFEDBW
9411
760k
    2U, // t2RFEIA
9412
760k
    4U, // t2RFEIAW
9413
760k
    0U, // t2RORri
9414
760k
    0U, // t2RORrr
9415
760k
    16384U, // t2RRX
9416
760k
    0U, // t2RSBri
9417
760k
    0U, // t2RSBrr
9418
760k
    16252928U,  // t2RSBrs
9419
760k
    0U, // t2SADD16
9420
760k
    0U, // t2SADD8
9421
760k
    0U, // t2SASX
9422
760k
    0U, // t2SB
9423
760k
    0U, // t2SBCri
9424
760k
    0U, // t2SBCrr
9425
760k
    16252928U,  // t2SBCrs
9426
760k
    33554432U,  // t2SBFX
9427
760k
    0U, // t2SDIV
9428
760k
    0U, // t2SEL
9429
760k
    0U, // t2SETPAN
9430
760k
    0U, // t2SG
9431
760k
    0U, // t2SHADD16
9432
760k
    0U, // t2SHADD8
9433
760k
    0U, // t2SHASX
9434
760k
    0U, // t2SHSAX
9435
760k
    0U, // t2SHSUB16
9436
760k
    0U, // t2SHSUB8
9437
760k
    2U, // t2SMC
9438
760k
    33554432U,  // t2SMLABB
9439
760k
    33554432U,  // t2SMLABT
9440
760k
    33554432U,  // t2SMLAD
9441
760k
    33554432U,  // t2SMLADX
9442
760k
    33554432U,  // t2SMLAL
9443
760k
    33554432U,  // t2SMLALBB
9444
760k
    33554432U,  // t2SMLALBT
9445
760k
    33554432U,  // t2SMLALD
9446
760k
    33554432U,  // t2SMLALDX
9447
760k
    33554432U,  // t2SMLALTB
9448
760k
    33554432U,  // t2SMLALTT
9449
760k
    33554432U,  // t2SMLATB
9450
760k
    33554432U,  // t2SMLATT
9451
760k
    33554432U,  // t2SMLAWB
9452
760k
    33554432U,  // t2SMLAWT
9453
760k
    33554432U,  // t2SMLSD
9454
760k
    33554432U,  // t2SMLSDX
9455
760k
    33554432U,  // t2SMLSLD
9456
760k
    33554432U,  // t2SMLSLDX
9457
760k
    33554432U,  // t2SMMLA
9458
760k
    33554432U,  // t2SMMLAR
9459
760k
    33554432U,  // t2SMMLS
9460
760k
    33554432U,  // t2SMMLSR
9461
760k
    0U, // t2SMMUL
9462
760k
    0U, // t2SMMULR
9463
760k
    0U, // t2SMUAD
9464
760k
    0U, // t2SMUADX
9465
760k
    0U, // t2SMULBB
9466
760k
    0U, // t2SMULBT
9467
760k
    33554432U,  // t2SMULL
9468
760k
    0U, // t2SMULTB
9469
760k
    0U, // t2SMULTT
9470
760k
    0U, // t2SMULWB
9471
760k
    0U, // t2SMULWT
9472
760k
    0U, // t2SMUSD
9473
760k
    0U, // t2SMUSDX
9474
760k
    0U, // t2SRSDB
9475
760k
    0U, // t2SRSDB_UPD
9476
760k
    0U, // t2SRSIA
9477
760k
    0U, // t2SRSIA_UPD
9478
760k
    218240U,  // t2SSAT
9479
760k
    21632U, // t2SSAT16
9480
760k
    0U, // t2SSAX
9481
760k
    0U, // t2SSUB16
9482
760k
    0U, // t2SSUB8
9483
760k
    2582U,  // t2STC2L_OFFSET
9484
760k
    4721302U, // t2STC2L_OPTION
9485
760k
    5245590U, // t2STC2L_POST
9486
760k
    2838U,  // t2STC2L_PRE
9487
760k
    2582U,  // t2STC2_OFFSET
9488
760k
    4721302U, // t2STC2_OPTION
9489
760k
    5245590U, // t2STC2_POST
9490
760k
    2838U,  // t2STC2_PRE
9491
760k
    2582U,  // t2STCL_OFFSET
9492
760k
    4721302U, // t2STCL_OPTION
9493
760k
    5245590U, // t2STCL_POST
9494
760k
    2838U,  // t2STCL_PRE
9495
760k
    2582U,  // t2STC_OFFSET
9496
760k
    4721302U, // t2STC_OPTION
9497
760k
    5245590U, // t2STC_POST
9498
760k
    2838U,  // t2STC_PRE
9499
760k
    128U, // t2STL
9500
760k
    128U, // t2STLB
9501
760k
    11010048U,  // t2STLEX
9502
760k
    11010048U,  // t2STLEXB
9503
760k
    33554432U,  // t2STLEXD
9504
760k
    11010048U,  // t2STLEXH
9505
760k
    128U, // t2STLH
9506
760k
    18560U, // t2STMDB
9507
760k
    532U, // t2STMDB_UPD
9508
760k
    18560U, // t2STMIA
9509
760k
    532U, // t2STMIA_UPD
9510
760k
    4096U,  // t2STRBT
9511
760k
    133760U,  // t2STRB_POST
9512
760k
    4480U,  // t2STRB_PRE
9513
760k
    3200U,  // t2STRBi12
9514
760k
    4096U,  // t2STRBi8
9515
760k
    8576U,  // t2STRBs
9516
760k
    543688192U, // t2STRD_POST
9517
760k
    17827328U,  // t2STRD_PRE
9518
760k
    18350080U,  // t2STRDi8
9519
760k
    18874368U,  // t2STREX
9520
760k
    11010048U,  // t2STREXB
9521
760k
    33554432U,  // t2STREXD
9522
760k
    11010048U,  // t2STREXH
9523
760k
    4096U,  // t2STRHT
9524
760k
    133760U,  // t2STRH_POST
9525
760k
    4480U,  // t2STRH_PRE
9526
760k
    3200U,  // t2STRHi12
9527
760k
    4096U,  // t2STRHi8
9528
760k
    8576U,  // t2STRHs
9529
760k
    4096U,  // t2STRT
9530
760k
    133760U,  // t2STR_POST
9531
760k
    4480U,  // t2STR_PRE
9532
760k
    3200U,  // t2STRi12
9533
760k
    4096U,  // t2STRi8
9534
760k
    8576U,  // t2STRs
9535
760k
    0U, // t2SUBS_PC_LR
9536
760k
    0U, // t2SUBri
9537
760k
    0U, // t2SUBri12
9538
760k
    0U, // t2SUBrr
9539
760k
    16252928U,  // t2SUBrs
9540
760k
    0U, // t2SUBspImm
9541
760k
    0U, // t2SUBspImm12
9542
760k
    268435456U, // t2SXTAB
9543
760k
    268435456U, // t2SXTAB16
9544
760k
    268435456U, // t2SXTAH
9545
760k
    229376U,  // t2SXTB
9546
760k
    229376U,  // t2SXTB16
9547
760k
    229376U,  // t2SXTH
9548
760k
    1U, // t2TBB
9549
760k
    1U, // t2TBH
9550
760k
    16384U, // t2TEQri
9551
760k
    16384U, // t2TEQrr
9552
760k
    1024U,  // t2TEQrs
9553
760k
    1U, // t2TSB
9554
760k
    16384U, // t2TSTri
9555
760k
    16384U, // t2TSTrr
9556
760k
    1024U,  // t2TSTrs
9557
760k
    16384U, // t2TT
9558
760k
    16384U, // t2TTA
9559
760k
    16384U, // t2TTAT
9560
760k
    16384U, // t2TTT
9561
760k
    0U, // t2UADD16
9562
760k
    0U, // t2UADD8
9563
760k
    0U, // t2UASX
9564
760k
    33554432U,  // t2UBFX
9565
760k
    0U, // t2UDF
9566
760k
    0U, // t2UDIV
9567
760k
    0U, // t2UHADD16
9568
760k
    0U, // t2UHADD8
9569
760k
    0U, // t2UHASX
9570
760k
    0U, // t2UHSAX
9571
760k
    0U, // t2UHSUB16
9572
760k
    0U, // t2UHSUB8
9573
760k
    33554432U,  // t2UMAAL
9574
760k
    33554432U,  // t2UMLAL
9575
760k
    33554432U,  // t2UMULL
9576
760k
    0U, // t2UQADD16
9577
760k
    0U, // t2UQADD8
9578
760k
    0U, // t2UQASX
9579
760k
    0U, // t2UQSAX
9580
760k
    0U, // t2UQSUB16
9581
760k
    0U, // t2UQSUB8
9582
760k
    0U, // t2USAD8
9583
760k
    33554432U,  // t2USADA8
9584
760k
    301989888U, // t2USAT
9585
760k
    0U, // t2USAT16
9586
760k
    0U, // t2USAX
9587
760k
    0U, // t2USUB16
9588
760k
    0U, // t2USUB8
9589
760k
    268435456U, // t2UXTAB
9590
760k
    268435456U, // t2UXTAB16
9591
760k
    268435456U, // t2UXTAH
9592
760k
    229376U,  // t2UXTB
9593
760k
    229376U,  // t2UXTB16
9594
760k
    229376U,  // t2UXTH
9595
760k
    21504U, // t2WLS
9596
760k
    2U, // tADC
9597
760k
    17920U, // tADDhirr
9598
760k
    16768U, // tADDi3
9599
760k
    2U, // tADDi8
9600
760k
    0U, // tADDrSP
9601
760k
    19398656U,  // tADDrSPi
9602
760k
    16768U, // tADDrr
9603
760k
    8960U,  // tADDspi
9604
760k
    17920U, // tADDspr
9605
760k
    9088U,  // tADR
9606
760k
    2U, // tAND
9607
760k
    9216U,  // tASRri
9608
760k
    2U, // tASRrr
9609
760k
    2U, // tB
9610
760k
    2U, // tBIC
9611
760k
    0U, // tBKPT
9612
760k
    1U, // tBL
9613
760k
    2U, // tBLXNSr
9614
760k
    1U, // tBLXi
9615
760k
    2U, // tBLXr
9616
760k
    2U, // tBX
9617
760k
    2U, // tBXNS
9618
760k
    2U, // tBcc
9619
760k
    2U, // tCBNZ
9620
760k
    2U, // tCBZ
9621
760k
    16384U, // tCMNz
9622
760k
    16384U, // tCMPhir
9623
760k
    16384U, // tCMPi8
9624
760k
    16384U, // tCMPr
9625
760k
    2U, // tCPS
9626
760k
    2U, // tEOR
9627
760k
    2U, // tHINT
9628
760k
    0U, // tHLT
9629
760k
    0U, // tInt_WIN_eh_sjlj_longjmp
9630
760k
    0U, // tInt_eh_sjlj_longjmp
9631
760k
    0U, // tInt_eh_sjlj_setjmp
9632
760k
    18560U, // tLDMIA
9633
760k
    9344U,  // tLDRBi
9634
760k
    9472U,  // tLDRBr
9635
760k
    9600U,  // tLDRHi
9636
760k
    9472U,  // tLDRHr
9637
760k
    9472U,  // tLDRSB
9638
760k
    9472U,  // tLDRSH
9639
760k
    9728U,  // tLDRi
9640
760k
    8448U,  // tLDRpci
9641
760k
    9472U,  // tLDRr
9642
760k
    9856U,  // tLDRspi
9643
760k
    16768U, // tLSLri
9644
760k
    2U, // tLSLrr
9645
760k
    9216U,  // tLSRri
9646
760k
    2U, // tLSRrr
9647
760k
    2U, // tMOVSr
9648
760k
    0U, // tMOVi8
9649
760k
    16384U, // tMOVr
9650
760k
    16768U, // tMUL
9651
760k
    0U, // tMVN
9652
760k
    2U, // tORR
9653
760k
    0U, // tPICADD
9654
760k
    0U, // tPOP
9655
760k
    0U, // tPUSH
9656
760k
    16384U, // tREV
9657
760k
    16384U, // tREV16
9658
760k
    16384U, // tREVSH
9659
760k
    2U, // tROR
9660
760k
    0U, // tRSB
9661
760k
    2U, // tSBC
9662
760k
    0U, // tSETEND
9663
760k
    532U, // tSTMIA_UPD
9664
760k
    9344U,  // tSTRBi
9665
760k
    9472U,  // tSTRBr
9666
760k
    9600U,  // tSTRHi
9667
760k
    9472U,  // tSTRHr
9668
760k
    9728U,  // tSTRi
9669
760k
    9472U,  // tSTRr
9670
760k
    9856U,  // tSTRspi
9671
760k
    16768U, // tSUBi3
9672
760k
    2U, // tSUBi8
9673
760k
    16768U, // tSUBrr
9674
760k
    8960U,  // tSUBspi
9675
760k
    2U, // tSVC
9676
760k
    16384U, // tSXTB
9677
760k
    16384U, // tSXTH
9678
760k
    0U, // tTRAP
9679
760k
    16384U, // tTST
9680
760k
    0U, // tUDF
9681
760k
    16384U, // tUXTB
9682
760k
    16384U, // tUXTH
9683
760k
    0U, // t__brkdiv0
9684
760k
  };
9685
9686
  // Emit the opcode for the instruction.
9687
760k
  uint64_t Bits = 0;
9688
760k
  Bits |= (uint64_t)OpInfo0[MCInst_getOpcode(MI)] << 0;
9689
760k
  Bits |= (uint64_t)OpInfo1[MCInst_getOpcode(MI)] << 32;
9690
760k
  MnemonicBitsInfo MBI = {
9691
760k
#ifndef CAPSTONE_DIET
9692
760k
    AsmStrs+(Bits & 8191)-1,
9693
#else
9694
    NULL,
9695
#endif // CAPSTONE_DIET
9696
760k
    Bits
9697
760k
  };
9698
760k
  return MBI;
9699
760k
}
9700
9701
/// printInstruction - This method is automatically generated by tablegen
9702
/// from the instruction set description.
9703
760k
static void printInstruction(MCInst *MI, uint64_t Address, SStream *O) {
9704
760k
  SStream_concat0(O, "");
9705
760k
  MnemonicBitsInfo MnemonicInfo = getMnemonic(MI, O);
9706
9707
760k
  SStream_concat0(O, MnemonicInfo.first);
9708
9709
760k
  uint64_t Bits = MnemonicInfo.second;
9710
760k
  CS_ASSERT_RET(Bits != 0 && "Cannot print this instruction.");
9711
9712
  // Fragment 0 encoded into 6 bits for 43 unique commands.
9713
760k
  switch ((Bits >> 13) & 63) {
9714
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
9715
416
  case 0:
9716
    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9717
416
    return;
9718
0
    break;
9719
16.4k
  case 1:
9720
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9721
16.4k
    printSBitModifierOperand(MI, 5, O);
9722
16.4k
    printPredicateOperand(MI, 3, O);
9723
16.4k
    break;
9724
7.38k
  case 2:
9725
    // ITasm, t2IT
9726
7.38k
    printThumbITMask(MI, 1, O);
9727
7.38k
    break;
9728
81.4k
  case 3:
9729
    // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9730
81.4k
    printPredicateOperand(MI, 2, O);
9731
81.4k
    break;
9732
2.12k
  case 4:
9733
    // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9734
2.12k
    printSBitModifierOperand(MI, 4, O);
9735
2.12k
    printPredicateOperand(MI, 2, O);
9736
2.12k
    break;
9737
51.3k
  case 5:
9738
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9739
51.3k
    printPredicateOperand(MI, 4, O);
9740
51.3k
    break;
9741
27.0k
  case 6:
9742
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9743
27.0k
    printPredicateOperand(MI, 5, O);
9744
27.0k
    break;
9745
177k
  case 7:
9746
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9747
177k
    printPredicateOperand(MI, 3, O);
9748
177k
    break;
9749
11.7k
  case 8:
9750
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9751
11.7k
    printSBitModifierOperand(MI, 6, O);
9752
11.7k
    printPredicateOperand(MI, 4, O);
9753
11.7k
    break;
9754
2.95k
  case 9:
9755
    // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9756
2.95k
    printSBitModifierOperand(MI, 7, O);
9757
2.95k
    printPredicateOperand(MI, 5, O);
9758
2.95k
    SStream_concat0(O, "\t");
9759
2.95k
    printOperand(MI, 0, O);
9760
2.95k
    SStream_concat0(O, ", ");
9761
2.95k
    printOperand(MI, 1, O);
9762
2.95k
    SStream_concat0(O, ", ");
9763
2.95k
    printSORegRegOperand(MI, 2, O);
9764
2.95k
    return;
9765
0
    break;
9766
66.2k
  case 10:
9767
    // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9768
66.2k
    printOperand(MI, 0, O);
9769
66.2k
    break;
9770
266
  case 11:
9771
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9772
266
    printOperand(MI, 1, O);
9773
266
    SStream_concat0(O, ", ");
9774
266
    break;
9775
1.11k
  case 12:
9776
    // BL, BLXi, t2BFic, t2LE
9777
1.11k
    printOperandAddr(MI, Address, 0, O);
9778
1.11k
    break;
9779
55.6k
  case 13:
9780
    // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9781
55.6k
    printPredicateOperand(MI, 1, O);
9782
55.6k
    break;
9783
10.9k
  case 14:
9784
    // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9785
10.9k
    printPredicateOperand(MI, 0, O);
9786
10.9k
    break;
9787
673
  case 15:
9788
    // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9789
673
    printPImmediate(MI, 1, O);
9790
673
    SStream_concat0(O, ", ");
9791
673
    break;
9792
26.7k
  case 16:
9793
    // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9794
26.7k
    printPredicateOperand(MI, 6, O);
9795
26.7k
    break;
9796
10.2k
  case 17:
9797
    // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9798
10.2k
    printVPTPredicateOperand(MI, 4, O);
9799
10.2k
    break;
9800
6.06k
  case 18:
9801
    // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9802
6.06k
    printVPTPredicateOperand(MI, 3, O);
9803
6.06k
    break;
9804
1.15k
  case 19:
9805
    // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9806
1.15k
    printVPTPredicateOperand(MI, 5, O);
9807
1.15k
    break;
9808
473
  case 20:
9809
    // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9810
473
    printVPTPredicateOperand(MI, 6, O);
9811
473
    break;
9812
4.92k
  case 21:
9813
    // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9814
4.92k
    printPImmediate(MI, 0, O);
9815
4.92k
    SStream_concat0(O, ", ");
9816
4.92k
    break;
9817
749
  case 22:
9818
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9819
749
    printCPSIMod(MI, 0, O);
9820
749
    break;
9821
257
  case 23:
9822
    // DMB, DSB
9823
257
    printMemBOption(MI, 0, O);
9824
257
    return;
9825
0
    break;
9826
514
  case 24:
9827
    // ISB
9828
514
    printInstSyncBOption(MI, 0, O);
9829
514
    return;
9830
0
    break;
9831
212
  case 25:
9832
    // MRRC2
9833
212
    printPImmediate(MI, 2, O);
9834
212
    SStream_concat0(O, ", ");
9835
212
    printOperand(MI, 3, O);
9836
212
    SStream_concat0(O, ", ");
9837
212
    printOperand(MI, 0, O);
9838
212
    SStream_concat0(O, ", ");
9839
212
    printOperand(MI, 1, O);
9840
212
    SStream_concat0(O, ", ");
9841
212
    printCImmediate(MI, 4, O);
9842
212
    return;
9843
0
    break;
9844
1.80k
  case 26:
9845
    // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9846
1.80k
    printVPTPredicateOperand(MI, 2, O);
9847
1.80k
    break;
9848
394
  case 27:
9849
    // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9850
394
    printMVEVectorList_2(MI, 0, O);
9851
394
    SStream_concat0(O, ", ");
9852
394
    break;
9853
766
  case 28:
9854
    // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9855
766
    printMVEVectorList_4(MI, 0, O);
9856
766
    SStream_concat0(O, ", ");
9857
766
    break;
9858
4.44k
  case 29:
9859
    // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9860
4.44k
    printVPTMask(MI, 0, O);
9861
4.44k
    break;
9862
32
  case 30:
9863
    // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9864
32
    printMVEVectorList_2(MI, 1, O);
9865
32
    SStream_concat0(O, ", ");
9866
32
    printAddrMode7Operand(MI, 2, O);
9867
32
    SStream_concat1(O, '!');
9868
32
    return;
9869
0
    break;
9870
54
  case 31:
9871
    // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
9872
54
    printMVEVectorList_4(MI, 1, O);
9873
54
    SStream_concat0(O, ", ");
9874
54
    printAddrMode7Operand(MI, 2, O);
9875
54
    SStream_concat1(O, '!');
9876
54
    return;
9877
0
    break;
9878
88
  case 32:
9879
    // PLDWi12, PLDi12, PLIi12
9880
88
    printAddrModeImm12Operand_0(MI, 0, O);
9881
88
    return;
9882
0
    break;
9883
27
  case 33:
9884
    // PLDWrs, PLDrs, PLIrs
9885
27
    printAddrMode2Operand(MI, 0, O);
9886
27
    return;
9887
0
    break;
9888
131
  case 34:
9889
    // SETEND, tSETEND
9890
131
    printSetendOperand(MI, 0, O);
9891
131
    return;
9892
0
    break;
9893
477
  case 35:
9894
    // SMLAL, UMLAL
9895
477
    printSBitModifierOperand(MI, 8, O);
9896
477
    printPredicateOperand(MI, 6, O);
9897
477
    SStream_concat0(O, "\t");
9898
477
    printOperand(MI, 0, O);
9899
477
    SStream_concat0(O, ", ");
9900
477
    printOperand(MI, 1, O);
9901
477
    SStream_concat0(O, ", ");
9902
477
    printOperand(MI, 2, O);
9903
477
    SStream_concat0(O, ", ");
9904
477
    printOperand(MI, 3, O);
9905
477
    return;
9906
0
    break;
9907
0
  case 36:
9908
    // TSB
9909
0
    printTraceSyncBOption(MI, 0, O);
9910
0
    return;
9911
0
    break;
9912
4.40k
  case 37:
9913
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
9914
4.40k
    printPredicateOperand(MI, 7, O);
9915
4.40k
    break;
9916
1.27k
  case 38:
9917
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
9918
1.27k
    printPredicateOperand(MI, 9, O);
9919
1.27k
    break;
9920
980
  case 39:
9921
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
9922
980
    printPredicateOperand(MI, 11, O);
9923
980
    break;
9924
2.79k
  case 40:
9925
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
9926
2.79k
    printPredicateOperand(MI, 8, O);
9927
2.79k
    break;
9928
353
  case 41:
9929
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
9930
353
    printPredicateOperand(MI, 13, O);
9931
353
    break;
9932
177k
  case 42:
9933
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
9934
177k
    printSBitModifierOperand(MI, 1, O);
9935
177k
    break;
9936
760k
  }
9937
9938
9939
  // Fragment 1 encoded into 7 bits for 89 unique commands.
9940
755k
  switch ((Bits >> 19) & 127) {
9941
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
9942
249
  case 0:
9943
    // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
9944
249
    SStream_concat1(O, ' ');
9945
249
    break;
9946
6.40k
  case 1:
9947
    // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
9948
6.40k
    SStream_concat0(O, ".16\t");
9949
6.40k
    ARM_add_vector_size(MI, 16);
9950
6.40k
    break;
9951
8.32k
  case 2:
9952
    // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
9953
8.32k
    SStream_concat0(O, ".32\t");
9954
8.32k
    ARM_add_vector_size(MI, 32);
9955
8.32k
    break;
9956
7.58k
  case 3:
9957
    // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
9958
7.58k
    SStream_concat0(O, ".8\t");
9959
7.58k
    ARM_add_vector_size(MI, 8);
9960
7.58k
    break;
9961
0
  case 4:
9962
    // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
9963
0
    SStream_concat0(O, ".w ");
9964
0
    printOperand(MI, 0, O);
9965
0
    SStream_concat0(O, ", ");
9966
0
    break;
9967
404k
  case 5:
9968
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
9969
404k
    SStream_concat0(O, "\t");
9970
404k
    break;
9971
62.3k
  case 6:
9972
    // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
9973
62.3k
    SStream_concat0(O, ", ");
9974
62.3k
    break;
9975
867
  case 7:
9976
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
9977
867
    printOperand(MI, 2, O);
9978
867
    SStream_concat0(O, ", ");
9979
867
    break;
9980
12
  case 8:
9981
    // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
9982
12
    SStream_concat0(O, ".bf16.f32\t");
9983
12
    printOperand(MI, 0, O);
9984
12
    SStream_concat0(O, ", ");
9985
12
    break;
9986
4.69k
  case 9:
9987
    // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
9988
4.69k
    return;
9989
0
    break;
9990
90
  case 10:
9991
    // BX_RET
9992
90
    SStream_concat0(O, "\tlr");
9993
90
    return;
9994
0
    break;
9995
0
  case 11:
9996
    // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
9997
0
    printOperand(MI, 0, O);
9998
0
    SStream_concat0(O, ", ");
9999
0
    break;
10000
0
  case 12:
10001
    // CDE_CX1D, CDE_CX2D, CDE_CX3D
10002
0
    printGPRPairOperand(MI, 0, O);
10003
0
    SStream_concat0(O, ", ");
10004
0
    printOperand(MI, 2, O);
10005
0
    break;
10006
1.89k
  case 13:
10007
    // CDP2, MCR2, MCRR2
10008
1.89k
    printOperand(MI, 1, O);
10009
1.89k
    SStream_concat0(O, ", ");
10010
1.89k
    break;
10011
645
  case 14:
10012
    // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10013
645
    SStream_concat0(O, ".f64\t");
10014
645
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64);
10015
645
    printOperand(MI, 0, O);
10016
645
    break;
10017
3.65k
  case 15:
10018
    // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10019
3.65k
    SStream_concat0(O, ".f16\t");
10020
3.65k
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16);
10021
3.65k
    break;
10022
4.50k
  case 16:
10023
    // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10024
4.50k
    SStream_concat0(O, ".f32\t");
10025
4.50k
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32);
10026
4.50k
    break;
10027
41
  case 17:
10028
    // FMSTAT
10029
41
    SStream_concat0(O, "\tAPSR_nzcv, fpscr");
10030
41
    return;
10031
0
    break;
10032
3.03k
  case 18:
10033
    // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10034
3.03k
    printCImmediate(MI, 1, O);
10035
3.03k
    SStream_concat0(O, ", ");
10036
3.03k
    break;
10037
76
  case 19:
10038
    // MOVPCLR
10039
76
    SStream_concat0(O, "\tpc, lr");
10040
76
    return;
10041
0
    break;
10042
72
  case 20:
10043
    // MVE_LETP, t2LEUpdate
10044
72
    printOperandAddr(MI, Address, 2, O);
10045
72
    return;
10046
0
    break;
10047
3.33k
  case 21:
10048
    // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10049
3.33k
    SStream_concat0(O, ".s16\t");
10050
3.33k
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16);
10051
3.33k
    break;
10052
4.88k
  case 22:
10053
    // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10054
4.88k
    SStream_concat0(O, ".s32\t");
10055
4.88k
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32);
10056
4.88k
    break;
10057
3.01k
  case 23:
10058
    // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10059
3.01k
    SStream_concat0(O, ".s8\t");
10060
3.01k
    ARM_add_vector_data(MI, ARM_VECTORDATA_S8);
10061
3.01k
    break;
10062
2.53k
  case 24:
10063
    // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10064
2.53k
    SStream_concat0(O, ".u16\t");
10065
2.53k
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16);
10066
2.53k
    break;
10067
5.00k
  case 25:
10068
    // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10069
5.00k
    SStream_concat0(O, ".u32\t");
10070
5.00k
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32);
10071
5.00k
    break;
10072
3.13k
  case 26:
10073
    // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10074
3.13k
    SStream_concat0(O, ".u8\t");
10075
3.13k
    ARM_add_vector_data(MI, ARM_VECTORDATA_U8);
10076
3.13k
    break;
10077
2.71k
  case 27:
10078
    // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10079
2.71k
    SStream_concat0(O, ".i32\t");
10080
2.71k
    ARM_add_vector_data(MI, ARM_VECTORDATA_I32);
10081
2.71k
    break;
10082
1.18k
  case 28:
10083
    // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10084
1.18k
    SStream_concat0(O, ".i16\t");
10085
1.18k
    ARM_add_vector_data(MI, ARM_VECTORDATA_I16);
10086
1.18k
    break;
10087
2.26k
  case 29:
10088
    // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10089
2.26k
    SStream_concat0(O, ".i8\t");
10090
2.26k
    ARM_add_vector_data(MI, ARM_VECTORDATA_I8);
10091
2.26k
    break;
10092
2.06k
  case 30:
10093
    // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10094
2.06k
    SStream_concat0(O, ".64\t");
10095
2.06k
    ARM_add_vector_size(MI, 64);
10096
2.06k
    break;
10097
31
  case 31:
10098
    // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10099
31
    SStream_concat0(O, ".f16.f32\t");
10100
31
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16F32);
10101
31
    printOperand(MI, 0, O);
10102
31
    SStream_concat0(O, ", ");
10103
31
    break;
10104
182
  case 32:
10105
    // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10106
182
    SStream_concat0(O, ".f16.s16\t");
10107
182
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16S16);
10108
182
    printOperand(MI, 0, O);
10109
182
    SStream_concat0(O, ", ");
10110
182
    printOperand(MI, 1, O);
10111
182
    break;
10112
283
  case 33:
10113
    // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10114
283
    SStream_concat0(O, ".f16.u16\t");
10115
283
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16U16);
10116
283
    printOperand(MI, 0, O);
10117
283
    SStream_concat0(O, ", ");
10118
283
    printOperand(MI, 1, O);
10119
283
    break;
10120
61
  case 34:
10121
    // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10122
61
    SStream_concat0(O, ".f32.f16\t");
10123
61
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32F16);
10124
61
    printOperand(MI, 0, O);
10125
61
    SStream_concat0(O, ", ");
10126
61
    printOperand(MI, 1, O);
10127
61
    return;
10128
0
    break;
10129
221
  case 35:
10130
    // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10131
221
    SStream_concat0(O, ".f32.s32\t");
10132
221
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32S32);
10133
221
    printOperand(MI, 0, O);
10134
221
    SStream_concat0(O, ", ");
10135
221
    printOperand(MI, 1, O);
10136
221
    break;
10137
243
  case 36:
10138
    // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10139
243
    SStream_concat0(O, ".f32.u32\t");
10140
243
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32U32);
10141
243
    printOperand(MI, 0, O);
10142
243
    SStream_concat0(O, ", ");
10143
243
    printOperand(MI, 1, O);
10144
243
    break;
10145
490
  case 37:
10146
    // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10147
490
    SStream_concat0(O, ".s16.f16\t");
10148
490
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16F16);
10149
490
    printOperand(MI, 0, O);
10150
490
    SStream_concat0(O, ", ");
10151
490
    printOperand(MI, 1, O);
10152
490
    break;
10153
255
  case 38:
10154
    // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10155
255
    SStream_concat0(O, ".s32.f32\t");
10156
255
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32F32);
10157
255
    printOperand(MI, 0, O);
10158
255
    SStream_concat0(O, ", ");
10159
255
    printOperand(MI, 1, O);
10160
255
    break;
10161
145
  case 39:
10162
    // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10163
145
    SStream_concat0(O, ".u16.f16\t");
10164
145
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16F16);
10165
145
    printOperand(MI, 0, O);
10166
145
    SStream_concat0(O, ", ");
10167
145
    printOperand(MI, 1, O);
10168
145
    break;
10169
222
  case 40:
10170
    // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10171
222
    SStream_concat0(O, ".u32.f32\t");
10172
222
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32F32);
10173
222
    printOperand(MI, 0, O);
10174
222
    SStream_concat0(O, ", ");
10175
222
    printOperand(MI, 1, O);
10176
222
    break;
10177
564
  case 41:
10178
    // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10179
564
    printAddrMode7Operand(MI, 2, O);
10180
564
    return;
10181
0
    break;
10182
307
  case 42:
10183
    // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10184
307
    printAddrMode7Operand(MI, 3, O);
10185
307
    SStream_concat1(O, '!');
10186
307
    return;
10187
0
    break;
10188
748
  case 43:
10189
    // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10190
748
    SStream_concat0(O, ".u64\t");
10191
748
    ARM_add_vector_data(MI, ARM_VECTORDATA_U64);
10192
748
    break;
10193
475
  case 44:
10194
    // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10195
475
    SStream_concat0(O, ".i64\t");
10196
475
    ARM_add_vector_data(MI, ARM_VECTORDATA_I64);
10197
475
    printOperand(MI, 0, O);
10198
475
    SStream_concat0(O, ", ");
10199
475
    break;
10200
23
  case 45:
10201
    // MVE_VMULLBp16, MVE_VMULLTp16
10202
23
    SStream_concat0(O, ".p16\t");
10203
23
    ARM_add_vector_data(MI, ARM_VECTORDATA_P16);
10204
23
    printOperand(MI, 0, O);
10205
23
    SStream_concat0(O, ", ");
10206
23
    printOperand(MI, 1, O);
10207
23
    SStream_concat0(O, ", ");
10208
23
    printOperand(MI, 2, O);
10209
23
    return;
10210
0
    break;
10211
188
  case 46:
10212
    // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10213
188
    SStream_concat0(O, ".p8\t");
10214
188
    ARM_add_vector_data(MI, ARM_VECTORDATA_P8);
10215
188
    printOperand(MI, 0, O);
10216
188
    SStream_concat0(O, ", ");
10217
188
    printOperand(MI, 1, O);
10218
188
    SStream_concat0(O, ", ");
10219
188
    printOperand(MI, 2, O);
10220
188
    return;
10221
0
    break;
10222
289
  case 47:
10223
    // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10224
289
    printAddrMode7Operand(MI, 1, O);
10225
289
    return;
10226
0
    break;
10227
312
  case 48:
10228
    // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10229
312
    SStream_concat1(O, '!');
10230
312
    return;
10231
0
    break;
10232
73
  case 49:
10233
    // VCVTBDH, VCVTTDH
10234
73
    SStream_concat0(O, ".f16.f64\t");
10235
73
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16F64);
10236
73
    printOperand(MI, 0, O);
10237
73
    SStream_concat0(O, ", ");
10238
73
    printOperand(MI, 2, O);
10239
73
    return;
10240
0
    break;
10241
28
  case 50:
10242
    // VCVTBHD, VCVTTHD
10243
28
    SStream_concat0(O, ".f64.f16\t");
10244
28
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64F16);
10245
28
    printOperand(MI, 0, O);
10246
28
    SStream_concat0(O, ", ");
10247
28
    printOperand(MI, 1, O);
10248
28
    return;
10249
0
    break;
10250
38
  case 51:
10251
    // VCVTDS
10252
38
    SStream_concat0(O, ".f64.f32\t");
10253
38
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64F32);
10254
38
    printOperand(MI, 0, O);
10255
38
    SStream_concat0(O, ", ");
10256
38
    printOperand(MI, 1, O);
10257
38
    return;
10258
0
    break;
10259
67
  case 52:
10260
    // VCVTSD
10261
67
    SStream_concat0(O, ".f32.f64\t");
10262
67
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32F64);
10263
67
    printOperand(MI, 0, O);
10264
67
    SStream_concat0(O, ", ");
10265
67
    printOperand(MI, 1, O);
10266
67
    return;
10267
0
    break;
10268
22
  case 53:
10269
    // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10270
22
    SStream_concat0(O, ".s32.f64\t");
10271
22
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32F64);
10272
22
    printOperand(MI, 0, O);
10273
22
    SStream_concat0(O, ", ");
10274
22
    printOperand(MI, 1, O);
10275
22
    break;
10276
5.73k
  case 54:
10277
    // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10278
5.73k
    SStream_concat0(O, ".16\t{");
10279
5.73k
    ARM_add_vector_size(MI, 16);
10280
5.73k
    break;
10281
3.75k
  case 55:
10282
    // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10283
3.75k
    SStream_concat0(O, ".32\t{");
10284
3.75k
    ARM_add_vector_size(MI, 32);
10285
3.75k
    break;
10286
4.18k
  case 56:
10287
    // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10288
4.18k
    SStream_concat0(O, ".8\t{");
10289
4.18k
    ARM_add_vector_size(MI, 8);
10290
4.18k
    break;
10291
203
  case 57:
10292
    // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10293
203
    SStream_concat0(O, "\tfpcxtns, ");
10294
203
    break;
10295
367
  case 58:
10296
    // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10297
367
    SStream_concat0(O, "\tfpcxts, ");
10298
367
    break;
10299
843
  case 59:
10300
    // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10301
843
    SStream_concat0(O, "\tfpscr_nzcvqc, ");
10302
843
    break;
10303
1.07k
  case 60:
10304
    // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10305
1.07k
    SStream_concat0(O, "\tfpscr, ");
10306
1.07k
    break;
10307
0
  case 61:
10308
    // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10309
0
    SStream_concat0(O, "\tp0, ");
10310
0
    break;
10311
0
  case 62:
10312
    // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10313
0
    SStream_concat0(O, "\tvpr, ");
10314
0
    break;
10315
4
  case 63:
10316
    // VMSR_FPEXC
10317
4
    SStream_concat0(O, "\tfpexc, ");
10318
4
    printOperand(MI, 0, O);
10319
4
    return;
10320
0
    break;
10321
57
  case 64:
10322
    // VMSR_FPINST
10323
57
    SStream_concat0(O, "\tfpinst, ");
10324
57
    printOperand(MI, 0, O);
10325
57
    return;
10326
0
    break;
10327
8
  case 65:
10328
    // VMSR_FPINST2
10329
8
    SStream_concat0(O, "\tfpinst2, ");
10330
8
    printOperand(MI, 0, O);
10331
8
    return;
10332
0
    break;
10333
13
  case 66:
10334
    // VMSR_FPSID
10335
13
    SStream_concat0(O, "\tfpsid, ");
10336
13
    printOperand(MI, 0, O);
10337
13
    return;
10338
0
    break;
10339
191
  case 67:
10340
    // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10341
191
    SStream_concat0(O, ".s64\t");
10342
191
    ARM_add_vector_data(MI, ARM_VECTORDATA_S64);
10343
191
    printOperand(MI, 0, O);
10344
191
    SStream_concat0(O, ", ");
10345
191
    break;
10346
48
  case 68:
10347
    // VSHTOD
10348
48
    SStream_concat0(O, ".f64.s16\t");
10349
48
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64S16);
10350
48
    printOperand(MI, 0, O);
10351
48
    SStream_concat0(O, ", ");
10352
48
    printOperand(MI, 1, O);
10353
48
    SStream_concat0(O, ", ");
10354
48
    printFBits16(MI, 2, O);
10355
48
    return;
10356
0
    break;
10357
151
  case 69:
10358
    // VSHTOS
10359
151
    SStream_concat0(O, ".f32.s16\t");
10360
151
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32S16);
10361
151
    printOperand(MI, 0, O);
10362
151
    SStream_concat0(O, ", ");
10363
151
    printOperand(MI, 1, O);
10364
151
    SStream_concat0(O, ", ");
10365
151
    printFBits16(MI, 2, O);
10366
151
    return;
10367
0
    break;
10368
15
  case 70:
10369
    // VSITOD, VSLTOD
10370
15
    SStream_concat0(O, ".f64.s32\t");
10371
15
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64S32);
10372
15
    printOperand(MI, 0, O);
10373
15
    SStream_concat0(O, ", ");
10374
15
    printOperand(MI, 1, O);
10375
15
    break;
10376
6
  case 71:
10377
    // VSITOH, VSLTOH
10378
6
    SStream_concat0(O, ".f16.s32\t");
10379
6
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16S32);
10380
6
    printOperand(MI, 0, O);
10381
6
    SStream_concat0(O, ", ");
10382
6
    printOperand(MI, 1, O);
10383
6
    break;
10384
60
  case 72:
10385
    // VTOSHD
10386
60
    SStream_concat0(O, ".s16.f64\t");
10387
60
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16F64);
10388
60
    printOperand(MI, 0, O);
10389
60
    SStream_concat0(O, ", ");
10390
60
    printOperand(MI, 1, O);
10391
60
    SStream_concat0(O, ", ");
10392
60
    printFBits16(MI, 2, O);
10393
60
    return;
10394
0
    break;
10395
28
  case 73:
10396
    // VTOSHS
10397
28
    SStream_concat0(O, ".s16.f32\t");
10398
28
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16F32);
10399
28
    printOperand(MI, 0, O);
10400
28
    SStream_concat0(O, ", ");
10401
28
    printOperand(MI, 1, O);
10402
28
    SStream_concat0(O, ", ");
10403
28
    printFBits16(MI, 2, O);
10404
28
    return;
10405
0
    break;
10406
112
  case 74:
10407
    // VTOSIRH, VTOSIZH, VTOSLH
10408
112
    SStream_concat0(O, ".s32.f16\t");
10409
112
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32F16);
10410
112
    printOperand(MI, 0, O);
10411
112
    SStream_concat0(O, ", ");
10412
112
    printOperand(MI, 1, O);
10413
112
    break;
10414
104
  case 75:
10415
    // VTOUHD
10416
104
    SStream_concat0(O, ".u16.f64\t");
10417
104
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16F64);
10418
104
    printOperand(MI, 0, O);
10419
104
    SStream_concat0(O, ", ");
10420
104
    printOperand(MI, 1, O);
10421
104
    SStream_concat0(O, ", ");
10422
104
    printFBits16(MI, 2, O);
10423
104
    return;
10424
0
    break;
10425
384
  case 76:
10426
    // VTOUHS
10427
384
    SStream_concat0(O, ".u16.f32\t");
10428
384
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16F32);
10429
384
    printOperand(MI, 0, O);
10430
384
    SStream_concat0(O, ", ");
10431
384
    printOperand(MI, 1, O);
10432
384
    SStream_concat0(O, ", ");
10433
384
    printFBits16(MI, 2, O);
10434
384
    return;
10435
0
    break;
10436
130
  case 77:
10437
    // VTOUIRD, VTOUIZD, VTOULD
10438
130
    SStream_concat0(O, ".u32.f64\t");
10439
130
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32F64);
10440
130
    printOperand(MI, 0, O);
10441
130
    SStream_concat0(O, ", ");
10442
130
    printOperand(MI, 1, O);
10443
130
    break;
10444
45
  case 78:
10445
    // VTOUIRH, VTOUIZH, VTOULH
10446
45
    SStream_concat0(O, ".u32.f16\t");
10447
45
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32F16);
10448
45
    printOperand(MI, 0, O);
10449
45
    SStream_concat0(O, ", ");
10450
45
    printOperand(MI, 1, O);
10451
45
    break;
10452
66
  case 79:
10453
    // VUHTOD
10454
66
    SStream_concat0(O, ".f64.u16\t");
10455
66
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64U16);
10456
66
    printOperand(MI, 0, O);
10457
66
    SStream_concat0(O, ", ");
10458
66
    printOperand(MI, 1, O);
10459
66
    SStream_concat0(O, ", ");
10460
66
    printFBits16(MI, 2, O);
10461
66
    return;
10462
0
    break;
10463
15
  case 80:
10464
    // VUHTOS
10465
15
    SStream_concat0(O, ".f32.u16\t");
10466
15
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32U16);
10467
15
    printOperand(MI, 0, O);
10468
15
    SStream_concat0(O, ", ");
10469
15
    printOperand(MI, 1, O);
10470
15
    SStream_concat0(O, ", ");
10471
15
    printFBits16(MI, 2, O);
10472
15
    return;
10473
0
    break;
10474
605
  case 81:
10475
    // VUITOD, VULTOD
10476
605
    SStream_concat0(O, ".f64.u32\t");
10477
605
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64U32);
10478
605
    printOperand(MI, 0, O);
10479
605
    SStream_concat0(O, ", ");
10480
605
    printOperand(MI, 1, O);
10481
605
    break;
10482
10
  case 82:
10483
    // VUITOH, VULTOH
10484
10
    SStream_concat0(O, ".f16.u32\t");
10485
10
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16U32);
10486
10
    printOperand(MI, 0, O);
10487
10
    SStream_concat0(O, ", ");
10488
10
    printOperand(MI, 1, O);
10489
10
    break;
10490
14.7k
  case 83:
10491
    // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10492
14.7k
    SStream_concat0(O, ".w\t");
10493
14.7k
    break;
10494
25
  case 84:
10495
    // t2SRSDB, t2SRSIA
10496
25
    SStream_concat0(O, "\tsp, ");
10497
25
    printOperand(MI, 0, O);
10498
25
    return;
10499
0
    break;
10500
34
  case 85:
10501
    // t2SRSDB_UPD, t2SRSIA_UPD
10502
34
    SStream_concat0(O, "\tsp!, ");
10503
34
    printOperand(MI, 0, O);
10504
34
    return;
10505
0
    break;
10506
79
  case 86:
10507
    // t2SUBS_PC_LR
10508
79
    SStream_concat0(O, "\tpc, lr, ");
10509
79
    printOperand(MI, 0, O);
10510
79
    return;
10511
0
    break;
10512
157k
  case 87:
10513
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10514
157k
    printPredicateOperand(MI, 4, O);
10515
157k
    SStream_concat0(O, "\t");
10516
157k
    printOperand(MI, 0, O);
10517
157k
    SStream_concat0(O, ", ");
10518
157k
    break;
10519
20.3k
  case 88:
10520
    // tMOVi8, tMVN, tRSB
10521
20.3k
    printPredicateOperand(MI, 3, O);
10522
20.3k
    SStream_concat0(O, "\t");
10523
20.3k
    printOperand(MI, 0, O);
10524
20.3k
    SStream_concat0(O, ", ");
10525
20.3k
    printOperand(MI, 2, O);
10526
20.3k
    break;
10527
755k
  }
10528
10529
10530
  // Fragment 2 encoded into 7 bits for 71 unique commands.
10531
747k
  switch ((Bits >> 26) & 127) {
10532
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
10533
331k
  case 0:
10534
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10535
331k
    printOperand(MI, 0, O);
10536
331k
    break;
10537
7.38k
  case 1:
10538
    // ITasm, t2IT
10539
7.38k
    printMandatoryPredicateOperand(MI, 0, O);
10540
7.38k
    return;
10541
0
    break;
10542
0
  case 2:
10543
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10544
0
    printVectorListThreeAllLanes(MI, 0, O);
10545
0
    SStream_concat0(O, ", ");
10546
0
    printAddrMode6Operand(MI, 1, O);
10547
0
    break;
10548
0
  case 3:
10549
    // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10550
0
    printVectorListThreeSpacedAllLanes(MI, 0, O);
10551
0
    SStream_concat0(O, ", ");
10552
0
    printAddrMode6Operand(MI, 1, O);
10553
0
    break;
10554
703
  case 4:
10555
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10556
703
    printVectorListThree(MI, 0, O);
10557
703
    SStream_concat0(O, ", ");
10558
703
    break;
10559
0
  case 5:
10560
    // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10561
0
    printVectorListThreeSpaced(MI, 0, O);
10562
0
    SStream_concat0(O, ", ");
10563
0
    printAddrMode6Operand(MI, 1, O);
10564
0
    break;
10565
0
  case 6:
10566
    // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10567
0
    printVectorListFourAllLanes(MI, 0, O);
10568
0
    SStream_concat0(O, ", ");
10569
0
    printAddrMode6Operand(MI, 1, O);
10570
0
    break;
10571
0
  case 7:
10572
    // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10573
0
    printVectorListFourSpacedAllLanes(MI, 0, O);
10574
0
    SStream_concat0(O, ", ");
10575
0
    printAddrMode6Operand(MI, 1, O);
10576
0
    break;
10577
1.44k
  case 8:
10578
    // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10579
1.44k
    printVectorListFour(MI, 0, O);
10580
1.44k
    SStream_concat0(O, ", ");
10581
1.44k
    break;
10582
0
  case 9:
10583
    // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10584
0
    printVectorListFourSpaced(MI, 0, O);
10585
0
    SStream_concat0(O, ", ");
10586
0
    printAddrMode6Operand(MI, 1, O);
10587
0
    break;
10588
0
  case 10:
10589
    // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10590
0
    printT2AddrModeImm8Operand_0(MI, 1, O);
10591
0
    return;
10592
0
    break;
10593
889
  case 11:
10594
    // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10595
889
    printAddrMode7Operand(MI, 1, O);
10596
889
    break;
10597
0
  case 12:
10598
    // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10599
0
    printT2AddrModeImm8Operand_1(MI, 1, O);
10600
0
    SStream_concat1(O, '!');
10601
0
    return;
10602
0
    break;
10603
116k
  case 13:
10604
    // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10605
116k
    printOperand(MI, 2, O);
10606
116k
    break;
10607
84.0k
  case 14:
10608
    // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10609
84.0k
    printOperand(MI, 1, O);
10610
84.0k
    break;
10611
46.4k
  case 15:
10612
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10613
46.4k
    printOperand(MI, 3, O);
10614
46.4k
    break;
10615
34.7k
  case 16:
10616
    // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10617
34.7k
    printOperandAddr(MI, Address, 0, O);
10618
34.7k
    break;
10619
3.45k
  case 17:
10620
    // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10621
3.45k
    printPImmediate(MI, 1, O);
10622
3.45k
    SStream_concat0(O, ", ");
10623
3.45k
    break;
10624
20.2k
  case 18:
10625
    // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10626
20.2k
    return;
10627
0
    break;
10628
3.46k
  case 19:
10629
    // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10630
3.46k
    SStream_concat0(O, ", ");
10631
3.46k
    break;
10632
40.1k
  case 20:
10633
    // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10634
40.1k
    printPImmediate(MI, 0, O);
10635
40.1k
    SStream_concat0(O, ", ");
10636
40.1k
    break;
10637
753
  case 21:
10638
    // CDP2
10639
753
    printCImmediate(MI, 2, O);
10640
753
    SStream_concat0(O, ", ");
10641
753
    printCImmediate(MI, 3, O);
10642
753
    SStream_concat0(O, ", ");
10643
753
    printCImmediate(MI, 4, O);
10644
753
    SStream_concat0(O, ", ");
10645
753
    printOperand(MI, 5, O);
10646
753
    return;
10647
0
    break;
10648
749
  case 22:
10649
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10650
749
    printCPSIFlag(MI, 1, O);
10651
749
    break;
10652
180
  case 23:
10653
    // LDAEXD, LDREXD
10654
180
    printGPRPairOperand(MI, 0, O);
10655
180
    SStream_concat0(O, ", ");
10656
180
    printAddrMode7Operand(MI, 1, O);
10657
180
    return;
10658
0
    break;
10659
444
  case 24:
10660
    // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10661
444
    printAddrMode5Operand_0(MI, 2, O);
10662
444
    return;
10663
0
    break;
10664
918
  case 25:
10665
    // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10666
918
    printAddrMode7Operand(MI, 2, O);
10667
918
    break;
10668
1.66k
  case 26:
10669
    // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10670
1.66k
    printAddrMode5Operand_1(MI, 2, O);
10671
1.66k
    SStream_concat1(O, '!');
10672
1.66k
    return;
10673
0
    break;
10674
970
  case 27:
10675
    // MRRC, t2MRRC, t2MRRC2
10676
970
    printPImmediate(MI, 2, O);
10677
970
    SStream_concat0(O, ", ");
10678
970
    printOperand(MI, 3, O);
10679
970
    SStream_concat0(O, ", ");
10680
970
    printOperand(MI, 0, O);
10681
970
    SStream_concat0(O, ", ");
10682
970
    printOperand(MI, 1, O);
10683
970
    SStream_concat0(O, ", ");
10684
970
    printCImmediate(MI, 4, O);
10685
970
    return;
10686
0
    break;
10687
3.18k
  case 28:
10688
    // MSR, MSRi, t2MSR_AR, t2MSR_M
10689
3.18k
    printMSRMaskOperand(MI, 0, O);
10690
3.18k
    SStream_concat0(O, ", ");
10691
3.18k
    break;
10692
658
  case 29:
10693
    // MSRbanked, t2MSRbanked
10694
658
    printBankedRegOperand(MI, 0, O);
10695
658
    SStream_concat0(O, ", ");
10696
658
    printOperand(MI, 1, O);
10697
658
    return;
10698
0
    break;
10699
6.49k
  case 30:
10700
    // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10701
6.49k
    printMandatoryRestrictedPredicateOperand(MI, 3, O);
10702
6.49k
    SStream_concat0(O, ", ");
10703
6.49k
    printOperand(MI, 1, O);
10704
6.49k
    SStream_concat0(O, ", ");
10705
6.49k
    printOperand(MI, 2, O);
10706
6.49k
    return;
10707
0
    break;
10708
299
  case 31:
10709
    // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10710
299
    printVMOVModImmOperand(MI, 1, O);
10711
299
    return;
10712
0
    break;
10713
657
  case 32:
10714
    // VCMPEZD, VCMPZD, tRSB
10715
657
    SStream_concat0(O, ", #0");
10716
657
    return;
10717
0
    break;
10718
159
  case 33:
10719
    // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10720
159
    printVectorListOneAllLanes(MI, 0, O);
10721
159
    SStream_concat0(O, ", ");
10722
159
    break;
10723
572
  case 34:
10724
    // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10725
572
    printVectorListTwoAllLanes(MI, 0, O);
10726
572
    SStream_concat0(O, ", ");
10727
572
    break;
10728
424
  case 35:
10729
    // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10730
424
    printVectorListOne(MI, 0, O);
10731
424
    SStream_concat0(O, ", ");
10732
424
    break;
10733
2.37k
  case 36:
10734
    // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10735
2.37k
    printVectorListTwo(MI, 0, O);
10736
2.37k
    SStream_concat0(O, ", ");
10737
2.37k
    break;
10738
592
  case 37:
10739
    // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10740
592
    printVectorListTwoSpacedAllLanes(MI, 0, O);
10741
592
    SStream_concat0(O, ", ");
10742
592
    break;
10743
768
  case 38:
10744
    // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10745
768
    printVectorListTwoSpaced(MI, 0, O);
10746
768
    SStream_concat0(O, ", ");
10747
768
    break;
10748
335
  case 39:
10749
    // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_o...
10750
335
    printT2AddrModeImm8s4Operand_0(MI, 0, O);
10751
335
    return;
10752
0
    break;
10753
1.23k
  case 40:
10754
    // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_NZCVQC_pre, VLDR_FPSCR_p...
10755
1.23k
    printT2AddrModeImm8s4Operand_1(MI, 1, O);
10756
1.23k
    SStream_concat1(O, '!');
10757
1.23k
    return;
10758
0
    break;
10759
0
  case 41:
10760
    // VLDR_P0_off, VSTR_P0_off
10761
0
    printT2AddrModeImm8s4Operand_0(MI, 1, O);
10762
0
    return;
10763
0
    break;
10764
0
  case 42:
10765
    // VLDR_P0_pre, VSTR_P0_pre
10766
0
    printT2AddrModeImm8s4Operand_1(MI, 2, O);
10767
0
    SStream_concat1(O, '!');
10768
0
    return;
10769
0
    break;
10770
6.46k
  case 43:
10771
    // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10772
6.46k
    printRegisterList(MI, 2, O);
10773
6.46k
    return;
10774
0
    break;
10775
4.40k
  case 44:
10776
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10777
4.40k
    printOperand(MI, 4, O);
10778
4.40k
    break;
10779
116
  case 45:
10780
    // VST1d16, VST1d32, VST1d64, VST1d8
10781
116
    printVectorListOne(MI, 2, O);
10782
116
    SStream_concat0(O, ", ");
10783
116
    printAddrMode6Operand(MI, 0, O);
10784
116
    return;
10785
0
    break;
10786
171
  case 46:
10787
    // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10788
171
    printVectorListFour(MI, 2, O);
10789
171
    SStream_concat0(O, ", ");
10790
171
    printAddrMode6Operand(MI, 0, O);
10791
171
    return;
10792
0
    break;
10793
619
  case 47:
10794
    // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10795
619
    printVectorListFour(MI, 3, O);
10796
619
    SStream_concat0(O, ", ");
10797
619
    printAddrMode6Operand(MI, 1, O);
10798
619
    SStream_concat1(O, '!');
10799
619
    return;
10800
0
    break;
10801
1.29k
  case 48:
10802
    // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10803
1.29k
    printVectorListFour(MI, 4, O);
10804
1.29k
    SStream_concat0(O, ", ");
10805
1.29k
    printAddrMode6Operand(MI, 1, O);
10806
1.29k
    SStream_concat0(O, ", ");
10807
1.29k
    printOperand(MI, 3, O);
10808
1.29k
    return;
10809
0
    break;
10810
291
  case 49:
10811
    // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10812
291
    printVectorListThree(MI, 2, O);
10813
291
    SStream_concat0(O, ", ");
10814
291
    printAddrMode6Operand(MI, 0, O);
10815
291
    return;
10816
0
    break;
10817
448
  case 50:
10818
    // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10819
448
    printVectorListThree(MI, 3, O);
10820
448
    SStream_concat0(O, ", ");
10821
448
    printAddrMode6Operand(MI, 1, O);
10822
448
    SStream_concat1(O, '!');
10823
448
    return;
10824
0
    break;
10825
503
  case 51:
10826
    // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10827
503
    printVectorListThree(MI, 4, O);
10828
503
    SStream_concat0(O, ", ");
10829
503
    printAddrMode6Operand(MI, 1, O);
10830
503
    SStream_concat0(O, ", ");
10831
503
    printOperand(MI, 3, O);
10832
503
    return;
10833
0
    break;
10834
273
  case 52:
10835
    // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10836
273
    printVectorListOne(MI, 3, O);
10837
273
    SStream_concat0(O, ", ");
10838
273
    printAddrMode6Operand(MI, 1, O);
10839
273
    SStream_concat1(O, '!');
10840
273
    return;
10841
0
    break;
10842
238
  case 53:
10843
    // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10844
238
    printVectorListOne(MI, 4, O);
10845
238
    SStream_concat0(O, ", ");
10846
238
    printAddrMode6Operand(MI, 1, O);
10847
238
    SStream_concat0(O, ", ");
10848
238
    printOperand(MI, 3, O);
10849
238
    return;
10850
0
    break;
10851
555
  case 54:
10852
    // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10853
555
    printVectorListTwo(MI, 2, O);
10854
555
    SStream_concat0(O, ", ");
10855
555
    printAddrMode6Operand(MI, 0, O);
10856
555
    return;
10857
0
    break;
10858
690
  case 55:
10859
    // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10860
690
    printVectorListTwo(MI, 3, O);
10861
690
    SStream_concat0(O, ", ");
10862
690
    printAddrMode6Operand(MI, 1, O);
10863
690
    SStream_concat1(O, '!');
10864
690
    return;
10865
0
    break;
10866
770
  case 56:
10867
    // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10868
770
    printVectorListTwo(MI, 4, O);
10869
770
    SStream_concat0(O, ", ");
10870
770
    printAddrMode6Operand(MI, 1, O);
10871
770
    SStream_concat0(O, ", ");
10872
770
    printOperand(MI, 3, O);
10873
770
    return;
10874
0
    break;
10875
318
  case 57:
10876
    // VST2b16, VST2b32, VST2b8
10877
318
    printVectorListTwoSpaced(MI, 2, O);
10878
318
    SStream_concat0(O, ", ");
10879
318
    printAddrMode6Operand(MI, 0, O);
10880
318
    return;
10881
0
    break;
10882
159
  case 58:
10883
    // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10884
159
    printVectorListTwoSpaced(MI, 3, O);
10885
159
    SStream_concat0(O, ", ");
10886
159
    printAddrMode6Operand(MI, 1, O);
10887
159
    SStream_concat1(O, '!');
10888
159
    return;
10889
0
    break;
10890
429
  case 59:
10891
    // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10892
429
    printVectorListTwoSpaced(MI, 4, O);
10893
429
    SStream_concat0(O, ", ");
10894
429
    printAddrMode6Operand(MI, 1, O);
10895
429
    SStream_concat0(O, ", ");
10896
429
    printOperand(MI, 3, O);
10897
429
    return;
10898
0
    break;
10899
7.35k
  case 60:
10900
    // t2BFic, tCBNZ, tCBZ
10901
7.35k
    printOperandAddr(MI, Address, 1, O);
10902
7.35k
    break;
10903
990
  case 61:
10904
    // t2DMB, t2DSB
10905
990
    printMemBOption(MI, 0, O);
10906
990
    return;
10907
0
    break;
10908
113
  case 62:
10909
    // t2ISB
10910
113
    printInstSyncBOption(MI, 0, O);
10911
113
    return;
10912
0
    break;
10913
285
  case 63:
10914
    // t2PLDWi12, t2PLDi12, t2PLIi12
10915
285
    printAddrModeImm12Operand_0(MI, 0, O);
10916
285
    return;
10917
0
    break;
10918
99
  case 64:
10919
    // t2PLDWi8, t2PLDi8, t2PLIi8
10920
99
    printT2AddrModeImm8Operand_0(MI, 0, O);
10921
99
    return;
10922
0
    break;
10923
431
  case 65:
10924
    // t2PLDWs, t2PLDs, t2PLIs
10925
431
    printT2AddrModeSoRegOperand(MI, 0, O);
10926
431
    return;
10927
0
    break;
10928
1.28k
  case 66:
10929
    // t2PLDpci, t2PLIpci
10930
1.28k
    printThumbLdrLabelOperand(MI, 0, O);
10931
1.28k
    return;
10932
0
    break;
10933
77
  case 67:
10934
    // t2TBB
10935
77
    printAddrModeTBB(MI, 0, O);
10936
77
    return;
10937
0
    break;
10938
487
  case 68:
10939
    // t2TBH
10940
487
    printAddrModeTBH(MI, 0, O);
10941
487
    return;
10942
0
    break;
10943
0
  case 69:
10944
    // t2TSB
10945
0
    printTraceSyncBOption(MI, 0, O);
10946
0
    return;
10947
0
    break;
10948
3.23k
  case 70:
10949
    // tBL, tBLXi
10950
3.23k
    printOperandAddr(MI, Address, 2, O);
10951
3.23k
    return;
10952
0
    break;
10953
747k
  }
10954
10955
10956
  // Fragment 3 encoded into 6 bits for 38 unique commands.
10957
685k
  switch ((Bits >> 33) & 63) {
10958
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
10959
449k
  case 0:
10960
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10961
449k
    SStream_concat0(O, ", ");
10962
449k
    break;
10963
153k
  case 1:
10964
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
10965
153k
    return;
10966
0
    break;
10967
3
  case 2:
10968
    // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
10969
3
    SStream_concat1(O, '!');
10970
3
    return;
10971
0
    break;
10972
1.80k
  case 3:
10973
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10974
1.80k
    printAddrMode6Operand(MI, 1, O);
10975
1.80k
    break;
10976
148
  case 4:
10977
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
10978
148
    printVectorIndex(MI, 4, O);
10979
148
    break;
10980
0
  case 5:
10981
    // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
10982
0
    printOperand(MI, 0, O);
10983
0
    SStream_concat0(O, ", ");
10984
0
    break;
10985
0
  case 6:
10986
    // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
10987
0
    printGPRPairOperand(MI, 0, O);
10988
0
    SStream_concat0(O, ", ");
10989
0
    printOperand(MI, 3, O);
10990
0
    break;
10991
0
  case 7:
10992
    // CDE_CX2D, CDE_CX3D
10993
0
    printOperand(MI, 3, O);
10994
0
    break;
10995
21.9k
  case 8:
10996
    // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
10997
21.9k
    printOperand(MI, 1, O);
10998
21.9k
    break;
10999
122
  case 9:
11000
    // FCONSTD
11001
122
    printFPImmOperand(MI, 1, O);
11002
122
    return;
11003
0
    break;
11004
13.1k
  case 10:
11005
    // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11006
13.1k
    SStream_concat0(O, "!, ");
11007
13.1k
    printRegisterList(MI, 4, O);
11008
13.1k
    break;
11009
21.6k
  case 11:
11010
    // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11011
21.6k
    printCImmediate(MI, 1, O);
11012
21.6k
    SStream_concat0(O, ", ");
11013
21.6k
    break;
11014
5.57k
  case 12:
11015
    // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11016
5.57k
    printOperand(MI, 2, O);
11017
5.57k
    break;
11018
145
  case 13:
11019
    // MRS, t2MRS_AR
11020
145
    SStream_concat0(O, ", apsr");
11021
145
    return;
11022
0
    break;
11023
272
  case 14:
11024
    // MRSsys, t2MRSsys_AR
11025
272
    SStream_concat0(O, ", spsr");
11026
272
    return;
11027
0
    break;
11028
132
  case 15:
11029
    // MSRi
11030
132
    printModImmOperand(MI, 1, O);
11031
132
    return;
11032
0
    break;
11033
1.13k
  case 16:
11034
    // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11035
1.13k
    printVectorIndex(MI, 3, O);
11036
1.13k
    SStream_concat0(O, ", ");
11037
1.13k
    printOperand(MI, 2, O);
11038
1.13k
    return;
11039
0
    break;
11040
216
  case 17:
11041
    // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11042
216
    SStream_concat0(O, ", #0");
11043
216
    return;
11044
0
    break;
11045
5.24k
  case 18:
11046
    // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11047
5.24k
    printAddrMode6Operand(MI, 2, O);
11048
5.24k
    break;
11049
7.10k
  case 19:
11050
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11051
7.10k
    SStream_concat1(O, '[');
11052
7.10k
    break;
11053
888
  case 20:
11054
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11055
888
    SStream_concat0(O, "[], ");
11056
888
    printOperand(MI, 1, O);
11057
888
    SStream_concat0(O, "[], ");
11058
888
    printOperand(MI, 2, O);
11059
888
    break;
11060
889
  case 21:
11061
    // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_NZCVQC_post, VLDR_FPSC...
11062
889
    printT2AddrModeImm8s4OffsetOperand(MI, 2, O);
11063
889
    return;
11064
0
    break;
11065
0
  case 22:
11066
    // VLDR_P0_post, VSTR_P0_post
11067
0
    printT2AddrModeImm8s4OffsetOperand(MI, 3, O);
11068
0
    return;
11069
0
    break;
11070
229
  case 23:
11071
    // VMRS
11072
229
    SStream_concat0(O, ", fpscr");
11073
229
    return;
11074
0
    break;
11075
8
  case 24:
11076
    // VMRS_FPCXTNS
11077
8
    SStream_concat0(O, ", fpcxtns");
11078
8
    return;
11079
0
    break;
11080
166
  case 25:
11081
    // VMRS_FPCXTS
11082
166
    SStream_concat0(O, ", fpcxts");
11083
166
    return;
11084
0
    break;
11085
27
  case 26:
11086
    // VMRS_FPEXC
11087
27
    SStream_concat0(O, ", fpexc");
11088
27
    return;
11089
0
    break;
11090
154
  case 27:
11091
    // VMRS_FPINST
11092
154
    SStream_concat0(O, ", fpinst");
11093
154
    return;
11094
0
    break;
11095
74
  case 28:
11096
    // VMRS_FPINST2
11097
74
    SStream_concat0(O, ", fpinst2");
11098
74
    return;
11099
0
    break;
11100
460
  case 29:
11101
    // VMRS_FPSCR_NZCVQC
11102
460
    SStream_concat0(O, ", fpscr_nzcvqc");
11103
460
    return;
11104
0
    break;
11105
56
  case 30:
11106
    // VMRS_FPSID
11107
56
    SStream_concat0(O, ", fpsid");
11108
56
    return;
11109
0
    break;
11110
49
  case 31:
11111
    // VMRS_MVFR0
11112
49
    SStream_concat0(O, ", mvfr0");
11113
49
    return;
11114
0
    break;
11115
14
  case 32:
11116
    // VMRS_MVFR1
11117
14
    SStream_concat0(O, ", mvfr1");
11118
14
    return;
11119
0
    break;
11120
7
  case 33:
11121
    // VMRS_MVFR2
11122
7
    SStream_concat0(O, ", mvfr2");
11123
7
    return;
11124
0
    break;
11125
0
  case 34:
11126
    // VMRS_P0
11127
0
    SStream_concat0(O, ", p0");
11128
0
    return;
11129
0
    break;
11130
0
  case 35:
11131
    // VMRS_VPR
11132
0
    SStream_concat0(O, ", vpr");
11133
0
    return;
11134
0
    break;
11135
49
  case 36:
11136
    // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11137
49
    printFBits16(MI, 2, O);
11138
49
    return;
11139
0
    break;
11140
861
  case 37:
11141
    // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11142
861
    printFBits32(MI, 2, O);
11143
861
    return;
11144
0
    break;
11145
685k
  }
11146
11147
11148
  // Fragment 4 encoded into 7 bits for 78 unique commands.
11149
527k
  switch ((Bits >> 39) & 127) {
11150
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11151
108k
  case 0:
11152
    // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11153
108k
    printOperand(MI, 1, O);
11154
108k
    break;
11155
102
  case 1:
11156
    // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11157
102
    printAddrMode7Operand(MI, 1, O);
11158
102
    return;
11159
0
    break;
11160
0
  case 2:
11161
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11162
0
    printAddrMode6Operand(MI, 2, O);
11163
0
    break;
11164
78.6k
  case 3:
11165
    // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11166
78.6k
    printOperand(MI, 3, O);
11167
78.6k
    break;
11168
17.7k
  case 4:
11169
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11170
17.7k
    return;
11171
0
    break;
11172
2.58k
  case 5:
11173
    // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11174
2.58k
    SStream_concat1(O, '!');
11175
2.58k
    return;
11176
0
    break;
11177
25.0k
  case 6:
11178
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11179
25.0k
    SStream_concat0(O, ", ");
11180
25.0k
    break;
11181
0
  case 7:
11182
    // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11183
0
    printT2AddrModeImm8OffsetOperand(MI, 2, O);
11184
0
    return;
11185
0
    break;
11186
321
  case 8:
11187
    // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11188
321
    printT2SOOperand(MI, 1, O);
11189
321
    return;
11190
0
    break;
11191
1.01k
  case 9:
11192
    // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11193
1.01k
    printSORegRegOperand(MI, 1, O);
11194
1.01k
    return;
11195
0
    break;
11196
479
  case 10:
11197
    // ADR, t2ADR
11198
479
    printAdrLabelOperand_0(MI, 1, O);
11199
479
    return;
11200
0
    break;
11201
254
  case 11:
11202
    // BFC, t2BFC
11203
254
    printBitfieldInvMaskImmOperand(MI, 2, O);
11204
254
    return;
11205
0
    break;
11206
14.4k
  case 12:
11207
    // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11208
14.4k
    printOperand(MI, 2, O);
11209
14.4k
    break;
11210
0
  case 13:
11211
    // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11212
0
    printOperand(MI, 4, O);
11213
0
    break;
11214
731
  case 14:
11215
    // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11216
731
    printModImmOperand(MI, 1, O);
11217
731
    return;
11218
0
    break;
11219
2.35k
  case 15:
11220
    // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11221
2.35k
    printSORegImmOperand(MI, 1, O);
11222
2.35k
    return;
11223
0
    break;
11224
303
  case 16:
11225
    // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11226
303
    printFPImmOperand(MI, 1, O);
11227
303
    return;
11228
0
    break;
11229
5.93k
  case 17:
11230
    // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11231
5.93k
    printRegisterList(MI, 3, O);
11232
5.93k
    break;
11233
231
  case 18:
11234
    // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11235
231
    printCoprocOptionImm(MI, 3, O);
11236
231
    return;
11237
0
    break;
11238
687
  case 19:
11239
    // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11240
687
    printPostIdxImm8s4Operand(MI, 3, O);
11241
687
    return;
11242
0
    break;
11243
5.12k
  case 20:
11244
    // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11245
5.12k
    printAddrMode5Operand_0(MI, 2, O);
11246
5.12k
    return;
11247
0
    break;
11248
20.7k
  case 21:
11249
    // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11250
20.7k
    printAddrMode7Operand(MI, 2, O);
11251
20.7k
    break;
11252
7.88k
  case 22:
11253
    // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11254
7.88k
    printAddrMode5Operand_1(MI, 2, O);
11255
7.88k
    SStream_concat1(O, '!');
11256
7.88k
    return;
11257
0
    break;
11258
2.47k
  case 23:
11259
    // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11260
2.47k
    printAddrModeImm12Operand_1(MI, 2, O);
11261
2.47k
    SStream_concat1(O, '!');
11262
2.47k
    return;
11263
0
    break;
11264
1.62k
  case 24:
11265
    // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11266
1.62k
    printAddrMode2Operand(MI, 2, O);
11267
1.62k
    SStream_concat1(O, '!');
11268
1.62k
    return;
11269
0
    break;
11270
3.87k
  case 25:
11271
    // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11272
3.87k
    printAddrModeImm12Operand_0(MI, 1, O);
11273
3.87k
    return;
11274
0
    break;
11275
1.44k
  case 26:
11276
    // LDRBrs, LDRrs, STRBrs, STRrs
11277
1.44k
    printAddrMode2Operand(MI, 1, O);
11278
1.44k
    return;
11279
0
    break;
11280
2.03k
  case 27:
11281
    // LDRH, LDRSB, LDRSH, STRH
11282
2.03k
    printAddrMode3Operand_0(MI, 1, O);
11283
2.03k
    return;
11284
0
    break;
11285
1.51k
  case 28:
11286
    // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11287
1.51k
    printAddrMode3Operand_1(MI, 2, O);
11288
1.51k
    SStream_concat1(O, '!');
11289
1.51k
    return;
11290
0
    break;
11291
1.48k
  case 29:
11292
    // MCR2, MRC2
11293
1.48k
    printCImmediate(MI, 3, O);
11294
1.48k
    SStream_concat0(O, ", ");
11295
1.48k
    printCImmediate(MI, 4, O);
11296
1.48k
    SStream_concat0(O, ", ");
11297
1.48k
    printOperand(MI, 5, O);
11298
1.48k
    return;
11299
0
    break;
11300
834
  case 30:
11301
    // MRSbanked, t2MRSbanked
11302
834
    printBankedRegOperand(MI, 1, O);
11303
834
    return;
11304
0
    break;
11305
98
  case 31:
11306
    // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11307
98
    printVMOVModImmOperand(MI, 2, O);
11308
98
    return;
11309
0
    break;
11310
2.94k
  case 32:
11311
    // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11312
2.94k
    printT2AddrModeImm8Operand_0(MI, 1, O);
11313
2.94k
    return;
11314
0
    break;
11315
1.04k
  case 33:
11316
    // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11317
1.04k
    printT2AddrModeImm8Operand_0(MI, 2, O);
11318
1.04k
    SStream_concat1(O, '!');
11319
1.04k
    return;
11320
0
    break;
11321
169
  case 34:
11322
    // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11323
169
    printMveAddrModeRQOperand_0(MI, 1, O);
11324
169
    return;
11325
0
    break;
11326
2.08k
  case 35:
11327
    // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11328
2.08k
    printT2AddrModeImm8Operand_1(MI, 2, O);
11329
2.08k
    SStream_concat1(O, '!');
11330
2.08k
    return;
11331
0
    break;
11332
47
  case 36:
11333
    // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11334
47
    printMveAddrModeRQOperand_3(MI, 1, O);
11335
47
    return;
11336
0
    break;
11337
64
  case 37:
11338
    // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11339
64
    printMveAddrModeRQOperand_1(MI, 1, O);
11340
64
    return;
11341
0
    break;
11342
167
  case 38:
11343
    // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11344
167
    printMveAddrModeRQOperand_2(MI, 1, O);
11345
167
    return;
11346
0
    break;
11347
2.71k
  case 39:
11348
    // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11349
2.71k
    printVMOVModImmOperand(MI, 1, O);
11350
2.71k
    return;
11351
0
    break;
11352
996
  case 40:
11353
    // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11354
996
    printOperandAddr(MI, Address, 2, O);
11355
996
    break;
11356
420
  case 41:
11357
    // SSAT, SSAT16, t2SSAT, t2SSAT16
11358
420
    printImmPlusOneOperand(MI, 1, O);
11359
420
    SStream_concat0(O, ", ");
11360
420
    printOperand(MI, 2, O);
11361
420
    break;
11362
513
  case 42:
11363
    // STLEXD, STREXD
11364
513
    printGPRPairOperand(MI, 1, O);
11365
513
    SStream_concat0(O, ", ");
11366
513
    printAddrMode7Operand(MI, 2, O);
11367
513
    return;
11368
0
    break;
11369
702
  case 43:
11370
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11371
702
    printNoHashImmediate(MI, 4, O);
11372
702
    break;
11373
2.50k
  case 44:
11374
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11375
2.50k
    printNoHashImmediate(MI, 6, O);
11376
2.50k
    break;
11377
1.27k
  case 45:
11378
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11379
1.27k
    printNoHashImmediate(MI, 8, O);
11380
1.27k
    SStream_concat0(O, "], ");
11381
1.27k
    break;
11382
297
  case 46:
11383
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11384
297
    SStream_concat0(O, "[]}, ");
11385
297
    break;
11386
980
  case 47:
11387
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11388
980
    printNoHashImmediate(MI, 10, O);
11389
980
    SStream_concat0(O, "], ");
11390
980
    printOperand(MI, 1, O);
11391
980
    SStream_concat1(O, '[');
11392
980
    printNoHashImmediate(MI, 10, O);
11393
980
    SStream_concat0(O, "], ");
11394
980
    printOperand(MI, 2, O);
11395
980
    SStream_concat1(O, '[');
11396
980
    printNoHashImmediate(MI, 10, O);
11397
980
    break;
11398
591
  case 48:
11399
    // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11400
591
    SStream_concat0(O, "[], ");
11401
591
    printOperand(MI, 3, O);
11402
591
    SStream_concat0(O, "[]}, ");
11403
591
    break;
11404
353
  case 49:
11405
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11406
353
    printNoHashImmediate(MI, 12, O);
11407
353
    SStream_concat0(O, "], ");
11408
353
    printOperand(MI, 1, O);
11409
353
    SStream_concat1(O, '[');
11410
353
    printNoHashImmediate(MI, 12, O);
11411
353
    SStream_concat0(O, "], ");
11412
353
    printOperand(MI, 2, O);
11413
353
    SStream_concat1(O, '[');
11414
353
    printNoHashImmediate(MI, 12, O);
11415
353
    SStream_concat0(O, "], ");
11416
353
    printOperand(MI, 3, O);
11417
353
    SStream_concat1(O, '[');
11418
353
    printNoHashImmediate(MI, 12, O);
11419
353
    SStream_concat0(O, "]}, ");
11420
353
    printAddrMode6Operand(MI, 5, O);
11421
353
    printAddrMode6OffsetOperand(MI, 7, O);
11422
353
    return;
11423
0
    break;
11424
254
  case 50:
11425
    // VLDRD, VLDRS, VSTRD, VSTRS
11426
254
    printAddrMode5Operand_0(MI, 1, O);
11427
254
    return;
11428
0
    break;
11429
436
  case 51:
11430
    // VLDRH, VSTRH
11431
436
    printAddrMode5FP16Operand_0(MI, 1, O);
11432
436
    return;
11433
0
    break;
11434
128
  case 52:
11435
    // VST1LNd16, VST1LNd32, VST1LNd8
11436
128
    printNoHashImmediate(MI, 3, O);
11437
128
    SStream_concat0(O, "]}, ");
11438
128
    printAddrMode6Operand(MI, 0, O);
11439
128
    return;
11440
0
    break;
11441
716
  case 53:
11442
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11443
716
    printNoHashImmediate(MI, 5, O);
11444
716
    break;
11445
446
  case 54:
11446
    // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11447
446
    printNoHashImmediate(MI, 7, O);
11448
446
    SStream_concat0(O, "], ");
11449
446
    printOperand(MI, 5, O);
11450
446
    SStream_concat1(O, '[');
11451
446
    printNoHashImmediate(MI, 7, O);
11452
446
    SStream_concat0(O, "], ");
11453
446
    printOperand(MI, 6, O);
11454
446
    SStream_concat1(O, '[');
11455
446
    printNoHashImmediate(MI, 7, O);
11456
446
    SStream_concat0(O, "]}, ");
11457
446
    printAddrMode6Operand(MI, 1, O);
11458
446
    printAddrMode6OffsetOperand(MI, 3, O);
11459
446
    return;
11460
0
    break;
11461
1.65k
  case 55:
11462
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11463
1.65k
    printOperand(MI, 5, O);
11464
1.65k
    SStream_concat0(O, ", ");
11465
1.65k
    printOperand(MI, 6, O);
11466
1.65k
    break;
11467
134
  case 56:
11468
    // VTBL1
11469
134
    printVectorListOne(MI, 1, O);
11470
134
    SStream_concat0(O, ", ");
11471
134
    printOperand(MI, 2, O);
11472
134
    return;
11473
0
    break;
11474
103
  case 57:
11475
    // VTBL2
11476
103
    printVectorListTwo(MI, 1, O);
11477
103
    SStream_concat0(O, ", ");
11478
103
    printOperand(MI, 2, O);
11479
103
    return;
11480
0
    break;
11481
112
  case 58:
11482
    // VTBL3
11483
112
    printVectorListThree(MI, 1, O);
11484
112
    SStream_concat0(O, ", ");
11485
112
    printOperand(MI, 2, O);
11486
112
    return;
11487
0
    break;
11488
57
  case 59:
11489
    // VTBL4
11490
57
    printVectorListFour(MI, 1, O);
11491
57
    SStream_concat0(O, ", ");
11492
57
    printOperand(MI, 2, O);
11493
57
    return;
11494
0
    break;
11495
47
  case 60:
11496
    // VTBX1
11497
47
    printVectorListOne(MI, 2, O);
11498
47
    SStream_concat0(O, ", ");
11499
47
    printOperand(MI, 3, O);
11500
47
    return;
11501
0
    break;
11502
42
  case 61:
11503
    // VTBX2
11504
42
    printVectorListTwo(MI, 2, O);
11505
42
    SStream_concat0(O, ", ");
11506
42
    printOperand(MI, 3, O);
11507
42
    return;
11508
0
    break;
11509
93
  case 62:
11510
    // VTBX3
11511
93
    printVectorListThree(MI, 2, O);
11512
93
    SStream_concat0(O, ", ");
11513
93
    printOperand(MI, 3, O);
11514
93
    return;
11515
0
    break;
11516
30
  case 63:
11517
    // VTBX4
11518
30
    printVectorListFour(MI, 2, O);
11519
30
    SStream_concat0(O, ", ");
11520
30
    printOperand(MI, 3, O);
11521
30
    return;
11522
0
    break;
11523
2.45k
  case 64:
11524
    // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11525
2.45k
    SStream_concat0(O, " ^");
11526
2.45k
    return;
11527
0
    break;
11528
139
  case 65:
11529
    // t2BFLi, t2BFi
11530
139
    printOperandAddr(MI, Address, 1, O);
11531
139
    return;
11532
0
    break;
11533
14.1k
  case 66:
11534
    // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11535
14.1k
    printThumbLdrLabelOperand(MI, 1, O);
11536
14.1k
    return;
11537
0
    break;
11538
641
  case 67:
11539
    // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11540
641
    printT2AddrModeSoRegOperand(MI, 1, O);
11541
641
    return;
11542
0
    break;
11543
67
  case 68:
11544
    // t2LDREX
11545
67
    printT2AddrModeImm0_1020s4Operand(MI, 1, O);
11546
67
    return;
11547
0
    break;
11548
785
  case 69:
11549
    // t2MRS_M
11550
785
    printMSRMaskOperand(MI, 1, O);
11551
785
    return;
11552
0
    break;
11553
1.58k
  case 70:
11554
    // tADDspi, tSUBspi
11555
1.58k
    printThumbS4ImmOperand(MI, 2, O);
11556
1.58k
    return;
11557
0
    break;
11558
12.7k
  case 71:
11559
    // tADR
11560
12.7k
    printAdrLabelOperandAddr_2(MI, Address, 1, O);
11561
12.7k
    return;
11562
0
    break;
11563
35.1k
  case 72:
11564
    // tASRri, tLSRri
11565
35.1k
    printThumbSRImm(MI, 3, O);
11566
35.1k
    return;
11567
0
    break;
11568
24.5k
  case 73:
11569
    // tLDRBi, tSTRBi
11570
24.5k
    printThumbAddrModeImm5S1Operand(MI, 1, O);
11571
24.5k
    return;
11572
0
    break;
11573
19.7k
  case 74:
11574
    // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11575
19.7k
    printThumbAddrModeRROperand(MI, 1, O);
11576
19.7k
    return;
11577
0
    break;
11578
33.1k
  case 75:
11579
    // tLDRHi, tSTRHi
11580
33.1k
    printThumbAddrModeImm5S2Operand(MI, 1, O);
11581
33.1k
    return;
11582
0
    break;
11583
34.0k
  case 76:
11584
    // tLDRi, tSTRi
11585
34.0k
    printThumbAddrModeImm5S4Operand(MI, 1, O);
11586
34.0k
    return;
11587
0
    break;
11588
17.9k
  case 77:
11589
    // tLDRspi, tSTRspi
11590
17.9k
    printThumbAddrModeSPOperand(MI, 1, O);
11591
17.9k
    return;
11592
0
    break;
11593
527k
  }
11594
11595
11596
  // Fragment 5 encoded into 5 bits for 27 unique commands.
11597
263k
  switch ((Bits >> 46) & 31) {
11598
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11599
104k
  case 0:
11600
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11601
104k
    SStream_concat0(O, ", ");
11602
104k
    break;
11603
114k
  case 1:
11604
    // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11605
114k
    return;
11606
0
    break;
11607
0
  case 2:
11608
    // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11609
0
    SStream_concat1(O, '!');
11610
0
    return;
11611
0
    break;
11612
148
  case 3:
11613
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11614
148
    printOperand(MI, 3, O);
11615
148
    return;
11616
0
    break;
11617
2.65k
  case 4:
11618
    // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11619
2.65k
    printOperand(MI, 4, O);
11620
2.65k
    break;
11621
15.1k
  case 5:
11622
    // CDP, t2CDP, t2CDP2
11623
15.1k
    printCImmediate(MI, 2, O);
11624
15.1k
    SStream_concat0(O, ", ");
11625
15.1k
    printCImmediate(MI, 3, O);
11626
15.1k
    SStream_concat0(O, ", ");
11627
15.1k
    printCImmediate(MI, 4, O);
11628
15.1k
    SStream_concat0(O, ", ");
11629
15.1k
    printOperand(MI, 5, O);
11630
15.1k
    return;
11631
0
    break;
11632
3.71k
  case 6:
11633
    // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11634
3.71k
    printOperand(MI, 2, O);
11635
3.71k
    break;
11636
3.45k
  case 7:
11637
    // MRC, t2MRC, t2MRC2
11638
3.45k
    printOperand(MI, 0, O);
11639
3.45k
    SStream_concat0(O, ", ");
11640
3.45k
    printCImmediate(MI, 3, O);
11641
3.45k
    SStream_concat0(O, ", ");
11642
3.45k
    printCImmediate(MI, 4, O);
11643
3.45k
    SStream_concat0(O, ", ");
11644
3.45k
    printOperand(MI, 5, O);
11645
3.45k
    return;
11646
0
    break;
11647
1.91k
  case 8:
11648
    // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11649
1.91k
    printT2AddrModeImm8OffsetOperand(MI, 3, O);
11650
1.91k
    return;
11651
0
    break;
11652
839
  case 9:
11653
    // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11654
839
    printVectorIndex(MI, 2, O);
11655
839
    return;
11656
0
    break;
11657
802
  case 10:
11658
    // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11659
802
    printOperand(MI, 1, O);
11660
802
    break;
11661
614
  case 11:
11662
    // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11663
614
    SStream_concat0(O, ", #16");
11664
614
    return;
11665
0
    break;
11666
303
  case 12:
11667
    // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11668
303
    SStream_concat0(O, ", #8");
11669
303
    return;
11670
0
    break;
11671
410
  case 13:
11672
    // SSAT, t2SSAT
11673
410
    printShiftImmOperand(MI, 3, O);
11674
410
    return;
11675
0
    break;
11676
454
  case 14:
11677
    // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11678
454
    printRotImmOperand(MI, 2, O);
11679
454
    return;
11680
0
    break;
11681
4.66k
  case 15:
11682
    // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11683
4.66k
    SStream_concat0(O, ", #0");
11684
4.66k
    return;
11685
0
    break;
11686
164
  case 16:
11687
    // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11688
164
    printVectorIndex(MI, 4, O);
11689
164
    SStream_concat0(O, ", ");
11690
164
    printComplexRotationOp_90_0(MI, 5, O);
11691
164
    return;
11692
0
    break;
11693
101
  case 17:
11694
    // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11695
101
    printVectorIndex(MI, 3, O);
11696
101
    return;
11697
0
    break;
11698
1.27k
  case 18:
11699
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11700
1.27k
    SStream_concat0(O, "]}, ");
11701
1.27k
    break;
11702
3.63k
  case 19:
11703
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11704
3.63k
    SStream_concat0(O, "], ");
11705
3.63k
    break;
11706
55
  case 20:
11707
    // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11708
55
    printAddrMode6Operand(MI, 3, O);
11709
55
    return;
11710
0
    break;
11711
457
  case 21:
11712
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11713
457
    printAddrMode6Operand(MI, 4, O);
11714
457
    break;
11715
376
  case 22:
11716
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11717
376
    printAddrMode6Operand(MI, 5, O);
11718
376
    printAddrMode6OffsetOperand(MI, 7, O);
11719
376
    return;
11720
0
    break;
11721
787
  case 23:
11722
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11723
787
    SStream_concat0(O, "}, ");
11724
787
    printAddrMode6Operand(MI, 1, O);
11725
787
    printAddrMode6OffsetOperand(MI, 3, O);
11726
787
    return;
11727
0
    break;
11728
471
  case 24:
11729
    // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11730
471
    printOperand(MI, 5, O);
11731
471
    SStream_concat1(O, '[');
11732
471
    printNoHashImmediate(MI, 8, O);
11733
471
    SStream_concat0(O, "], ");
11734
471
    printOperand(MI, 6, O);
11735
471
    SStream_concat1(O, '[');
11736
471
    printNoHashImmediate(MI, 8, O);
11737
471
    SStream_concat0(O, "], ");
11738
471
    printOperand(MI, 7, O);
11739
471
    SStream_concat1(O, '[');
11740
471
    printNoHashImmediate(MI, 8, O);
11741
471
    SStream_concat0(O, "]}, ");
11742
471
    printAddrMode6Operand(MI, 1, O);
11743
471
    printAddrMode6OffsetOperand(MI, 3, O);
11744
471
    return;
11745
0
    break;
11746
1.66k
  case 25:
11747
    // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11748
1.66k
    SStream_concat0(O, " ^");
11749
1.66k
    return;
11750
0
    break;
11751
0
  case 26:
11752
    // t2MOVsra_glue, t2MOVsrl_glue
11753
0
    SStream_concat0(O, ", #1");
11754
0
    return;
11755
0
    break;
11756
263k
  }
11757
11758
11759
  // Fragment 6 encoded into 6 bits for 38 unique commands.
11760
117k
  switch ((Bits >> 51) & 63) {
11761
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11762
40.2k
  case 0:
11763
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11764
40.2k
    printOperand(MI, 2, O);
11765
40.2k
    break;
11766
2.44k
  case 1:
11767
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11768
2.44k
    printOperand(MI, 4, O);
11769
2.44k
    break;
11770
5.56k
  case 2:
11771
    // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11772
5.56k
    printModImmOperand(MI, 2, O);
11773
5.56k
    return;
11774
0
    break;
11775
9.20k
  case 3:
11776
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11777
9.20k
    printSORegImmOperand(MI, 2, O);
11778
9.20k
    return;
11779
0
    break;
11780
210
  case 4:
11781
    // BFI, t2BFI
11782
210
    printBitfieldInvMaskImmOperand(MI, 3, O);
11783
210
    return;
11784
0
    break;
11785
3.15k
  case 5:
11786
    // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11787
3.15k
    return;
11788
0
    break;
11789
3.42k
  case 6:
11790
    // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11791
3.42k
    SStream_concat0(O, ", ");
11792
3.42k
    break;
11793
8.58k
  case 7:
11794
    // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11795
8.58k
    printOperand(MI, 3, O);
11796
8.58k
    break;
11797
1.30k
  case 8:
11798
    // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11799
1.30k
    printOperand(MI, 5, O);
11800
1.30k
    break;
11801
2.36k
  case 9:
11802
    // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11803
2.36k
    printCoprocOptionImm(MI, 3, O);
11804
2.36k
    return;
11805
0
    break;
11806
6.22k
  case 10:
11807
    // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11808
6.22k
    printPostIdxImm8s4Operand(MI, 3, O);
11809
6.22k
    return;
11810
0
    break;
11811
6.78k
  case 11:
11812
    // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11813
6.78k
    printAddrMode2OffsetOperand(MI, 3, O);
11814
6.78k
    return;
11815
0
    break;
11816
482
  case 12:
11817
    // LDRD, STRD
11818
482
    printAddrMode3Operand_0(MI, 2, O);
11819
482
    return;
11820
0
    break;
11821
1.92k
  case 13:
11822
    // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11823
1.92k
    printAddrMode7Operand(MI, 3, O);
11824
1.92k
    break;
11825
288
  case 14:
11826
    // LDRD_PRE, STRD_PRE
11827
288
    printAddrMode3Operand_1(MI, 3, O);
11828
288
    SStream_concat1(O, '!');
11829
288
    return;
11830
0
    break;
11831
1.04k
  case 15:
11832
    // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11833
1.04k
    printPostIdxImm8Operand(MI, 3, O);
11834
1.04k
    return;
11835
0
    break;
11836
564
  case 16:
11837
    // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11838
564
    printPostIdxRegOperand(MI, 3, O);
11839
564
    return;
11840
0
    break;
11841
1.82k
  case 17:
11842
    // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11843
1.82k
    printAddrMode3OffsetOperand(MI, 3, O);
11844
1.82k
    return;
11845
0
    break;
11846
329
  case 18:
11847
    // MCRR2
11848
329
    printCImmediate(MI, 4, O);
11849
329
    return;
11850
0
    break;
11851
0
  case 19:
11852
    // MVE_SQRSHRL, MVE_UQRSHLL
11853
0
    printMveSaturateOp(MI, 5, O);
11854
0
    SStream_concat0(O, ", ");
11855
0
    printOperand(MI, 4, O);
11856
0
    return;
11857
0
    break;
11858
0
  case 20:
11859
    // MVE_VMOV_q_rr
11860
0
    printVectorIndex(MI, 5, O);
11861
0
    SStream_concat0(O, ", ");
11862
0
    printOperand(MI, 2, O);
11863
0
    SStream_concat0(O, ", ");
11864
0
    printOperand(MI, 3, O);
11865
0
    return;
11866
0
    break;
11867
617
  case 21:
11868
    // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11869
617
    printAddrMode7Operand(MI, 2, O);
11870
617
    return;
11871
0
    break;
11872
56
  case 22:
11873
    // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11874
56
    printComplexRotationOp_180_90(MI, 3, O);
11875
56
    return;
11876
0
    break;
11877
380
  case 23:
11878
    // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11879
380
    printComplexRotationOp_90_0(MI, 4, O);
11880
380
    return;
11881
0
    break;
11882
583
  case 24:
11883
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11884
583
    printAddrMode6Operand(MI, 1, O);
11885
583
    break;
11886
378
  case 25:
11887
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11888
378
    printAddrMode6Operand(MI, 2, O);
11889
378
    printAddrMode6OffsetOperand(MI, 4, O);
11890
378
    return;
11891
0
    break;
11892
281
  case 26:
11893
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11894
281
    printOperand(MI, 1, O);
11895
281
    SStream_concat1(O, '[');
11896
281
    printNoHashImmediate(MI, 6, O);
11897
281
    SStream_concat0(O, "]}, ");
11898
281
    printAddrMode6Operand(MI, 2, O);
11899
281
    return;
11900
0
    break;
11901
802
  case 27:
11902
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11903
802
    SStream_concat1(O, '[');
11904
802
    printNoHashImmediate(MI, 8, O);
11905
802
    break;
11906
242
  case 28:
11907
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11908
242
    printAddrMode6OffsetOperand(MI, 6, O);
11909
242
    return;
11910
0
    break;
11911
312
  case 29:
11912
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11913
312
    printAddrMode6Operand(MI, 4, O);
11914
312
    printAddrMode6OffsetOperand(MI, 6, O);
11915
312
    return;
11916
0
    break;
11917
870
  case 30:
11918
    // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11919
870
    printOperand(MI, 7, O);
11920
870
    SStream_concat0(O, "}, ");
11921
870
    printAddrMode6Operand(MI, 1, O);
11922
870
    printAddrMode6OffsetOperand(MI, 3, O);
11923
870
    return;
11924
0
    break;
11925
1.46k
  case 31:
11926
    // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
11927
1.46k
    printT2SOOperand(MI, 2, O);
11928
1.46k
    return;
11929
0
    break;
11930
122
  case 32:
11931
    // t2ASRri, t2LSRri
11932
122
    printThumbSRImm(MI, 2, O);
11933
122
    return;
11934
0
    break;
11935
158
  case 33:
11936
    // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
11937
158
    printMandatoryPredicateOperand(MI, 3, O);
11938
158
    return;
11939
0
    break;
11940
3.37k
  case 34:
11941
    // t2LDRD_PRE, t2STRD_PRE
11942
3.37k
    printT2AddrModeImm8s4Operand_1(MI, 3, O);
11943
3.37k
    SStream_concat1(O, '!');
11944
3.37k
    return;
11945
0
    break;
11946
537
  case 35:
11947
    // t2LDRDi8, t2STRDi8
11948
537
    printT2AddrModeImm8s4Operand_0(MI, 2, O);
11949
537
    return;
11950
0
    break;
11951
448
  case 36:
11952
    // t2STREX
11953
448
    printT2AddrModeImm0_1020s4Operand(MI, 2, O);
11954
448
    return;
11955
0
    break;
11956
10.5k
  case 37:
11957
    // tADDrSPi
11958
10.5k
    printThumbS4ImmOperand(MI, 2, O);
11959
10.5k
    return;
11960
0
    break;
11961
117k
  }
11962
11963
11964
  // Fragment 7 encoded into 5 bits for 17 unique commands.
11965
59.3k
  switch ((Bits >> 57) & 31) {
11966
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11967
28.9k
  case 0:
11968
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11969
28.9k
    return;
11970
0
    break;
11971
16.0k
  case 1:
11972
    // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
11973
16.0k
    SStream_concat0(O, ", ");
11974
16.0k
    break;
11975
0
  case 2:
11976
    // CDE_CX3DA
11977
0
    printOperand(MI, 5, O);
11978
0
    return;
11979
0
    break;
11980
2.48k
  case 3:
11981
    // MCR, t2MCR, t2MCR2
11982
2.48k
    printCImmediate(MI, 3, O);
11983
2.48k
    SStream_concat0(O, ", ");
11984
2.48k
    printCImmediate(MI, 4, O);
11985
2.48k
    SStream_concat0(O, ", ");
11986
2.48k
    printOperand(MI, 5, O);
11987
2.48k
    return;
11988
0
    break;
11989
944
  case 4:
11990
    // MCRR, t2MCRR, t2MCRR2
11991
944
    printOperand(MI, 3, O);
11992
944
    SStream_concat0(O, ", ");
11993
944
    printCImmediate(MI, 4, O);
11994
944
    return;
11995
0
    break;
11996
1.46k
  case 5:
11997
    // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
11998
1.46k
    printVectorIndex(MI, 3, O);
11999
1.46k
    break;
12000
387
  case 6:
12001
    // PKHBT, t2PKHBT
12002
387
    printPKHLSLShiftImm(MI, 3, O);
12003
387
    return;
12004
0
    break;
12005
93
  case 7:
12006
    // PKHTB, t2PKHTB
12007
93
    printPKHASRShiftImm(MI, 3, O);
12008
93
    return;
12009
0
    break;
12010
584
  case 8:
12011
    // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12012
584
    printRotImmOperand(MI, 3, O);
12013
584
    return;
12014
0
    break;
12015
554
  case 9:
12016
    // USAT, t2USAT
12017
554
    printShiftImmOperand(MI, 3, O);
12018
554
    return;
12019
0
    break;
12020
539
  case 10:
12021
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12022
539
    SStream_concat0(O, "]}, ");
12023
539
    printAddrMode6Operand(MI, 3, O);
12024
539
    printAddrMode6OffsetOperand(MI, 5, O);
12025
539
    return;
12026
0
    break;
12027
263
  case 11:
12028
    // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12029
263
    SStream_concat0(O, "], ");
12030
263
    printOperand(MI, 2, O);
12031
263
    SStream_concat1(O, '[');
12032
263
    printNoHashImmediate(MI, 8, O);
12033
263
    SStream_concat0(O, "]}, ");
12034
263
    printAddrMode6Operand(MI, 3, O);
12035
263
    return;
12036
0
    break;
12037
1.84k
  case 12:
12038
    // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12039
1.84k
    SStream_concat0(O, "}, ");
12040
1.84k
    break;
12041
3.35k
  case 13:
12042
    // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12043
3.35k
    SStream_concat1(O, '[');
12044
3.35k
    break;
12045
641
  case 14:
12046
    // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12047
641
    printVectorIndex(MI, 4, O);
12048
641
    return;
12049
0
    break;
12050
532
  case 15:
12051
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12052
532
    printAddrMode6OffsetOperand(MI, 3, O);
12053
532
    return;
12054
0
    break;
12055
654
  case 16:
12056
    // t2LDRD_POST, t2STRD_POST
12057
654
    printT2AddrModeImm8s4OffsetOperand(MI, 4, O);
12058
654
    return;
12059
0
    break;
12060
59.3k
  }
12061
12062
22.7k
  switch (MCInst_getOpcode(MI)) {
12063
0
  default: CS_ASSERT_RET(0 && "Unexpected opcode.");
12064
0
  case ARM_CDE_CX3A:
12065
0
  case ARM_CDE_VCX3A_vec:
12066
0
  case ARM_CDE_VCX3_vec:
12067
529
  case ARM_LDRD_POST:
12068
991
  case ARM_MLA:
12069
997
  case ARM_MLS:
12070
1.03k
  case ARM_MVE_VCADDf16:
12071
1.11k
  case ARM_MVE_VCADDf32:
12072
1.13k
  case ARM_MVE_VCADDi16:
12073
1.17k
  case ARM_MVE_VCADDi32:
12074
1.18k
  case ARM_MVE_VCADDi8:
12075
1.22k
  case ARM_MVE_VCMLAf16:
12076
1.44k
  case ARM_MVE_VCMLAf32:
12077
1.47k
  case ARM_MVE_VCMULf16:
12078
1.76k
  case ARM_MVE_VCMULf32:
12079
1.81k
  case ARM_MVE_VDWDUPu16:
12080
1.93k
  case ARM_MVE_VDWDUPu32:
12081
1.95k
  case ARM_MVE_VDWDUPu8:
12082
1.96k
  case ARM_MVE_VHCADDs16:
12083
2.01k
  case ARM_MVE_VHCADDs32:
12084
2.06k
  case ARM_MVE_VHCADDs8:
12085
2.12k
  case ARM_MVE_VIWDUPu16:
12086
2.46k
  case ARM_MVE_VIWDUPu32:
12087
2.54k
  case ARM_MVE_VIWDUPu8:
12088
2.54k
  case ARM_MVE_VMLALDAVas16:
12089
2.54k
  case ARM_MVE_VMLALDAVas32:
12090
2.54k
  case ARM_MVE_VMLALDAVau16:
12091
2.54k
  case ARM_MVE_VMLALDAVau32:
12092
2.58k
  case ARM_MVE_VMLALDAVaxs16:
12093
2.60k
  case ARM_MVE_VMLALDAVaxs32:
12094
2.60k
  case ARM_MVE_VMLALDAVs16:
12095
2.60k
  case ARM_MVE_VMLALDAVs32:
12096
2.60k
  case ARM_MVE_VMLALDAVu16:
12097
2.60k
  case ARM_MVE_VMLALDAVu32:
12098
2.82k
  case ARM_MVE_VMLALDAVxs16:
12099
2.84k
  case ARM_MVE_VMLALDAVxs32:
12100
2.87k
  case ARM_MVE_VMLSLDAVas16:
12101
2.95k
  case ARM_MVE_VMLSLDAVas32:
12102
2.96k
  case ARM_MVE_VMLSLDAVaxs16:
12103
3.00k
  case ARM_MVE_VMLSLDAVaxs32:
12104
3.08k
  case ARM_MVE_VMLSLDAVs16:
12105
3.31k
  case ARM_MVE_VMLSLDAVs32:
12106
3.37k
  case ARM_MVE_VMLSLDAVxs16:
12107
3.88k
  case ARM_MVE_VMLSLDAVxs32:
12108
3.88k
  case ARM_MVE_VRMLALDAVHas32:
12109
3.88k
  case ARM_MVE_VRMLALDAVHau32:
12110
3.98k
  case ARM_MVE_VRMLALDAVHaxs32:
12111
3.98k
  case ARM_MVE_VRMLALDAVHs32:
12112
3.98k
  case ARM_MVE_VRMLALDAVHu32:
12113
4.01k
  case ARM_MVE_VRMLALDAVHxs32:
12114
4.03k
  case ARM_MVE_VRMLSLDAVHas32:
12115
4.16k
  case ARM_MVE_VRMLSLDAVHaxs32:
12116
4.18k
  case ARM_MVE_VRMLSLDAVHs32:
12117
4.43k
  case ARM_MVE_VRMLSLDAVHxs32:
12118
4.77k
  case ARM_SBFX:
12119
4.96k
  case ARM_SMLABB:
12120
5.02k
  case ARM_SMLABT:
12121
5.13k
  case ARM_SMLAD:
12122
5.20k
  case ARM_SMLADX:
12123
5.35k
  case ARM_SMLALBB:
12124
5.55k
  case ARM_SMLALBT:
12125
5.63k
  case ARM_SMLALD:
12126
5.82k
  case ARM_SMLALDX:
12127
5.88k
  case ARM_SMLALTB:
12128
5.90k
  case ARM_SMLALTT:
12129
5.94k
  case ARM_SMLATB:
12130
6.18k
  case ARM_SMLATT:
12131
6.34k
  case ARM_SMLAWB:
12132
6.36k
  case ARM_SMLAWT:
12133
6.50k
  case ARM_SMLSD:
12134
6.63k
  case ARM_SMLSDX:
12135
6.95k
  case ARM_SMLSLD:
12136
7.04k
  case ARM_SMLSLDX:
12137
7.06k
  case ARM_SMMLA:
12138
7.13k
  case ARM_SMMLAR:
12139
7.43k
  case ARM_SMMLS:
12140
7.44k
  case ARM_SMMLSR:
12141
7.55k
  case ARM_SMULL:
12142
8.30k
  case ARM_STRD_POST:
12143
8.35k
  case ARM_UBFX:
12144
8.39k
  case ARM_UMAAL:
12145
8.68k
  case ARM_UMULL:
12146
8.70k
  case ARM_USADA8:
12147
8.78k
  case ARM_VEXTd16:
12148
8.80k
  case ARM_VEXTd32:
12149
8.95k
  case ARM_VEXTd8:
12150
9.21k
  case ARM_VEXTq16:
12151
9.39k
  case ARM_VEXTq32:
12152
9.44k
  case ARM_VEXTq64:
12153
9.55k
  case ARM_VEXTq8:
12154
9.63k
  case ARM_VLD3d16:
12155
9.66k
  case ARM_VLD3d32:
12156
9.72k
  case ARM_VLD3d8:
12157
9.97k
  case ARM_VLD3q16:
12158
10.0k
  case ARM_VLD3q32:
12159
10.0k
  case ARM_VLD3q8:
12160
10.7k
  case ARM_VMOVRRS:
12161
10.9k
  case ARM_VMOVSRR:
12162
11.0k
  case ARM_VST3d16:
12163
11.1k
  case ARM_VST3d32:
12164
11.2k
  case ARM_VST3d8:
12165
11.3k
  case ARM_VST3q16:
12166
11.4k
  case ARM_VST3q32:
12167
11.4k
  case ARM_VST3q8:
12168
11.5k
  case ARM_t2MLA:
12169
11.6k
  case ARM_t2MLS:
12170
11.8k
  case ARM_t2SBFX:
12171
11.8k
  case ARM_t2SMLABB:
12172
11.8k
  case ARM_t2SMLABT:
12173
11.8k
  case ARM_t2SMLAD:
12174
12.0k
  case ARM_t2SMLADX:
12175
12.1k
  case ARM_t2SMLAL:
12176
12.1k
  case ARM_t2SMLALBB:
12177
12.2k
  case ARM_t2SMLALBT:
12178
12.2k
  case ARM_t2SMLALD:
12179
12.4k
  case ARM_t2SMLALDX:
12180
12.4k
  case ARM_t2SMLALTB:
12181
12.5k
  case ARM_t2SMLALTT:
12182
12.5k
  case ARM_t2SMLATB:
12183
12.7k
  case ARM_t2SMLATT:
12184
12.9k
  case ARM_t2SMLAWB:
12185
13.0k
  case ARM_t2SMLAWT:
12186
13.0k
  case ARM_t2SMLSD:
12187
13.3k
  case ARM_t2SMLSDX:
12188
13.5k
  case ARM_t2SMLSLD:
12189
13.6k
  case ARM_t2SMLSLDX:
12190
13.7k
  case ARM_t2SMMLA:
12191
13.9k
  case ARM_t2SMMLAR:
12192
14.0k
  case ARM_t2SMMLS:
12193
14.1k
  case ARM_t2SMMLSR:
12194
14.1k
  case ARM_t2SMULL:
12195
14.1k
  case ARM_t2STLEXD:
12196
14.2k
  case ARM_t2STREXD:
12197
14.3k
  case ARM_t2UBFX:
12198
14.3k
  case ARM_t2UMAAL:
12199
14.5k
  case ARM_t2UMLAL:
12200
14.5k
  case ARM_t2UMULL:
12201
14.8k
  case ARM_t2USADA8:
12202
14.8k
    switch (MCInst_getOpcode(MI)) {
12203
0
    default: CS_ASSERT_RET(0 && "Unexpected opcode.");
12204
0
    case ARM_CDE_CX3A:
12205
0
    case ARM_CDE_VCX3A_vec:
12206
0
    case ARM_MVE_VMLALDAVas16:
12207
0
    case ARM_MVE_VMLALDAVas32:
12208
0
    case ARM_MVE_VMLALDAVau16:
12209
0
    case ARM_MVE_VMLALDAVau32:
12210
41
    case ARM_MVE_VMLALDAVaxs16:
12211
67
    case ARM_MVE_VMLALDAVaxs32:
12212
103
    case ARM_MVE_VMLSLDAVas16:
12213
174
    case ARM_MVE_VMLSLDAVas32:
12214
191
    case ARM_MVE_VMLSLDAVaxs16:
12215
225
    case ARM_MVE_VMLSLDAVaxs32:
12216
225
    case ARM_MVE_VRMLALDAVHas32:
12217
225
    case ARM_MVE_VRMLALDAVHau32:
12218
325
    case ARM_MVE_VRMLALDAVHaxs32:
12219
338
    case ARM_MVE_VRMLSLDAVHas32:
12220
473
    case ARM_MVE_VRMLSLDAVHaxs32:
12221
473
      printOperand(MI, 5, O);
12222
473
      break;
12223
0
    case ARM_CDE_VCX3_vec:
12224
50
    case ARM_MVE_VDWDUPu16:
12225
173
    case ARM_MVE_VDWDUPu32:
12226
190
    case ARM_MVE_VDWDUPu8:
12227
255
    case ARM_MVE_VIWDUPu16:
12228
595
    case ARM_MVE_VIWDUPu32:
12229
667
    case ARM_MVE_VIWDUPu8:
12230
667
      printOperand(MI, 4, O);
12231
667
      break;
12232
529
    case ARM_LDRD_POST:
12233
1.27k
    case ARM_STRD_POST:
12234
1.27k
      printAddrMode3OffsetOperand(MI, 4, O);
12235
1.27k
      break;
12236
462
    case ARM_MLA:
12237
468
    case ARM_MLS:
12238
468
    case ARM_MVE_VMLALDAVs16:
12239
468
    case ARM_MVE_VMLALDAVs32:
12240
468
    case ARM_MVE_VMLALDAVu16:
12241
468
    case ARM_MVE_VMLALDAVu32:
12242
687
    case ARM_MVE_VMLALDAVxs16:
12243
704
    case ARM_MVE_VMLALDAVxs32:
12244
784
    case ARM_MVE_VMLSLDAVs16:
12245
1.01k
    case ARM_MVE_VMLSLDAVs32:
12246
1.08k
    case ARM_MVE_VMLSLDAVxs16:
12247
1.59k
    case ARM_MVE_VMLSLDAVxs32:
12248
1.59k
    case ARM_MVE_VRMLALDAVHs32:
12249
1.59k
    case ARM_MVE_VRMLALDAVHu32:
12250
1.62k
    case ARM_MVE_VRMLALDAVHxs32:
12251
1.63k
    case ARM_MVE_VRMLSLDAVHs32:
12252
1.89k
    case ARM_MVE_VRMLSLDAVHxs32:
12253
2.07k
    case ARM_SMLABB:
12254
2.14k
    case ARM_SMLABT:
12255
2.24k
    case ARM_SMLAD:
12256
2.32k
    case ARM_SMLADX:
12257
2.46k
    case ARM_SMLALBB:
12258
2.66k
    case ARM_SMLALBT:
12259
2.74k
    case ARM_SMLALD:
12260
2.93k
    case ARM_SMLALDX:
12261
2.99k
    case ARM_SMLALTB:
12262
3.01k
    case ARM_SMLALTT:
12263
3.05k
    case ARM_SMLATB:
12264
3.29k
    case ARM_SMLATT:
12265
3.45k
    case ARM_SMLAWB:
12266
3.47k
    case ARM_SMLAWT:
12267
3.61k
    case ARM_SMLSD:
12268
3.74k
    case ARM_SMLSDX:
12269
4.06k
    case ARM_SMLSLD:
12270
4.15k
    case ARM_SMLSLDX:
12271
4.17k
    case ARM_SMMLA:
12272
4.24k
    case ARM_SMMLAR:
12273
4.54k
    case ARM_SMMLS:
12274
4.55k
    case ARM_SMMLSR:
12275
4.66k
    case ARM_SMULL:
12276
4.71k
    case ARM_UMAAL:
12277
4.99k
    case ARM_UMULL:
12278
5.02k
    case ARM_USADA8:
12279
5.09k
    case ARM_VEXTd16:
12280
5.12k
    case ARM_VEXTd32:
12281
5.26k
    case ARM_VEXTd8:
12282
5.53k
    case ARM_VEXTq16:
12283
5.71k
    case ARM_VEXTq32:
12284
5.76k
    case ARM_VEXTq64:
12285
5.86k
    case ARM_VEXTq8:
12286
6.56k
    case ARM_VMOVRRS:
12287
6.79k
    case ARM_VMOVSRR:
12288
6.89k
    case ARM_t2MLA:
12289
7.02k
    case ARM_t2MLS:
12290
7.04k
    case ARM_t2SMLABB:
12291
7.05k
    case ARM_t2SMLABT:
12292
7.06k
    case ARM_t2SMLAD:
12293
7.20k
    case ARM_t2SMLADX:
12294
7.28k
    case ARM_t2SMLAL:
12295
7.36k
    case ARM_t2SMLALBB:
12296
7.40k
    case ARM_t2SMLALBT:
12297
7.44k
    case ARM_t2SMLALD:
12298
7.61k
    case ARM_t2SMLALDX:
12299
7.64k
    case ARM_t2SMLALTB:
12300
7.72k
    case ARM_t2SMLALTT:
12301
7.73k
    case ARM_t2SMLATB:
12302
7.89k
    case ARM_t2SMLATT:
12303
8.09k
    case ARM_t2SMLAWB:
12304
8.18k
    case ARM_t2SMLAWT:
12305
8.25k
    case ARM_t2SMLSD:
12306
8.50k
    case ARM_t2SMLSDX:
12307
8.74k
    case ARM_t2SMLSLD:
12308
8.81k
    case ARM_t2SMLSLDX:
12309
8.89k
    case ARM_t2SMMLA:
12310
9.15k
    case ARM_t2SMMLAR:
12311
9.27k
    case ARM_t2SMMLS:
12312
9.30k
    case ARM_t2SMMLSR:
12313
9.33k
    case ARM_t2SMULL:
12314
9.36k
    case ARM_t2UMAAL:
12315
9.50k
    case ARM_t2UMLAL:
12316
9.57k
    case ARM_t2UMULL:
12317
9.83k
    case ARM_t2USADA8:
12318
9.83k
      printOperand(MI, 3, O);
12319
9.83k
      break;
12320
37
    case ARM_MVE_VCADDf16:
12321
120
    case ARM_MVE_VCADDf32:
12322
134
    case ARM_MVE_VCADDi16:
12323
173
    case ARM_MVE_VCADDi32:
12324
186
    case ARM_MVE_VCADDi8:
12325
196
    case ARM_MVE_VHCADDs16:
12326
255
    case ARM_MVE_VHCADDs32:
12327
299
    case ARM_MVE_VHCADDs8:
12328
299
      printComplexRotationOp_180_90(MI, 3, O);
12329
299
      break;
12330
41
    case ARM_MVE_VCMLAf16:
12331
258
    case ARM_MVE_VCMLAf32:
12332
258
      printComplexRotationOp_90_0(MI, 4, O);
12333
258
      break;
12334
30
    case ARM_MVE_VCMULf16:
12335
319
    case ARM_MVE_VCMULf32:
12336
319
      printComplexRotationOp_90_0(MI, 3, O);
12337
319
      break;
12338
344
    case ARM_SBFX:
12339
396
    case ARM_UBFX:
12340
544
    case ARM_t2SBFX:
12341
697
    case ARM_t2UBFX:
12342
697
      printImmPlusOneOperand(MI, 3, O);
12343
697
      break;
12344
83
    case ARM_VLD3d16:
12345
114
    case ARM_VLD3d32:
12346
172
    case ARM_VLD3d8:
12347
420
    case ARM_VLD3q16:
12348
465
    case ARM_VLD3q32:
12349
507
    case ARM_VLD3q8:
12350
507
      printAddrMode6Operand(MI, 3, O);
12351
507
      break;
12352
103
    case ARM_VST3d16:
12353
170
    case ARM_VST3d32:
12354
258
    case ARM_VST3d8:
12355
404
    case ARM_VST3q16:
12356
417
    case ARM_VST3q32:
12357
474
    case ARM_VST3q8:
12358
474
      printAddrMode6Operand(MI, 0, O);
12359
474
      break;
12360
34
    case ARM_t2STLEXD:
12361
47
    case ARM_t2STREXD:
12362
47
      printAddrMode7Operand(MI, 3, O);
12363
47
      break;
12364
14.8k
    }
12365
14.8k
    return;
12366
14.8k
    break;
12367
14.8k
  case ARM_MVE_VMOV_rr_q:
12368
0
    SStream_concat0(O, ", ");
12369
0
    printOperand(MI, 2, O);
12370
0
    printVectorIndex(MI, 4, O);
12371
0
    return;
12372
0
    break;
12373
119
  case ARM_VLD3d16_UPD:
12374
298
  case ARM_VLD3d32_UPD:
12375
428
  case ARM_VLD3d8_UPD:
12376
549
  case ARM_VLD3q16_UPD:
12377
675
  case ARM_VLD3q32_UPD:
12378
866
  case ARM_VLD3q8_UPD:
12379
866
    printAddrMode6Operand(MI, 4, O);
12380
866
    printAddrMode6OffsetOperand(MI, 6, O);
12381
866
    return;
12382
0
    break;
12383
84
  case ARM_VLD4LNd16:
12384
274
  case ARM_VLD4LNd32:
12385
334
  case ARM_VLD4LNd8:
12386
441
  case ARM_VLD4LNq16:
12387
668
  case ARM_VLD4LNq32:
12388
668
    printNoHashImmediate(MI, 10, O);
12389
668
    SStream_concat0(O, "]}, ");
12390
668
    printAddrMode6Operand(MI, 4, O);
12391
668
    return;
12392
0
    break;
12393
64
  case ARM_VLD4d16:
12394
111
  case ARM_VLD4d32:
12395
143
  case ARM_VLD4d8:
12396
217
  case ARM_VLD4q16:
12397
251
  case ARM_VLD4q32:
12398
299
  case ARM_VLD4q8:
12399
299
    printOperand(MI, 3, O);
12400
299
    SStream_concat0(O, "}, ");
12401
299
    printAddrMode6Operand(MI, 4, O);
12402
299
    return;
12403
0
    break;
12404
277
  case ARM_VLD4d16_UPD:
12405
473
  case ARM_VLD4d32_UPD:
12406
656
  case ARM_VLD4d8_UPD:
12407
929
  case ARM_VLD4q16_UPD:
12408
970
  case ARM_VLD4q32_UPD:
12409
1.10k
  case ARM_VLD4q8_UPD:
12410
1.10k
    printOperand(MI, 3, O);
12411
1.10k
    SStream_concat0(O, "}, ");
12412
1.10k
    printAddrMode6Operand(MI, 5, O);
12413
1.10k
    printAddrMode6OffsetOperand(MI, 7, O);
12414
1.10k
    return;
12415
0
    break;
12416
48
  case ARM_VMULLslsv2i32:
12417
48
  case ARM_VMULLslsv4i16:
12418
50
  case ARM_VMULLsluv2i32:
12419
52
  case ARM_VMULLsluv4i16:
12420
414
  case ARM_VMULslfd:
12421
440
  case ARM_VMULslfq:
12422
441
  case ARM_VMULslhd:
12423
1.12k
  case ARM_VMULslhq:
12424
1.12k
  case ARM_VMULslv2i32:
12425
1.12k
  case ARM_VMULslv4i16:
12426
1.12k
  case ARM_VMULslv4i32:
12427
1.15k
  case ARM_VMULslv8i16:
12428
1.16k
  case ARM_VQDMULHslv2i32:
12429
1.16k
  case ARM_VQDMULHslv4i16:
12430
1.16k
  case ARM_VQDMULHslv4i32:
12431
1.16k
  case ARM_VQDMULHslv8i16:
12432
1.16k
  case ARM_VQDMULLslv2i32:
12433
1.17k
  case ARM_VQDMULLslv4i16:
12434
1.19k
  case ARM_VQRDMULHslv2i32:
12435
1.27k
  case ARM_VQRDMULHslv4i16:
12436
1.41k
  case ARM_VQRDMULHslv4i32:
12437
1.46k
  case ARM_VQRDMULHslv8i16:
12438
1.46k
    return;
12439
0
    break;
12440
359
  case ARM_VST2LNd16:
12441
445
  case ARM_VST2LNd32:
12442
535
  case ARM_VST2LNd8:
12443
602
  case ARM_VST2LNq16:
12444
651
  case ARM_VST2LNq32:
12445
651
    printNoHashImmediate(MI, 4, O);
12446
651
    SStream_concat0(O, "]}, ");
12447
651
    printAddrMode6Operand(MI, 0, O);
12448
651
    return;
12449
0
    break;
12450
347
  case ARM_VST2LNd16_UPD:
12451
652
  case ARM_VST2LNd32_UPD:
12452
1.17k
  case ARM_VST2LNd8_UPD:
12453
1.28k
  case ARM_VST2LNq16_UPD:
12454
1.30k
  case ARM_VST2LNq32_UPD:
12455
1.30k
    printNoHashImmediate(MI, 6, O);
12456
1.30k
    SStream_concat0(O, "]}, ");
12457
1.30k
    printAddrMode6Operand(MI, 1, O);
12458
1.30k
    printAddrMode6OffsetOperand(MI, 3, O);
12459
1.30k
    return;
12460
0
    break;
12461
37
  case ARM_VST3LNd16:
12462
117
  case ARM_VST3LNd32:
12463
152
  case ARM_VST3LNd8:
12464
167
  case ARM_VST3LNq16:
12465
184
  case ARM_VST3LNq32:
12466
184
    printNoHashImmediate(MI, 5, O);
12467
184
    SStream_concat0(O, "], ");
12468
184
    printOperand(MI, 4, O);
12469
184
    SStream_concat1(O, '[');
12470
184
    printNoHashImmediate(MI, 5, O);
12471
184
    SStream_concat0(O, "]}, ");
12472
184
    printAddrMode6Operand(MI, 0, O);
12473
184
    return;
12474
0
    break;
12475
373
  case ARM_VST4LNd16:
12476
411
  case ARM_VST4LNd32:
12477
466
  case ARM_VST4LNd8:
12478
513
  case ARM_VST4LNq16:
12479
548
  case ARM_VST4LNq32:
12480
548
    printNoHashImmediate(MI, 6, O);
12481
548
    SStream_concat0(O, "], ");
12482
548
    printOperand(MI, 4, O);
12483
548
    SStream_concat1(O, '[');
12484
548
    printNoHashImmediate(MI, 6, O);
12485
548
    SStream_concat0(O, "], ");
12486
548
    printOperand(MI, 5, O);
12487
548
    SStream_concat1(O, '[');
12488
548
    printNoHashImmediate(MI, 6, O);
12489
548
    SStream_concat0(O, "]}, ");
12490
548
    printAddrMode6Operand(MI, 0, O);
12491
548
    return;
12492
0
    break;
12493
140
  case ARM_VST4d16:
12494
193
  case ARM_VST4d32:
12495
302
  case ARM_VST4d8:
12496
586
  case ARM_VST4q16:
12497
659
  case ARM_VST4q32:
12498
767
  case ARM_VST4q8:
12499
767
    printOperand(MI, 5, O);
12500
767
    SStream_concat0(O, "}, ");
12501
767
    printAddrMode6Operand(MI, 0, O);
12502
767
    return;
12503
0
    break;
12504
22.7k
  }
12505
22.7k
}
12506
12507
12508
/// getRegisterName - This method is automatically generated by tblgen
12509
/// from the register set description.  This returns the assembler name
12510
/// for the specified register.
12511
static const char *
12512
2.53M
getRegisterName(unsigned RegNo, unsigned AltIdx) {
12513
2.53M
#ifndef CAPSTONE_DIET
12514
2.53M
  CS_ASSERT_RET_VAL(RegNo && RegNo < 296 && "Invalid register number!", NULL);
12515
12516
2.53M
  static const char AsmStrsNoRegAltName[] = {
12517
2.53M
  /* 0 */ "D4_D6_D8_D10\0"
12518
2.53M
  /* 13 */ "D7_D8_D9_D10\0"
12519
2.53M
  /* 26 */ "Q7_Q8_Q9_Q10\0"
12520
2.53M
  /* 39 */ "d10\0"
12521
2.53M
  /* 43 */ "q10\0"
12522
2.53M
  /* 47 */ "r10\0"
12523
2.53M
  /* 51 */ "s10\0"
12524
2.53M
  /* 55 */ "D14_D16_D18_D20\0"
12525
2.53M
  /* 71 */ "D17_D18_D19_D20\0"
12526
2.53M
  /* 87 */ "d20\0"
12527
2.53M
  /* 91 */ "s20\0"
12528
2.53M
  /* 95 */ "D24_D26_D28_D30\0"
12529
2.53M
  /* 111 */ "D27_D28_D29_D30\0"
12530
2.53M
  /* 127 */ "d30\0"
12531
2.53M
  /* 131 */ "s30\0"
12532
2.53M
  /* 135 */ "d0\0"
12533
2.53M
  /* 138 */ "p0\0"
12534
2.53M
  /* 141 */ "q0\0"
12535
2.53M
  /* 144 */ "mvfr0\0"
12536
2.53M
  /* 150 */ "s0\0"
12537
2.53M
  /* 153 */ "D9_D10_D11\0"
12538
2.53M
  /* 164 */ "D5_D7_D9_D11\0"
12539
2.53M
  /* 177 */ "Q8_Q9_Q10_Q11\0"
12540
2.53M
  /* 191 */ "R10_R11\0"
12541
2.53M
  /* 199 */ "d11\0"
12542
2.53M
  /* 203 */ "q11\0"
12543
2.53M
  /* 207 */ "r11\0"
12544
2.53M
  /* 211 */ "s11\0"
12545
2.53M
  /* 215 */ "D19_D20_D21\0"
12546
2.53M
  /* 227 */ "D15_D17_D19_D21\0"
12547
2.53M
  /* 243 */ "d21\0"
12548
2.53M
  /* 247 */ "s21\0"
12549
2.53M
  /* 251 */ "D29_D30_D31\0"
12550
2.53M
  /* 263 */ "D25_D27_D29_D31\0"
12551
2.53M
  /* 279 */ "d31\0"
12552
2.53M
  /* 283 */ "s31\0"
12553
2.53M
  /* 287 */ "Q0_Q1\0"
12554
2.53M
  /* 293 */ "R0_R1\0"
12555
2.53M
  /* 299 */ "d1\0"
12556
2.53M
  /* 302 */ "q1\0"
12557
2.53M
  /* 305 */ "mvfr1\0"
12558
2.53M
  /* 311 */ "s1\0"
12559
2.53M
  /* 314 */ "D6_D8_D10_D12\0"
12560
2.53M
  /* 328 */ "D9_D10_D11_D12\0"
12561
2.53M
  /* 343 */ "Q9_Q10_Q11_Q12\0"
12562
2.53M
  /* 358 */ "d12\0"
12563
2.53M
  /* 362 */ "q12\0"
12564
2.53M
  /* 366 */ "r12\0"
12565
2.53M
  /* 370 */ "s12\0"
12566
2.53M
  /* 374 */ "D16_D18_D20_D22\0"
12567
2.53M
  /* 390 */ "D19_D20_D21_D22\0"
12568
2.53M
  /* 406 */ "d22\0"
12569
2.53M
  /* 410 */ "s22\0"
12570
2.53M
  /* 414 */ "D0_D2\0"
12571
2.53M
  /* 420 */ "D0_D1_D2\0"
12572
2.53M
  /* 429 */ "Q1_Q2\0"
12573
2.53M
  /* 435 */ "d2\0"
12574
2.53M
  /* 438 */ "q2\0"
12575
2.53M
  /* 441 */ "mvfr2\0"
12576
2.53M
  /* 447 */ "s2\0"
12577
2.53M
  /* 450 */ "fpinst2\0"
12578
2.53M
  /* 458 */ "D7_D9_D11_D13\0"
12579
2.53M
  /* 472 */ "D11_D12_D13\0"
12580
2.53M
  /* 484 */ "Q10_Q11_Q12_Q13\0"
12581
2.53M
  /* 500 */ "d13\0"
12582
2.53M
  /* 504 */ "q13\0"
12583
2.53M
  /* 508 */ "s13\0"
12584
2.53M
  /* 512 */ "D17_D19_D21_D23\0"
12585
2.53M
  /* 528 */ "D21_D22_D23\0"
12586
2.53M
  /* 540 */ "d23\0"
12587
2.53M
  /* 544 */ "s23\0"
12588
2.53M
  /* 548 */ "D1_D3\0"
12589
2.53M
  /* 554 */ "D1_D2_D3\0"
12590
2.53M
  /* 563 */ "Q0_Q1_Q2_Q3\0"
12591
2.53M
  /* 575 */ "R2_R3\0"
12592
2.53M
  /* 581 */ "d3\0"
12593
2.53M
  /* 584 */ "q3\0"
12594
2.53M
  /* 587 */ "r3\0"
12595
2.53M
  /* 590 */ "s3\0"
12596
2.53M
  /* 593 */ "D8_D10_D12_D14\0"
12597
2.53M
  /* 608 */ "D11_D12_D13_D14\0"
12598
2.53M
  /* 624 */ "Q11_Q12_Q13_Q14\0"
12599
2.53M
  /* 640 */ "d14\0"
12600
2.53M
  /* 644 */ "q14\0"
12601
2.53M
  /* 648 */ "s14\0"
12602
2.53M
  /* 652 */ "D18_D20_D22_D24\0"
12603
2.53M
  /* 668 */ "D21_D22_D23_D24\0"
12604
2.53M
  /* 684 */ "d24\0"
12605
2.53M
  /* 688 */ "s24\0"
12606
2.53M
  /* 692 */ "D0_D2_D4\0"
12607
2.53M
  /* 701 */ "D1_D2_D3_D4\0"
12608
2.53M
  /* 713 */ "Q1_Q2_Q3_Q4\0"
12609
2.53M
  /* 725 */ "d4\0"
12610
2.53M
  /* 728 */ "q4\0"
12611
2.53M
  /* 731 */ "r4\0"
12612
2.53M
  /* 734 */ "s4\0"
12613
2.53M
  /* 737 */ "D9_D11_D13_D15\0"
12614
2.53M
  /* 752 */ "D13_D14_D15\0"
12615
2.53M
  /* 764 */ "Q12_Q13_Q14_Q15\0"
12616
2.53M
  /* 780 */ "d15\0"
12617
2.53M
  /* 784 */ "q15\0"
12618
2.53M
  /* 788 */ "s15\0"
12619
2.53M
  /* 792 */ "D19_D21_D23_D25\0"
12620
2.53M
  /* 808 */ "D23_D24_D25\0"
12621
2.53M
  /* 820 */ "d25\0"
12622
2.53M
  /* 824 */ "s25\0"
12623
2.53M
  /* 828 */ "D1_D3_D5\0"
12624
2.53M
  /* 837 */ "D3_D4_D5\0"
12625
2.53M
  /* 846 */ "Q2_Q3_Q4_Q5\0"
12626
2.53M
  /* 858 */ "R4_R5\0"
12627
2.53M
  /* 864 */ "d5\0"
12628
2.53M
  /* 867 */ "q5\0"
12629
2.53M
  /* 870 */ "r5\0"
12630
2.53M
  /* 873 */ "s5\0"
12631
2.53M
  /* 876 */ "D10_D12_D14_D16\0"
12632
2.53M
  /* 892 */ "D13_D14_D15_D16\0"
12633
2.53M
  /* 908 */ "d16\0"
12634
2.53M
  /* 912 */ "s16\0"
12635
2.53M
  /* 916 */ "D20_D22_D24_D26\0"
12636
2.53M
  /* 932 */ "D23_D24_D25_D26\0"
12637
2.53M
  /* 948 */ "d26\0"
12638
2.53M
  /* 952 */ "s26\0"
12639
2.53M
  /* 956 */ "D0_D2_D4_D6\0"
12640
2.53M
  /* 968 */ "D3_D4_D5_D6\0"
12641
2.53M
  /* 980 */ "Q3_Q4_Q5_Q6\0"
12642
2.53M
  /* 992 */ "d6\0"
12643
2.53M
  /* 995 */ "q6\0"
12644
2.53M
  /* 998 */ "r6\0"
12645
2.53M
  /* 1001 */ "s6\0"
12646
2.53M
  /* 1004 */ "D11_D13_D15_D17\0"
12647
2.53M
  /* 1020 */ "D15_D16_D17\0"
12648
2.53M
  /* 1032 */ "d17\0"
12649
2.53M
  /* 1036 */ "s17\0"
12650
2.53M
  /* 1040 */ "D21_D23_D25_D27\0"
12651
2.53M
  /* 1056 */ "D25_D26_D27\0"
12652
2.53M
  /* 1068 */ "d27\0"
12653
2.53M
  /* 1072 */ "s27\0"
12654
2.53M
  /* 1076 */ "D1_D3_D5_D7\0"
12655
2.53M
  /* 1088 */ "D5_D6_D7\0"
12656
2.53M
  /* 1097 */ "Q4_Q5_Q6_Q7\0"
12657
2.53M
  /* 1109 */ "R6_R7\0"
12658
2.53M
  /* 1115 */ "d7\0"
12659
2.53M
  /* 1118 */ "q7\0"
12660
2.53M
  /* 1121 */ "r7\0"
12661
2.53M
  /* 1124 */ "s7\0"
12662
2.53M
  /* 1127 */ "D12_D14_D16_D18\0"
12663
2.53M
  /* 1143 */ "D15_D16_D17_D18\0"
12664
2.53M
  /* 1159 */ "d18\0"
12665
2.53M
  /* 1163 */ "s18\0"
12666
2.53M
  /* 1167 */ "D22_D24_D26_D28\0"
12667
2.53M
  /* 1183 */ "D25_D26_D27_D28\0"
12668
2.53M
  /* 1199 */ "d28\0"
12669
2.53M
  /* 1203 */ "s28\0"
12670
2.53M
  /* 1207 */ "D2_D4_D6_D8\0"
12671
2.53M
  /* 1219 */ "D5_D6_D7_D8\0"
12672
2.53M
  /* 1231 */ "Q5_Q6_Q7_Q8\0"
12673
2.53M
  /* 1243 */ "d8\0"
12674
2.53M
  /* 1246 */ "q8\0"
12675
2.53M
  /* 1249 */ "r8\0"
12676
2.53M
  /* 1252 */ "s8\0"
12677
2.53M
  /* 1255 */ "D13_D15_D17_D19\0"
12678
2.53M
  /* 1271 */ "D17_D18_D19\0"
12679
2.53M
  /* 1283 */ "d19\0"
12680
2.53M
  /* 1287 */ "s19\0"
12681
2.53M
  /* 1291 */ "D23_D25_D27_D29\0"
12682
2.53M
  /* 1307 */ "D27_D28_D29\0"
12683
2.53M
  /* 1319 */ "d29\0"
12684
2.53M
  /* 1323 */ "s29\0"
12685
2.53M
  /* 1327 */ "D3_D5_D7_D9\0"
12686
2.53M
  /* 1339 */ "D7_D8_D9\0"
12687
2.53M
  /* 1348 */ "Q6_Q7_Q8_Q9\0"
12688
2.53M
  /* 1360 */ "R8_R9\0"
12689
2.53M
  /* 1366 */ "d9\0"
12690
2.53M
  /* 1369 */ "q9\0"
12691
2.53M
  /* 1372 */ "r9\0"
12692
2.53M
  /* 1375 */ "s9\0"
12693
2.53M
  /* 1378 */ "R12_SP\0"
12694
2.53M
  /* 1385 */ "pc\0"
12695
2.53M
  /* 1388 */ "fpscr_nzcvqc\0"
12696
2.53M
  /* 1401 */ "fpexc\0"
12697
2.53M
  /* 1407 */ "fpsid\0"
12698
2.53M
  /* 1413 */ "ra_auth_code\0"
12699
2.53M
  /* 1426 */ "itstate\0"
12700
2.53M
  /* 1434 */ "sp\0"
12701
2.53M
  /* 1437 */ "fpscr\0"
12702
2.53M
  /* 1443 */ "lr\0"
12703
2.53M
  /* 1446 */ "vpr\0"
12704
2.53M
  /* 1450 */ "apsr\0"
12705
2.53M
  /* 1455 */ "cpsr\0"
12706
2.53M
  /* 1460 */ "spsr\0"
12707
2.53M
  /* 1465 */ "zr\0"
12708
2.53M
  /* 1468 */ "fpcxtns\0"
12709
2.53M
  /* 1476 */ "fpcxts\0"
12710
2.53M
  /* 1483 */ "fpinst\0"
12711
2.53M
  /* 1490 */ "fpscr_nzcv\0"
12712
2.53M
  /* 1501 */ "apsr_nzcv\0"
12713
2.53M
};
12714
2.53M
  static const uint16_t RegAsmOffsetNoRegAltName[] = {
12715
2.53M
    1450, 1501, 1455, 1468, 1476, 1401, 1483, 1437, 1490, 1388, 1407, 1426, 1443, 1385, 
12716
2.53M
    1413, 1434, 1460, 1446, 1465, 135, 299, 435, 581, 725, 864, 992, 1115, 1243, 
12717
2.53M
    1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243, 406, 
12718
2.53M
    540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441, 138, 
12719
2.53M
    141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362, 504, 
12720
2.53M
    644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47, 207, 
12721
2.53M
    366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211, 370, 
12722
2.53M
    508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824, 952, 
12723
2.53M
    1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333, 6, 
12724
2.53M
    170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520, 660, 
12725
2.53M
    800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986, 1103, 
12726
2.53M
    1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097, 1231, 
12727
2.53M
    1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191, 1378, 
12728
2.53M
    420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612, 752, 
12729
2.53M
    896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187, 1307, 
12730
2.53M
    115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596, 740, 
12731
2.53M
    880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171, 1295, 
12732
2.53M
    99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876, 1004, 
12733
2.53M
    1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95, 263, 
12734
2.53M
    423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940, 1191, 
12735
2.53M
    119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932, 1183, 
12736
2.53M
    111, 
12737
2.53M
  };
12738
12739
2.53M
  static const char AsmStrsRegNamesRaw[] = {
12740
2.53M
  /* 0 */ "r13\0"
12741
2.53M
  /* 4 */ "r14\0"
12742
2.53M
  /* 8 */ "r15\0"
12743
2.53M
};
12744
2.53M
  static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12745
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4, 8, 
12746
2.53M
    3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12747
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12748
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12749
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12750
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12751
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12752
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12753
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12754
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12755
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12756
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12757
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12758
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12759
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12760
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12761
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12762
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12763
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12764
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12765
2.53M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12766
2.53M
    3, 
12767
2.53M
  };
12768
12769
2.53M
  switch(AltIdx) {
12770
0
  default: CS_ASSERT_RET_VAL(0 && "Invalid register alt name index!", NULL);
12771
2.01M
  case ARM_NoRegAltName:
12772
2.01M
    CS_ASSERT_RET_VAL(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12773
2.01M
           "Invalid alt name index for register!", NULL);
12774
2.01M
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12775
520k
  case ARM_RegNamesRaw:
12776
520k
    if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12777
465k
      return getRegisterName(RegNo, ARM_NoRegAltName);
12778
54.3k
    return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12779
2.53M
  }
12780
#else
12781
  return NULL;
12782
#endif // CAPSTONE_DIET
12783
2.53M
}
12784
#ifdef PRINT_ALIAS_INSTR
12785
#undef PRINT_ALIAS_INSTR
12786
12787
761k
static bool printAliasInstr(MCInst *MI, uint64_t Address, SStream *OS) {
12788
761k
#ifndef CAPSTONE_DIET
12789
761k
  static const PatternsForOpcode OpToPatterns[] = {
12790
761k
    {ARM_DSB, 0, 3 },
12791
761k
    {ARM_HINT, 3, 9 },
12792
761k
    {ARM_MVE_VMLADAVas16, 12, 1 },
12793
761k
    {ARM_MVE_VMLADAVas32, 13, 1 },
12794
761k
    {ARM_MVE_VMLADAVas8, 14, 1 },
12795
761k
    {ARM_MVE_VMLADAVau16, 15, 1 },
12796
761k
    {ARM_MVE_VMLADAVau32, 16, 1 },
12797
761k
    {ARM_MVE_VMLADAVau8, 17, 1 },
12798
761k
    {ARM_MVE_VMLADAVs16, 18, 1 },
12799
761k
    {ARM_MVE_VMLADAVs32, 19, 1 },
12800
761k
    {ARM_MVE_VMLADAVs8, 20, 1 },
12801
761k
    {ARM_MVE_VMLADAVu16, 21, 1 },
12802
761k
    {ARM_MVE_VMLADAVu32, 22, 1 },
12803
761k
    {ARM_MVE_VMLADAVu8, 23, 1 },
12804
761k
    {ARM_MVE_VMLALDAVas16, 24, 1 },
12805
761k
    {ARM_MVE_VMLALDAVas32, 25, 1 },
12806
761k
    {ARM_MVE_VMLALDAVau16, 26, 1 },
12807
761k
    {ARM_MVE_VMLALDAVau32, 27, 1 },
12808
761k
    {ARM_MVE_VMLALDAVs16, 28, 1 },
12809
761k
    {ARM_MVE_VMLALDAVs32, 29, 1 },
12810
761k
    {ARM_MVE_VMLALDAVu16, 30, 1 },
12811
761k
    {ARM_MVE_VMLALDAVu32, 31, 1 },
12812
761k
    {ARM_MVE_VORR, 32, 1 },
12813
761k
    {ARM_MVE_VRMLALDAVHas32, 33, 1 },
12814
761k
    {ARM_MVE_VRMLALDAVHau32, 34, 1 },
12815
761k
    {ARM_MVE_VRMLALDAVHs32, 35, 1 },
12816
761k
    {ARM_MVE_VRMLALDAVHu32, 36, 1 },
12817
761k
    {ARM_t2CSINC, 37, 2 },
12818
761k
    {ARM_t2CSINV, 39, 2 },
12819
761k
    {ARM_t2CSNEG, 41, 1 },
12820
761k
    {ARM_t2DSB, 42, 3 },
12821
761k
    {ARM_t2HINT, 45, 13 },
12822
761k
    {ARM_t2SUBS_PC_LR, 58, 1 },
12823
761k
    {ARM_tHINT, 59, 6 },
12824
761k
  {0},  };
12825
12826
761k
  static const AliasPattern Patterns[] = {
12827
    // ARM_DSB - 0
12828
761k
    {0, 0, 1, 3 },
12829
761k
    {5, 3, 1, 3 },
12830
761k
    {11, 6, 1, 3 },
12831
    // ARM_HINT - 3
12832
761k
    {15, 9, 3, 3 },
12833
761k
    {23, 12, 3, 3 },
12834
761k
    {33, 15, 3, 3 },
12835
761k
    {41, 18, 3, 3 },
12836
761k
    {49, 21, 3, 3 },
12837
761k
    {57, 24, 3, 3 },
12838
761k
    {66, 27, 3, 3 },
12839
761k
    {74, 30, 3, 3 },
12840
761k
    {83, 33, 3, 4 },
12841
    // ARM_MVE_VMLADAVas16 - 12
12842
761k
    {94, 37, 7, 6 },
12843
    // ARM_MVE_VMLADAVas32 - 13
12844
761k
    {120, 43, 7, 6 },
12845
    // ARM_MVE_VMLADAVas8 - 14
12846
761k
    {146, 49, 7, 6 },
12847
    // ARM_MVE_VMLADAVau16 - 15
12848
761k
    {171, 55, 7, 6 },
12849
    // ARM_MVE_VMLADAVau32 - 16
12850
761k
    {197, 61, 7, 6 },
12851
    // ARM_MVE_VMLADAVau8 - 17
12852
761k
    {223, 67, 7, 6 },
12853
    // ARM_MVE_VMLADAVs16 - 18
12854
761k
    {248, 73, 6, 5 },
12855
    // ARM_MVE_VMLADAVs32 - 19
12856
761k
    {273, 78, 6, 5 },
12857
    // ARM_MVE_VMLADAVs8 - 20
12858
761k
    {298, 83, 6, 5 },
12859
    // ARM_MVE_VMLADAVu16 - 21
12860
761k
    {322, 88, 6, 5 },
12861
    // ARM_MVE_VMLADAVu32 - 22
12862
761k
    {347, 93, 6, 5 },
12863
    // ARM_MVE_VMLADAVu8 - 23
12864
761k
    {372, 98, 6, 5 },
12865
    // ARM_MVE_VMLALDAVas16 - 24
12866
761k
    {396, 103, 9, 8 },
12867
    // ARM_MVE_VMLALDAVas32 - 25
12868
761k
    {427, 111, 9, 8 },
12869
    // ARM_MVE_VMLALDAVau16 - 26
12870
761k
    {458, 119, 9, 8 },
12871
    // ARM_MVE_VMLALDAVau32 - 27
12872
761k
    {489, 127, 9, 8 },
12873
    // ARM_MVE_VMLALDAVs16 - 28
12874
761k
    {520, 135, 7, 6 },
12875
    // ARM_MVE_VMLALDAVs32 - 29
12876
761k
    {550, 141, 7, 6 },
12877
    // ARM_MVE_VMLALDAVu16 - 30
12878
761k
    {580, 147, 7, 6 },
12879
    // ARM_MVE_VMLALDAVu32 - 31
12880
761k
    {610, 153, 7, 6 },
12881
    // ARM_MVE_VORR - 32
12882
761k
    {640, 159, 7, 5 },
12883
    // ARM_MVE_VRMLALDAVHas32 - 33
12884
761k
    {656, 164, 9, 8 },
12885
    // ARM_MVE_VRMLALDAVHau32 - 34
12886
761k
    {689, 172, 9, 8 },
12887
    // ARM_MVE_VRMLALDAVHs32 - 35
12888
761k
    {722, 180, 7, 6 },
12889
    // ARM_MVE_VRMLALDAVHu32 - 36
12890
761k
    {754, 186, 7, 6 },
12891
    // ARM_t2CSINC - 37
12892
761k
    {786, 192, 4, 4 },
12893
761k
    {800, 196, 4, 4 },
12894
    // ARM_t2CSINV - 39
12895
761k
    {818, 200, 4, 4 },
12896
761k
    {833, 204, 4, 4 },
12897
    // ARM_t2CSNEG - 41
12898
761k
    {851, 208, 4, 4 },
12899
    // ARM_t2DSB - 42
12900
761k
    {0, 212, 3, 6 },
12901
761k
    {5, 218, 3, 6 },
12902
761k
    {869, 224, 3, 2 },
12903
    // ARM_t2HINT - 45
12904
761k
    {877, 226, 3, 3 },
12905
761k
    {887, 229, 3, 3 },
12906
761k
    {899, 232, 3, 3 },
12907
761k
    {909, 235, 3, 3 },
12908
761k
    {919, 238, 3, 3 },
12909
761k
    {929, 241, 3, 4 },
12910
761k
    {940, 245, 3, 4 },
12911
761k
    {74, 249, 3, 3 },
12912
761k
    {950, 252, 3, 3 },
12913
761k
    {971, 255, 3, 3 },
12914
761k
    {979, 258, 3, 3 },
12915
761k
    {997, 261, 3, 3 },
12916
761k
    {83, 264, 3, 5 },
12917
    // ARM_t2SUBS_PC_LR - 58
12918
761k
    {1015, 269, 3, 4 },
12919
    // ARM_tHINT - 59
12920
761k
    {15, 273, 3, 3 },
12921
761k
    {23, 276, 3, 3 },
12922
761k
    {33, 279, 3, 3 },
12923
761k
    {41, 282, 3, 3 },
12924
761k
    {49, 285, 3, 3 },
12925
761k
    {57, 288, 3, 4 },
12926
761k
  {0},  };
12927
12928
761k
  static const AliasPatternCond Conds[] = {
12929
    // (DSB 0) - 0
12930
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
12931
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12932
761k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
12933
    // (DSB 4) - 3
12934
761k
    {AliasPatternCond_K_Imm, (uint32_t)4},
12935
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12936
761k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
12937
    // (DSB 12) - 6
12938
761k
    {AliasPatternCond_K_Imm, (uint32_t)12},
12939
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12940
761k
    {AliasPatternCond_K_Feature, ARM_FeatureDFB},
12941
    // (HINT 0, pred:$p) - 9
12942
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
12943
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12944
761k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12945
    // (HINT 1, pred:$p) - 12
12946
761k
    {AliasPatternCond_K_Imm, (uint32_t)1},
12947
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12948
761k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12949
    // (HINT 2, pred:$p) - 15
12950
761k
    {AliasPatternCond_K_Imm, (uint32_t)2},
12951
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12952
761k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12953
    // (HINT 3, pred:$p) - 18
12954
761k
    {AliasPatternCond_K_Imm, (uint32_t)3},
12955
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12956
761k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12957
    // (HINT 4, pred:$p) - 21
12958
761k
    {AliasPatternCond_K_Imm, (uint32_t)4},
12959
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12960
761k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12961
    // (HINT 5, pred:$p) - 24
12962
761k
    {AliasPatternCond_K_Imm, (uint32_t)5},
12963
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12964
761k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
12965
    // (HINT 16, pred:$p) - 27
12966
761k
    {AliasPatternCond_K_Imm, (uint32_t)16},
12967
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12968
761k
    {AliasPatternCond_K_Feature, ARM_FeatureRAS},
12969
    // (HINT 20, pred:$p) - 30
12970
761k
    {AliasPatternCond_K_Imm, (uint32_t)20},
12971
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12972
761k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12973
    // (HINT 22, pred:$p) - 33
12974
761k
    {AliasPatternCond_K_Imm, (uint32_t)22},
12975
761k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12976
761k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
12977
761k
    {AliasPatternCond_K_Feature, ARM_FeatureCLRBHB},
12978
    // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
12979
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
12980
761k
    {AliasPatternCond_K_Ignore, 0},
12981
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12982
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12983
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
12984
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
12985
    // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
12986
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
12987
761k
    {AliasPatternCond_K_Ignore, 0},
12988
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12989
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12990
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
12991
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
12992
    // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
12993
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
12994
761k
    {AliasPatternCond_K_Ignore, 0},
12995
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12996
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12997
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
12998
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
12999
    // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13000
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13001
761k
    {AliasPatternCond_K_Ignore, 0},
13002
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13003
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13004
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13005
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13006
    // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13007
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13008
761k
    {AliasPatternCond_K_Ignore, 0},
13009
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13010
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13011
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13012
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13013
    // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13014
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13015
761k
    {AliasPatternCond_K_Ignore, 0},
13016
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13017
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13018
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13019
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13020
    // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13021
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13022
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13023
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13024
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13025
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13026
    // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13027
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13028
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13029
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13030
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13031
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13032
    // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13033
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13034
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13035
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13036
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13037
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13038
    // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13039
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13040
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13041
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13042
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13043
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13044
    // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13045
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13046
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13047
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13048
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13049
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13050
    // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13051
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13052
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13053
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13054
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13055
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13056
    // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13057
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13058
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13059
761k
    {AliasPatternCond_K_Ignore, 0},
13060
761k
    {AliasPatternCond_K_Ignore, 0},
13061
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13062
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13063
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13064
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13065
    // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13066
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13067
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13068
761k
    {AliasPatternCond_K_Ignore, 0},
13069
761k
    {AliasPatternCond_K_Ignore, 0},
13070
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13071
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13072
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13073
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13074
    // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13075
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13076
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13077
761k
    {AliasPatternCond_K_Ignore, 0},
13078
761k
    {AliasPatternCond_K_Ignore, 0},
13079
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13080
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13081
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13082
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13083
    // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13084
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13085
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13086
761k
    {AliasPatternCond_K_Ignore, 0},
13087
761k
    {AliasPatternCond_K_Ignore, 0},
13088
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13089
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13090
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13091
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13092
    // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13093
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13094
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13095
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13096
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13097
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13098
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13099
    // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13100
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13101
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13102
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13103
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13104
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13105
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13106
    // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13107
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13108
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13109
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13110
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13111
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13112
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13113
    // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13114
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13115
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13116
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13117
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13118
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13119
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13120
    // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13121
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13122
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13123
761k
    {AliasPatternCond_K_TiedReg, 1},
13124
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13125
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13126
    // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13127
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13128
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13129
761k
    {AliasPatternCond_K_Ignore, 0},
13130
761k
    {AliasPatternCond_K_Ignore, 0},
13131
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13132
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13133
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13134
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13135
    // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13136
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13137
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13138
761k
    {AliasPatternCond_K_Ignore, 0},
13139
761k
    {AliasPatternCond_K_Ignore, 0},
13140
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13141
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13142
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13143
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13144
    // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13145
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13146
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13147
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13148
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13149
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13150
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13151
    // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13152
761k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13153
761k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13154
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13155
761k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13156
761k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13157
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13158
    // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 192
13159
761k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13160
761k
    {AliasPatternCond_K_Reg, ARM_ZR},
13161
761k
    {AliasPatternCond_K_Reg, ARM_ZR},
13162
761k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13163
    // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 196
13164
761k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13165
761k
    {AliasPatternCond_K_RegClass, ARM_GPRwithZRnospRegClassID},
13166
761k
    {AliasPatternCond_K_TiedReg, 1},
13167
761k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13168
    // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 200
13169
761k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13170
761k
    {AliasPatternCond_K_Reg, ARM_ZR},
13171
761k
    {AliasPatternCond_K_Reg, ARM_ZR},
13172
761k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13173
    // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 204
13174
761k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13175
761k
    {AliasPatternCond_K_RegClass, ARM_GPRwithZRnospRegClassID},
13176
761k
    {AliasPatternCond_K_TiedReg, 1},
13177
761k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13178
    // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13179
761k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13180
761k
    {AliasPatternCond_K_RegClass, ARM_GPRwithZRnospRegClassID},
13181
761k
    {AliasPatternCond_K_TiedReg, 1},
13182
761k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13183
    // (t2DSB 0, 14, 0) - 212
13184
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13185
761k
    {AliasPatternCond_K_Imm, (uint32_t)14},
13186
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13187
761k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
13188
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13189
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13190
    // (t2DSB 4, 14, 0) - 218
13191
761k
    {AliasPatternCond_K_Imm, (uint32_t)4},
13192
761k
    {AliasPatternCond_K_Imm, (uint32_t)14},
13193
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13194
761k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
13195
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13196
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13197
    // (t2DSB 12, pred:$p) - 224
13198
761k
    {AliasPatternCond_K_Imm, (uint32_t)12},
13199
761k
    {AliasPatternCond_K_Feature, ARM_FeatureDFB},
13200
    // (t2HINT 0, pred:$p) - 226
13201
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13202
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13203
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13204
    // (t2HINT 1, pred:$p) - 229
13205
761k
    {AliasPatternCond_K_Imm, (uint32_t)1},
13206
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13207
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13208
    // (t2HINT 2, pred:$p) - 232
13209
761k
    {AliasPatternCond_K_Imm, (uint32_t)2},
13210
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13211
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13212
    // (t2HINT 3, pred:$p) - 235
13213
761k
    {AliasPatternCond_K_Imm, (uint32_t)3},
13214
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13215
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13216
    // (t2HINT 4, pred:$p) - 238
13217
761k
    {AliasPatternCond_K_Imm, (uint32_t)4},
13218
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13219
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13220
    // (t2HINT 5, pred:$p) - 241
13221
761k
    {AliasPatternCond_K_Imm, (uint32_t)5},
13222
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13223
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13224
761k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
13225
    // (t2HINT 16, pred:$p) - 245
13226
761k
    {AliasPatternCond_K_Imm, (uint32_t)16},
13227
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13228
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13229
761k
    {AliasPatternCond_K_Feature, ARM_FeatureRAS},
13230
    // (t2HINT 20, pred:$p) - 249
13231
761k
    {AliasPatternCond_K_Imm, (uint32_t)20},
13232
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13233
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13234
    // (t2HINT 13, pred:$p) - 252
13235
761k
    {AliasPatternCond_K_Imm, (uint32_t)13},
13236
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13237
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13238
    // (t2HINT 15, pred:$p) - 255
13239
761k
    {AliasPatternCond_K_Imm, (uint32_t)15},
13240
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13241
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13242
    // (t2HINT 29, pred:$p) - 258
13243
761k
    {AliasPatternCond_K_Imm, (uint32_t)29},
13244
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13245
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13246
    // (t2HINT 45, pred:$p) - 261
13247
761k
    {AliasPatternCond_K_Imm, (uint32_t)45},
13248
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13249
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13250
    // (t2HINT 22, pred:$p) - 264
13251
761k
    {AliasPatternCond_K_Imm, (uint32_t)22},
13252
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13253
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13254
761k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
13255
761k
    {AliasPatternCond_K_Feature, ARM_FeatureCLRBHB},
13256
    // (t2SUBS_PC_LR 0, pred:$p) - 269
13257
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13258
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13259
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13260
761k
    {AliasPatternCond_K_Feature, ARM_FeatureVirtualization},
13261
    // (tHINT 0, pred:$p) - 273
13262
761k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13263
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13264
761k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13265
    // (tHINT 1, pred:$p) - 276
13266
761k
    {AliasPatternCond_K_Imm, (uint32_t)1},
13267
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13268
761k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13269
    // (tHINT 2, pred:$p) - 279
13270
761k
    {AliasPatternCond_K_Imm, (uint32_t)2},
13271
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13272
761k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13273
    // (tHINT 3, pred:$p) - 282
13274
761k
    {AliasPatternCond_K_Imm, (uint32_t)3},
13275
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13276
761k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13277
    // (tHINT 4, pred:$p) - 285
13278
761k
    {AliasPatternCond_K_Imm, (uint32_t)4},
13279
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13280
761k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13281
    // (tHINT 5, pred:$p) - 288
13282
761k
    {AliasPatternCond_K_Imm, (uint32_t)5},
13283
761k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13284
761k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13285
761k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
13286
761k
  {0},  };
13287
13288
761k
  static const char AsmStrings[] =
13289
761k
    /* 0 */ "ssbb\0"
13290
761k
    /* 5 */ "pssbb\0"
13291
761k
    /* 11 */ "dfb\0"
13292
761k
    /* 15 */ "nop$\xFF\x02\x01\0"
13293
761k
    /* 23 */ "yield$\xFF\x02\x01\0"
13294
761k
    /* 33 */ "wfe$\xFF\x02\x01\0"
13295
761k
    /* 41 */ "wfi$\xFF\x02\x01\0"
13296
761k
    /* 49 */ "sev$\xFF\x02\x01\0"
13297
761k
    /* 57 */ "sevl$\xFF\x02\x01\0"
13298
761k
    /* 66 */ "esb$\xFF\x02\x01\0"
13299
761k
    /* 74 */ "csdb$\xFF\x02\x01\0"
13300
761k
    /* 83 */ "clrbhb$\xFF\x02\x01\0"
13301
761k
    /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13302
761k
    /* 120 */ "vmlava$\xFF\x05\x02.s32  $\x01, $\x03, $\x04\0"
13303
761k
    /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13304
761k
    /* 171 */ "vmlava$\xFF\x05\x02.u16  $\x01, $\x03, $\x04\0"
13305
761k
    /* 197 */ "vmlava$\xFF\x05\x02.u32  $\x01, $\x03, $\x04\0"
13306
761k
    /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13307
761k
    /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13308
761k
    /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13309
761k
    /* 298 */ "vmlav$\xFF\x04\x02.s8  $\x01, $\x02, $\x03\0"
13310
761k
    /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13311
761k
    /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13312
761k
    /* 372 */ "vmlav$\xFF\x04\x02.u8  $\x01, $\x02, $\x03\0"
13313
761k
    /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13314
761k
    /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13315
761k
    /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13316
761k
    /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13317
761k
    /* 520 */ "vmlalv$\xFF\x05\x02.s16  $\x01, $\x02, $\x03, $\x04\0"
13318
761k
    /* 550 */ "vmlalv$\xFF\x05\x02.s32  $\x01, $\x02, $\x03, $\x04\0"
13319
761k
    /* 580 */ "vmlalv$\xFF\x05\x02.u16  $\x01, $\x02, $\x03, $\x04\0"
13320
761k
    /* 610 */ "vmlalv$\xFF\x05\x02.u32  $\x01, $\x02, $\x03, $\x04\0"
13321
761k
    /* 640 */ "vmov$\xFF\x04\x02  $\x01, $\x02\0"
13322
761k
    /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13323
761k
    /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13324
761k
    /* 722 */ "vrmlalvh$\xFF\x05\x02.s32  $\x01, $\x02, $\x03, $\x04\0"
13325
761k
    /* 754 */ "vrmlalvh$\xFF\x05\x02.u32  $\x01, $\x02, $\x03, $\x04\0"
13326
761k
    /* 786 */ "cset $\x01, $\xFF\x04\x03\0"
13327
761k
    /* 800 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13328
761k
    /* 818 */ "csetm  $\x01, $\xFF\x04\x03\0"
13329
761k
    /* 833 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13330
761k
    /* 851 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13331
761k
    /* 869 */ "dfb$\xFF\x02\x01\0"
13332
761k
    /* 877 */ "nop$\xFF\x02\x01.w\0"
13333
761k
    /* 887 */ "yield$\xFF\x02\x01.w\0"
13334
761k
    /* 899 */ "wfe$\xFF\x02\x01.w\0"
13335
761k
    /* 909 */ "wfi$\xFF\x02\x01.w\0"
13336
761k
    /* 919 */ "sev$\xFF\x02\x01.w\0"
13337
761k
    /* 929 */ "sevl$\xFF\x02\x01.w\0"
13338
761k
    /* 940 */ "esb$\xFF\x02\x01.w\0"
13339
761k
    /* 950 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13340
761k
    /* 971 */ "bti$\xFF\x02\x01\0"
13341
761k
    /* 979 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13342
761k
    /* 997 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13343
761k
    /* 1015 */ "eret$\xFF\x02\x01\0"
13344
761k
  ;
13345
13346
761k
#ifndef NDEBUG
13347
  //static struct SortCheck {
13348
  //  SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13349
  //    assert(std::is_sorted(
13350
  //               OpToPatterns.begin(), OpToPatterns.end(),
13351
  //               [](const PatternsForOpcode &L, const //PatternsForOpcode &R) {
13352
  //                 return L.Opcode < R.Opcode;
13353
  //               }) &&
13354
  //           "tablegen failed to sort opcode patterns");
13355
  //  }
13356
  //} sortCheckVar(OpToPatterns);
13357
761k
#endif
13358
13359
761k
  AliasMatchingData M = {
13360
761k
    OpToPatterns,
13361
761k
    Patterns,
13362
761k
    Conds,
13363
761k
    AsmStrings,
13364
761k
    NULL,
13365
761k
  };
13366
761k
  const char *AsmString = matchAliasPatterns(MI, &M);
13367
761k
  if (!AsmString) return false;
13368
13369
1.62k
  unsigned I = 0;
13370
8.46k
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13371
8.09k
         AsmString[I] != '$' && AsmString[I] != '\0')
13372
6.84k
    ++I;
13373
1.62k
  SStream_concat1(OS, '\t');
13374
1.62k
  char *substr = cs_mem_malloc(I + 1);
13375
1.62k
  memcpy(substr, AsmString, I);
13376
1.62k
  substr[I] = '\0';
13377
1.62k
  SStream_concat0(OS, substr);
13378
1.62k
  cs_mem_free(substr);
13379
1.62k
  if (AsmString[I] != '\0') {
13380
1.60k
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13381
369
      SStream_concat1(OS, '\t');
13382
369
      ++I;
13383
369
    }
13384
8.57k
    do {
13385
8.57k
      if (AsmString[I] == '$') {
13386
3.61k
        ++I;
13387
3.61k
        if (AsmString[I] == (char)0xff) {
13388
1.60k
          ++I;
13389
1.60k
          int OpIdx = AsmString[I++] - 1;
13390
1.60k
          int PrintMethodIdx = AsmString[I++] - 1;
13391
1.60k
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, OS);
13392
1.60k
        } else
13393
2.01k
          printOperand(MI, ((unsigned)AsmString[I++]) - 1, OS);
13394
4.96k
      } else {
13395
4.96k
        SStream_concat1(OS, AsmString[I++]);
13396
4.96k
      }
13397
8.57k
    } while (AsmString[I] != '\0');
13398
1.60k
  }
13399
13400
1.62k
  return true;
13401
#else
13402
  return false;
13403
#endif // CAPSTONE_DIET
13404
761k
}
13405
13406
static void printCustomAliasOperand(
13407
         MCInst *MI, uint64_t Address, unsigned OpIdx,
13408
         unsigned PrintMethodIdx,
13409
1.60k
         SStream *OS) {
13410
1.60k
#ifndef CAPSTONE_DIET
13411
1.60k
  switch (PrintMethodIdx) {
13412
0
  default:
13413
0
    CS_ASSERT_RET(0 && "Unknown PrintMethod kind");
13414
0
    break;
13415
838
  case 0:
13416
838
    printPredicateOperand(MI, OpIdx, OS);
13417
838
    break;
13418
396
  case 1:
13419
396
    printVPTPredicateOperand(MI, OpIdx, OS);
13420
396
    break;
13421
369
  case 2:
13422
369
    printMandatoryInvertedPredicateOperand(MI, OpIdx, OS);
13423
369
    break;
13424
1.60k
  }
13425
1.60k
#endif // CAPSTONE_DIET
13426
1.60k
}
13427
13428
#endif // PRINT_ALIAS_INSTR