Coverage Report

Created: 2025-07-04 06:11

/src/capstonev5/arch/ARM/ARMGenAsmWriter.inc
Line
Count
Source (jump to first uncovered line)
1
/* Capstone Disassembly Engine, http://www.capstone-engine.org */
2
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2019 */
3
4
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
5
|*                                                                            *|
6
|* Assembly Writer Source Fragment                                            *|
7
|*                                                                            *|
8
|* Automatically generated file, do not edit!                                 *|
9
|*                                                                            *|
10
\*===----------------------------------------------------------------------===*/
11
12
/// printInstruction - This method is automatically generated by tablegen
13
/// from the instruction set description.
14
static void printInstruction(MCInst *MI, SStream *O)
15
750k
{
16
750k
#ifndef CAPSTONE_DIET
17
750k
  static const char AsmStrs[] = {
18
750k
  /* 0 */ 's', 'h', 'a', '1', 's', 'u', '0', '.', '3', '2', 9, 0,
19
750k
  /* 12 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '0', '.', '3', '2', 9, 0,
20
750k
  /* 26 */ 's', 'h', 'a', '1', 's', 'u', '1', '.', '3', '2', 9, 0,
21
750k
  /* 38 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '1', '.', '3', '2', 9, 0,
22
750k
  /* 52 */ 's', 'h', 'a', '2', '5', '6', 'h', '2', '.', '3', '2', 9, 0,
23
750k
  /* 65 */ 's', 'h', 'a', '1', 'c', '.', '3', '2', 9, 0,
24
750k
  /* 75 */ 's', 'h', 'a', '1', 'h', '.', '3', '2', 9, 0,
25
750k
  /* 85 */ 's', 'h', 'a', '2', '5', '6', 'h', '.', '3', '2', 9, 0,
26
750k
  /* 97 */ 's', 'h', 'a', '1', 'm', '.', '3', '2', 9, 0,
27
750k
  /* 107 */ 's', 'h', 'a', '1', 'p', '.', '3', '2', 9, 0,
28
750k
  /* 117 */ 'v', 'c', 'v', 't', 'a', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
29
750k
  /* 132 */ 'v', 'c', 'v', 't', 'm', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
30
750k
  /* 147 */ 'v', 'c', 'v', 't', 'n', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
31
750k
  /* 162 */ 'v', 'c', 'v', 't', 'p', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
32
750k
  /* 177 */ 'v', 'c', 'v', 't', 'a', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
33
750k
  /* 192 */ 'v', 'c', 'v', 't', 'm', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
34
750k
  /* 207 */ 'v', 'c', 'v', 't', 'n', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
35
750k
  /* 222 */ 'v', 'c', 'v', 't', 'p', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
36
750k
  /* 237 */ 'v', 'c', 'm', 'l', 'a', '.', 'f', '3', '2', 9, 0,
37
750k
  /* 248 */ 'v', 'r', 'i', 'n', 't', 'a', '.', 'f', '3', '2', 9, 0,
38
750k
  /* 260 */ 'v', 'c', 'a', 'd', 'd', '.', 'f', '3', '2', 9, 0,
39
750k
  /* 271 */ 'v', 's', 'e', 'l', 'g', 'e', '.', 'f', '3', '2', 9, 0,
40
750k
  /* 283 */ 'v', 'm', 'i', 'n', 'n', 'm', '.', 'f', '3', '2', 9, 0,
41
750k
  /* 295 */ 'v', 'm', 'a', 'x', 'n', 'm', '.', 'f', '3', '2', 9, 0,
42
750k
  /* 307 */ 'v', 'r', 'i', 'n', 't', 'm', '.', 'f', '3', '2', 9, 0,
43
750k
  /* 319 */ 'v', 'r', 'i', 'n', 't', 'n', '.', 'f', '3', '2', 9, 0,
44
750k
  /* 331 */ 'v', 'r', 'i', 'n', 't', 'p', '.', 'f', '3', '2', 9, 0,
45
750k
  /* 343 */ 'v', 's', 'e', 'l', 'e', 'q', '.', 'f', '3', '2', 9, 0,
46
750k
  /* 355 */ 'v', 's', 'e', 'l', 'v', 's', '.', 'f', '3', '2', 9, 0,
47
750k
  /* 367 */ 'v', 's', 'e', 'l', 'g', 't', '.', 'f', '3', '2', 9, 0,
48
750k
  /* 379 */ 'v', 'r', 'i', 'n', 't', 'x', '.', 'f', '3', '2', 9, 0,
49
750k
  /* 391 */ 'v', 'r', 'i', 'n', 't', 'z', '.', 'f', '3', '2', 9, 0,
50
750k
  /* 403 */ 'l', 'd', 'c', '2', 9, 0,
51
750k
  /* 409 */ 'm', 'r', 'c', '2', 9, 0,
52
750k
  /* 415 */ 'm', 'r', 'r', 'c', '2', 9, 0,
53
750k
  /* 422 */ 's', 't', 'c', '2', 9, 0,
54
750k
  /* 428 */ 'c', 'd', 'p', '2', 9, 0,
55
750k
  /* 434 */ 'm', 'c', 'r', '2', 9, 0,
56
750k
  /* 440 */ 'm', 'c', 'r', 'r', '2', 9, 0,
57
750k
  /* 447 */ 'v', 'c', 'v', 't', 'a', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
58
750k
  /* 462 */ 'v', 'c', 'v', 't', 'm', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
59
750k
  /* 477 */ 'v', 'c', 'v', 't', 'n', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
60
750k
  /* 492 */ 'v', 'c', 'v', 't', 'p', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
61
750k
  /* 507 */ 'v', 'c', 'v', 't', 'a', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
62
750k
  /* 522 */ 'v', 'c', 'v', 't', 'm', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
63
750k
  /* 537 */ 'v', 'c', 'v', 't', 'n', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
64
750k
  /* 552 */ 'v', 'c', 'v', 't', 'p', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
65
750k
  /* 567 */ 'v', 'r', 'i', 'n', 't', 'a', '.', 'f', '6', '4', 9, 0,
66
750k
  /* 579 */ 'v', 's', 'e', 'l', 'g', 'e', '.', 'f', '6', '4', 9, 0,
67
750k
  /* 591 */ 'v', 'm', 'i', 'n', 'n', 'm', '.', 'f', '6', '4', 9, 0,
68
750k
  /* 603 */ 'v', 'm', 'a', 'x', 'n', 'm', '.', 'f', '6', '4', 9, 0,
69
750k
  /* 615 */ 'v', 'r', 'i', 'n', 't', 'm', '.', 'f', '6', '4', 9, 0,
70
750k
  /* 627 */ 'v', 'r', 'i', 'n', 't', 'n', '.', 'f', '6', '4', 9, 0,
71
750k
  /* 639 */ 'v', 'r', 'i', 'n', 't', 'p', '.', 'f', '6', '4', 9, 0,
72
750k
  /* 651 */ 'v', 's', 'e', 'l', 'e', 'q', '.', 'f', '6', '4', 9, 0,
73
750k
  /* 663 */ 'v', 's', 'e', 'l', 'v', 's', '.', 'f', '6', '4', 9, 0,
74
750k
  /* 675 */ 'v', 's', 'e', 'l', 'g', 't', '.', 'f', '6', '4', 9, 0,
75
750k
  /* 687 */ 'v', 'm', 'u', 'l', 'l', '.', 'p', '6', '4', 9, 0,
76
750k
  /* 698 */ 'v', 'c', 'v', 't', 'a', '.', 's', '3', '2', '.', 'f', '1', '6', 9, 0,
77
750k
  /* 713 */ 'v', 'c', 'v', 't', 'm', '.', 's', '3', '2', '.', 'f', '1', '6', 9, 0,
78
750k
  /* 728 */ 'v', 'c', 'v', 't', 'n', '.', 's', '3', '2', '.', 'f', '1', '6', 9, 0,
79
750k
  /* 743 */ 'v', 'c', 'v', 't', 'p', '.', 's', '3', '2', '.', 'f', '1', '6', 9, 0,
80
750k
  /* 758 */ 'v', 'c', 'v', 't', 'a', '.', 'u', '3', '2', '.', 'f', '1', '6', 9, 0,
81
750k
  /* 773 */ 'v', 'c', 'v', 't', 'm', '.', 'u', '3', '2', '.', 'f', '1', '6', 9, 0,
82
750k
  /* 788 */ 'v', 'c', 'v', 't', 'n', '.', 'u', '3', '2', '.', 'f', '1', '6', 9, 0,
83
750k
  /* 803 */ 'v', 'c', 'v', 't', 'p', '.', 'u', '3', '2', '.', 'f', '1', '6', 9, 0,
84
750k
  /* 818 */ 'v', 'c', 'v', 't', 'a', '.', 's', '1', '6', '.', 'f', '1', '6', 9, 0,
85
750k
  /* 833 */ 'v', 'c', 'v', 't', 'm', '.', 's', '1', '6', '.', 'f', '1', '6', 9, 0,
86
750k
  /* 848 */ 'v', 'c', 'v', 't', 'n', '.', 's', '1', '6', '.', 'f', '1', '6', 9, 0,
87
750k
  /* 863 */ 'v', 'c', 'v', 't', 'p', '.', 's', '1', '6', '.', 'f', '1', '6', 9, 0,
88
750k
  /* 878 */ 'v', 'c', 'v', 't', 'a', '.', 'u', '1', '6', '.', 'f', '1', '6', 9, 0,
89
750k
  /* 893 */ 'v', 'c', 'v', 't', 'm', '.', 'u', '1', '6', '.', 'f', '1', '6', 9, 0,
90
750k
  /* 908 */ 'v', 'c', 'v', 't', 'n', '.', 'u', '1', '6', '.', 'f', '1', '6', 9, 0,
91
750k
  /* 923 */ 'v', 'c', 'v', 't', 'p', '.', 'u', '1', '6', '.', 'f', '1', '6', 9, 0,
92
750k
  /* 938 */ 'v', 'c', 'm', 'l', 'a', '.', 'f', '1', '6', 9, 0,
93
750k
  /* 949 */ 'v', 'r', 'i', 'n', 't', 'a', '.', 'f', '1', '6', 9, 0,
94
750k
  /* 961 */ 'v', 'c', 'a', 'd', 'd', '.', 'f', '1', '6', 9, 0,
95
750k
  /* 972 */ 'v', 's', 'e', 'l', 'g', 'e', '.', 'f', '1', '6', 9, 0,
96
750k
  /* 984 */ 'v', 'm', 'i', 'n', 'n', 'm', '.', 'f', '1', '6', 9, 0,
97
750k
  /* 996 */ 'v', 'm', 'a', 'x', 'n', 'm', '.', 'f', '1', '6', 9, 0,
98
750k
  /* 1008 */ 'v', 'r', 'i', 'n', 't', 'm', '.', 'f', '1', '6', 9, 0,
99
750k
  /* 1020 */ 'v', 'r', 'i', 'n', 't', 'n', '.', 'f', '1', '6', 9, 0,
100
750k
  /* 1032 */ 'v', 'r', 'i', 'n', 't', 'p', '.', 'f', '1', '6', 9, 0,
101
750k
  /* 1044 */ 'v', 's', 'e', 'l', 'e', 'q', '.', 'f', '1', '6', 9, 0,
102
750k
  /* 1056 */ 'v', 'i', 'n', 's', '.', 'f', '1', '6', 9, 0,
103
750k
  /* 1066 */ 'v', 's', 'e', 'l', 'v', 's', '.', 'f', '1', '6', 9, 0,
104
750k
  /* 1078 */ 'v', 's', 'e', 'l', 'g', 't', '.', 'f', '1', '6', 9, 0,
105
750k
  /* 1090 */ 'v', 'r', 'i', 'n', 't', 'x', '.', 'f', '1', '6', 9, 0,
106
750k
  /* 1102 */ 'v', 'm', 'o', 'v', 'x', '.', 'f', '1', '6', 9, 0,
107
750k
  /* 1113 */ 'v', 'r', 'i', 'n', 't', 'z', '.', 'f', '1', '6', 9, 0,
108
750k
  /* 1125 */ 'a', 'e', 's', 'i', 'm', 'c', '.', '8', 9, 0,
109
750k
  /* 1135 */ 'a', 'e', 's', 'm', 'c', '.', '8', 9, 0,
110
750k
  /* 1144 */ 'a', 'e', 's', 'd', '.', '8', 9, 0,
111
750k
  /* 1152 */ 'a', 'e', 's', 'e', '.', '8', 9, 0,
112
750k
  /* 1160 */ 'v', 's', 'd', 'o', 't', '.', 's', '8', 9, 0,
113
750k
  /* 1170 */ 'v', 'u', 'd', 'o', 't', '.', 'u', '8', 9, 0,
114
750k
  /* 1180 */ 'r', 'f', 'e', 'd', 'a', 9, 0,
115
750k
  /* 1187 */ 'r', 'f', 'e', 'i', 'a', 9, 0,
116
750k
  /* 1194 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
117
750k
  /* 1202 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
118
750k
  /* 1211 */ 'r', 'f', 'e', 'd', 'b', 9, 0,
119
750k
  /* 1218 */ 'r', 'f', 'e', 'i', 'b', 9, 0,
120
750k
  /* 1225 */ 'd', 'm', 'b', 9, 0,
121
750k
  /* 1230 */ 'd', 's', 'b', 9, 0,
122
750k
  /* 1235 */ 'i', 's', 'b', 9, 0,
123
750k
  /* 1240 */ 't', 's', 'b', 9, 0,
124
750k
  /* 1245 */ 'h', 'v', 'c', 9, 0,
125
750k
  /* 1250 */ 'p', 'l', 'd', 9, 0,
126
750k
  /* 1255 */ 's', 'e', 't', 'e', 'n', 'd', 9, 0,
127
750k
  /* 1263 */ 'u', 'd', 'f', 9, 0,
128
750k
  /* 1268 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
129
750k
  /* 1276 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
130
750k
  /* 1285 */ 'p', 'l', 'i', 9, 0,
131
750k
  /* 1290 */ 'l', 'd', 'c', '2', 'l', 9, 0,
132
750k
  /* 1297 */ 's', 't', 'c', '2', 'l', 9, 0,
133
750k
  /* 1304 */ 'b', 'l', 9, 0,
134
750k
  /* 1308 */ 's', 'e', 't', 'p', 'a', 'n', 9, 0,
135
750k
  /* 1316 */ 'c', 'p', 's', 9, 0,
136
750k
  /* 1321 */ 'm', 'o', 'v', 's', 9, 0,
137
750k
  /* 1327 */ 'h', 'l', 't', 9, 0,
138
750k
  /* 1332 */ 'b', 'k', 'p', 't', 9, 0,
139
750k
  /* 1338 */ 'h', 'v', 'c', '.', 'w', 9, 0,
140
750k
  /* 1345 */ 'u', 'd', 'f', '.', 'w', 9, 0,
141
750k
  /* 1352 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
142
750k
  /* 1360 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
143
750k
  /* 1369 */ 'p', 'l', 'd', 'w', 9, 0,
144
750k
  /* 1375 */ 'b', 'x', 9, 0,
145
750k
  /* 1379 */ 'b', 'l', 'x', 9, 0,
146
750k
  /* 1384 */ 'c', 'b', 'z', 9, 0,
147
750k
  /* 1389 */ 'c', 'b', 'n', 'z', 9, 0,
148
750k
  /* 1395 */ 's', 'r', 's', 'd', 'a', 9, 's', 'p', '!', ',', 32, 0,
149
750k
  /* 1407 */ 's', 'r', 's', 'i', 'a', 9, 's', 'p', '!', ',', 32, 0,
150
750k
  /* 1419 */ 's', 'r', 's', 'd', 'b', 9, 's', 'p', '!', ',', 32, 0,
151
750k
  /* 1431 */ 's', 'r', 's', 'i', 'b', 9, 's', 'p', '!', ',', 32, 0,
152
750k
  /* 1443 */ 's', 'r', 's', 'd', 'a', 9, 's', 'p', ',', 32, 0,
153
750k
  /* 1454 */ 's', 'r', 's', 'i', 'a', 9, 's', 'p', ',', 32, 0,
154
750k
  /* 1465 */ 's', 'r', 's', 'd', 'b', 9, 's', 'p', ',', 32, 0,
155
750k
  /* 1476 */ 's', 'r', 's', 'i', 'b', 9, 's', 'p', ',', 32, 0,
156
750k
  /* 1487 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
157
750k
  /* 1518 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
158
750k
  /* 1542 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
159
750k
  /* 1567 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
160
750k
  /* 1590 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
161
750k
  /* 1613 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
162
750k
  /* 1635 */ '_', '_', 'b', 'r', 'k', 'd', 'i', 'v', '0', 0,
163
750k
  /* 1645 */ 'v', 'l', 'd', '1', 0,
164
750k
  /* 1650 */ 'd', 'c', 'p', 's', '1', 0,
165
750k
  /* 1656 */ 'v', 's', 't', '1', 0,
166
750k
  /* 1661 */ 'v', 'r', 'e', 'v', '3', '2', 0,
167
750k
  /* 1668 */ 'l', 'd', 'c', '2', 0,
168
750k
  /* 1673 */ 'm', 'r', 'c', '2', 0,
169
750k
  /* 1678 */ 'm', 'r', 'r', 'c', '2', 0,
170
750k
  /* 1684 */ 's', 't', 'c', '2', 0,
171
750k
  /* 1689 */ 'v', 'l', 'd', '2', 0,
172
750k
  /* 1694 */ 'c', 'd', 'p', '2', 0,
173
750k
  /* 1699 */ 'm', 'c', 'r', '2', 0,
174
750k
  /* 1704 */ 'm', 'c', 'r', 'r', '2', 0,
175
750k
  /* 1710 */ 'd', 'c', 'p', 's', '2', 0,
176
750k
  /* 1716 */ 'v', 's', 't', '2', 0,
177
750k
  /* 1721 */ 'v', 'l', 'd', '3', 0,
178
750k
  /* 1726 */ 'd', 'c', 'p', 's', '3', 0,
179
750k
  /* 1732 */ 'v', 's', 't', '3', 0,
180
750k
  /* 1737 */ 'v', 'r', 'e', 'v', '6', '4', 0,
181
750k
  /* 1744 */ 'v', 'l', 'd', '4', 0,
182
750k
  /* 1749 */ 'v', 's', 't', '4', 0,
183
750k
  /* 1754 */ 's', 'x', 't', 'a', 'b', '1', '6', 0,
184
750k
  /* 1762 */ 'u', 'x', 't', 'a', 'b', '1', '6', 0,
185
750k
  /* 1770 */ 's', 'x', 't', 'b', '1', '6', 0,
186
750k
  /* 1777 */ 'u', 'x', 't', 'b', '1', '6', 0,
187
750k
  /* 1784 */ 's', 'h', 's', 'u', 'b', '1', '6', 0,
188
750k
  /* 1792 */ 'u', 'h', 's', 'u', 'b', '1', '6', 0,
189
750k
  /* 1800 */ 'u', 'q', 's', 'u', 'b', '1', '6', 0,
190
750k
  /* 1808 */ 's', 's', 'u', 'b', '1', '6', 0,
191
750k
  /* 1815 */ 'u', 's', 'u', 'b', '1', '6', 0,
192
750k
  /* 1822 */ 's', 'h', 'a', 'd', 'd', '1', '6', 0,
193
750k
  /* 1830 */ 'u', 'h', 'a', 'd', 'd', '1', '6', 0,
194
750k
  /* 1838 */ 'u', 'q', 'a', 'd', 'd', '1', '6', 0,
195
750k
  /* 1846 */ 's', 'a', 'd', 'd', '1', '6', 0,
196
750k
  /* 1853 */ 'u', 'a', 'd', 'd', '1', '6', 0,
197
750k
  /* 1860 */ 's', 's', 'a', 't', '1', '6', 0,
198
750k
  /* 1867 */ 'u', 's', 'a', 't', '1', '6', 0,
199
750k
  /* 1874 */ 'v', 'r', 'e', 'v', '1', '6', 0,
200
750k
  /* 1881 */ 'u', 's', 'a', 'd', 'a', '8', 0,
201
750k
  /* 1888 */ 's', 'h', 's', 'u', 'b', '8', 0,
202
750k
  /* 1895 */ 'u', 'h', 's', 'u', 'b', '8', 0,
203
750k
  /* 1902 */ 'u', 'q', 's', 'u', 'b', '8', 0,
204
750k
  /* 1909 */ 's', 's', 'u', 'b', '8', 0,
205
750k
  /* 1915 */ 'u', 's', 'u', 'b', '8', 0,
206
750k
  /* 1921 */ 'u', 's', 'a', 'd', '8', 0,
207
750k
  /* 1927 */ 's', 'h', 'a', 'd', 'd', '8', 0,
208
750k
  /* 1934 */ 'u', 'h', 'a', 'd', 'd', '8', 0,
209
750k
  /* 1941 */ 'u', 'q', 'a', 'd', 'd', '8', 0,
210
750k
  /* 1948 */ 's', 'a', 'd', 'd', '8', 0,
211
750k
  /* 1954 */ 'u', 'a', 'd', 'd', '8', 0,
212
750k
  /* 1960 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
213
750k
  /* 1973 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
214
750k
  /* 1980 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
215
750k
  /* 1990 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
216
750k
  /* 2000 */ '@', 32, 'C', 'O', 'M', 'P', 'I', 'L', 'E', 'R', 32, 'B', 'A', 'R', 'R', 'I', 'E', 'R', 0,
217
750k
  /* 2019 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
218
750k
  /* 2034 */ 'v', 'a', 'b', 'a', 0,
219
750k
  /* 2039 */ 'l', 'd', 'a', 0,
220
750k
  /* 2043 */ 'l', 'd', 'm', 'd', 'a', 0,
221
750k
  /* 2049 */ 's', 't', 'm', 'd', 'a', 0,
222
750k
  /* 2055 */ 'r', 'f', 'e', 'i', 'a', 0,
223
750k
  /* 2061 */ 'v', 'l', 'd', 'm', 'i', 'a', 0,
224
750k
  /* 2068 */ 'v', 's', 't', 'm', 'i', 'a', 0,
225
750k
  /* 2075 */ 's', 'r', 's', 'i', 'a', 0,
226
750k
  /* 2081 */ 's', 'm', 'm', 'l', 'a', 0,
227
750k
  /* 2087 */ 'v', 'n', 'm', 'l', 'a', 0,
228
750k
  /* 2093 */ 'v', 'm', 'l', 'a', 0,
229
750k
  /* 2098 */ 'v', 'f', 'm', 'a', 0,
230
750k
  /* 2103 */ 'v', 'f', 'n', 'm', 'a', 0,
231
750k
  /* 2109 */ 'v', 'r', 's', 'r', 'a', 0,
232
750k
  /* 2115 */ 'v', 's', 'r', 'a', 0,
233
750k
  /* 2120 */ 't', 't', 'a', 0,
234
750k
  /* 2124 */ 'l', 'd', 'a', 'b', 0,
235
750k
  /* 2129 */ 's', 'x', 't', 'a', 'b', 0,
236
750k
  /* 2135 */ 'u', 'x', 't', 'a', 'b', 0,
237
750k
  /* 2141 */ 's', 'm', 'l', 'a', 'b', 'b', 0,
238
750k
  /* 2148 */ 's', 'm', 'l', 'a', 'l', 'b', 'b', 0,
239
750k
  /* 2156 */ 's', 'm', 'u', 'l', 'b', 'b', 0,
240
750k
  /* 2163 */ 't', 'b', 'b', 0,
241
750k
  /* 2167 */ 'r', 'f', 'e', 'd', 'b', 0,
242
750k
  /* 2173 */ 'v', 'l', 'd', 'm', 'd', 'b', 0,
243
750k
  /* 2180 */ 'v', 's', 't', 'm', 'd', 'b', 0,
244
750k
  /* 2187 */ 's', 'r', 's', 'd', 'b', 0,
245
750k
  /* 2193 */ 'l', 'd', 'm', 'i', 'b', 0,
246
750k
  /* 2199 */ 's', 't', 'm', 'i', 'b', 0,
247
750k
  /* 2205 */ 's', 't', 'l', 'b', 0,
248
750k
  /* 2210 */ 'd', 'm', 'b', 0,
249
750k
  /* 2214 */ 's', 'w', 'p', 'b', 0,
250
750k
  /* 2219 */ 'l', 'd', 'r', 'b', 0,
251
750k
  /* 2224 */ 's', 't', 'r', 'b', 0,
252
750k
  /* 2229 */ 'd', 's', 'b', 0,
253
750k
  /* 2233 */ 'i', 's', 'b', 0,
254
750k
  /* 2237 */ 'l', 'd', 'r', 's', 'b', 0,
255
750k
  /* 2243 */ 't', 's', 'b', 0,
256
750k
  /* 2247 */ 's', 'm', 'l', 'a', 't', 'b', 0,
257
750k
  /* 2254 */ 'p', 'k', 'h', 't', 'b', 0,
258
750k
  /* 2260 */ 's', 'm', 'l', 'a', 'l', 't', 'b', 0,
259
750k
  /* 2268 */ 's', 'm', 'u', 'l', 't', 'b', 0,
260
750k
  /* 2275 */ 'v', 'c', 'v', 't', 'b', 0,
261
750k
  /* 2281 */ 's', 'x', 't', 'b', 0,
262
750k
  /* 2286 */ 'u', 'x', 't', 'b', 0,
263
750k
  /* 2291 */ 'q', 'd', 's', 'u', 'b', 0,
264
750k
  /* 2297 */ 'v', 'h', 's', 'u', 'b', 0,
265
750k
  /* 2303 */ 'v', 'q', 's', 'u', 'b', 0,
266
750k
  /* 2309 */ 'v', 's', 'u', 'b', 0,
267
750k
  /* 2314 */ 's', 'm', 'l', 'a', 'w', 'b', 0,
268
750k
  /* 2321 */ 's', 'm', 'u', 'l', 'w', 'b', 0,
269
750k
  /* 2328 */ 'l', 'd', 'a', 'e', 'x', 'b', 0,
270
750k
  /* 2335 */ 's', 't', 'l', 'e', 'x', 'b', 0,
271
750k
  /* 2342 */ 'l', 'd', 'r', 'e', 'x', 'b', 0,
272
750k
  /* 2349 */ 's', 't', 'r', 'e', 'x', 'b', 0,
273
750k
  /* 2356 */ 's', 'b', 'c', 0,
274
750k
  /* 2360 */ 'a', 'd', 'c', 0,
275
750k
  /* 2364 */ 'l', 'd', 'c', 0,
276
750k
  /* 2368 */ 'b', 'f', 'c', 0,
277
750k
  /* 2372 */ 'v', 'b', 'i', 'c', 0,
278
750k
  /* 2377 */ 's', 'm', 'c', 0,
279
750k
  /* 2381 */ 'm', 'r', 'c', 0,
280
750k
  /* 2385 */ 'm', 'r', 'r', 'c', 0,
281
750k
  /* 2390 */ 'r', 's', 'c', 0,
282
750k
  /* 2394 */ 's', 't', 'c', 0,
283
750k
  /* 2398 */ 's', 'v', 'c', 0,
284
750k
  /* 2402 */ 's', 'm', 'l', 'a', 'd', 0,
285
750k
  /* 2408 */ 's', 'm', 'u', 'a', 'd', 0,
286
750k
  /* 2414 */ 'v', 'a', 'b', 'd', 0,
287
750k
  /* 2419 */ 'q', 'd', 'a', 'd', 'd', 0,
288
750k
  /* 2425 */ 'v', 'r', 'h', 'a', 'd', 'd', 0,
289
750k
  /* 2432 */ 'v', 'h', 'a', 'd', 'd', 0,
290
750k
  /* 2438 */ 'v', 'p', 'a', 'd', 'd', 0,
291
750k
  /* 2444 */ 'v', 'q', 'a', 'd', 'd', 0,
292
750k
  /* 2450 */ 'v', 'a', 'd', 'd', 0,
293
750k
  /* 2455 */ 's', 'm', 'l', 'a', 'l', 'd', 0,
294
750k
  /* 2462 */ 'p', 'l', 'd', 0,
295
750k
  /* 2466 */ 's', 'm', 'l', 's', 'l', 'd', 0,
296
750k
  /* 2473 */ 'v', 'a', 'n', 'd', 0,
297
750k
  /* 2478 */ 'l', 'd', 'r', 'd', 0,
298
750k
  /* 2483 */ 's', 't', 'r', 'd', 0,
299
750k
  /* 2488 */ 's', 'm', 'l', 's', 'd', 0,
300
750k
  /* 2494 */ 's', 'm', 'u', 's', 'd', 0,
301
750k
  /* 2500 */ 'l', 'd', 'a', 'e', 'x', 'd', 0,
302
750k
  /* 2507 */ 's', 't', 'l', 'e', 'x', 'd', 0,
303
750k
  /* 2514 */ 'l', 'd', 'r', 'e', 'x', 'd', 0,
304
750k
  /* 2521 */ 's', 't', 'r', 'e', 'x', 'd', 0,
305
750k
  /* 2528 */ 'v', 'a', 'c', 'g', 'e', 0,
306
750k
  /* 2534 */ 'v', 'c', 'g', 'e', 0,
307
750k
  /* 2539 */ 'v', 'c', 'l', 'e', 0,
308
750k
  /* 2544 */ 'v', 'r', 'e', 'c', 'p', 'e', 0,
309
750k
  /* 2551 */ 'v', 'c', 'm', 'p', 'e', 0,
310
750k
  /* 2557 */ 'v', 'r', 's', 'q', 'r', 't', 'e', 0,
311
750k
  /* 2565 */ 'v', 'b', 'i', 'f', 0,
312
750k
  /* 2570 */ 'd', 'b', 'g', 0,
313
750k
  /* 2574 */ 'v', 'q', 'n', 'e', 'g', 0,
314
750k
  /* 2580 */ 'v', 'n', 'e', 'g', 0,
315
750k
  /* 2585 */ 's', 'g', 0,
316
750k
  /* 2588 */ 'l', 'd', 'a', 'h', 0,
317
750k
  /* 2593 */ 'v', 'q', 'r', 'd', 'm', 'l', 'a', 'h', 0,
318
750k
  /* 2602 */ 's', 'x', 't', 'a', 'h', 0,
319
750k
  /* 2608 */ 'u', 'x', 't', 'a', 'h', 0,
320
750k
  /* 2614 */ 't', 'b', 'h', 0,
321
750k
  /* 2618 */ 's', 't', 'l', 'h', 0,
322
750k
  /* 2623 */ 'v', 'q', 'd', 'm', 'u', 'l', 'h', 0,
323
750k
  /* 2631 */ 'v', 'q', 'r', 'd', 'm', 'u', 'l', 'h', 0,
324
750k
  /* 2640 */ 'l', 'd', 'r', 'h', 0,
325
750k
  /* 2645 */ 's', 't', 'r', 'h', 0,
326
750k
  /* 2650 */ 'v', 'q', 'r', 'd', 'm', 'l', 's', 'h', 0,
327
750k
  /* 2659 */ 'l', 'd', 'r', 's', 'h', 0,
328
750k
  /* 2665 */ 'p', 'u', 's', 'h', 0,
329
750k
  /* 2670 */ 'r', 'e', 'v', 's', 'h', 0,
330
750k
  /* 2676 */ 's', 'x', 't', 'h', 0,
331
750k
  /* 2681 */ 'u', 'x', 't', 'h', 0,
332
750k
  /* 2686 */ 'l', 'd', 'a', 'e', 'x', 'h', 0,
333
750k
  /* 2693 */ 's', 't', 'l', 'e', 'x', 'h', 0,
334
750k
  /* 2700 */ 'l', 'd', 'r', 'e', 'x', 'h', 0,
335
750k
  /* 2707 */ 's', 't', 'r', 'e', 'x', 'h', 0,
336
750k
  /* 2714 */ 'b', 'f', 'i', 0,
337
750k
  /* 2718 */ 'p', 'l', 'i', 0,
338
750k
  /* 2722 */ 'v', 's', 'l', 'i', 0,
339
750k
  /* 2727 */ 'v', 's', 'r', 'i', 0,
340
750k
  /* 2732 */ 'b', 'x', 'j', 0,
341
750k
  /* 2736 */ 'l', 'd', 'c', '2', 'l', 0,
342
750k
  /* 2742 */ 's', 't', 'c', '2', 'l', 0,
343
750k
  /* 2748 */ 'u', 'm', 'a', 'a', 'l', 0,
344
750k
  /* 2754 */ 'v', 'a', 'b', 'a', 'l', 0,
345
750k
  /* 2760 */ 'v', 'p', 'a', 'd', 'a', 'l', 0,
346
750k
  /* 2767 */ 'v', 'q', 'd', 'm', 'l', 'a', 'l', 0,
347
750k
  /* 2775 */ 's', 'm', 'l', 'a', 'l', 0,
348
750k
  /* 2781 */ 'u', 'm', 'l', 'a', 'l', 0,
349
750k
  /* 2787 */ 'v', 'm', 'l', 'a', 'l', 0,
350
750k
  /* 2793 */ 'v', 't', 'b', 'l', 0,
351
750k
  /* 2798 */ 'v', 's', 'u', 'b', 'l', 0,
352
750k
  /* 2804 */ 'l', 'd', 'c', 'l', 0,
353
750k
  /* 2809 */ 's', 't', 'c', 'l', 0,
354
750k
  /* 2814 */ 'v', 'a', 'b', 'd', 'l', 0,
355
750k
  /* 2820 */ 'v', 'p', 'a', 'd', 'd', 'l', 0,
356
750k
  /* 2827 */ 'v', 'a', 'd', 'd', 'l', 0,
357
750k
  /* 2833 */ 's', 'e', 'l', 0,
358
750k
  /* 2837 */ 'v', 'q', 's', 'h', 'l', 0,
359
750k
  /* 2843 */ 'v', 'q', 'r', 's', 'h', 'l', 0,
360
750k
  /* 2850 */ 'v', 'r', 's', 'h', 'l', 0,
361
750k
  /* 2856 */ 'v', 's', 'h', 'l', 0,
362
750k
  /* 2861 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
363
750k
  /* 2875 */ 'v', 's', 'h', 'l', 'l', 0,
364
750k
  /* 2881 */ 'v', 'q', 'd', 'm', 'u', 'l', 'l', 0,
365
750k
  /* 2889 */ 's', 'm', 'u', 'l', 'l', 0,
366
750k
  /* 2895 */ 'u', 'm', 'u', 'l', 'l', 0,
367
750k
  /* 2901 */ 'v', 'm', 'u', 'l', 'l', 0,
368
750k
  /* 2907 */ 'v', 'b', 's', 'l', 0,
369
750k
  /* 2912 */ 'v', 'q', 'd', 'm', 'l', 's', 'l', 0,
370
750k
  /* 2920 */ 'v', 'm', 'l', 's', 'l', 0,
371
750k
  /* 2926 */ 's', 't', 'l', 0,
372
750k
  /* 2930 */ 's', 'm', 'm', 'u', 'l', 0,
373
750k
  /* 2936 */ 'v', 'n', 'm', 'u', 'l', 0,
374
750k
  /* 2942 */ 'v', 'm', 'u', 'l', 0,
375
750k
  /* 2947 */ 'v', 'm', 'o', 'v', 'l', 0,
376
750k
  /* 2953 */ 'v', 'l', 'l', 'd', 'm', 0,
377
750k
  /* 2959 */ 'v', 'l', 's', 't', 'm', 0,
378
750k
  /* 2965 */ 'v', 'r', 's', 'u', 'b', 'h', 'n', 0,
379
750k
  /* 2973 */ 'v', 's', 'u', 'b', 'h', 'n', 0,
380
750k
  /* 2980 */ 'v', 'r', 'a', 'd', 'd', 'h', 'n', 0,
381
750k
  /* 2988 */ 'v', 'a', 'd', 'd', 'h', 'n', 0,
382
750k
  /* 2995 */ 'v', 'p', 'm', 'i', 'n', 0,
383
750k
  /* 3001 */ 'v', 'm', 'i', 'n', 0,
384
750k
  /* 3006 */ 'c', 'm', 'n', 0,
385
750k
  /* 3010 */ 'v', 'q', 's', 'h', 'r', 'n', 0,
386
750k
  /* 3017 */ 'v', 'q', 'r', 's', 'h', 'r', 'n', 0,
387
750k
  /* 3025 */ 'v', 'r', 's', 'h', 'r', 'n', 0,
388
750k
  /* 3032 */ 'v', 's', 'h', 'r', 'n', 0,
389
750k
  /* 3038 */ 'v', 'o', 'r', 'n', 0,
390
750k
  /* 3043 */ 'v', 't', 'r', 'n', 0,
391
750k
  /* 3048 */ 'v', 'q', 's', 'h', 'r', 'u', 'n', 0,
392
750k
  /* 3056 */ 'v', 'q', 'r', 's', 'h', 'r', 'u', 'n', 0,
393
750k
  /* 3065 */ 'v', 'q', 'm', 'o', 'v', 'u', 'n', 0,
394
750k
  /* 3073 */ 'v', 'm', 'v', 'n', 0,
395
750k
  /* 3078 */ 'v', 'q', 'm', 'o', 'v', 'n', 0,
396
750k
  /* 3085 */ 'v', 'm', 'o', 'v', 'n', 0,
397
750k
  /* 3091 */ 't', 'r', 'a', 'p', 0,
398
750k
  /* 3096 */ 'c', 'd', 'p', 0,
399
750k
  /* 3100 */ 'v', 'z', 'i', 'p', 0,
400
750k
  /* 3105 */ 'v', 'c', 'm', 'p', 0,
401
750k
  /* 3110 */ 'p', 'o', 'p', 0,
402
750k
  /* 3114 */ 'v', 'd', 'u', 'p', 0,
403
750k
  /* 3119 */ 'v', 's', 'w', 'p', 0,
404
750k
  /* 3124 */ 'v', 'u', 'z', 'p', 0,
405
750k
  /* 3129 */ 'v', 'c', 'e', 'q', 0,
406
750k
  /* 3134 */ 't', 'e', 'q', 0,
407
750k
  /* 3138 */ 's', 'm', 'm', 'l', 'a', 'r', 0,
408
750k
  /* 3145 */ 'm', 'c', 'r', 0,
409
750k
  /* 3149 */ 'a', 'd', 'r', 0,
410
750k
  /* 3153 */ 'v', 'l', 'd', 'r', 0,
411
750k
  /* 3158 */ 'v', 'r', 's', 'h', 'r', 0,
412
750k
  /* 3164 */ 'v', 's', 'h', 'r', 0,
413
750k
  /* 3169 */ 's', 'm', 'm', 'u', 'l', 'r', 0,
414
750k
  /* 3176 */ 'v', 'e', 'o', 'r', 0,
415
750k
  /* 3181 */ 'r', 'o', 'r', 0,
416
750k
  /* 3185 */ 'm', 'c', 'r', 'r', 0,
417
750k
  /* 3190 */ 'v', 'o', 'r', 'r', 0,
418
750k
  /* 3195 */ 'a', 's', 'r', 0,
419
750k
  /* 3199 */ 's', 'm', 'm', 'l', 's', 'r', 0,
420
750k
  /* 3206 */ 'v', 'm', 's', 'r', 0,
421
750k
  /* 3211 */ 'v', 'r', 'i', 'n', 't', 'r', 0,
422
750k
  /* 3218 */ 'v', 's', 't', 'r', 0,
423
750k
  /* 3223 */ 'v', 'c', 'v', 't', 'r', 0,
424
750k
  /* 3229 */ 'v', 'q', 'a', 'b', 's', 0,
425
750k
  /* 3235 */ 'v', 'a', 'b', 's', 0,
426
750k
  /* 3240 */ 's', 'u', 'b', 's', 0,
427
750k
  /* 3245 */ 'v', 'c', 'l', 's', 0,
428
750k
  /* 3250 */ 's', 'm', 'm', 'l', 's', 0,
429
750k
  /* 3256 */ 'v', 'n', 'm', 'l', 's', 0,
430
750k
  /* 3262 */ 'v', 'm', 'l', 's', 0,
431
750k
  /* 3267 */ 'v', 'f', 'm', 's', 0,
432
750k
  /* 3272 */ 'v', 'f', 'n', 'm', 's', 0,
433
750k
  /* 3278 */ 'b', 'x', 'n', 's', 0,
434
750k
  /* 3283 */ 'b', 'l', 'x', 'n', 's', 0,
435
750k
  /* 3289 */ 'v', 'r', 'e', 'c', 'p', 's', 0,
436
750k
  /* 3296 */ 'v', 'm', 'r', 's', 0,
437
750k
  /* 3301 */ 'a', 's', 'r', 's', 0,
438
750k
  /* 3306 */ 'l', 's', 'r', 's', 0,
439
750k
  /* 3311 */ 'v', 'r', 's', 'q', 'r', 't', 's', 0,
440
750k
  /* 3319 */ 'm', 'o', 'v', 's', 0,
441
750k
  /* 3324 */ 's', 's', 'a', 't', 0,
442
750k
  /* 3329 */ 'u', 's', 'a', 't', 0,
443
750k
  /* 3334 */ 't', 't', 'a', 't', 0,
444
750k
  /* 3339 */ 's', 'm', 'l', 'a', 'b', 't', 0,
445
750k
  /* 3346 */ 'p', 'k', 'h', 'b', 't', 0,
446
750k
  /* 3352 */ 's', 'm', 'l', 'a', 'l', 'b', 't', 0,
447
750k
  /* 3360 */ 's', 'm', 'u', 'l', 'b', 't', 0,
448
750k
  /* 3367 */ 'l', 'd', 'r', 'b', 't', 0,
449
750k
  /* 3373 */ 's', 't', 'r', 'b', 't', 0,
450
750k
  /* 3379 */ 'l', 'd', 'r', 's', 'b', 't', 0,
451
750k
  /* 3386 */ 'e', 'r', 'e', 't', 0,
452
750k
  /* 3391 */ 'v', 'a', 'c', 'g', 't', 0,
453
750k
  /* 3397 */ 'v', 'c', 'g', 't', 0,
454
750k
  /* 3402 */ 'l', 'd', 'r', 'h', 't', 0,
455
750k
  /* 3408 */ 's', 't', 'r', 'h', 't', 0,
456
750k
  /* 3414 */ 'l', 'd', 'r', 's', 'h', 't', 0,
457
750k
  /* 3421 */ 'r', 'b', 'i', 't', 0,
458
750k
  /* 3426 */ 'v', 'b', 'i', 't', 0,
459
750k
  /* 3431 */ 'v', 'c', 'l', 't', 0,
460
750k
  /* 3436 */ 'v', 'c', 'n', 't', 0,
461
750k
  /* 3441 */ 'h', 'i', 'n', 't', 0,
462
750k
  /* 3446 */ 'l', 'd', 'r', 't', 0,
463
750k
  /* 3451 */ 'v', 's', 'q', 'r', 't', 0,
464
750k
  /* 3457 */ 's', 't', 'r', 't', 0,
465
750k
  /* 3462 */ 'v', 't', 's', 't', 0,
466
750k
  /* 3467 */ 's', 'm', 'l', 'a', 't', 't', 0,
467
750k
  /* 3474 */ 's', 'm', 'l', 'a', 'l', 't', 't', 0,
468
750k
  /* 3482 */ 's', 'm', 'u', 'l', 't', 't', 0,
469
750k
  /* 3489 */ 't', 't', 't', 0,
470
750k
  /* 3493 */ 'v', 'c', 'v', 't', 't', 0,
471
750k
  /* 3499 */ 'v', 'j', 'c', 'v', 't', 0,
472
750k
  /* 3505 */ 'v', 'c', 'v', 't', 0,
473
750k
  /* 3510 */ 'm', 'o', 'v', 't', 0,
474
750k
  /* 3515 */ 's', 'm', 'l', 'a', 'w', 't', 0,
475
750k
  /* 3522 */ 's', 'm', 'u', 'l', 'w', 't', 0,
476
750k
  /* 3529 */ 'v', 'e', 'x', 't', 0,
477
750k
  /* 3534 */ 'v', 'q', 's', 'h', 'l', 'u', 0,
478
750k
  /* 3541 */ 'r', 'e', 'v', 0,
479
750k
  /* 3545 */ 's', 'd', 'i', 'v', 0,
480
750k
  /* 3550 */ 'u', 'd', 'i', 'v', 0,
481
750k
  /* 3555 */ 'v', 'd', 'i', 'v', 0,
482
750k
  /* 3560 */ 'v', 'm', 'o', 'v', 0,
483
750k
  /* 3565 */ 'v', 's', 'u', 'b', 'w', 0,
484
750k
  /* 3571 */ 'v', 'a', 'd', 'd', 'w', 0,
485
750k
  /* 3577 */ 'p', 'l', 'd', 'w', 0,
486
750k
  /* 3582 */ 'm', 'o', 'v', 'w', 0,
487
750k
  /* 3587 */ 'f', 'l', 'd', 'm', 'i', 'a', 'x', 0,
488
750k
  /* 3595 */ 'f', 's', 't', 'm', 'i', 'a', 'x', 0,
489
750k
  /* 3603 */ 'v', 'p', 'm', 'a', 'x', 0,
490
750k
  /* 3609 */ 'v', 'm', 'a', 'x', 0,
491
750k
  /* 3614 */ 's', 'h', 's', 'a', 'x', 0,
492
750k
  /* 3620 */ 'u', 'h', 's', 'a', 'x', 0,
493
750k
  /* 3626 */ 'u', 'q', 's', 'a', 'x', 0,
494
750k
  /* 3632 */ 's', 's', 'a', 'x', 0,
495
750k
  /* 3637 */ 'u', 's', 'a', 'x', 0,
496
750k
  /* 3642 */ 'f', 'l', 'd', 'm', 'd', 'b', 'x', 0,
497
750k
  /* 3650 */ 'f', 's', 't', 'm', 'd', 'b', 'x', 0,
498
750k
  /* 3658 */ 'v', 't', 'b', 'x', 0,
499
750k
  /* 3663 */ 's', 'm', 'l', 'a', 'd', 'x', 0,
500
750k
  /* 3670 */ 's', 'm', 'u', 'a', 'd', 'x', 0,
501
750k
  /* 3677 */ 's', 'm', 'l', 'a', 'l', 'd', 'x', 0,
502
750k
  /* 3685 */ 's', 'm', 'l', 's', 'l', 'd', 'x', 0,
503
750k
  /* 3693 */ 's', 'm', 'l', 's', 'd', 'x', 0,
504
750k
  /* 3700 */ 's', 'm', 'u', 's', 'd', 'x', 0,
505
750k
  /* 3707 */ 'l', 'd', 'a', 'e', 'x', 0,
506
750k
  /* 3713 */ 's', 't', 'l', 'e', 'x', 0,
507
750k
  /* 3719 */ 'l', 'd', 'r', 'e', 'x', 0,
508
750k
  /* 3725 */ 'c', 'l', 'r', 'e', 'x', 0,
509
750k
  /* 3731 */ 's', 't', 'r', 'e', 'x', 0,
510
750k
  /* 3737 */ 's', 'b', 'f', 'x', 0,
511
750k
  /* 3742 */ 'u', 'b', 'f', 'x', 0,
512
750k
  /* 3747 */ 'b', 'l', 'x', 0,
513
750k
  /* 3751 */ 'r', 'r', 'x', 0,
514
750k
  /* 3755 */ 's', 'h', 'a', 's', 'x', 0,
515
750k
  /* 3761 */ 'u', 'h', 'a', 's', 'x', 0,
516
750k
  /* 3767 */ 'u', 'q', 'a', 's', 'x', 0,
517
750k
  /* 3773 */ 's', 'a', 's', 'x', 0,
518
750k
  /* 3778 */ 'u', 'a', 's', 'x', 0,
519
750k
  /* 3783 */ 'v', 'r', 'i', 'n', 't', 'x', 0,
520
750k
  /* 3790 */ 'v', 'c', 'l', 'z', 0,
521
750k
  /* 3795 */ 'v', 'r', 'i', 'n', 't', 'z', 0,
522
750k
  };
523
750k
#endif
524
525
750k
  static const uint32_t OpInfo0[] = {
526
750k
    0U, // PHI
527
750k
    0U, // INLINEASM
528
750k
    0U, // CFI_INSTRUCTION
529
750k
    0U, // EH_LABEL
530
750k
    0U, // GC_LABEL
531
750k
    0U, // ANNOTATION_LABEL
532
750k
    0U, // KILL
533
750k
    0U, // EXTRACT_SUBREG
534
750k
    0U, // INSERT_SUBREG
535
750k
    0U, // IMPLICIT_DEF
536
750k
    0U, // SUBREG_TO_REG
537
750k
    0U, // COPY_TO_REGCLASS
538
750k
    1981U,  // DBG_VALUE
539
750k
    1991U,  // DBG_LABEL
540
750k
    0U, // REG_SEQUENCE
541
750k
    0U, // COPY
542
750k
    1974U,  // BUNDLE
543
750k
    2020U,  // LIFETIME_START
544
750k
    1961U,  // LIFETIME_END
545
750k
    0U, // STACKMAP
546
750k
    2862U,  // FENTRY_CALL
547
750k
    0U, // PATCHPOINT
548
750k
    0U, // LOAD_STACK_GUARD
549
750k
    0U, // STATEPOINT
550
750k
    0U, // LOCAL_ESCAPE
551
750k
    0U, // FAULTING_OP
552
750k
    0U, // PATCHABLE_OP
553
750k
    1568U,  // PATCHABLE_FUNCTION_ENTER
554
750k
    1488U,  // PATCHABLE_RET
555
750k
    1614U,  // PATCHABLE_FUNCTION_EXIT
556
750k
    1591U,  // PATCHABLE_TAIL_CALL
557
750k
    1543U,  // PATCHABLE_EVENT_CALL
558
750k
    1519U,  // PATCHABLE_TYPED_EVENT_CALL
559
750k
    0U, // ICALL_BRANCH_FUNNEL
560
750k
    0U, // G_ADD
561
750k
    0U, // G_SUB
562
750k
    0U, // G_MUL
563
750k
    0U, // G_SDIV
564
750k
    0U, // G_UDIV
565
750k
    0U, // G_SREM
566
750k
    0U, // G_UREM
567
750k
    0U, // G_AND
568
750k
    0U, // G_OR
569
750k
    0U, // G_XOR
570
750k
    0U, // G_IMPLICIT_DEF
571
750k
    0U, // G_PHI
572
750k
    0U, // G_FRAME_INDEX
573
750k
    0U, // G_GLOBAL_VALUE
574
750k
    0U, // G_EXTRACT
575
750k
    0U, // G_UNMERGE_VALUES
576
750k
    0U, // G_INSERT
577
750k
    0U, // G_MERGE_VALUES
578
750k
    0U, // G_PTRTOINT
579
750k
    0U, // G_INTTOPTR
580
750k
    0U, // G_BITCAST
581
750k
    0U, // G_LOAD
582
750k
    0U, // G_SEXTLOAD
583
750k
    0U, // G_ZEXTLOAD
584
750k
    0U, // G_STORE
585
750k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
586
750k
    0U, // G_ATOMIC_CMPXCHG
587
750k
    0U, // G_ATOMICRMW_XCHG
588
750k
    0U, // G_ATOMICRMW_ADD
589
750k
    0U, // G_ATOMICRMW_SUB
590
750k
    0U, // G_ATOMICRMW_AND
591
750k
    0U, // G_ATOMICRMW_NAND
592
750k
    0U, // G_ATOMICRMW_OR
593
750k
    0U, // G_ATOMICRMW_XOR
594
750k
    0U, // G_ATOMICRMW_MAX
595
750k
    0U, // G_ATOMICRMW_MIN
596
750k
    0U, // G_ATOMICRMW_UMAX
597
750k
    0U, // G_ATOMICRMW_UMIN
598
750k
    0U, // G_BRCOND
599
750k
    0U, // G_BRINDIRECT
600
750k
    0U, // G_INTRINSIC
601
750k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
602
750k
    0U, // G_ANYEXT
603
750k
    0U, // G_TRUNC
604
750k
    0U, // G_CONSTANT
605
750k
    0U, // G_FCONSTANT
606
750k
    0U, // G_VASTART
607
750k
    0U, // G_VAARG
608
750k
    0U, // G_SEXT
609
750k
    0U, // G_ZEXT
610
750k
    0U, // G_SHL
611
750k
    0U, // G_LSHR
612
750k
    0U, // G_ASHR
613
750k
    0U, // G_ICMP
614
750k
    0U, // G_FCMP
615
750k
    0U, // G_SELECT
616
750k
    0U, // G_UADDE
617
750k
    0U, // G_USUBE
618
750k
    0U, // G_SADDO
619
750k
    0U, // G_SSUBO
620
750k
    0U, // G_UMULO
621
750k
    0U, // G_SMULO
622
750k
    0U, // G_UMULH
623
750k
    0U, // G_SMULH
624
750k
    0U, // G_FADD
625
750k
    0U, // G_FSUB
626
750k
    0U, // G_FMUL
627
750k
    0U, // G_FMA
628
750k
    0U, // G_FDIV
629
750k
    0U, // G_FREM
630
750k
    0U, // G_FPOW
631
750k
    0U, // G_FEXP
632
750k
    0U, // G_FEXP2
633
750k
    0U, // G_FLOG
634
750k
    0U, // G_FLOG2
635
750k
    0U, // G_FNEG
636
750k
    0U, // G_FPEXT
637
750k
    0U, // G_FPTRUNC
638
750k
    0U, // G_FPTOSI
639
750k
    0U, // G_FPTOUI
640
750k
    0U, // G_SITOFP
641
750k
    0U, // G_UITOFP
642
750k
    0U, // G_FABS
643
750k
    0U, // G_GEP
644
750k
    0U, // G_PTR_MASK
645
750k
    0U, // G_BR
646
750k
    0U, // G_INSERT_VECTOR_ELT
647
750k
    0U, // G_EXTRACT_VECTOR_ELT
648
750k
    0U, // G_SHUFFLE_VECTOR
649
750k
    0U, // G_BSWAP
650
750k
    0U, // G_ADDRSPACE_CAST
651
750k
    0U, // G_BLOCK_ADDR
652
750k
    0U, // ABS
653
750k
    0U, // ADDSri
654
750k
    0U, // ADDSrr
655
750k
    0U, // ADDSrsi
656
750k
    0U, // ADDSrsr
657
750k
    0U, // ADJCALLSTACKDOWN
658
750k
    0U, // ADJCALLSTACKUP
659
750k
    7292U,  // ASRi
660
750k
    7292U,  // ASRr
661
750k
    0U, // B
662
750k
    0U, // BCCZi64
663
750k
    0U, // BCCi64
664
750k
    0U, // BMOVPCB_CALL
665
750k
    0U, // BMOVPCRX_CALL
666
750k
    0U, // BR_JTadd
667
750k
    0U, // BR_JTm_i12
668
750k
    0U, // BR_JTm_rs
669
750k
    0U, // BR_JTr
670
750k
    0U, // BX_CALL
671
750k
    0U, // CMP_SWAP_16
672
750k
    0U, // CMP_SWAP_32
673
750k
    0U, // CMP_SWAP_64
674
750k
    0U, // CMP_SWAP_8
675
750k
    0U, // CONSTPOOL_ENTRY
676
750k
    0U, // COPY_STRUCT_BYVAL_I32
677
750k
    2001U,  // CompilerBarrier
678
750k
    16788832U,  // ITasm
679
750k
    0U, // Int_eh_sjlj_dispatchsetup
680
750k
    0U, // Int_eh_sjlj_longjmp
681
750k
    0U, // Int_eh_sjlj_setjmp
682
750k
    0U, // Int_eh_sjlj_setjmp_nofp
683
750k
    0U, // Int_eh_sjlj_setup_dispatch
684
750k
    0U, // JUMPTABLE_ADDRS
685
750k
    0U, // JUMPTABLE_INSTS
686
750k
    0U, // JUMPTABLE_TBB
687
750k
    0U, // JUMPTABLE_TBH
688
750k
    0U, // LDMIA_RET
689
750k
    15656U, // LDRBT_POST
690
750k
    15443U, // LDRConstPool
691
750k
    0U, // LDRLIT_ga_abs
692
750k
    0U, // LDRLIT_ga_pcrel
693
750k
    0U, // LDRLIT_ga_pcrel_ldr
694
750k
    15735U, // LDRT_POST
695
750k
    0U, // LEApcrel
696
750k
    0U, // LEApcrelJT
697
750k
    7013U,  // LSLi
698
750k
    7013U,  // LSLr
699
750k
    7299U,  // LSRi
700
750k
    7299U,  // LSRr
701
750k
    0U, // MEMCPY
702
750k
    0U, // MLAv5
703
750k
    0U, // MOVCCi
704
750k
    0U, // MOVCCi16
705
750k
    0U, // MOVCCi32imm
706
750k
    0U, // MOVCCr
707
750k
    0U, // MOVCCsi
708
750k
    0U, // MOVCCsr
709
750k
    0U, // MOVPCRX
710
750k
    0U, // MOVTi16_ga_pcrel
711
750k
    0U, // MOV_ga_pcrel
712
750k
    0U, // MOV_ga_pcrel_ldr
713
750k
    0U, // MOVi16_ga_pcrel
714
750k
    0U, // MOVi32imm
715
750k
    0U, // MOVsra_flag
716
750k
    0U, // MOVsrl_flag
717
750k
    0U, // MULv5
718
750k
    0U, // MVNCCi
719
750k
    0U, // PICADD
720
750k
    0U, // PICLDR
721
750k
    0U, // PICLDRB
722
750k
    0U, // PICLDRH
723
750k
    0U, // PICLDRSB
724
750k
    0U, // PICLDRSH
725
750k
    0U, // PICSTR
726
750k
    0U, // PICSTRB
727
750k
    0U, // PICSTRH
728
750k
    7278U,  // RORi
729
750k
    7278U,  // RORr
730
750k
    0U, // RRX
731
750k
    20136U, // RRXi
732
750k
    0U, // RSBSri
733
750k
    0U, // RSBSrsi
734
750k
    0U, // RSBSrsr
735
750k
    0U, // SMLALv5
736
750k
    0U, // SMULLv5
737
750k
    0U, // SPACE
738
750k
    15662U, // STRBT_POST
739
750k
    0U, // STRBi_preidx
740
750k
    0U, // STRBr_preidx
741
750k
    0U, // STRH_preidx
742
750k
    15746U, // STRT_POST
743
750k
    0U, // STRi_preidx
744
750k
    0U, // STRr_preidx
745
750k
    0U, // SUBS_PC_LR
746
750k
    0U, // SUBSri
747
750k
    0U, // SUBSrr
748
750k
    0U, // SUBSrsi
749
750k
    0U, // SUBSrsr
750
750k
    0U, // TAILJMPd
751
750k
    0U, // TAILJMPr
752
750k
    0U, // TAILJMPr4
753
750k
    0U, // TCRETURNdi
754
750k
    0U, // TCRETURNri
755
750k
    0U, // TPsoft
756
750k
    0U, // UMLALv5
757
750k
    0U, // UMULLv5
758
750k
    153198U,  // VLD1LNdAsm_16
759
750k
    284270U,  // VLD1LNdAsm_32
760
750k
    415342U,  // VLD1LNdAsm_8
761
750k
    153198U,  // VLD1LNdWB_fixed_Asm_16
762
750k
    284270U,  // VLD1LNdWB_fixed_Asm_32
763
750k
    415342U,  // VLD1LNdWB_fixed_Asm_8
764
750k
    157294U,  // VLD1LNdWB_register_Asm_16
765
750k
    288366U,  // VLD1LNdWB_register_Asm_32
766
750k
    419438U,  // VLD1LNdWB_register_Asm_8
767
750k
    153242U,  // VLD2LNdAsm_16
768
750k
    284314U,  // VLD2LNdAsm_32
769
750k
    415386U,  // VLD2LNdAsm_8
770
750k
    153242U,  // VLD2LNdWB_fixed_Asm_16
771
750k
    284314U,  // VLD2LNdWB_fixed_Asm_32
772
750k
    415386U,  // VLD2LNdWB_fixed_Asm_8
773
750k
    157338U,  // VLD2LNdWB_register_Asm_16
774
750k
    288410U,  // VLD2LNdWB_register_Asm_32
775
750k
    419482U,  // VLD2LNdWB_register_Asm_8
776
750k
    153242U,  // VLD2LNqAsm_16
777
750k
    284314U,  // VLD2LNqAsm_32
778
750k
    153242U,  // VLD2LNqWB_fixed_Asm_16
779
750k
    284314U,  // VLD2LNqWB_fixed_Asm_32
780
750k
    157338U,  // VLD2LNqWB_register_Asm_16
781
750k
    288410U,  // VLD2LNqWB_register_Asm_32
782
750k
    1107457722U,  // VLD3DUPdAsm_16
783
750k
    1107588794U,  // VLD3DUPdAsm_32
784
750k
    1107719866U,  // VLD3DUPdAsm_8
785
750k
    2181199546U,  // VLD3DUPdWB_fixed_Asm_16
786
750k
    2181330618U,  // VLD3DUPdWB_fixed_Asm_32
787
750k
    2181461690U,  // VLD3DUPdWB_fixed_Asm_8
788
750k
    33707706U,  // VLD3DUPdWB_register_Asm_16
789
750k
    33838778U,  // VLD3DUPdWB_register_Asm_32
790
750k
    33969850U,  // VLD3DUPdWB_register_Asm_8
791
750k
    1124234938U,  // VLD3DUPqAsm_16
792
750k
    1124366010U,  // VLD3DUPqAsm_32
793
750k
    1124497082U,  // VLD3DUPqAsm_8
794
750k
    2197976762U,  // VLD3DUPqWB_fixed_Asm_16
795
750k
    2198107834U,  // VLD3DUPqWB_fixed_Asm_32
796
750k
    2198238906U,  // VLD3DUPqWB_fixed_Asm_8
797
750k
    50484922U,  // VLD3DUPqWB_register_Asm_16
798
750k
    50615994U,  // VLD3DUPqWB_register_Asm_32
799
750k
    50747066U,  // VLD3DUPqWB_register_Asm_8
800
750k
    153274U,  // VLD3LNdAsm_16
801
750k
    284346U,  // VLD3LNdAsm_32
802
750k
    415418U,  // VLD3LNdAsm_8
803
750k
    153274U,  // VLD3LNdWB_fixed_Asm_16
804
750k
    284346U,  // VLD3LNdWB_fixed_Asm_32
805
750k
    415418U,  // VLD3LNdWB_fixed_Asm_8
806
750k
    157370U,  // VLD3LNdWB_register_Asm_16
807
750k
    288442U,  // VLD3LNdWB_register_Asm_32
808
750k
    419514U,  // VLD3LNdWB_register_Asm_8
809
750k
    153274U,  // VLD3LNqAsm_16
810
750k
    284346U,  // VLD3LNqAsm_32
811
750k
    153274U,  // VLD3LNqWB_fixed_Asm_16
812
750k
    284346U,  // VLD3LNqWB_fixed_Asm_32
813
750k
    157370U,  // VLD3LNqWB_register_Asm_16
814
750k
    288442U,  // VLD3LNqWB_register_Asm_32
815
750k
    3288495802U,  // VLD3dAsm_16
816
750k
    3288626874U,  // VLD3dAsm_32
817
750k
    3288757946U,  // VLD3dAsm_8
818
750k
    3288495802U,  // VLD3dWB_fixed_Asm_16
819
750k
    3288626874U,  // VLD3dWB_fixed_Asm_32
820
750k
    3288757946U,  // VLD3dWB_fixed_Asm_8
821
750k
    3288487610U,  // VLD3dWB_register_Asm_16
822
750k
    3288618682U,  // VLD3dWB_register_Asm_32
823
750k
    3288749754U,  // VLD3dWB_register_Asm_8
824
750k
    1157789370U,  // VLD3qAsm_16
825
750k
    1157920442U,  // VLD3qAsm_32
826
750k
    1158051514U,  // VLD3qAsm_8
827
750k
    2231531194U,  // VLD3qWB_fixed_Asm_16
828
750k
    2231662266U,  // VLD3qWB_fixed_Asm_32
829
750k
    2231793338U,  // VLD3qWB_fixed_Asm_8
830
750k
    84039354U,  // VLD3qWB_register_Asm_16
831
750k
    84170426U,  // VLD3qWB_register_Asm_32
832
750k
    84301498U,  // VLD3qWB_register_Asm_8
833
750k
    1174566609U,  // VLD4DUPdAsm_16
834
750k
    1174697681U,  // VLD4DUPdAsm_32
835
750k
    1174828753U,  // VLD4DUPdAsm_8
836
750k
    2248308433U,  // VLD4DUPdWB_fixed_Asm_16
837
750k
    2248439505U,  // VLD4DUPdWB_fixed_Asm_32
838
750k
    2248570577U,  // VLD4DUPdWB_fixed_Asm_8
839
750k
    100816593U, // VLD4DUPdWB_register_Asm_16
840
750k
    100947665U, // VLD4DUPdWB_register_Asm_32
841
750k
    101078737U, // VLD4DUPdWB_register_Asm_8
842
750k
    1191343825U,  // VLD4DUPqAsm_16
843
750k
    1191474897U,  // VLD4DUPqAsm_32
844
750k
    1191605969U,  // VLD4DUPqAsm_8
845
750k
    2265085649U,  // VLD4DUPqWB_fixed_Asm_16
846
750k
    2265216721U,  // VLD4DUPqWB_fixed_Asm_32
847
750k
    2265347793U,  // VLD4DUPqWB_fixed_Asm_8
848
750k
    117593809U, // VLD4DUPqWB_register_Asm_16
849
750k
    117724881U, // VLD4DUPqWB_register_Asm_32
850
750k
    117855953U, // VLD4DUPqWB_register_Asm_8
851
750k
    153297U,  // VLD4LNdAsm_16
852
750k
    284369U,  // VLD4LNdAsm_32
853
750k
    415441U,  // VLD4LNdAsm_8
854
750k
    153297U,  // VLD4LNdWB_fixed_Asm_16
855
750k
    284369U,  // VLD4LNdWB_fixed_Asm_32
856
750k
    415441U,  // VLD4LNdWB_fixed_Asm_8
857
750k
    157393U,  // VLD4LNdWB_register_Asm_16
858
750k
    288465U,  // VLD4LNdWB_register_Asm_32
859
750k
    419537U,  // VLD4LNdWB_register_Asm_8
860
750k
    153297U,  // VLD4LNqAsm_16
861
750k
    284369U,  // VLD4LNqAsm_32
862
750k
    153297U,  // VLD4LNqWB_fixed_Asm_16
863
750k
    284369U,  // VLD4LNqWB_fixed_Asm_32
864
750k
    157393U,  // VLD4LNqWB_register_Asm_16
865
750k
    288465U,  // VLD4LNqWB_register_Asm_32
866
750k
    3355604689U,  // VLD4dAsm_16
867
750k
    3355735761U,  // VLD4dAsm_32
868
750k
    3355866833U,  // VLD4dAsm_8
869
750k
    3355604689U,  // VLD4dWB_fixed_Asm_16
870
750k
    3355735761U,  // VLD4dWB_fixed_Asm_32
871
750k
    3355866833U,  // VLD4dWB_fixed_Asm_8
872
750k
    3355596497U,  // VLD4dWB_register_Asm_16
873
750k
    3355727569U,  // VLD4dWB_register_Asm_32
874
750k
    3355858641U,  // VLD4dWB_register_Asm_8
875
750k
    1224898257U,  // VLD4qAsm_16
876
750k
    1225029329U,  // VLD4qAsm_32
877
750k
    1225160401U,  // VLD4qAsm_8
878
750k
    2298640081U,  // VLD4qWB_fixed_Asm_16
879
750k
    2298771153U,  // VLD4qWB_fixed_Asm_32
880
750k
    2298902225U,  // VLD4qWB_fixed_Asm_8
881
750k
    151148241U, // VLD4qWB_register_Asm_16
882
750k
    151279313U, // VLD4qWB_register_Asm_32
883
750k
    151410385U, // VLD4qWB_register_Asm_8
884
750k
    0U, // VMOVD0
885
750k
    0U, // VMOVDcc
886
750k
    0U, // VMOVQ0
887
750k
    0U, // VMOVScc
888
750k
    153209U,  // VST1LNdAsm_16
889
750k
    284281U,  // VST1LNdAsm_32
890
750k
    415353U,  // VST1LNdAsm_8
891
750k
    153209U,  // VST1LNdWB_fixed_Asm_16
892
750k
    284281U,  // VST1LNdWB_fixed_Asm_32
893
750k
    415353U,  // VST1LNdWB_fixed_Asm_8
894
750k
    157305U,  // VST1LNdWB_register_Asm_16
895
750k
    288377U,  // VST1LNdWB_register_Asm_32
896
750k
    419449U,  // VST1LNdWB_register_Asm_8
897
750k
    153269U,  // VST2LNdAsm_16
898
750k
    284341U,  // VST2LNdAsm_32
899
750k
    415413U,  // VST2LNdAsm_8
900
750k
    153269U,  // VST2LNdWB_fixed_Asm_16
901
750k
    284341U,  // VST2LNdWB_fixed_Asm_32
902
750k
    415413U,  // VST2LNdWB_fixed_Asm_8
903
750k
    157365U,  // VST2LNdWB_register_Asm_16
904
750k
    288437U,  // VST2LNdWB_register_Asm_32
905
750k
    419509U,  // VST2LNdWB_register_Asm_8
906
750k
    153269U,  // VST2LNqAsm_16
907
750k
    284341U,  // VST2LNqAsm_32
908
750k
    153269U,  // VST2LNqWB_fixed_Asm_16
909
750k
    284341U,  // VST2LNqWB_fixed_Asm_32
910
750k
    157365U,  // VST2LNqWB_register_Asm_16
911
750k
    288437U,  // VST2LNqWB_register_Asm_32
912
750k
    153285U,  // VST3LNdAsm_16
913
750k
    284357U,  // VST3LNdAsm_32
914
750k
    415429U,  // VST3LNdAsm_8
915
750k
    153285U,  // VST3LNdWB_fixed_Asm_16
916
750k
    284357U,  // VST3LNdWB_fixed_Asm_32
917
750k
    415429U,  // VST3LNdWB_fixed_Asm_8
918
750k
    157381U,  // VST3LNdWB_register_Asm_16
919
750k
    288453U,  // VST3LNdWB_register_Asm_32
920
750k
    419525U,  // VST3LNdWB_register_Asm_8
921
750k
    153285U,  // VST3LNqAsm_16
922
750k
    284357U,  // VST3LNqAsm_32
923
750k
    153285U,  // VST3LNqWB_fixed_Asm_16
924
750k
    284357U,  // VST3LNqWB_fixed_Asm_32
925
750k
    157381U,  // VST3LNqWB_register_Asm_16
926
750k
    288453U,  // VST3LNqWB_register_Asm_32
927
750k
    3288495813U,  // VST3dAsm_16
928
750k
    3288626885U,  // VST3dAsm_32
929
750k
    3288757957U,  // VST3dAsm_8
930
750k
    3288495813U,  // VST3dWB_fixed_Asm_16
931
750k
    3288626885U,  // VST3dWB_fixed_Asm_32
932
750k
    3288757957U,  // VST3dWB_fixed_Asm_8
933
750k
    3288487621U,  // VST3dWB_register_Asm_16
934
750k
    3288618693U,  // VST3dWB_register_Asm_32
935
750k
    3288749765U,  // VST3dWB_register_Asm_8
936
750k
    1157789381U,  // VST3qAsm_16
937
750k
    1157920453U,  // VST3qAsm_32
938
750k
    1158051525U,  // VST3qAsm_8
939
750k
    2231531205U,  // VST3qWB_fixed_Asm_16
940
750k
    2231662277U,  // VST3qWB_fixed_Asm_32
941
750k
    2231793349U,  // VST3qWB_fixed_Asm_8
942
750k
    84039365U,  // VST3qWB_register_Asm_16
943
750k
    84170437U,  // VST3qWB_register_Asm_32
944
750k
    84301509U,  // VST3qWB_register_Asm_8
945
750k
    153302U,  // VST4LNdAsm_16
946
750k
    284374U,  // VST4LNdAsm_32
947
750k
    415446U,  // VST4LNdAsm_8
948
750k
    153302U,  // VST4LNdWB_fixed_Asm_16
949
750k
    284374U,  // VST4LNdWB_fixed_Asm_32
950
750k
    415446U,  // VST4LNdWB_fixed_Asm_8
951
750k
    157398U,  // VST4LNdWB_register_Asm_16
952
750k
    288470U,  // VST4LNdWB_register_Asm_32
953
750k
    419542U,  // VST4LNdWB_register_Asm_8
954
750k
    153302U,  // VST4LNqAsm_16
955
750k
    284374U,  // VST4LNqAsm_32
956
750k
    153302U,  // VST4LNqWB_fixed_Asm_16
957
750k
    284374U,  // VST4LNqWB_fixed_Asm_32
958
750k
    157398U,  // VST4LNqWB_register_Asm_16
959
750k
    288470U,  // VST4LNqWB_register_Asm_32
960
750k
    3355604694U,  // VST4dAsm_16
961
750k
    3355735766U,  // VST4dAsm_32
962
750k
    3355866838U,  // VST4dAsm_8
963
750k
    3355604694U,  // VST4dWB_fixed_Asm_16
964
750k
    3355735766U,  // VST4dWB_fixed_Asm_32
965
750k
    3355866838U,  // VST4dWB_fixed_Asm_8
966
750k
    3355596502U,  // VST4dWB_register_Asm_16
967
750k
    3355727574U,  // VST4dWB_register_Asm_32
968
750k
    3355858646U,  // VST4dWB_register_Asm_8
969
750k
    1224898262U,  // VST4qAsm_16
970
750k
    1225029334U,  // VST4qAsm_32
971
750k
    1225160406U,  // VST4qAsm_8
972
750k
    2298640086U,  // VST4qWB_fixed_Asm_16
973
750k
    2298771158U,  // VST4qWB_fixed_Asm_32
974
750k
    2298902230U,  // VST4qWB_fixed_Asm_8
975
750k
    151148246U, // VST4qWB_register_Asm_16
976
750k
    151279318U, // VST4qWB_register_Asm_32
977
750k
    151410390U, // VST4qWB_register_Asm_8
978
750k
    0U, // WIN__CHKSTK
979
750k
    0U, // WIN__DBZCHK
980
750k
    0U, // t2ABS
981
750k
    0U, // t2ADDSri
982
750k
    0U, // t2ADDSrr
983
750k
    0U, // t2ADDSrs
984
750k
    0U, // t2BR_JT
985
750k
    0U, // t2LDMIA_RET
986
750k
    14508U, // t2LDRBpcrel
987
750k
    15443U, // t2LDRConstPool
988
750k
    14929U, // t2LDRHpcrel
989
750k
    14526U, // t2LDRSBpcrel
990
750k
    14948U, // t2LDRSHpcrel
991
750k
    0U, // t2LDRpci_pic
992
750k
    15443U, // t2LDRpcrel
993
750k
    0U, // t2LEApcrel
994
750k
    0U, // t2LEApcrelJT
995
750k
    0U, // t2MOVCCasr
996
750k
    0U, // t2MOVCCi
997
750k
    0U, // t2MOVCCi16
998
750k
    0U, // t2MOVCCi32imm
999
750k
    0U, // t2MOVCClsl
1000
750k
    0U, // t2MOVCClsr
1001
750k
    0U, // t2MOVCCr
1002
750k
    0U, // t2MOVCCror
1003
750k
    31992U, // t2MOVSsi
1004
750k
    23800U, // t2MOVSsr
1005
750k
    0U, // t2MOVTi16_ga_pcrel
1006
750k
    0U, // t2MOV_ga_pcrel
1007
750k
    0U, // t2MOVi16_ga_pcrel
1008
750k
    0U, // t2MOVi32imm
1009
750k
    32234U, // t2MOVsi
1010
750k
    24042U, // t2MOVsr
1011
750k
    0U, // t2MVNCCi
1012
750k
    0U, // t2RSBSri
1013
750k
    0U, // t2RSBSrs
1014
750k
    0U, // t2STRB_preidx
1015
750k
    0U, // t2STRH_preidx
1016
750k
    0U, // t2STR_preidx
1017
750k
    0U, // t2SUBSri
1018
750k
    0U, // t2SUBSrr
1019
750k
    0U, // t2SUBSrs
1020
750k
    0U, // t2TBB_JT
1021
750k
    0U, // t2TBH_JT
1022
750k
    0U, // tADCS
1023
750k
    0U, // tADDSi3
1024
750k
    0U, // tADDSi8
1025
750k
    0U, // tADDSrr
1026
750k
    0U, // tADDframe
1027
750k
    0U, // tADJCALLSTACKDOWN
1028
750k
    0U, // tADJCALLSTACKUP
1029
750k
    0U, // tBRIND
1030
750k
    0U, // tBR_JTr
1031
750k
    0U, // tBX_CALL
1032
750k
    0U, // tBX_RET
1033
750k
    0U, // tBX_RET_vararg
1034
750k
    0U, // tBfar
1035
750k
    0U, // tLDMIA_UPD
1036
750k
    15443U, // tLDRConstPool
1037
750k
    0U, // tLDRLIT_ga_abs
1038
750k
    0U, // tLDRLIT_ga_pcrel
1039
750k
    0U, // tLDR_postidx
1040
750k
    0U, // tLDRpci_pic
1041
750k
    0U, // tLEApcrel
1042
750k
    0U, // tLEApcrelJT
1043
750k
    0U, // tMOVCCr_pseudo
1044
750k
    0U, // tPOP_RET
1045
750k
    0U, // tSBCS
1046
750k
    0U, // tSUBSi3
1047
750k
    0U, // tSUBSi8
1048
750k
    0U, // tSUBSrr
1049
750k
    0U, // tTAILJMPd
1050
750k
    0U, // tTAILJMPdND
1051
750k
    0U, // tTAILJMPr
1052
750k
    0U, // tTBB_JT
1053
750k
    0U, // tTBH_JT
1054
750k
    0U, // tTPsoft
1055
750k
    530745U,  // ADCri
1056
750k
    530745U,  // ADCrr
1057
750k
    559417U,  // ADCrsi
1058
750k
    39225U, // ADCrsr
1059
750k
    530806U,  // ADDri
1060
750k
    530806U,  // ADDrr
1061
750k
    559478U,  // ADDrsi
1062
750k
    39286U, // ADDrsr
1063
750k
    539726U,  // ADR
1064
750k
    1242211449U,  // AESD
1065
750k
    1242211457U,  // AESE
1066
750k
    1258988646U,  // AESIMC
1067
750k
    1258988656U,  // AESMC
1068
750k
    530859U,  // ANDri
1069
750k
    530859U,  // ANDrr
1070
750k
    559531U,  // ANDrsi
1071
750k
    39339U, // ANDrsr
1072
750k
    555329U,  // BFC
1073
750k
    547483U,  // BFI
1074
750k
    530758U,  // BICri
1075
750k
    530758U,  // BICrr
1076
750k
    559430U,  // BICrsi
1077
750k
    39238U, // BICrsr
1078
750k
    828725U,  // BKPT
1079
750k
    828697U,  // BL
1080
750k
    828772U,  // BLX
1081
750k
    1074314916U,  // BLX_pred
1082
750k
    828772U,  // BLXi
1083
750k
    1074313964U,  // BL_pred
1084
750k
    828768U,  // BX
1085
750k
    1074313901U,  // BXJ
1086
750k
    970304U,  // BX_RET
1087
750k
    1074314816U,  // BX_pred
1088
750k
    1074313296U,  // Bcc
1089
750k
    201907225U, // CDP
1090
750k
    219210157U, // CDP2
1091
750k
    3726U,  // CLREX
1092
750k
    540368U,  // CLZ
1093
750k
    539583U,  // CMNri
1094
750k
    539583U,  // CMNzrr
1095
750k
    555967U,  // CMNzrsi
1096
750k
    547775U,  // CMNzrsr
1097
750k
    539683U,  // CMPri
1098
750k
    539683U,  // CMPrr
1099
750k
    556067U,  // CMPrsi
1100
750k
    547875U,  // CMPrsr
1101
750k
    828709U,  // CPS1p
1102
750k
    1309211869U,  // CPS2p
1103
750k
    235470045U, // CPS3p
1104
750k
    185246891U, // CRC32B
1105
750k
    185246899U, // CRC32CB
1106
750k
    185246973U, // CRC32CH
1107
750k
    185247057U, // CRC32CW
1108
750k
    185246965U, // CRC32H
1109
750k
    185247049U, // CRC32W
1110
750k
    1074313739U,  // DBG
1111
750k
    66762U, // DMB
1112
750k
    66767U, // DSB
1113
750k
    531562U,  // EORri
1114
750k
    531562U,  // EORrr
1115
750k
    560234U,  // EORrsi
1116
750k
    40042U, // EORrsr
1117
750k
    838971U,  // ERET
1118
750k
    1326595561U,  // FCONSTD
1119
750k
    1326726633U,  // FCONSTH
1120
750k
    1326857705U,  // FCONSTS
1121
750k
    2332573243U,  // FLDMXDB_UPD
1122
750k
    572932U,  // FLDMXIA
1123
750k
    2332573188U,  // FLDMXIA_UPD
1124
750k
    1625313U, // FMSTAT
1125
750k
    2332573251U,  // FSTMXDB_UPD
1126
750k
    572940U,  // FSTMXIA
1127
750k
    2332573196U,  // FSTMXIA_UPD
1128
750k
    1074314610U,  // HINT
1129
750k
    828720U,  // HLT
1130
750k
    828638U,  // HVC
1131
750k
    70868U, // ISB
1132
750k
    538616U,  // LDA
1133
750k
    538701U,  // LDAB
1134
750k
    540284U,  // LDAEX
1135
750k
    538905U,  // LDAEXB
1136
750k
    268974533U, // LDAEXD
1137
750k
    539263U,  // LDAEXH
1138
750k
    539165U,  // LDAH
1139
750k
    286975243U, // LDC2L_OFFSET
1140
750k
    3524977931U,  // LDC2L_OPTION
1141
750k
    303752459U, // LDC2L_POST
1142
750k
    320529675U, // LDC2L_PRE
1143
750k
    286974356U, // LDC2_OFFSET
1144
750k
    3524977044U,  // LDC2_OPTION
1145
750k
    303751572U, // LDC2_POST
1146
750k
    320528788U, // LDC2_PRE
1147
750k
    1275615989U,  // LDCL_OFFSET
1148
750k
    1275615989U,  // LDCL_OPTION
1149
750k
    1275615989U,  // LDCL_POST
1150
750k
    1275615989U,  // LDCL_PRE
1151
750k
    1275615549U,  // LDC_OFFSET
1152
750k
    1275615549U,  // LDC_OPTION
1153
750k
    1275615549U,  // LDC_POST
1154
750k
    1275615549U,  // LDC_PRE
1155
750k
    571388U,  // LDMDA
1156
750k
    2332571644U,  // LDMDA_UPD
1157
750k
    571519U,  // LDMDB
1158
750k
    2332571775U,  // LDMDB_UPD
1159
750k
    572300U,  // LDMIA
1160
750k
    2332572556U,  // LDMIA_UPD
1161
750k
    571538U,  // LDMIB
1162
750k
    2332571794U,  // LDMIB_UPD
1163
750k
    552232U,  // LDRBT_POST_IMM
1164
750k
    552232U,  // LDRBT_POST_REG
1165
750k
    551084U,  // LDRB_POST_IMM
1166
750k
    551084U,  // LDRB_POST_REG
1167
750k
    546988U,  // LDRB_PRE_IMM
1168
750k
    551084U,  // LDRB_PRE_REG
1169
750k
    555180U,  // LDRBi12
1170
750k
    546988U,  // LDRBrs
1171
750k
    551343U,  // LDRD
1172
750k
    580015U,  // LDRD_POST
1173
750k
    580015U,  // LDRD_PRE
1174
750k
    540296U,  // LDREX
1175
750k
    538919U,  // LDREXB
1176
750k
    268974547U, // LDREXD
1177
750k
    539277U,  // LDREXH
1178
750k
    547409U,  // LDRH
1179
750k
    548171U,  // LDRHTi
1180
750k
    552267U,  // LDRHTr
1181
750k
    551505U,  // LDRH_POST
1182
750k
    551505U,  // LDRH_PRE
1183
750k
    547006U,  // LDRSB
1184
750k
    548148U,  // LDRSBTi
1185
750k
    552244U,  // LDRSBTr
1186
750k
    551102U,  // LDRSB_POST
1187
750k
    551102U,  // LDRSB_PRE
1188
750k
    547428U,  // LDRSH
1189
750k
    548183U,  // LDRSHTi
1190
750k
    552279U,  // LDRSHTr
1191
750k
    551524U,  // LDRSH_POST
1192
750k
    551524U,  // LDRSH_PRE
1193
750k
    552311U,  // LDRT_POST_IMM
1194
750k
    552311U,  // LDRT_POST_REG
1195
750k
    552019U,  // LDR_POST_IMM
1196
750k
    552019U,  // LDR_POST_REG
1197
750k
    547923U,  // LDR_PRE_IMM
1198
750k
    552019U,  // LDR_PRE_REG
1199
750k
    556115U,  // LDRcp
1200
750k
    556115U,  // LDRi12
1201
750k
    547923U,  // LDRrs
1202
750k
    201907274U, // MCR
1203
750k
    168878515U, // MCR2
1204
750k
    201878642U, // MCRR
1205
750k
    168878521U, // MCRR2
1206
750k
    559140U,  // MLA
1207
750k
    548021U,  // MLS
1208
750k
    1887722U, // MOVPCLR
1209
750k
    556471U,  // MOVTi16
1210
750k
    544234U,  // MOVi
1211
750k
    540159U,  // MOVi16
1212
750k
    544234U,  // MOVr
1213
750k
    544234U,  // MOVr_TC
1214
750k
    531946U,  // MOVsi
1215
750k
    560618U,  // MOVsr
1216
750k
    336124238U, // MRC
1217
750k
    74138U, // MRC2
1218
750k
    352872786U, // MRRC
1219
750k
    78240U, // MRRC2
1220
750k
    2148056290U,  // MRS
1221
750k
    539874U,  // MRSbanked
1222
750k
    3221798114U,  // MRSsys
1223
750k
    369638536U, // MSR
1224
750k
    386415752U, // MSRbanked
1225
750k
    369638536U, // MSRi
1226
750k
    531317U,  // MUL
1227
750k
    543747U,  // MVNi
1228
750k
    543747U,  // MVNr
1229
750k
    531459U,  // MVNsi
1230
750k
    560131U,  // MVNsr
1231
750k
    531576U,  // ORRri
1232
750k
    531576U,  // ORRrr
1233
750k
    560248U,  // ORRrsi
1234
750k
    40056U, // ORRrsr
1235
750k
    548115U,  // PKHBT
1236
750k
    547023U,  // PKHTB
1237
750k
    83290U, // PLDWi12
1238
750k
    87386U, // PLDWrs
1239
750k
    83171U, // PLDi12
1240
750k
    87267U, // PLDrs
1241
750k
    83206U, // PLIi12
1242
750k
    87302U, // PLIrs
1243
750k
    555406U,  // QADD
1244
750k
    554800U,  // QADD16
1245
750k
    554903U,  // QADD8
1246
750k
    556729U,  // QASX
1247
750k
    555380U,  // QDADD
1248
750k
    555252U,  // QDSUB
1249
750k
    556588U,  // QSAX
1250
750k
    555265U,  // QSUB
1251
750k
    554762U,  // QSUB16
1252
750k
    554864U,  // QSUB8
1253
750k
    539998U,  // RBIT
1254
750k
    540118U,  // REV
1255
750k
    538452U,  // REV16
1256
750k
    539247U,  // REVSH
1257
750k
    828573U,  // RFEDA
1258
750k
    2008221U, // RFEDA_UPD
1259
750k
    828604U,  // RFEDB
1260
750k
    2008252U, // RFEDB_UPD
1261
750k
    828580U,  // RFEIA
1262
750k
    2008228U, // RFEIA_UPD
1263
750k
    828611U,  // RFEIB
1264
750k
    2008259U, // RFEIB_UPD
1265
750k
    530624U,  // RSBri
1266
750k
    530624U,  // RSBrr
1267
750k
    559296U,  // RSBrsi
1268
750k
    39104U, // RSBrsr
1269
750k
    530775U,  // RSCri
1270
750k
    530775U,  // RSCrr
1271
750k
    559447U,  // RSCrsi
1272
750k
    39255U, // RSCrsr
1273
750k
    554807U,  // SADD16
1274
750k
    554909U,  // SADD8
1275
750k
    556734U,  // SASX
1276
750k
    530741U,  // SBCri
1277
750k
    530741U,  // SBCrr
1278
750k
    559413U,  // SBCrsi
1279
750k
    39221U, // SBCrsr
1280
750k
    548506U,  // SBFX
1281
750k
    556506U,  // SDIV
1282
750k
    555794U,  // SEL
1283
750k
    91368U, // SETEND
1284
750k
    828701U,  // SETPAN
1285
750k
    168468546U, // SHA1C
1286
750k
    1258987596U,  // SHA1H
1287
750k
    168468578U, // SHA1M
1288
750k
    168468588U, // SHA1P
1289
750k
    168468481U, // SHA1SU0
1290
750k
    1242210331U,  // SHA1SU1
1291
750k
    168468566U, // SHA256H
1292
750k
    168468533U, // SHA256H2
1293
750k
    1242210317U,  // SHA256SU0
1294
750k
    168468519U, // SHA256SU1
1295
750k
    554783U,  // SHADD16
1296
750k
    554888U,  // SHADD8
1297
750k
    556716U,  // SHASX
1298
750k
    556575U,  // SHSAX
1299
750k
    554745U,  // SHSUB16
1300
750k
    554849U,  // SHSUB8
1301
750k
    1074313546U,  // SMC
1302
750k
    546910U,  // SMLABB
1303
750k
    548108U,  // SMLABT
1304
750k
    547171U,  // SMLAD
1305
750k
    548432U,  // SMLADX
1306
750k
    96984U, // SMLAL
1307
750k
    579685U,  // SMLALBB
1308
750k
    580889U,  // SMLALBT
1309
750k
    579992U,  // SMLALD
1310
750k
    581214U,  // SMLALDX
1311
750k
    579797U,  // SMLALTB
1312
750k
    581011U,  // SMLALTT
1313
750k
    547016U,  // SMLATB
1314
750k
    548236U,  // SMLATT
1315
750k
    547083U,  // SMLAWB
1316
750k
    548284U,  // SMLAWT
1317
750k
    547257U,  // SMLSD
1318
750k
    548462U,  // SMLSDX
1319
750k
    580003U,  // SMLSLD
1320
750k
    581222U,  // SMLSLDX
1321
750k
    546850U,  // SMMLA
1322
750k
    547907U,  // SMMLAR
1323
750k
    548019U,  // SMMLS
1324
750k
    547968U,  // SMMLSR
1325
750k
    555891U,  // SMMUL
1326
750k
    556130U,  // SMMULR
1327
750k
    555369U,  // SMUAD
1328
750k
    556631U,  // SMUADX
1329
750k
    555117U,  // SMULBB
1330
750k
    556321U,  // SMULBT
1331
750k
    559946U,  // SMULL
1332
750k
    555229U,  // SMULTB
1333
750k
    556443U,  // SMULTT
1334
750k
    555282U,  // SMULWB
1335
750k
    556483U,  // SMULWT
1336
750k
    555455U,  // SMUSD
1337
750k
    556661U,  // SMUSDX
1338
750k
    828836U,  // SRSDA
1339
750k
    828788U,  // SRSDA_UPD
1340
750k
    828858U,  // SRSDB
1341
750k
    828812U,  // SRSDB_UPD
1342
750k
    828847U,  // SRSIA
1343
750k
    828800U,  // SRSIA_UPD
1344
750k
    828869U,  // SRSIB
1345
750k
    828824U,  // SRSIB_UPD
1346
750k
    548093U,  // SSAT
1347
750k
    554821U,  // SSAT16
1348
750k
    556593U,  // SSAX
1349
750k
    554769U,  // SSUB16
1350
750k
    554870U,  // SSUB8
1351
750k
    286975250U, // STC2L_OFFSET
1352
750k
    3524977938U,  // STC2L_OPTION
1353
750k
    303752466U, // STC2L_POST
1354
750k
    320529682U, // STC2L_PRE
1355
750k
    286974375U, // STC2_OFFSET
1356
750k
    3524977063U,  // STC2_OPTION
1357
750k
    303751591U, // STC2_POST
1358
750k
    320528807U, // STC2_PRE
1359
750k
    1275615994U,  // STCL_OFFSET
1360
750k
    1275615994U,  // STCL_OPTION
1361
750k
    1275615994U,  // STCL_POST
1362
750k
    1275615994U,  // STCL_PRE
1363
750k
    1275615579U,  // STC_OFFSET
1364
750k
    1275615579U,  // STC_OPTION
1365
750k
    1275615579U,  // STC_POST
1366
750k
    1275615579U,  // STC_PRE
1367
750k
    539503U,  // STL
1368
750k
    538782U,  // STLB
1369
750k
    556674U,  // STLEX
1370
750k
    555296U,  // STLEXB
1371
750k
    555468U,  // STLEXD
1372
750k
    555654U,  // STLEXH
1373
750k
    539195U,  // STLH
1374
750k
    571394U,  // STMDA
1375
750k
    2332571650U,  // STMDA_UPD
1376
750k
    571526U,  // STMDB
1377
750k
    2332571782U,  // STMDB_UPD
1378
750k
    572306U,  // STMIA
1379
750k
    2332572562U,  // STMIA_UPD
1380
750k
    571544U,  // STMIB
1381
750k
    2332571800U,  // STMIB_UPD
1382
750k
    185101614U, // STRBT_POST_IMM
1383
750k
    185101614U, // STRBT_POST_REG
1384
750k
    185100465U, // STRB_POST_IMM
1385
750k
    185100465U, // STRB_POST_REG
1386
750k
    185096369U, // STRB_PRE_IMM
1387
750k
    185100465U, // STRB_PRE_REG
1388
750k
    555185U,  // STRBi12
1389
750k
    546993U,  // STRBrs
1390
750k
    551348U,  // STRD
1391
750k
    185129396U, // STRD_POST
1392
750k
    185129396U, // STRD_PRE
1393
750k
    556692U,  // STREX
1394
750k
    555310U,  // STREXB
1395
750k
    555482U,  // STREXD
1396
750k
    555668U,  // STREXH
1397
750k
    547414U,  // STRH
1398
750k
    185097553U, // STRHTi
1399
750k
    185101649U, // STRHTr
1400
750k
    185100886U, // STRH_POST
1401
750k
    185100886U, // STRH_PRE
1402
750k
    185101698U, // STRT_POST_IMM
1403
750k
    185101698U, // STRT_POST_REG
1404
750k
    185101460U, // STR_POST_IMM
1405
750k
    185101460U, // STR_POST_REG
1406
750k
    185097364U, // STR_PRE_IMM
1407
750k
    185101460U, // STR_PRE_REG
1408
750k
    556180U,  // STRi12
1409
750k
    547988U,  // STRrs
1410
750k
    530678U,  // SUBri
1411
750k
    530678U,  // SUBrr
1412
750k
    559350U,  // SUBrsi
1413
750k
    39158U, // SUBrsr
1414
750k
    1074313567U,  // SVC
1415
750k
    556081U,  // SWP
1416
750k
    555175U,  // SWPB
1417
750k
    546898U,  // SXTAB
1418
750k
    546523U,  // SXTAB16
1419
750k
    547371U,  // SXTAH
1420
750k
    555242U,  // SXTB
1421
750k
    554731U,  // SXTB16
1422
750k
    555637U,  // SXTH
1423
750k
    539711U,  // TEQri
1424
750k
    539711U,  // TEQrr
1425
750k
    556095U,  // TEQrsi
1426
750k
    547903U,  // TEQrsr
1427
750k
    3092U,  // TRAP
1428
750k
    3092U,  // TRAPNaCl
1429
750k
    99545U, // TSB
1430
750k
    540040U,  // TSTri
1431
750k
    540040U,  // TSTrr
1432
750k
    556424U,  // TSTrsi
1433
750k
    548232U,  // TSTrsr
1434
750k
    554814U,  // UADD16
1435
750k
    554915U,  // UADD8
1436
750k
    556739U,  // UASX
1437
750k
    548511U,  // UBFX
1438
750k
    828656U,  // UDF
1439
750k
    556511U,  // UDIV
1440
750k
    554791U,  // UHADD16
1441
750k
    554895U,  // UHADD8
1442
750k
    556722U,  // UHASX
1443
750k
    556581U,  // UHSAX
1444
750k
    554753U,  // UHSUB16
1445
750k
    554856U,  // UHSUB8
1446
750k
    580285U,  // UMAAL
1447
750k
    96990U, // UMLAL
1448
750k
    559952U,  // UMULL
1449
750k
    554799U,  // UQADD16
1450
750k
    554902U,  // UQADD8
1451
750k
    556728U,  // UQASX
1452
750k
    556587U,  // UQSAX
1453
750k
    554761U,  // UQSUB16
1454
750k
    554863U,  // UQSUB8
1455
750k
    554882U,  // USAD8
1456
750k
    546650U,  // USADA8
1457
750k
    548098U,  // USAT
1458
750k
    554828U,  // USAT16
1459
750k
    556598U,  // USAX
1460
750k
    554776U,  // USUB16
1461
750k
    554876U,  // USUB8
1462
750k
    546904U,  // UXTAB
1463
750k
    546531U,  // UXTAB16
1464
750k
    547377U,  // UXTAH
1465
750k
    555247U,  // UXTB
1466
750k
    554738U,  // UXTB16
1467
750k
    555642U,  // UXTH
1468
750k
    169892547U, // VABALsv2i64
1469
750k
    170023619U, // VABALsv4i32
1470
750k
    170154691U, // VABALsv8i16
1471
750k
    170285763U, // VABALuv2i64
1472
750k
    170416835U, // VABALuv4i32
1473
750k
    170547907U, // VABALuv8i16
1474
750k
    170153971U, // VABAsv16i8
1475
750k
    169891827U, // VABAsv2i32
1476
750k
    170022899U, // VABAsv4i16
1477
750k
    169891827U, // VABAsv4i32
1478
750k
    170022899U, // VABAsv8i16
1479
750k
    170153971U, // VABAsv8i8
1480
750k
    170547187U, // VABAuv16i8
1481
750k
    170285043U, // VABAuv2i32
1482
750k
    170416115U, // VABAuv4i16
1483
750k
    170285043U, // VABAuv4i32
1484
750k
    170416115U, // VABAuv8i16
1485
750k
    170547187U, // VABAuv8i8
1486
750k
    186678015U, // VABDLsv2i64
1487
750k
    186809087U, // VABDLsv4i32
1488
750k
    186940159U, // VABDLsv8i16
1489
750k
    187071231U, // VABDLuv2i64
1490
750k
    187202303U, // VABDLuv4i32
1491
750k
    187333375U, // VABDLuv8i16
1492
750k
    253131119U, // VABDfd
1493
750k
    253131119U, // VABDfq
1494
750k
    253000047U, // VABDhd
1495
750k
    253000047U, // VABDhq
1496
750k
    186939759U, // VABDsv16i8
1497
750k
    186677615U, // VABDsv2i32
1498
750k
    186808687U, // VABDsv4i16
1499
750k
    186677615U, // VABDsv4i32
1500
750k
    186808687U, // VABDsv8i16
1501
750k
    186939759U, // VABDsv8i8
1502
750k
    187332975U, // VABDuv16i8
1503
750k
    187070831U, // VABDuv2i32
1504
750k
    187201903U, // VABDuv4i16
1505
750k
    187070831U, // VABDuv4i32
1506
750k
    187201903U, // VABDuv8i16
1507
750k
    187332975U, // VABDuv8i8
1508
750k
    252853412U, // VABSD
1509
750k
    252984484U, // VABSH
1510
750k
    253115556U, // VABSS
1511
750k
    253115556U, // VABSfd
1512
750k
    253115556U, // VABSfq
1513
750k
    252984484U, // VABShd
1514
750k
    252984484U, // VABShq
1515
750k
    1260666020U,  // VABSv16i8
1516
750k
    1260403876U,  // VABSv2i32
1517
750k
    1260534948U,  // VABSv4i16
1518
750k
    1260403876U,  // VABSv4i32
1519
750k
    1260534948U,  // VABSv8i16
1520
750k
    1260666020U,  // VABSv8i8
1521
750k
    253131233U, // VACGEfd
1522
750k
    253131233U, // VACGEfq
1523
750k
    253000161U, // VACGEhd
1524
750k
    253000161U, // VACGEhq
1525
750k
    253132096U, // VACGTfd
1526
750k
    253132096U, // VACGTfq
1527
750k
    253001024U, // VACGThd
1528
750k
    253001024U, // VACGThq
1529
750k
    252869011U, // VADDD
1530
750k
    253000083U, // VADDH
1531
750k
    187464621U, // VADDHNv2i32
1532
750k
    187595693U, // VADDHNv4i16
1533
750k
    187726765U, // VADDHNv8i8
1534
750k
    186678028U, // VADDLsv2i64
1535
750k
    186809100U, // VADDLsv4i32
1536
750k
    186940172U, // VADDLsv8i16
1537
750k
    187071244U, // VADDLuv2i64
1538
750k
    187202316U, // VADDLuv4i32
1539
750k
    187333388U, // VADDLuv8i16
1540
750k
    253131155U, // VADDS
1541
750k
    186678772U, // VADDWsv2i64
1542
750k
    186809844U, // VADDWsv4i32
1543
750k
    186940916U, // VADDWsv8i16
1544
750k
    187071988U, // VADDWuv2i64
1545
750k
    187203060U, // VADDWuv4i32
1546
750k
    187334132U, // VADDWuv8i16
1547
750k
    253131155U, // VADDfd
1548
750k
    253131155U, // VADDfq
1549
750k
    253000083U, // VADDhd
1550
750k
    253000083U, // VADDhq
1551
750k
    187857299U, // VADDv16i8
1552
750k
    187464083U, // VADDv1i64
1553
750k
    187595155U, // VADDv2i32
1554
750k
    187464083U, // VADDv2i64
1555
750k
    187726227U, // VADDv4i16
1556
750k
    187595155U, // VADDv4i32
1557
750k
    187726227U, // VADDv8i16
1558
750k
    187857299U, // VADDv8i8
1559
750k
    555434U,  // VANDd
1560
750k
    555434U,  // VANDq
1561
750k
    555333U,  // VBICd
1562
750k
    405698885U, // VBICiv2i32
1563
750k
    405829957U, // VBICiv4i16
1564
750k
    405698885U, // VBICiv4i32
1565
750k
    405829957U, // VBICiv8i16
1566
750k
    555333U,  // VBICq
1567
750k
    547334U,  // VBIFd
1568
750k
    547334U,  // VBIFq
1569
750k
    548195U,  // VBITd
1570
750k
    548195U,  // VBITq
1571
750k
    547676U,  // VBSLd
1572
750k
    547676U,  // VBSLq
1573
750k
    185245957U, // VCADDv2f32
1574
750k
    185246658U, // VCADDv4f16
1575
750k
    185245957U, // VCADDv4f32
1576
750k
    185246658U, // VCADDv8f16
1577
750k
    253131834U, // VCEQfd
1578
750k
    253131834U, // VCEQfq
1579
750k
    253000762U, // VCEQhd
1580
750k
    253000762U, // VCEQhq
1581
750k
    187857978U, // VCEQv16i8
1582
750k
    187595834U, // VCEQv2i32
1583
750k
    187726906U, // VCEQv4i16
1584
750k
    187595834U, // VCEQv4i32
1585
750k
    187726906U, // VCEQv8i16
1586
750k
    187857978U, // VCEQv8i8
1587
750k
    1261583418U,  // VCEQzv16i8
1588
750k
    253115450U, // VCEQzv2f32
1589
750k
    1261321274U,  // VCEQzv2i32
1590
750k
    252984378U, // VCEQzv4f16
1591
750k
    253115450U, // VCEQzv4f32
1592
750k
    1261452346U,  // VCEQzv4i16
1593
750k
    1261321274U,  // VCEQzv4i32
1594
750k
    252984378U, // VCEQzv8f16
1595
750k
    1261452346U,  // VCEQzv8i16
1596
750k
    1261583418U,  // VCEQzv8i8
1597
750k
    253131239U, // VCGEfd
1598
750k
    253131239U, // VCGEfq
1599
750k
    253000167U, // VCGEhd
1600
750k
    253000167U, // VCGEhq
1601
750k
    186939879U, // VCGEsv16i8
1602
750k
    186677735U, // VCGEsv2i32
1603
750k
    186808807U, // VCGEsv4i16
1604
750k
    186677735U, // VCGEsv4i32
1605
750k
    186808807U, // VCGEsv8i16
1606
750k
    186939879U, // VCGEsv8i8
1607
750k
    187333095U, // VCGEuv16i8
1608
750k
    187070951U, // VCGEuv2i32
1609
750k
    187202023U, // VCGEuv4i16
1610
750k
    187070951U, // VCGEuv4i32
1611
750k
    187202023U, // VCGEuv8i16
1612
750k
    187333095U, // VCGEuv8i8
1613
750k
    1260665319U,  // VCGEzv16i8
1614
750k
    253114855U, // VCGEzv2f32
1615
750k
    1260403175U,  // VCGEzv2i32
1616
750k
    252983783U, // VCGEzv4f16
1617
750k
    253114855U, // VCGEzv4f32
1618
750k
    1260534247U,  // VCGEzv4i16
1619
750k
    1260403175U,  // VCGEzv4i32
1620
750k
    252983783U, // VCGEzv8f16
1621
750k
    1260534247U,  // VCGEzv8i16
1622
750k
    1260665319U,  // VCGEzv8i8
1623
750k
    253132102U, // VCGTfd
1624
750k
    253132102U, // VCGTfq
1625
750k
    253001030U, // VCGThd
1626
750k
    253001030U, // VCGThq
1627
750k
    186940742U, // VCGTsv16i8
1628
750k
    186678598U, // VCGTsv2i32
1629
750k
    186809670U, // VCGTsv4i16
1630
750k
    186678598U, // VCGTsv4i32
1631
750k
    186809670U, // VCGTsv8i16
1632
750k
    186940742U, // VCGTsv8i8
1633
750k
    187333958U, // VCGTuv16i8
1634
750k
    187071814U, // VCGTuv2i32
1635
750k
    187202886U, // VCGTuv4i16
1636
750k
    187071814U, // VCGTuv4i32
1637
750k
    187202886U, // VCGTuv8i16
1638
750k
    187333958U, // VCGTuv8i8
1639
750k
    1260666182U,  // VCGTzv16i8
1640
750k
    253115718U, // VCGTzv2f32
1641
750k
    1260404038U,  // VCGTzv2i32
1642
750k
    252984646U, // VCGTzv4f16
1643
750k
    253115718U, // VCGTzv4f32
1644
750k
    1260535110U,  // VCGTzv4i16
1645
750k
    1260404038U,  // VCGTzv4i32
1646
750k
    252984646U, // VCGTzv8f16
1647
750k
    1260535110U,  // VCGTzv8i16
1648
750k
    1260666182U,  // VCGTzv8i8
1649
750k
    1260665324U,  // VCLEzv16i8
1650
750k
    253114860U, // VCLEzv2f32
1651
750k
    1260403180U,  // VCLEzv2i32
1652
750k
    252983788U, // VCLEzv4f16
1653
750k
    253114860U, // VCLEzv4f32
1654
750k
    1260534252U,  // VCLEzv4i16
1655
750k
    1260403180U,  // VCLEzv4i32
1656
750k
    252983788U, // VCLEzv8f16
1657
750k
    1260534252U,  // VCLEzv8i16
1658
750k
    1260665324U,  // VCLEzv8i8
1659
750k
    1260666030U,  // VCLSv16i8
1660
750k
    1260403886U,  // VCLSv2i32
1661
750k
    1260534958U,  // VCLSv4i16
1662
750k
    1260403886U,  // VCLSv4i32
1663
750k
    1260534958U,  // VCLSv8i16
1664
750k
    1260666030U,  // VCLSv8i8
1665
750k
    1260666216U,  // VCLTzv16i8
1666
750k
    253115752U, // VCLTzv2f32
1667
750k
    1260404072U,  // VCLTzv2i32
1668
750k
    252984680U, // VCLTzv4f16
1669
750k
    253115752U, // VCLTzv4f32
1670
750k
    1260535144U,  // VCLTzv4i16
1671
750k
    1260404072U,  // VCLTzv4i32
1672
750k
    252984680U, // VCLTzv8f16
1673
750k
    1260535144U,  // VCLTzv8i16
1674
750k
    1260666216U,  // VCLTzv8i8
1675
750k
    1261584079U,  // VCLZv16i8
1676
750k
    1261321935U,  // VCLZv2i32
1677
750k
    1261453007U,  // VCLZv4i16
1678
750k
    1261321935U,  // VCLZv4i32
1679
750k
    1261453007U,  // VCLZv8i16
1680
750k
    1261584079U,  // VCLZv8i8
1681
750k
    168468718U, // VCMLAv2f32
1682
750k
    168468718U, // VCMLAv2f32_indexed
1683
750k
    168469419U, // VCMLAv4f16
1684
750k
    168469419U, // VCMLAv4f16_indexed
1685
750k
    168468718U, // VCMLAv4f32
1686
750k
    168468718U, // VCMLAv4f32_indexed
1687
750k
    168469419U, // VCMLAv8f16
1688
750k
    168469419U, // VCMLAv8f16_indexed
1689
750k
    252853282U, // VCMPD
1690
750k
    252852728U, // VCMPED
1691
750k
    252983800U, // VCMPEH
1692
750k
    253114872U, // VCMPES
1693
750k
    420657656U, // VCMPEZD
1694
750k
    420788728U, // VCMPEZH
1695
750k
    420919800U, // VCMPEZS
1696
750k
    252984354U, // VCMPH
1697
750k
    253115426U, // VCMPS
1698
750k
    420658210U, // VCMPZD
1699
750k
    420789282U, // VCMPZH
1700
750k
    420920354U, // VCMPZS
1701
750k
    408941U,  // VCNTd
1702
750k
    408941U,  // VCNTq
1703
750k
    1258987638U,  // VCVTANSDf
1704
750k
    1258988339U,  // VCVTANSDh
1705
750k
    1258987638U,  // VCVTANSQf
1706
750k
    1258988339U,  // VCVTANSQh
1707
750k
    1258987698U,  // VCVTANUDf
1708
750k
    1258988399U,  // VCVTANUDh
1709
750k
    1258987698U,  // VCVTANUQf
1710
750k
    1258988399U,  // VCVTANUQh
1711
750k
    1258987968U,  // VCVTASD
1712
750k
    1258988219U,  // VCVTASH
1713
750k
    1258987638U,  // VCVTASS
1714
750k
    1258988028U,  // VCVTAUD
1715
750k
    1258988279U,  // VCVTAUH
1716
750k
    1258987698U,  // VCVTAUS
1717
750k
    3422436U, // VCVTBDH
1718
750k
    3553508U, // VCVTBHD
1719
750k
    3684580U, // VCVTBHS
1720
750k
    3815652U, // VCVTBSH
1721
750k
    3947954U, // VCVTDS
1722
750k
    1258987653U,  // VCVTMNSDf
1723
750k
    1258988354U,  // VCVTMNSDh
1724
750k
    1258987653U,  // VCVTMNSQf
1725
750k
    1258988354U,  // VCVTMNSQh
1726
750k
    1258987713U,  // VCVTMNUDf
1727
750k
    1258988414U,  // VCVTMNUDh
1728
750k
    1258987713U,  // VCVTMNUQf
1729
750k
    1258988414U,  // VCVTMNUQh
1730
750k
    1258987983U,  // VCVTMSD
1731
750k
    1258988234U,  // VCVTMSH
1732
750k
    1258987653U,  // VCVTMSS
1733
750k
    1258988043U,  // VCVTMUD
1734
750k
    1258988294U,  // VCVTMUH
1735
750k
    1258987713U,  // VCVTMUS
1736
750k
    1258987668U,  // VCVTNNSDf
1737
750k
    1258988369U,  // VCVTNNSDh
1738
750k
    1258987668U,  // VCVTNNSQf
1739
750k
    1258988369U,  // VCVTNNSQh
1740
750k
    1258987728U,  // VCVTNNUDf
1741
750k
    1258988429U,  // VCVTNNUDh
1742
750k
    1258987728U,  // VCVTNNUQf
1743
750k
    1258988429U,  // VCVTNNUQh
1744
750k
    1258987998U,  // VCVTNSD
1745
750k
    1258988249U,  // VCVTNSH
1746
750k
    1258987668U,  // VCVTNSS
1747
750k
    1258988058U,  // VCVTNUD
1748
750k
    1258988309U,  // VCVTNUH
1749
750k
    1258987728U,  // VCVTNUS
1750
750k
    1258987683U,  // VCVTPNSDf
1751
750k
    1258988384U,  // VCVTPNSDh
1752
750k
    1258987683U,  // VCVTPNSQf
1753
750k
    1258988384U,  // VCVTPNSQh
1754
750k
    1258987743U,  // VCVTPNUDf
1755
750k
    1258988444U,  // VCVTPNUDh
1756
750k
    1258987743U,  // VCVTPNUQf
1757
750k
    1258988444U,  // VCVTPNUQh
1758
750k
    1258988013U,  // VCVTPSD
1759
750k
    1258988264U,  // VCVTPSH
1760
750k
    1258987683U,  // VCVTPSS
1761
750k
    1258988073U,  // VCVTPUD
1762
750k
    1258988324U,  // VCVTPUH
1763
750k
    1258987743U,  // VCVTPUS
1764
750k
    4079026U, // VCVTSD
1765
750k
    3423654U, // VCVTTDH
1766
750k
    3554726U, // VCVTTHD
1767
750k
    3685798U, // VCVTTHS
1768
750k
    3816870U, // VCVTTSH
1769
750k
    3816882U, // VCVTf2h
1770
750k
    440417714U, // VCVTf2sd
1771
750k
    440417714U, // VCVTf2sq
1772
750k
    440548786U, // VCVTf2ud
1773
750k
    440548786U, // VCVTf2uq
1774
750k
    2403368370U,  // VCVTf2xsd
1775
750k
    2403368370U,  // VCVTf2xsq
1776
750k
    2403499442U,  // VCVTf2xud
1777
750k
    2403499442U,  // VCVTf2xuq
1778
750k
    3685810U, // VCVTh2f
1779
750k
    440679858U, // VCVTh2sd
1780
750k
    440679858U, // VCVTh2sq
1781
750k
    440810930U, // VCVTh2ud
1782
750k
    440810930U, // VCVTh2uq
1783
750k
    2403630514U,  // VCVTh2xsd
1784
750k
    2403630514U,  // VCVTh2xsq
1785
750k
    2403761586U,  // VCVTh2xud
1786
750k
    2403761586U,  // VCVTh2xuq
1787
750k
    440942002U, // VCVTs2fd
1788
750k
    440942002U, // VCVTs2fq
1789
750k
    441073074U, // VCVTs2hd
1790
750k
    441073074U, // VCVTs2hq
1791
750k
    441204146U, // VCVTu2fd
1792
750k
    441204146U, // VCVTu2fq
1793
750k
    441335218U, // VCVTu2hd
1794
750k
    441335218U, // VCVTu2hq
1795
750k
    2403892658U,  // VCVTxs2fd
1796
750k
    2403892658U,  // VCVTxs2fq
1797
750k
    2404023730U,  // VCVTxs2hd
1798
750k
    2404023730U,  // VCVTxs2hq
1799
750k
    2404154802U,  // VCVTxu2fd
1800
750k
    2404154802U,  // VCVTxu2fq
1801
750k
    2404285874U,  // VCVTxu2hd
1802
750k
    2404285874U,  // VCVTxu2hq
1803
750k
    252870116U, // VDIVD
1804
750k
    253001188U, // VDIVH
1805
750k
    253132260U, // VDIVS
1806
750k
    146475U,  // VDUP16d
1807
750k
    146475U,  // VDUP16q
1808
750k
    277547U,  // VDUP32d
1809
750k
    277547U,  // VDUP32q
1810
750k
    408619U,  // VDUP8d
1811
750k
    408619U,  // VDUP8q
1812
750k
    162859U,  // VDUPLN16d
1813
750k
    162859U,  // VDUPLN16q
1814
750k
    293931U,  // VDUPLN32d
1815
750k
    293931U,  // VDUPLN32q
1816
750k
    425003U,  // VDUPLN8d
1817
750k
    425003U,  // VDUPLN8q
1818
750k
    556137U,  // VEORd
1819
750k
    556137U,  // VEORq
1820
750k
    155082U,  // VEXTd16
1821
750k
    286154U,  // VEXTd32
1822
750k
    417226U,  // VEXTd8
1823
750k
    155082U,  // VEXTq16
1824
750k
    286154U,  // VEXTq32
1825
750k
    5266890U, // VEXTq64
1826
750k
    417226U,  // VEXTq8
1827
750k
    2400344115U,  // VFMAD
1828
750k
    2400475187U,  // VFMAH
1829
750k
    2400606259U,  // VFMAS
1830
750k
    2400606259U,  // VFMAfd
1831
750k
    2400606259U,  // VFMAfq
1832
750k
    2400475187U,  // VFMAhd
1833
750k
    2400475187U,  // VFMAhq
1834
750k
    2400345284U,  // VFMSD
1835
750k
    2400476356U,  // VFMSH
1836
750k
    2400607428U,  // VFMSS
1837
750k
    2400607428U,  // VFMSfd
1838
750k
    2400607428U,  // VFMSfq
1839
750k
    2400476356U,  // VFMShd
1840
750k
    2400476356U,  // VFMShq
1841
750k
    2400344120U,  // VFNMAD
1842
750k
    2400475192U,  // VFNMAH
1843
750k
    2400606264U,  // VFNMAS
1844
750k
    2400345289U,  // VFNMSD
1845
750k
    2400476361U,  // VFNMSH
1846
750k
    2400607433U,  // VFNMSS
1847
750k
    294377U,  // VGETLNi32
1848
750k
    3408035305U,  // VGETLNs16
1849
750k
    3408166377U,  // VGETLNs8
1850
750k
    3408428521U,  // VGETLNu16
1851
750k
    3408559593U,  // VGETLNu8
1852
750k
    186939777U, // VHADDsv16i8
1853
750k
    186677633U, // VHADDsv2i32
1854
750k
    186808705U, // VHADDsv4i16
1855
750k
    186677633U, // VHADDsv4i32
1856
750k
    186808705U, // VHADDsv8i16
1857
750k
    186939777U, // VHADDsv8i8
1858
750k
    187332993U, // VHADDuv16i8
1859
750k
    187070849U, // VHADDuv2i32
1860
750k
    187201921U, // VHADDuv4i16
1861
750k
    187070849U, // VHADDuv4i32
1862
750k
    187201921U, // VHADDuv8i16
1863
750k
    187332993U, // VHADDuv8i8
1864
750k
    186939642U, // VHSUBsv16i8
1865
750k
    186677498U, // VHSUBsv2i32
1866
750k
    186808570U, // VHSUBsv4i16
1867
750k
    186677498U, // VHSUBsv4i32
1868
750k
    186808570U, // VHSUBsv8i16
1869
750k
    186939642U, // VHSUBsv8i8
1870
750k
    187332858U, // VHSUBuv16i8
1871
750k
    187070714U, // VHSUBuv2i32
1872
750k
    187201786U, // VHSUBuv4i16
1873
750k
    187070714U, // VHSUBuv4i32
1874
750k
    187201786U, // VHSUBuv8i16
1875
750k
    187332858U, // VHSUBuv8i8
1876
750k
    1258988577U,  // VINSH
1877
750k
    441597356U, // VJCVT
1878
750k
    3674371694U,  // VLD1DUPd16
1879
750k
    453138030U, // VLD1DUPd16wb_fixed
1880
750k
    453142126U, // VLD1DUPd16wb_register
1881
750k
    3674502766U,  // VLD1DUPd32
1882
750k
    453269102U, // VLD1DUPd32wb_fixed
1883
750k
    453273198U, // VLD1DUPd32wb_register
1884
750k
    3674633838U,  // VLD1DUPd8
1885
750k
    453400174U, // VLD1DUPd8wb_fixed
1886
750k
    453404270U, // VLD1DUPd8wb_register
1887
750k
    3691148910U,  // VLD1DUPq16
1888
750k
    469915246U, // VLD1DUPq16wb_fixed
1889
750k
    469919342U, // VLD1DUPq16wb_register
1890
750k
    3691279982U,  // VLD1DUPq32
1891
750k
    470046318U, // VLD1DUPq32wb_fixed
1892
750k
    470050414U, // VLD1DUPq32wb_register
1893
750k
    3691411054U,  // VLD1DUPq8
1894
750k
    470177390U, // VLD1DUPq8wb_fixed
1895
750k
    470181486U, // VLD1DUPq8wb_register
1896
750k
    1079273070U,  // VLD1LNd16
1897
750k
    1079350894U,  // VLD1LNd16_UPD
1898
750k
    1079404142U,  // VLD1LNd32
1899
750k
    1079481966U,  // VLD1LNd32_UPD
1900
750k
    1079535214U,  // VLD1LNd8
1901
750k
    1079613038U,  // VLD1LNd8_UPD
1902
750k
    0U, // VLD1LNq16Pseudo
1903
750k
    0U, // VLD1LNq16Pseudo_UPD
1904
750k
    0U, // VLD1LNq32Pseudo
1905
750k
    0U, // VLD1LNq32Pseudo_UPD
1906
750k
    0U, // VLD1LNq8Pseudo
1907
750k
    0U, // VLD1LNq8Pseudo_UPD
1908
750k
    3707926126U,  // VLD1d16
1909
750k
    3355604590U,  // VLD1d16Q
1910
750k
    0U, // VLD1d16QPseudo
1911
750k
    134370926U, // VLD1d16Qwb_fixed
1912
750k
    134375022U, // VLD1d16Qwb_register
1913
750k
    3288495726U,  // VLD1d16T
1914
750k
    0U, // VLD1d16TPseudo
1915
750k
    67262062U,  // VLD1d16Twb_fixed
1916
750k
    67266158U,  // VLD1d16Twb_register
1917
750k
    486692462U, // VLD1d16wb_fixed
1918
750k
    486696558U, // VLD1d16wb_register
1919
750k
    3708057198U,  // VLD1d32
1920
750k
    3355735662U,  // VLD1d32Q
1921
750k
    0U, // VLD1d32QPseudo
1922
750k
    134501998U, // VLD1d32Qwb_fixed
1923
750k
    134506094U, // VLD1d32Qwb_register
1924
750k
    3288626798U,  // VLD1d32T
1925
750k
    0U, // VLD1d32TPseudo
1926
750k
    67393134U,  // VLD1d32Twb_fixed
1927
750k
    67397230U,  // VLD1d32Twb_register
1928
750k
    486823534U, // VLD1d32wb_fixed
1929
750k
    486827630U, // VLD1d32wb_register
1930
750k
    3713037934U,  // VLD1d64
1931
750k
    3360716398U,  // VLD1d64Q
1932
750k
    0U, // VLD1d64QPseudo
1933
750k
    0U, // VLD1d64QPseudoWB_fixed
1934
750k
    0U, // VLD1d64QPseudoWB_register
1935
750k
    139482734U, // VLD1d64Qwb_fixed
1936
750k
    139486830U, // VLD1d64Qwb_register
1937
750k
    3293607534U,  // VLD1d64T
1938
750k
    0U, // VLD1d64TPseudo
1939
750k
    0U, // VLD1d64TPseudoWB_fixed
1940
750k
    0U, // VLD1d64TPseudoWB_register
1941
750k
    72373870U,  // VLD1d64Twb_fixed
1942
750k
    72377966U,  // VLD1d64Twb_register
1943
750k
    491804270U, // VLD1d64wb_fixed
1944
750k
    491808366U, // VLD1d64wb_register
1945
750k
    3708188270U,  // VLD1d8
1946
750k
    3355866734U,  // VLD1d8Q
1947
750k
    0U, // VLD1d8QPseudo
1948
750k
    134633070U, // VLD1d8Qwb_fixed
1949
750k
    134637166U, // VLD1d8Qwb_register
1950
750k
    3288757870U,  // VLD1d8T
1951
750k
    0U, // VLD1d8TPseudo
1952
750k
    67524206U,  // VLD1d8Twb_fixed
1953
750k
    67528302U,  // VLD1d8Twb_register
1954
750k
    486954606U, // VLD1d8wb_fixed
1955
750k
    486958702U, // VLD1d8wb_register
1956
750k
    3724703342U,  // VLD1q16
1957
750k
    0U, // VLD1q16HighQPseudo
1958
750k
    0U, // VLD1q16HighTPseudo
1959
750k
    0U, // VLD1q16LowQPseudo_UPD
1960
750k
    0U, // VLD1q16LowTPseudo_UPD
1961
750k
    503469678U, // VLD1q16wb_fixed
1962
750k
    503473774U, // VLD1q16wb_register
1963
750k
    3724834414U,  // VLD1q32
1964
750k
    0U, // VLD1q32HighQPseudo
1965
750k
    0U, // VLD1q32HighTPseudo
1966
750k
    0U, // VLD1q32LowQPseudo_UPD
1967
750k
    0U, // VLD1q32LowTPseudo_UPD
1968
750k
    503600750U, // VLD1q32wb_fixed
1969
750k
    503604846U, // VLD1q32wb_register
1970
750k
    3729815150U,  // VLD1q64
1971
750k
    0U, // VLD1q64HighQPseudo
1972
750k
    0U, // VLD1q64HighTPseudo
1973
750k
    0U, // VLD1q64LowQPseudo_UPD
1974
750k
    0U, // VLD1q64LowTPseudo_UPD
1975
750k
    508581486U, // VLD1q64wb_fixed
1976
750k
    508585582U, // VLD1q64wb_register
1977
750k
    3724965486U,  // VLD1q8
1978
750k
    0U, // VLD1q8HighQPseudo
1979
750k
    0U, // VLD1q8HighTPseudo
1980
750k
    0U, // VLD1q8LowQPseudo_UPD
1981
750k
    0U, // VLD1q8LowTPseudo_UPD
1982
750k
    503731822U, // VLD1q8wb_fixed
1983
750k
    503735918U, // VLD1q8wb_register
1984
750k
    3691148954U,  // VLD2DUPd16
1985
750k
    469915290U, // VLD2DUPd16wb_fixed
1986
750k
    469919386U, // VLD2DUPd16wb_register
1987
750k
    3741480602U,  // VLD2DUPd16x2
1988
750k
    520246938U, // VLD2DUPd16x2wb_fixed
1989
750k
    520251034U, // VLD2DUPd16x2wb_register
1990
750k
    3691280026U,  // VLD2DUPd32
1991
750k
    470046362U, // VLD2DUPd32wb_fixed
1992
750k
    470050458U, // VLD2DUPd32wb_register
1993
750k
    3741611674U,  // VLD2DUPd32x2
1994
750k
    520378010U, // VLD2DUPd32x2wb_fixed
1995
750k
    520382106U, // VLD2DUPd32x2wb_register
1996
750k
    3691411098U,  // VLD2DUPd8
1997
750k
    470177434U, // VLD2DUPd8wb_fixed
1998
750k
    470181530U, // VLD2DUPd8wb_register
1999
750k
    3741742746U,  // VLD2DUPd8x2
2000
750k
    520509082U, // VLD2DUPd8x2wb_fixed
2001
750k
    520513178U, // VLD2DUPd8x2wb_register
2002
750k
    0U, // VLD2DUPq16EvenPseudo
2003
750k
    0U, // VLD2DUPq16OddPseudo
2004
750k
    0U, // VLD2DUPq32EvenPseudo
2005
750k
    0U, // VLD2DUPq32OddPseudo
2006
750k
    0U, // VLD2DUPq8EvenPseudo
2007
750k
    0U, // VLD2DUPq8OddPseudo
2008
750k
    1079350938U,  // VLD2LNd16
2009
750k
    0U, // VLD2LNd16Pseudo
2010
750k
    0U, // VLD2LNd16Pseudo_UPD
2011
750k
    1079355034U,  // VLD2LNd16_UPD
2012
750k
    1079482010U,  // VLD2LNd32
2013
750k
    0U, // VLD2LNd32Pseudo
2014
750k
    0U, // VLD2LNd32Pseudo_UPD
2015
750k
    1079486106U,  // VLD2LNd32_UPD
2016
750k
    1079613082U,  // VLD2LNd8
2017
750k
    0U, // VLD2LNd8Pseudo
2018
750k
    0U, // VLD2LNd8Pseudo_UPD
2019
750k
    1079617178U,  // VLD2LNd8_UPD
2020
750k
    1079350938U,  // VLD2LNq16
2021
750k
    0U, // VLD2LNq16Pseudo
2022
750k
    0U, // VLD2LNq16Pseudo_UPD
2023
750k
    1079355034U,  // VLD2LNq16_UPD
2024
750k
    1079482010U,  // VLD2LNq32
2025
750k
    0U, // VLD2LNq32Pseudo
2026
750k
    0U, // VLD2LNq32Pseudo_UPD
2027
750k
    1079486106U,  // VLD2LNq32_UPD
2028
750k
    3758257818U,  // VLD2b16
2029
750k
    537024154U, // VLD2b16wb_fixed
2030
750k
    537028250U, // VLD2b16wb_register
2031
750k
    3758388890U,  // VLD2b32
2032
750k
    537155226U, // VLD2b32wb_fixed
2033
750k
    537159322U, // VLD2b32wb_register
2034
750k
    3758519962U,  // VLD2b8
2035
750k
    537286298U, // VLD2b8wb_fixed
2036
750k
    537290394U, // VLD2b8wb_register
2037
750k
    3724703386U,  // VLD2d16
2038
750k
    503469722U, // VLD2d16wb_fixed
2039
750k
    503473818U, // VLD2d16wb_register
2040
750k
    3724834458U,  // VLD2d32
2041
750k
    503600794U, // VLD2d32wb_fixed
2042
750k
    503604890U, // VLD2d32wb_register
2043
750k
    3724965530U,  // VLD2d8
2044
750k
    503731866U, // VLD2d8wb_fixed
2045
750k
    503735962U, // VLD2d8wb_register
2046
750k
    3355604634U,  // VLD2q16
2047
750k
    0U, // VLD2q16Pseudo
2048
750k
    0U, // VLD2q16PseudoWB_fixed
2049
750k
    0U, // VLD2q16PseudoWB_register
2050
750k
    134370970U, // VLD2q16wb_fixed
2051
750k
    134375066U, // VLD2q16wb_register
2052
750k
    3355735706U,  // VLD2q32
2053
750k
    0U, // VLD2q32Pseudo
2054
750k
    0U, // VLD2q32PseudoWB_fixed
2055
750k
    0U, // VLD2q32PseudoWB_register
2056
750k
    134502042U, // VLD2q32wb_fixed
2057
750k
    134506138U, // VLD2q32wb_register
2058
750k
    3355866778U,  // VLD2q8
2059
750k
    0U, // VLD2q8Pseudo
2060
750k
    0U, // VLD2q8PseudoWB_fixed
2061
750k
    0U, // VLD2q8PseudoWB_register
2062
750k
    134633114U, // VLD2q8wb_fixed
2063
750k
    134637210U, // VLD2q8wb_register
2064
750k
    2153014970U,  // VLD3DUPd16
2065
750k
    0U, // VLD3DUPd16Pseudo
2066
750k
    0U, // VLD3DUPd16Pseudo_UPD
2067
750k
    2153092794U,  // VLD3DUPd16_UPD
2068
750k
    2153146042U,  // VLD3DUPd32
2069
750k
    0U, // VLD3DUPd32Pseudo
2070
750k
    0U, // VLD3DUPd32Pseudo_UPD
2071
750k
    2153223866U,  // VLD3DUPd32_UPD
2072
750k
    2153277114U,  // VLD3DUPd8
2073
750k
    0U, // VLD3DUPd8Pseudo
2074
750k
    0U, // VLD3DUPd8Pseudo_UPD
2075
750k
    2153354938U,  // VLD3DUPd8_UPD
2076
750k
    2153014970U,  // VLD3DUPq16
2077
750k
    0U, // VLD3DUPq16EvenPseudo
2078
750k
    0U, // VLD3DUPq16OddPseudo
2079
750k
    2153092794U,  // VLD3DUPq16_UPD
2080
750k
    2153146042U,  // VLD3DUPq32
2081
750k
    0U, // VLD3DUPq32EvenPseudo
2082
750k
    0U, // VLD3DUPq32OddPseudo
2083
750k
    2153223866U,  // VLD3DUPq32_UPD
2084
750k
    2153277114U,  // VLD3DUPq8
2085
750k
    0U, // VLD3DUPq8EvenPseudo
2086
750k
    0U, // VLD3DUPq8OddPseudo
2087
750k
    2153354938U,  // VLD3DUPq8_UPD
2088
750k
    1079355066U,  // VLD3LNd16
2089
750k
    0U, // VLD3LNd16Pseudo
2090
750k
    0U, // VLD3LNd16Pseudo_UPD
2091
750k
    1079359162U,  // VLD3LNd16_UPD
2092
750k
    1079486138U,  // VLD3LNd32
2093
750k
    0U, // VLD3LNd32Pseudo
2094
750k
    0U, // VLD3LNd32Pseudo_UPD
2095
750k
    1079490234U,  // VLD3LNd32_UPD
2096
750k
    1079617210U,  // VLD3LNd8
2097
750k
    0U, // VLD3LNd8Pseudo
2098
750k
    0U, // VLD3LNd8Pseudo_UPD
2099
750k
    1079621306U,  // VLD3LNd8_UPD
2100
750k
    1079355066U,  // VLD3LNq16
2101
750k
    0U, // VLD3LNq16Pseudo
2102
750k
    0U, // VLD3LNq16Pseudo_UPD
2103
750k
    1079359162U,  // VLD3LNq16_UPD
2104
750k
    1079486138U,  // VLD3LNq32
2105
750k
    0U, // VLD3LNq32Pseudo
2106
750k
    0U, // VLD3LNq32Pseudo_UPD
2107
750k
    1079490234U,  // VLD3LNq32_UPD
2108
750k
    5531322U, // VLD3d16
2109
750k
    0U, // VLD3d16Pseudo
2110
750k
    0U, // VLD3d16Pseudo_UPD
2111
750k
    5609146U, // VLD3d16_UPD
2112
750k
    5662394U, // VLD3d32
2113
750k
    0U, // VLD3d32Pseudo
2114
750k
    0U, // VLD3d32Pseudo_UPD
2115
750k
    5740218U, // VLD3d32_UPD
2116
750k
    5793466U, // VLD3d8
2117
750k
    0U, // VLD3d8Pseudo
2118
750k
    0U, // VLD3d8Pseudo_UPD
2119
750k
    5871290U, // VLD3d8_UPD
2120
750k
    5531322U, // VLD3q16
2121
750k
    0U, // VLD3q16Pseudo_UPD
2122
750k
    5609146U, // VLD3q16_UPD
2123
750k
    0U, // VLD3q16oddPseudo
2124
750k
    0U, // VLD3q16oddPseudo_UPD
2125
750k
    5662394U, // VLD3q32
2126
750k
    0U, // VLD3q32Pseudo_UPD
2127
750k
    5740218U, // VLD3q32_UPD
2128
750k
    0U, // VLD3q32oddPseudo
2129
750k
    0U, // VLD3q32oddPseudo_UPD
2130
750k
    5793466U, // VLD3q8
2131
750k
    0U, // VLD3q8Pseudo_UPD
2132
750k
    5871290U, // VLD3q8_UPD
2133
750k
    0U, // VLD3q8oddPseudo
2134
750k
    0U, // VLD3q8oddPseudo_UPD
2135
750k
    2153043665U,  // VLD4DUPd16
2136
750k
    0U, // VLD4DUPd16Pseudo
2137
750k
    0U, // VLD4DUPd16Pseudo_UPD
2138
750k
    2153105105U,  // VLD4DUPd16_UPD
2139
750k
    2153174737U,  // VLD4DUPd32
2140
750k
    0U, // VLD4DUPd32Pseudo
2141
750k
    0U, // VLD4DUPd32Pseudo_UPD
2142
750k
    2153236177U,  // VLD4DUPd32_UPD
2143
750k
    2153305809U,  // VLD4DUPd8
2144
750k
    0U, // VLD4DUPd8Pseudo
2145
750k
    0U, // VLD4DUPd8Pseudo_UPD
2146
750k
    2153367249U,  // VLD4DUPd8_UPD
2147
750k
    2153043665U,  // VLD4DUPq16
2148
750k
    0U, // VLD4DUPq16EvenPseudo
2149
750k
    0U, // VLD4DUPq16OddPseudo
2150
750k
    2153105105U,  // VLD4DUPq16_UPD
2151
750k
    2153174737U,  // VLD4DUPq32
2152
750k
    0U, // VLD4DUPq32EvenPseudo
2153
750k
    0U, // VLD4DUPq32OddPseudo
2154
750k
    2153236177U,  // VLD4DUPq32_UPD
2155
750k
    2153305809U,  // VLD4DUPq8
2156
750k
    0U, // VLD4DUPq8EvenPseudo
2157
750k
    0U, // VLD4DUPq8OddPseudo
2158
750k
    2153367249U,  // VLD4DUPq8_UPD
2159
750k
    1079359185U,  // VLD4LNd16
2160
750k
    0U, // VLD4LNd16Pseudo
2161
750k
    0U, // VLD4LNd16Pseudo_UPD
2162
750k
    1079367377U,  // VLD4LNd16_UPD
2163
750k
    1079490257U,  // VLD4LNd32
2164
750k
    0U, // VLD4LNd32Pseudo
2165
750k
    0U, // VLD4LNd32Pseudo_UPD
2166
750k
    1079498449U,  // VLD4LNd32_UPD
2167
750k
    1079621329U,  // VLD4LNd8
2168
750k
    0U, // VLD4LNd8Pseudo
2169
750k
    0U, // VLD4LNd8Pseudo_UPD
2170
750k
    1079629521U,  // VLD4LNd8_UPD
2171
750k
    1079359185U,  // VLD4LNq16
2172
750k
    0U, // VLD4LNq16Pseudo
2173
750k
    0U, // VLD4LNq16Pseudo_UPD
2174
750k
    1079367377U,  // VLD4LNq16_UPD
2175
750k
    1079490257U,  // VLD4LNq32
2176
750k
    0U, // VLD4LNq32Pseudo
2177
750k
    0U, // VLD4LNq32Pseudo_UPD
2178
750k
    1079498449U,  // VLD4LNq32_UPD
2179
750k
    5560017U, // VLD4d16
2180
750k
    0U, // VLD4d16Pseudo
2181
750k
    0U, // VLD4d16Pseudo_UPD
2182
750k
    5621457U, // VLD4d16_UPD
2183
750k
    5691089U, // VLD4d32
2184
750k
    0U, // VLD4d32Pseudo
2185
750k
    0U, // VLD4d32Pseudo_UPD
2186
750k
    5752529U, // VLD4d32_UPD
2187
750k
    5822161U, // VLD4d8
2188
750k
    0U, // VLD4d8Pseudo
2189
750k
    0U, // VLD4d8Pseudo_UPD
2190
750k
    5883601U, // VLD4d8_UPD
2191
750k
    5560017U, // VLD4q16
2192
750k
    0U, // VLD4q16Pseudo_UPD
2193
750k
    5621457U, // VLD4q16_UPD
2194
750k
    0U, // VLD4q16oddPseudo
2195
750k
    0U, // VLD4q16oddPseudo_UPD
2196
750k
    5691089U, // VLD4q32
2197
750k
    0U, // VLD4q32Pseudo_UPD
2198
750k
    5752529U, // VLD4q32_UPD
2199
750k
    0U, // VLD4q32oddPseudo
2200
750k
    0U, // VLD4q32oddPseudo_UPD
2201
750k
    5822161U, // VLD4q8
2202
750k
    0U, // VLD4q8Pseudo_UPD
2203
750k
    5883601U, // VLD4q8_UPD
2204
750k
    0U, // VLD4q8oddPseudo
2205
750k
    0U, // VLD4q8oddPseudo_UPD
2206
750k
    2332571774U,  // VLDMDDB_UPD
2207
750k
    571406U,  // VLDMDIA
2208
750k
    2332571662U,  // VLDMDIA_UPD
2209
750k
    0U, // VLDMQIA
2210
750k
    2332571774U,  // VLDMSDB_UPD
2211
750k
    571406U,  // VLDMSIA
2212
750k
    2332571662U,  // VLDMSIA_UPD
2213
750k
    556114U,  // VLDRD
2214
750k
    162898U,  // VLDRH
2215
750k
    556114U,  // VLDRS
2216
750k
    1074314122U,  // VLLDM
2217
750k
    1074314128U,  // VLSTM
2218
750k
    185246300U, // VMAXNMD
2219
750k
    185246693U, // VMAXNMH
2220
750k
    185245992U, // VMAXNMNDf
2221
750k
    185246693U, // VMAXNMNDh
2222
750k
    185245992U, // VMAXNMNQf
2223
750k
    185246693U, // VMAXNMNQh
2224
750k
    185245992U, // VMAXNMS
2225
750k
    253132314U, // VMAXfd
2226
750k
    253132314U, // VMAXfq
2227
750k
    253001242U, // VMAXhd
2228
750k
    253001242U, // VMAXhq
2229
750k
    186940954U, // VMAXsv16i8
2230
750k
    186678810U, // VMAXsv2i32
2231
750k
    186809882U, // VMAXsv4i16
2232
750k
    186678810U, // VMAXsv4i32
2233
750k
    186809882U, // VMAXsv8i16
2234
750k
    186940954U, // VMAXsv8i8
2235
750k
    187334170U, // VMAXuv16i8
2236
750k
    187072026U, // VMAXuv2i32
2237
750k
    187203098U, // VMAXuv4i16
2238
750k
    187072026U, // VMAXuv4i32
2239
750k
    187203098U, // VMAXuv8i16
2240
750k
    187334170U, // VMAXuv8i8
2241
750k
    185246288U, // VMINNMD
2242
750k
    185246681U, // VMINNMH
2243
750k
    185245980U, // VMINNMNDf
2244
750k
    185246681U, // VMINNMNDh
2245
750k
    185245980U, // VMINNMNQf
2246
750k
    185246681U, // VMINNMNQh
2247
750k
    185245980U, // VMINNMS
2248
750k
    253131706U, // VMINfd
2249
750k
    253131706U, // VMINfq
2250
750k
    253000634U, // VMINhd
2251
750k
    253000634U, // VMINhq
2252
750k
    186940346U, // VMINsv16i8
2253
750k
    186678202U, // VMINsv2i32
2254
750k
    186809274U, // VMINsv4i16
2255
750k
    186678202U, // VMINsv4i32
2256
750k
    186809274U, // VMINsv8i16
2257
750k
    186940346U, // VMINsv8i8
2258
750k
    187333562U, // VMINuv16i8
2259
750k
    187071418U, // VMINuv2i32
2260
750k
    187202490U, // VMINuv4i16
2261
750k
    187071418U, // VMINuv4i32
2262
750k
    187202490U, // VMINuv8i16
2263
750k
    187333562U, // VMINuv8i8
2264
750k
    2400344110U,  // VMLAD
2265
750k
    2400475182U,  // VMLAH
2266
750k
    169896676U, // VMLALslsv2i32
2267
750k
    170027748U, // VMLALslsv4i16
2268
750k
    170289892U, // VMLALsluv2i32
2269
750k
    170420964U, // VMLALsluv4i16
2270
750k
    169892580U, // VMLALsv2i64
2271
750k
    170023652U, // VMLALsv4i32
2272
750k
    170154724U, // VMLALsv8i16
2273
750k
    170285796U, // VMLALuv2i64
2274
750k
    170416868U, // VMLALuv4i32
2275
750k
    170547940U, // VMLALuv8i16
2276
750k
    2400606254U,  // VMLAS
2277
750k
    2400606254U,  // VMLAfd
2278
750k
    2400606254U,  // VMLAfq
2279
750k
    2400475182U,  // VMLAhd
2280
750k
    2400475182U,  // VMLAhq
2281
750k
    2400610350U,  // VMLAslfd
2282
750k
    2400610350U,  // VMLAslfq
2283
750k
    2400479278U,  // VMLAslhd
2284
750k
    2400479278U,  // VMLAslhq
2285
750k
    170813486U, // VMLAslv2i32
2286
750k
    170944558U, // VMLAslv4i16
2287
750k
    170813486U, // VMLAslv4i32
2288
750k
    170944558U, // VMLAslv8i16
2289
750k
    171071534U, // VMLAv16i8
2290
750k
    170809390U, // VMLAv2i32
2291
750k
    170940462U, // VMLAv4i16
2292
750k
    170809390U, // VMLAv4i32
2293
750k
    170940462U, // VMLAv8i16
2294
750k
    171071534U, // VMLAv8i8
2295
750k
    2400345279U,  // VMLSD
2296
750k
    2400476351U,  // VMLSH
2297
750k
    169896809U, // VMLSLslsv2i32
2298
750k
    170027881U, // VMLSLslsv4i16
2299
750k
    170290025U, // VMLSLsluv2i32
2300
750k
    170421097U, // VMLSLsluv4i16
2301
750k
    169892713U, // VMLSLsv2i64
2302
750k
    170023785U, // VMLSLsv4i32
2303
750k
    170154857U, // VMLSLsv8i16
2304
750k
    170285929U, // VMLSLuv2i64
2305
750k
    170417001U, // VMLSLuv4i32
2306
750k
    170548073U, // VMLSLuv8i16
2307
750k
    2400607423U,  // VMLSS
2308
750k
    2400607423U,  // VMLSfd
2309
750k
    2400607423U,  // VMLSfq
2310
750k
    2400476351U,  // VMLShd
2311
750k
    2400476351U,  // VMLShq
2312
750k
    2400611519U,  // VMLSslfd
2313
750k
    2400611519U,  // VMLSslfq
2314
750k
    2400480447U,  // VMLSslhd
2315
750k
    2400480447U,  // VMLSslhq
2316
750k
    170814655U, // VMLSslv2i32
2317
750k
    170945727U, // VMLSslv4i16
2318
750k
    170814655U, // VMLSslv4i32
2319
750k
    170945727U, // VMLSslv8i16
2320
750k
    171072703U, // VMLSv16i8
2321
750k
    170810559U, // VMLSv2i32
2322
750k
    170941631U, // VMLSv4i16
2323
750k
    170810559U, // VMLSv4i32
2324
750k
    170941631U, // VMLSv8i16
2325
750k
    171072703U, // VMLSv8i8
2326
750k
    252853737U, // VMOVD
2327
750k
    556521U,  // VMOVDRR
2328
750k
    1258988623U,  // VMOVH
2329
750k
    252984809U, // VMOVHR
2330
750k
    1260403588U,  // VMOVLsv2i64
2331
750k
    1260534660U,  // VMOVLsv4i32
2332
750k
    1260665732U,  // VMOVLsv8i16
2333
750k
    1260796804U,  // VMOVLuv2i64
2334
750k
    1260927876U,  // VMOVLuv4i32
2335
750k
    1261058948U,  // VMOVLuv8i16
2336
750k
    1261190158U,  // VMOVNv2i32
2337
750k
    1261321230U,  // VMOVNv4i16
2338
750k
    1261452302U,  // VMOVNv8i8
2339
750k
    252984809U, // VMOVRH
2340
750k
    556521U,  // VMOVRRD
2341
750k
    548329U,  // VMOVRRS
2342
750k
    540137U,  // VMOVRS
2343
750k
    253115881U, // VMOVS
2344
750k
    540137U,  // VMOVSR
2345
750k
    548329U,  // VMOVSRR
2346
750k
    405945833U, // VMOVv16i8
2347
750k
    405552617U, // VMOVv1i64
2348
750k
    1326857705U,  // VMOVv2f32
2349
750k
    405683689U, // VMOVv2i32
2350
750k
    405552617U, // VMOVv2i64
2351
750k
    1326857705U,  // VMOVv4f32
2352
750k
    405814761U, // VMOVv4i16
2353
750k
    405683689U, // VMOVv4i32
2354
750k
    405814761U, // VMOVv8i16
2355
750k
    405945833U, // VMOVv8i8
2356
750k
    3221798113U,  // VMRS
2357
750k
    572641U,  // VMRS_FPEXC
2358
750k
    1074314465U,  // VMRS_FPINST
2359
750k
    2148056289U,  // VMRS_FPINST2
2360
750k
    3221798113U,  // VMRS_FPSID
2361
750k
    572641U,  // VMRS_MVFR0
2362
750k
    1074314465U,  // VMRS_MVFR1
2363
750k
    2148056289U,  // VMRS_MVFR2
2364
750k
    5946503U, // VMSR
2365
750k
    6077575U, // VMSR_FPEXC
2366
750k
    6208647U, // VMSR_FPINST
2367
750k
    6339719U, // VMSR_FPINST2
2368
750k
    6470791U, // VMSR_FPSID
2369
750k
    252869503U, // VMULD
2370
750k
    253000575U, // VMULH
2371
750k
    185246384U, // VMULLp64
2372
750k
    6585174U, // VMULLp8
2373
750k
    186669910U, // VMULLslsv2i32
2374
750k
    186800982U, // VMULLslsv4i16
2375
750k
    187063126U, // VMULLsluv2i32
2376
750k
    187194198U, // VMULLsluv4i16
2377
750k
    186678102U, // VMULLsv2i64
2378
750k
    186809174U, // VMULLsv4i32
2379
750k
    186940246U, // VMULLsv8i16
2380
750k
    187071318U, // VMULLuv2i64
2381
750k
    187202390U, // VMULLuv4i32
2382
750k
    187333462U, // VMULLuv8i16
2383
750k
    253131647U, // VMULS
2384
750k
    253131647U, // VMULfd
2385
750k
    253131647U, // VMULfq
2386
750k
    253000575U, // VMULhd
2387
750k
    253000575U, // VMULhq
2388
750k
    6585215U, // VMULpd
2389
750k
    6585215U, // VMULpq
2390
750k
    253123455U, // VMULslfd
2391
750k
    253123455U, // VMULslfq
2392
750k
    252992383U, // VMULslhd
2393
750k
    252992383U, // VMULslhq
2394
750k
    187587455U, // VMULslv2i32
2395
750k
    187718527U, // VMULslv4i16
2396
750k
    187587455U, // VMULslv4i32
2397
750k
    187718527U, // VMULslv8i16
2398
750k
    187857791U, // VMULv16i8
2399
750k
    187595647U, // VMULv2i32
2400
750k
    187726719U, // VMULv4i16
2401
750k
    187595647U, // VMULv4i32
2402
750k
    187726719U, // VMULv8i16
2403
750k
    187857791U, // VMULv8i8
2404
750k
    539650U,  // VMVNd
2405
750k
    539650U,  // VMVNq
2406
750k
    405683202U, // VMVNv2i32
2407
750k
    405814274U, // VMVNv4i16
2408
750k
    405683202U, // VMVNv4i32
2409
750k
    405814274U, // VMVNv8i16
2410
750k
    252852757U, // VNEGD
2411
750k
    252983829U, // VNEGH
2412
750k
    253114901U, // VNEGS
2413
750k
    253114901U, // VNEGf32q
2414
750k
    253114901U, // VNEGfd
2415
750k
    252983829U, // VNEGhd
2416
750k
    252983829U, // VNEGhq
2417
750k
    1260534293U,  // VNEGs16d
2418
750k
    1260534293U,  // VNEGs16q
2419
750k
    1260403221U,  // VNEGs32d
2420
750k
    1260403221U,  // VNEGs32q
2421
750k
    1260665365U,  // VNEGs8d
2422
750k
    1260665365U,  // VNEGs8q
2423
750k
    2400344104U,  // VNMLAD
2424
750k
    2400475176U,  // VNMLAH
2425
750k
    2400606248U,  // VNMLAS
2426
750k
    2400345273U,  // VNMLSD
2427
750k
    2400476345U,  // VNMLSH
2428
750k
    2400607417U,  // VNMLSS
2429
750k
    252869497U, // VNMULD
2430
750k
    253000569U, // VNMULH
2431
750k
    253131641U, // VNMULS
2432
750k
    555999U,  // VORNd
2433
750k
    555999U,  // VORNq
2434
750k
    556151U,  // VORRd
2435
750k
    405699703U, // VORRiv2i32
2436
750k
    405830775U, // VORRiv4i16
2437
750k
    405699703U, // VORRiv4i32
2438
750k
    405830775U, // VORRiv8i16
2439
750k
    556151U,  // VORRq
2440
750k
    1243904713U,  // VPADALsv16i8
2441
750k
    1243642569U,  // VPADALsv2i32
2442
750k
    1243773641U,  // VPADALsv4i16
2443
750k
    1243642569U,  // VPADALsv4i32
2444
750k
    1243773641U,  // VPADALsv8i16
2445
750k
    1243904713U,  // VPADALsv8i8
2446
750k
    1244297929U,  // VPADALuv16i8
2447
750k
    1244035785U,  // VPADALuv2i32
2448
750k
    1244166857U,  // VPADALuv4i16
2449
750k
    1244035785U,  // VPADALuv4i32
2450
750k
    1244166857U,  // VPADALuv8i16
2451
750k
    1244297929U,  // VPADALuv8i8
2452
750k
    1260665605U,  // VPADDLsv16i8
2453
750k
    1260403461U,  // VPADDLsv2i32
2454
750k
    1260534533U,  // VPADDLsv4i16
2455
750k
    1260403461U,  // VPADDLsv4i32
2456
750k
    1260534533U,  // VPADDLsv8i16
2457
750k
    1260665605U,  // VPADDLsv8i8
2458
750k
    1261058821U,  // VPADDLuv16i8
2459
750k
    1260796677U,  // VPADDLuv2i32
2460
750k
    1260927749U,  // VPADDLuv4i16
2461
750k
    1260796677U,  // VPADDLuv4i32
2462
750k
    1260927749U,  // VPADDLuv8i16
2463
750k
    1261058821U,  // VPADDLuv8i8
2464
750k
    253131143U, // VPADDf
2465
750k
    253000071U, // VPADDh
2466
750k
    187726215U, // VPADDi16
2467
750k
    187595143U, // VPADDi32
2468
750k
    187857287U, // VPADDi8
2469
750k
    253132308U, // VPMAXf
2470
750k
    253001236U, // VPMAXh
2471
750k
    186809876U, // VPMAXs16
2472
750k
    186678804U, // VPMAXs32
2473
750k
    186940948U, // VPMAXs8
2474
750k
    187203092U, // VPMAXu16
2475
750k
    187072020U, // VPMAXu32
2476
750k
    187334164U, // VPMAXu8
2477
750k
    253131700U, // VPMINf
2478
750k
    253000628U, // VPMINh
2479
750k
    186809268U, // VPMINs16
2480
750k
    186678196U, // VPMINs32
2481
750k
    186940340U, // VPMINs8
2482
750k
    187202484U, // VPMINu16
2483
750k
    187071412U, // VPMINu32
2484
750k
    187333556U, // VPMINu8
2485
750k
    1260666014U,  // VQABSv16i8
2486
750k
    1260403870U,  // VQABSv2i32
2487
750k
    1260534942U,  // VQABSv4i16
2488
750k
    1260403870U,  // VQABSv4i32
2489
750k
    1260534942U,  // VQABSv8i16
2490
750k
    1260666014U,  // VQABSv8i8
2491
750k
    186939789U, // VQADDsv16i8
2492
750k
    191265165U, // VQADDsv1i64
2493
750k
    186677645U, // VQADDsv2i32
2494
750k
    191265165U, // VQADDsv2i64
2495
750k
    186808717U, // VQADDsv4i16
2496
750k
    186677645U, // VQADDsv4i32
2497
750k
    186808717U, // VQADDsv8i16
2498
750k
    186939789U, // VQADDsv8i8
2499
750k
    187333005U, // VQADDuv16i8
2500
750k
    191396237U, // VQADDuv1i64
2501
750k
    187070861U, // VQADDuv2i32
2502
750k
    191396237U, // VQADDuv2i64
2503
750k
    187201933U, // VQADDuv4i16
2504
750k
    187070861U, // VQADDuv4i32
2505
750k
    187201933U, // VQADDuv8i16
2506
750k
    187333005U, // VQADDuv8i8
2507
750k
    169896656U, // VQDMLALslv2i32
2508
750k
    170027728U, // VQDMLALslv4i16
2509
750k
    169892560U, // VQDMLALv2i64
2510
750k
    170023632U, // VQDMLALv4i32
2511
750k
    169896801U, // VQDMLSLslv2i32
2512
750k
    170027873U, // VQDMLSLslv4i16
2513
750k
    169892705U, // VQDMLSLv2i64
2514
750k
    170023777U, // VQDMLSLv4i32
2515
750k
    186669632U, // VQDMULHslv2i32
2516
750k
    186800704U, // VQDMULHslv4i16
2517
750k
    186669632U, // VQDMULHslv4i32
2518
750k
    186800704U, // VQDMULHslv8i16
2519
750k
    186677824U, // VQDMULHv2i32
2520
750k
    186808896U, // VQDMULHv4i16
2521
750k
    186677824U, // VQDMULHv4i32
2522
750k
    186808896U, // VQDMULHv8i16
2523
750k
    186669890U, // VQDMULLslv2i32
2524
750k
    186800962U, // VQDMULLslv4i16
2525
750k
    186678082U, // VQDMULLv2i64
2526
750k
    186809154U, // VQDMULLv4i32
2527
750k
    1264991226U,  // VQMOVNsuv2i32
2528
750k
    1260403706U,  // VQMOVNsuv4i16
2529
750k
    1260534778U,  // VQMOVNsuv8i8
2530
750k
    1264991239U,  // VQMOVNsv2i32
2531
750k
    1260403719U,  // VQMOVNsv4i16
2532
750k
    1260534791U,  // VQMOVNsv8i8
2533
750k
    1265122311U,  // VQMOVNuv2i32
2534
750k
    1260796935U,  // VQMOVNuv4i16
2535
750k
    1260928007U,  // VQMOVNuv8i8
2536
750k
    1260665359U,  // VQNEGv16i8
2537
750k
    1260403215U,  // VQNEGv2i32
2538
750k
    1260534287U,  // VQNEGv4i16
2539
750k
    1260403215U,  // VQNEGv4i32
2540
750k
    1260534287U,  // VQNEGv8i16
2541
750k
    1260665359U,  // VQNEGv8i8
2542
750k
    169896482U, // VQRDMLAHslv2i32
2543
750k
    170027554U, // VQRDMLAHslv4i16
2544
750k
    169896482U, // VQRDMLAHslv4i32
2545
750k
    170027554U, // VQRDMLAHslv8i16
2546
750k
    169892386U, // VQRDMLAHv2i32
2547
750k
    170023458U, // VQRDMLAHv4i16
2548
750k
    169892386U, // VQRDMLAHv4i32
2549
750k
    170023458U, // VQRDMLAHv8i16
2550
750k
    169896539U, // VQRDMLSHslv2i32
2551
750k
    170027611U, // VQRDMLSHslv4i16
2552
750k
    169896539U, // VQRDMLSHslv4i32
2553
750k
    170027611U, // VQRDMLSHslv8i16
2554
750k
    169892443U, // VQRDMLSHv2i32
2555
750k
    170023515U, // VQRDMLSHv4i16
2556
750k
    169892443U, // VQRDMLSHv4i32
2557
750k
    170023515U, // VQRDMLSHv8i16
2558
750k
    186669640U, // VQRDMULHslv2i32
2559
750k
    186800712U, // VQRDMULHslv4i16
2560
750k
    186669640U, // VQRDMULHslv4i32
2561
750k
    186800712U, // VQRDMULHslv8i16
2562
750k
    186677832U, // VQRDMULHv2i32
2563
750k
    186808904U, // VQRDMULHv4i16
2564
750k
    186677832U, // VQRDMULHv4i32
2565
750k
    186808904U, // VQRDMULHv8i16
2566
750k
    186940188U, // VQRSHLsv16i8
2567
750k
    191265564U, // VQRSHLsv1i64
2568
750k
    186678044U, // VQRSHLsv2i32
2569
750k
    191265564U, // VQRSHLsv2i64
2570
750k
    186809116U, // VQRSHLsv4i16
2571
750k
    186678044U, // VQRSHLsv4i32
2572
750k
    186809116U, // VQRSHLsv8i16
2573
750k
    186940188U, // VQRSHLsv8i8
2574
750k
    187333404U, // VQRSHLuv16i8
2575
750k
    191396636U, // VQRSHLuv1i64
2576
750k
    187071260U, // VQRSHLuv2i32
2577
750k
    191396636U, // VQRSHLuv2i64
2578
750k
    187202332U, // VQRSHLuv4i16
2579
750k
    187071260U, // VQRSHLuv4i32
2580
750k
    187202332U, // VQRSHLuv8i16
2581
750k
    187333404U, // VQRSHLuv8i8
2582
750k
    191265738U, // VQRSHRNsv2i32
2583
750k
    186678218U, // VQRSHRNsv4i16
2584
750k
    186809290U, // VQRSHRNsv8i8
2585
750k
    191396810U, // VQRSHRNuv2i32
2586
750k
    187071434U, // VQRSHRNuv4i16
2587
750k
    187202506U, // VQRSHRNuv8i8
2588
750k
    191265777U, // VQRSHRUNv2i32
2589
750k
    186678257U, // VQRSHRUNv4i16
2590
750k
    186809329U, // VQRSHRUNv8i8
2591
750k
    186940182U, // VQSHLsiv16i8
2592
750k
    191265558U, // VQSHLsiv1i64
2593
750k
    186678038U, // VQSHLsiv2i32
2594
750k
    191265558U, // VQSHLsiv2i64
2595
750k
    186809110U, // VQSHLsiv4i16
2596
750k
    186678038U, // VQSHLsiv4i32
2597
750k
    186809110U, // VQSHLsiv8i16
2598
750k
    186940182U, // VQSHLsiv8i8
2599
750k
    186940879U, // VQSHLsuv16i8
2600
750k
    191266255U, // VQSHLsuv1i64
2601
750k
    186678735U, // VQSHLsuv2i32
2602
750k
    191266255U, // VQSHLsuv2i64
2603
750k
    186809807U, // VQSHLsuv4i16
2604
750k
    186678735U, // VQSHLsuv4i32
2605
750k
    186809807U, // VQSHLsuv8i16
2606
750k
    186940879U, // VQSHLsuv8i8
2607
750k
    186940182U, // VQSHLsv16i8
2608
750k
    191265558U, // VQSHLsv1i64
2609
750k
    186678038U, // VQSHLsv2i32
2610
750k
    191265558U, // VQSHLsv2i64
2611
750k
    186809110U, // VQSHLsv4i16
2612
750k
    186678038U, // VQSHLsv4i32
2613
750k
    186809110U, // VQSHLsv8i16
2614
750k
    186940182U, // VQSHLsv8i8
2615
750k
    187333398U, // VQSHLuiv16i8
2616
750k
    191396630U, // VQSHLuiv1i64
2617
750k
    187071254U, // VQSHLuiv2i32
2618
750k
    191396630U, // VQSHLuiv2i64
2619
750k
    187202326U, // VQSHLuiv4i16
2620
750k
    187071254U, // VQSHLuiv4i32
2621
750k
    187202326U, // VQSHLuiv8i16
2622
750k
    187333398U, // VQSHLuiv8i8
2623
750k
    187333398U, // VQSHLuv16i8
2624
750k
    191396630U, // VQSHLuv1i64
2625
750k
    187071254U, // VQSHLuv2i32
2626
750k
    191396630U, // VQSHLuv2i64
2627
750k
    187202326U, // VQSHLuv4i16
2628
750k
    187071254U, // VQSHLuv4i32
2629
750k
    187202326U, // VQSHLuv8i16
2630
750k
    187333398U, // VQSHLuv8i8
2631
750k
    191265731U, // VQSHRNsv2i32
2632
750k
    186678211U, // VQSHRNsv4i16
2633
750k
    186809283U, // VQSHRNsv8i8
2634
750k
    191396803U, // VQSHRNuv2i32
2635
750k
    187071427U, // VQSHRNuv4i16
2636
750k
    187202499U, // VQSHRNuv8i8
2637
750k
    191265769U, // VQSHRUNv2i32
2638
750k
    186678249U, // VQSHRUNv4i16
2639
750k
    186809321U, // VQSHRUNv8i8
2640
750k
    186939648U, // VQSUBsv16i8
2641
750k
    191265024U, // VQSUBsv1i64
2642
750k
    186677504U, // VQSUBsv2i32
2643
750k
    191265024U, // VQSUBsv2i64
2644
750k
    186808576U, // VQSUBsv4i16
2645
750k
    186677504U, // VQSUBsv4i32
2646
750k
    186808576U, // VQSUBsv8i16
2647
750k
    186939648U, // VQSUBsv8i8
2648
750k
    187332864U, // VQSUBuv16i8
2649
750k
    191396096U, // VQSUBuv1i64
2650
750k
    187070720U, // VQSUBuv2i32
2651
750k
    191396096U, // VQSUBuv2i64
2652
750k
    187201792U, // VQSUBuv4i16
2653
750k
    187070720U, // VQSUBuv4i32
2654
750k
    187201792U, // VQSUBuv8i16
2655
750k
    187332864U, // VQSUBuv8i8
2656
750k
    187464613U, // VRADDHNv2i32
2657
750k
    187595685U, // VRADDHNv4i16
2658
750k
    187726757U, // VRADDHNv8i8
2659
750k
    1260796401U,  // VRECPEd
2660
750k
    253114865U, // VRECPEfd
2661
750k
    253114865U, // VRECPEfq
2662
750k
    252983793U, // VRECPEhd
2663
750k
    252983793U, // VRECPEhq
2664
750k
    1260796401U,  // VRECPEq
2665
750k
    253131994U, // VRECPSfd
2666
750k
    253131994U, // VRECPSfq
2667
750k
    253000922U, // VRECPShd
2668
750k
    253000922U, // VRECPShq
2669
750k
    407379U,  // VREV16d8
2670
750k
    407379U,  // VREV16q8
2671
750k
    145022U,  // VREV32d16
2672
750k
    407166U,  // VREV32d8
2673
750k
    145022U,  // VREV32q16
2674
750k
    407166U,  // VREV32q8
2675
750k
    145098U,  // VREV64d16
2676
750k
    276170U,  // VREV64d32
2677
750k
    407242U,  // VREV64d8
2678
750k
    145098U,  // VREV64q16
2679
750k
    276170U,  // VREV64q32
2680
750k
    407242U,  // VREV64q8
2681
750k
    186939770U, // VRHADDsv16i8
2682
750k
    186677626U, // VRHADDsv2i32
2683
750k
    186808698U, // VRHADDsv4i16
2684
750k
    186677626U, // VRHADDsv4i32
2685
750k
    186808698U, // VRHADDsv8i16
2686
750k
    186939770U, // VRHADDsv8i8
2687
750k
    187332986U, // VRHADDuv16i8
2688
750k
    187070842U, // VRHADDuv2i32
2689
750k
    187201914U, // VRHADDuv4i16
2690
750k
    187070842U, // VRHADDuv4i32
2691
750k
    187201914U, // VRHADDuv8i16
2692
750k
    187332986U, // VRHADDuv8i8
2693
750k
    1258988088U,  // VRINTAD
2694
750k
    1258988470U,  // VRINTAH
2695
750k
    1258987769U,  // VRINTANDf
2696
750k
    1258988470U,  // VRINTANDh
2697
750k
    1258987769U,  // VRINTANQf
2698
750k
    1258988470U,  // VRINTANQh
2699
750k
    1258987769U,  // VRINTAS
2700
750k
    1258988136U,  // VRINTMD
2701
750k
    1258988529U,  // VRINTMH
2702
750k
    1258987828U,  // VRINTMNDf
2703
750k
    1258988529U,  // VRINTMNDh
2704
750k
    1258987828U,  // VRINTMNQf
2705
750k
    1258988529U,  // VRINTMNQh
2706
750k
    1258987828U,  // VRINTMS
2707
750k
    1258988148U,  // VRINTND
2708
750k
    1258988541U,  // VRINTNH
2709
750k
    1258987840U,  // VRINTNNDf
2710
750k
    1258988541U,  // VRINTNNDh
2711
750k
    1258987840U,  // VRINTNNQf
2712
750k
    1258988541U,  // VRINTNNQh
2713
750k
    1258987840U,  // VRINTNS
2714
750k
    1258988160U,  // VRINTPD
2715
750k
    1258988553U,  // VRINTPH
2716
750k
    1258987852U,  // VRINTPNDf
2717
750k
    1258988553U,  // VRINTPNDh
2718
750k
    1258987852U,  // VRINTPNQf
2719
750k
    1258988553U,  // VRINTPNQh
2720
750k
    1258987852U,  // VRINTPS
2721
750k
    252853388U, // VRINTRD
2722
750k
    252984460U, // VRINTRH
2723
750k
    253115532U, // VRINTRS
2724
750k
    252853960U, // VRINTXD
2725
750k
    252985032U, // VRINTXH
2726
750k
    1258987900U,  // VRINTXNDf
2727
750k
    1258988611U,  // VRINTXNDh
2728
750k
    1258987900U,  // VRINTXNQf
2729
750k
    1258988611U,  // VRINTXNQh
2730
750k
    253116104U, // VRINTXS
2731
750k
    252853972U, // VRINTZD
2732
750k
    252985044U, // VRINTZH
2733
750k
    1258987912U,  // VRINTZNDf
2734
750k
    1258988634U,  // VRINTZNDh
2735
750k
    1258987912U,  // VRINTZNQf
2736
750k
    1258988634U,  // VRINTZNQh
2737
750k
    253116116U, // VRINTZS
2738
750k
    186940195U, // VRSHLsv16i8
2739
750k
    191265571U, // VRSHLsv1i64
2740
750k
    186678051U, // VRSHLsv2i32
2741
750k
    191265571U, // VRSHLsv2i64
2742
750k
    186809123U, // VRSHLsv4i16
2743
750k
    186678051U, // VRSHLsv4i32
2744
750k
    186809123U, // VRSHLsv8i16
2745
750k
    186940195U, // VRSHLsv8i8
2746
750k
    187333411U, // VRSHLuv16i8
2747
750k
    191396643U, // VRSHLuv1i64
2748
750k
    187071267U, // VRSHLuv2i32
2749
750k
    191396643U, // VRSHLuv2i64
2750
750k
    187202339U, // VRSHLuv4i16
2751
750k
    187071267U, // VRSHLuv4i32
2752
750k
    187202339U, // VRSHLuv8i16
2753
750k
    187333411U, // VRSHLuv8i8
2754
750k
    187464658U, // VRSHRNv2i32
2755
750k
    187595730U, // VRSHRNv4i16
2756
750k
    187726802U, // VRSHRNv8i8
2757
750k
    186940503U, // VRSHRsv16i8
2758
750k
    191265879U, // VRSHRsv1i64
2759
750k
    186678359U, // VRSHRsv2i32
2760
750k
    191265879U, // VRSHRsv2i64
2761
750k
    186809431U, // VRSHRsv4i16
2762
750k
    186678359U, // VRSHRsv4i32
2763
750k
    186809431U, // VRSHRsv8i16
2764
750k
    186940503U, // VRSHRsv8i8
2765
750k
    187333719U, // VRSHRuv16i8
2766
750k
    191396951U, // VRSHRuv1i64
2767
750k
    187071575U, // VRSHRuv2i32
2768
750k
    191396951U, // VRSHRuv2i64
2769
750k
    187202647U, // VRSHRuv4i16
2770
750k
    187071575U, // VRSHRuv4i32
2771
750k
    187202647U, // VRSHRuv8i16
2772
750k
    187333719U, // VRSHRuv8i8
2773
750k
    1260796414U,  // VRSQRTEd
2774
750k
    253114878U, // VRSQRTEfd
2775
750k
    253114878U, // VRSQRTEfq
2776
750k
    252983806U, // VRSQRTEhd
2777
750k
    252983806U, // VRSQRTEhq
2778
750k
    1260796414U,  // VRSQRTEq
2779
750k
    253132016U, // VRSQRTSfd
2780
750k
    253132016U, // VRSQRTSfq
2781
750k
    253000944U, // VRSQRTShd
2782
750k
    253000944U, // VRSQRTShq
2783
750k
    170154046U, // VRSRAsv16i8
2784
750k
    174479422U, // VRSRAsv1i64
2785
750k
    169891902U, // VRSRAsv2i32
2786
750k
    174479422U, // VRSRAsv2i64
2787
750k
    170022974U, // VRSRAsv4i16
2788
750k
    169891902U, // VRSRAsv4i32
2789
750k
    170022974U, // VRSRAsv8i16
2790
750k
    170154046U, // VRSRAsv8i8
2791
750k
    170547262U, // VRSRAuv16i8
2792
750k
    174610494U, // VRSRAuv1i64
2793
750k
    170285118U, // VRSRAuv2i32
2794
750k
    174610494U, // VRSRAuv2i64
2795
750k
    170416190U, // VRSRAuv4i16
2796
750k
    170285118U, // VRSRAuv4i32
2797
750k
    170416190U, // VRSRAuv8i16
2798
750k
    170547262U, // VRSRAuv8i8
2799
750k
    187464598U, // VRSUBHNv2i32
2800
750k
    187595670U, // VRSUBHNv4i16
2801
750k
    187726742U, // VRSUBHNv8i8
2802
750k
    910473U,  // VSDOTD
2803
750k
    7070857U, // VSDOTDI
2804
750k
    910473U,  // VSDOTQ
2805
750k
    7070857U, // VSDOTQI
2806
750k
    185246348U, // VSELEQD
2807
750k
    185246741U, // VSELEQH
2808
750k
    185246040U, // VSELEQS
2809
750k
    185246276U, // VSELGED
2810
750k
    185246669U, // VSELGEH
2811
750k
    185245968U, // VSELGES
2812
750k
    185246372U, // VSELGTD
2813
750k
    185246775U, // VSELGTH
2814
750k
    185246064U, // VSELGTS
2815
750k
    185246360U, // VSELVSD
2816
750k
    185246763U, // VSELVSH
2817
750k
    185246052U, // VSELVSS
2818
750k
    3221380585U,  // VSETLNi16
2819
750k
    3221511657U,  // VSETLNi32
2820
750k
    3221642729U,  // VSETLNi8
2821
750k
    187726652U, // VSHLLi16
2822
750k
    187595580U, // VSHLLi32
2823
750k
    187857724U, // VSHLLi8
2824
750k
    186678076U, // VSHLLsv2i64
2825
750k
    186809148U, // VSHLLsv4i32
2826
750k
    186940220U, // VSHLLsv8i16
2827
750k
    187071292U, // VSHLLuv2i64
2828
750k
    187202364U, // VSHLLuv4i32
2829
750k
    187333436U, // VSHLLuv8i16
2830
750k
    187857705U, // VSHLiv16i8
2831
750k
    187464489U, // VSHLiv1i64
2832
750k
    187595561U, // VSHLiv2i32
2833
750k
    187464489U, // VSHLiv2i64
2834
750k
    187726633U, // VSHLiv4i16
2835
750k
    187595561U, // VSHLiv4i32
2836
750k
    187726633U, // VSHLiv8i16
2837
750k
    187857705U, // VSHLiv8i8
2838
750k
    186940201U, // VSHLsv16i8
2839
750k
    191265577U, // VSHLsv1i64
2840
750k
    186678057U, // VSHLsv2i32
2841
750k
    191265577U, // VSHLsv2i64
2842
750k
    186809129U, // VSHLsv4i16
2843
750k
    186678057U, // VSHLsv4i32
2844
750k
    186809129U, // VSHLsv8i16
2845
750k
    186940201U, // VSHLsv8i8
2846
750k
    187333417U, // VSHLuv16i8
2847
750k
    191396649U, // VSHLuv1i64
2848
750k
    187071273U, // VSHLuv2i32
2849
750k
    191396649U, // VSHLuv2i64
2850
750k
    187202345U, // VSHLuv4i16
2851
750k
    187071273U, // VSHLuv4i32
2852
750k
    187202345U, // VSHLuv8i16
2853
750k
    187333417U, // VSHLuv8i8
2854
750k
    187464665U, // VSHRNv2i32
2855
750k
    187595737U, // VSHRNv4i16
2856
750k
    187726809U, // VSHRNv8i8
2857
750k
    186940509U, // VSHRsv16i8
2858
750k
    191265885U, // VSHRsv1i64
2859
750k
    186678365U, // VSHRsv2i32
2860
750k
    191265885U, // VSHRsv2i64
2861
750k
    186809437U, // VSHRsv4i16
2862
750k
    186678365U, // VSHRsv4i32
2863
750k
    186809437U, // VSHRsv8i16
2864
750k
    186940509U, // VSHRsv8i8
2865
750k
    187333725U, // VSHRuv16i8
2866
750k
    191396957U, // VSHRuv1i64
2867
750k
    187071581U, // VSHRuv2i32
2868
750k
    191396957U, // VSHRuv2i64
2869
750k
    187202653U, // VSHRuv4i16
2870
750k
    187071581U, // VSHRuv4i32
2871
750k
    187202653U, // VSHRuv8i16
2872
750k
    187333725U, // VSHRuv8i8
2873
750k
    7110066U, // VSHTOD
2874
750k
    256540082U, // VSHTOH
2875
750k
    7241138U, // VSHTOS
2876
750k
    443563442U, // VSITOD
2877
750k
    443694514U, // VSITOH
2878
750k
    440942002U, // VSITOS
2879
750k
    416419U,  // VSLIv16i8
2880
750k
    5266083U, // VSLIv1i64
2881
750k
    285347U,  // VSLIv2i32
2882
750k
    5266083U, // VSLIv2i64
2883
750k
    154275U,  // VSLIv4i16
2884
750k
    285347U,  // VSLIv4i32
2885
750k
    154275U,  // VSLIv8i16
2886
750k
    416419U,  // VSLIv8i8
2887
750k
    1332772274U,  // VSLTOD
2888
750k
    1332903346U,  // VSLTOH
2889
750k
    1330150834U,  // VSLTOS
2890
750k
    252853628U, // VSQRTD
2891
750k
    252984700U, // VSQRTH
2892
750k
    253115772U, // VSQRTS
2893
750k
    170154052U, // VSRAsv16i8
2894
750k
    174479428U, // VSRAsv1i64
2895
750k
    169891908U, // VSRAsv2i32
2896
750k
    174479428U, // VSRAsv2i64
2897
750k
    170022980U, // VSRAsv4i16
2898
750k
    169891908U, // VSRAsv4i32
2899
750k
    170022980U, // VSRAsv8i16
2900
750k
    170154052U, // VSRAsv8i8
2901
750k
    170547268U, // VSRAuv16i8
2902
750k
    174610500U, // VSRAuv1i64
2903
750k
    170285124U, // VSRAuv2i32
2904
750k
    174610500U, // VSRAuv2i64
2905
750k
    170416196U, // VSRAuv4i16
2906
750k
    170285124U, // VSRAuv4i32
2907
750k
    170416196U, // VSRAuv8i16
2908
750k
    170547268U, // VSRAuv8i8
2909
750k
    416424U,  // VSRIv16i8
2910
750k
    5266088U, // VSRIv1i64
2911
750k
    285352U,  // VSRIv2i32
2912
750k
    5266088U, // VSRIv2i64
2913
750k
    154280U,  // VSRIv4i16
2914
750k
    285352U,  // VSRIv4i32
2915
750k
    154280U,  // VSRIv8i16
2916
750k
    416424U,  // VSRIv8i8
2917
750k
    1247041145U,  // VST1LNd16
2918
750k
    1632949881U,  // VST1LNd16_UPD
2919
750k
    1247172217U,  // VST1LNd32
2920
750k
    1633080953U,  // VST1LNd32_UPD
2921
750k
    1247303289U,  // VST1LNd8
2922
750k
    1633212025U,  // VST1LNd8_UPD
2923
750k
    0U, // VST1LNq16Pseudo
2924
750k
    0U, // VST1LNq16Pseudo_UPD
2925
750k
    0U, // VST1LNq32Pseudo
2926
750k
    0U, // VST1LNq32Pseudo_UPD
2927
750k
    0U, // VST1LNq8Pseudo
2928
750k
    0U, // VST1LNq8Pseudo_UPD
2929
750k
    570586745U, // VST1d16
2930
750k
    587363961U, // VST1d16Q
2931
750k
    0U, // VST1d16QPseudo
2932
750k
    604132985U, // VST1d16Qwb_fixed
2933
750k
    620914297U, // VST1d16Qwb_register
2934
750k
    637695609U, // VST1d16T
2935
750k
    0U, // VST1d16TPseudo
2936
750k
    654464633U, // VST1d16Twb_fixed
2937
750k
    671245945U, // VST1d16Twb_register
2938
750k
    688019065U, // VST1d16wb_fixed
2939
750k
    704800377U, // VST1d16wb_register
2940
750k
    570717817U, // VST1d32
2941
750k
    587495033U, // VST1d32Q
2942
750k
    0U, // VST1d32QPseudo
2943
750k
    604264057U, // VST1d32Qwb_fixed
2944
750k
    621045369U, // VST1d32Qwb_register
2945
750k
    637826681U, // VST1d32T
2946
750k
    0U, // VST1d32TPseudo
2947
750k
    654595705U, // VST1d32Twb_fixed
2948
750k
    671377017U, // VST1d32Twb_register
2949
750k
    688150137U, // VST1d32wb_fixed
2950
750k
    704931449U, // VST1d32wb_register
2951
750k
    575698553U, // VST1d64
2952
750k
    592475769U, // VST1d64Q
2953
750k
    0U, // VST1d64QPseudo
2954
750k
    0U, // VST1d64QPseudoWB_fixed
2955
750k
    0U, // VST1d64QPseudoWB_register
2956
750k
    609244793U, // VST1d64Qwb_fixed
2957
750k
    626026105U, // VST1d64Qwb_register
2958
750k
    642807417U, // VST1d64T
2959
750k
    0U, // VST1d64TPseudo
2960
750k
    0U, // VST1d64TPseudoWB_fixed
2961
750k
    0U, // VST1d64TPseudoWB_register
2962
750k
    659576441U, // VST1d64Twb_fixed
2963
750k
    676357753U, // VST1d64Twb_register
2964
750k
    693130873U, // VST1d64wb_fixed
2965
750k
    709912185U, // VST1d64wb_register
2966
750k
    570848889U, // VST1d8
2967
750k
    587626105U, // VST1d8Q
2968
750k
    0U, // VST1d8QPseudo
2969
750k
    604395129U, // VST1d8Qwb_fixed
2970
750k
    621176441U, // VST1d8Qwb_register
2971
750k
    637957753U, // VST1d8T
2972
750k
    0U, // VST1d8TPseudo
2973
750k
    654726777U, // VST1d8Twb_fixed
2974
750k
    671508089U, // VST1d8Twb_register
2975
750k
    688281209U, // VST1d8wb_fixed
2976
750k
    705062521U, // VST1d8wb_register
2977
750k
    721581689U, // VST1q16
2978
750k
    0U, // VST1q16HighQPseudo
2979
750k
    0U, // VST1q16HighTPseudo
2980
750k
    0U, // VST1q16LowQPseudo_UPD
2981
750k
    0U, // VST1q16LowTPseudo_UPD
2982
750k
    738350713U, // VST1q16wb_fixed
2983
750k
    755132025U, // VST1q16wb_register
2984
750k
    721712761U, // VST1q32
2985
750k
    0U, // VST1q32HighQPseudo
2986
750k
    0U, // VST1q32HighTPseudo
2987
750k
    0U, // VST1q32LowQPseudo_UPD
2988
750k
    0U, // VST1q32LowTPseudo_UPD
2989
750k
    738481785U, // VST1q32wb_fixed
2990
750k
    755263097U, // VST1q32wb_register
2991
750k
    726693497U, // VST1q64
2992
750k
    0U, // VST1q64HighQPseudo
2993
750k
    0U, // VST1q64HighTPseudo
2994
750k
    0U, // VST1q64LowQPseudo_UPD
2995
750k
    0U, // VST1q64LowTPseudo_UPD
2996
750k
    743462521U, // VST1q64wb_fixed
2997
750k
    760243833U, // VST1q64wb_register
2998
750k
    721843833U, // VST1q8
2999
750k
    0U, // VST1q8HighQPseudo
3000
750k
    0U, // VST1q8HighTPseudo
3001
750k
    0U, // VST1q8LowQPseudo_UPD
3002
750k
    0U, // VST1q8LowTPseudo_UPD
3003
750k
    738612857U, // VST1q8wb_fixed
3004
750k
    755394169U, // VST1q8wb_register
3005
750k
    1247045301U,  // VST2LNd16
3006
750k
    0U, // VST2LNd16Pseudo
3007
750k
    0U, // VST2LNd16Pseudo_UPD
3008
750k
    1632999093U,  // VST2LNd16_UPD
3009
750k
    1247176373U,  // VST2LNd32
3010
750k
    0U, // VST2LNd32Pseudo
3011
750k
    0U, // VST2LNd32Pseudo_UPD
3012
750k
    1633130165U,  // VST2LNd32_UPD
3013
750k
    1247307445U,  // VST2LNd8
3014
750k
    0U, // VST2LNd8Pseudo
3015
750k
    0U, // VST2LNd8Pseudo_UPD
3016
750k
    1633261237U,  // VST2LNd8_UPD
3017
750k
    1247045301U,  // VST2LNq16
3018
750k
    0U, // VST2LNq16Pseudo
3019
750k
    0U, // VST2LNq16Pseudo_UPD
3020
750k
    1632999093U,  // VST2LNq16_UPD
3021
750k
    1247176373U,  // VST2LNq32
3022
750k
    0U, // VST2LNq32Pseudo
3023
750k
    0U, // VST2LNq32Pseudo_UPD
3024
750k
    1633130165U,  // VST2LNq32_UPD
3025
750k
    771913397U, // VST2b16
3026
750k
    788682421U, // VST2b16wb_fixed
3027
750k
    805463733U, // VST2b16wb_register
3028
750k
    772044469U, // VST2b32
3029
750k
    788813493U, // VST2b32wb_fixed
3030
750k
    805594805U, // VST2b32wb_register
3031
750k
    772175541U, // VST2b8
3032
750k
    788944565U, // VST2b8wb_fixed
3033
750k
    805725877U, // VST2b8wb_register
3034
750k
    721581749U, // VST2d16
3035
750k
    738350773U, // VST2d16wb_fixed
3036
750k
    755132085U, // VST2d16wb_register
3037
750k
    721712821U, // VST2d32
3038
750k
    738481845U, // VST2d32wb_fixed
3039
750k
    755263157U, // VST2d32wb_register
3040
750k
    721843893U, // VST2d8
3041
750k
    738612917U, // VST2d8wb_fixed
3042
750k
    755394229U, // VST2d8wb_register
3043
750k
    587364021U, // VST2q16
3044
750k
    0U, // VST2q16Pseudo
3045
750k
    0U, // VST2q16PseudoWB_fixed
3046
750k
    0U, // VST2q16PseudoWB_register
3047
750k
    604133045U, // VST2q16wb_fixed
3048
750k
    620914357U, // VST2q16wb_register
3049
750k
    587495093U, // VST2q32
3050
750k
    0U, // VST2q32Pseudo
3051
750k
    0U, // VST2q32PseudoWB_fixed
3052
750k
    0U, // VST2q32PseudoWB_register
3053
750k
    604264117U, // VST2q32wb_fixed
3054
750k
    621045429U, // VST2q32wb_register
3055
750k
    587626165U, // VST2q8
3056
750k
    0U, // VST2q8Pseudo
3057
750k
    0U, // VST2q8PseudoWB_fixed
3058
750k
    0U, // VST2q8PseudoWB_register
3059
750k
    604395189U, // VST2q8wb_fixed
3060
750k
    621176501U, // VST2q8wb_register
3061
750k
    1247073989U,  // VST3LNd16
3062
750k
    0U, // VST3LNd16Pseudo
3063
750k
    0U, // VST3LNd16Pseudo_UPD
3064
750k
    1633011397U,  // VST3LNd16_UPD
3065
750k
    1247205061U,  // VST3LNd32
3066
750k
    0U, // VST3LNd32Pseudo
3067
750k
    0U, // VST3LNd32Pseudo_UPD
3068
750k
    1633142469U,  // VST3LNd32_UPD
3069
750k
    1247336133U,  // VST3LNd8
3070
750k
    0U, // VST3LNd8Pseudo
3071
750k
    0U, // VST3LNd8Pseudo_UPD
3072
750k
    1633273541U,  // VST3LNd8_UPD
3073
750k
    1247073989U,  // VST3LNq16
3074
750k
    0U, // VST3LNq16Pseudo
3075
750k
    0U, // VST3LNq16Pseudo_UPD
3076
750k
    1633011397U,  // VST3LNq16_UPD
3077
750k
    1247205061U,  // VST3LNq32
3078
750k
    0U, // VST3LNq32Pseudo
3079
750k
    0U, // VST3LNq32Pseudo_UPD
3080
750k
    1633142469U,  // VST3LNq32_UPD
3081
750k
    173303493U, // VST3d16
3082
750k
    0U, // VST3d16Pseudo
3083
750k
    0U, // VST3d16Pseudo_UPD
3084
750k
    559257285U, // VST3d16_UPD
3085
750k
    173434565U, // VST3d32
3086
750k
    0U, // VST3d32Pseudo
3087
750k
    0U, // VST3d32Pseudo_UPD
3088
750k
    559388357U, // VST3d32_UPD
3089
750k
    173565637U, // VST3d8
3090
750k
    0U, // VST3d8Pseudo
3091
750k
    0U, // VST3d8Pseudo_UPD
3092
750k
    559519429U, // VST3d8_UPD
3093
750k
    173303493U, // VST3q16
3094
750k
    0U, // VST3q16Pseudo_UPD
3095
750k
    559257285U, // VST3q16_UPD
3096
750k
    0U, // VST3q16oddPseudo
3097
750k
    0U, // VST3q16oddPseudo_UPD
3098
750k
    173434565U, // VST3q32
3099
750k
    0U, // VST3q32Pseudo_UPD
3100
750k
    559388357U, // VST3q32_UPD
3101
750k
    0U, // VST3q32oddPseudo
3102
750k
    0U, // VST3q32oddPseudo_UPD
3103
750k
    173565637U, // VST3q8
3104
750k
    0U, // VST3q8Pseudo_UPD
3105
750k
    559519429U, // VST3q8_UPD
3106
750k
    0U, // VST3q8oddPseudo
3107
750k
    0U, // VST3q8oddPseudo_UPD
3108
750k
    1247123158U,  // VST4LNd16
3109
750k
    0U, // VST4LNd16Pseudo
3110
750k
    0U, // VST4LNd16Pseudo_UPD
3111
750k
    1633003222U,  // VST4LNd16_UPD
3112
750k
    1247254230U,  // VST4LNd32
3113
750k
    0U, // VST4LNd32Pseudo
3114
750k
    0U, // VST4LNd32Pseudo_UPD
3115
750k
    1633134294U,  // VST4LNd32_UPD
3116
750k
    1247385302U,  // VST4LNd8
3117
750k
    0U, // VST4LNd8Pseudo
3118
750k
    0U, // VST4LNd8Pseudo_UPD
3119
750k
    1633265366U,  // VST4LNd8_UPD
3120
750k
    1247123158U,  // VST4LNq16
3121
750k
    0U, // VST4LNq16Pseudo
3122
750k
    0U, // VST4LNq16Pseudo_UPD
3123
750k
    1633003222U,  // VST4LNq16_UPD
3124
750k
    1247254230U,  // VST4LNq32
3125
750k
    0U, // VST4LNq32Pseudo
3126
750k
    0U, // VST4LNq32Pseudo_UPD
3127
750k
    1633134294U,  // VST4LNq32_UPD
3128
750k
    173332182U, // VST4d16
3129
750k
    0U, // VST4d16Pseudo
3130
750k
    0U, // VST4d16Pseudo_UPD
3131
750k
    559269590U, // VST4d16_UPD
3132
750k
    173463254U, // VST4d32
3133
750k
    0U, // VST4d32Pseudo
3134
750k
    0U, // VST4d32Pseudo_UPD
3135
750k
    559400662U, // VST4d32_UPD
3136
750k
    173594326U, // VST4d8
3137
750k
    0U, // VST4d8Pseudo
3138
750k
    0U, // VST4d8Pseudo_UPD
3139
750k
    559531734U, // VST4d8_UPD
3140
750k
    173332182U, // VST4q16
3141
750k
    0U, // VST4q16Pseudo_UPD
3142
750k
    559269590U, // VST4q16_UPD
3143
750k
    0U, // VST4q16oddPseudo
3144
750k
    0U, // VST4q16oddPseudo_UPD
3145
750k
    173463254U, // VST4q32
3146
750k
    0U, // VST4q32Pseudo_UPD
3147
750k
    559400662U, // VST4q32_UPD
3148
750k
    0U, // VST4q32oddPseudo
3149
750k
    0U, // VST4q32oddPseudo_UPD
3150
750k
    173594326U, // VST4q8
3151
750k
    0U, // VST4q8Pseudo_UPD
3152
750k
    559531734U, // VST4q8_UPD
3153
750k
    0U, // VST4q8oddPseudo
3154
750k
    0U, // VST4q8oddPseudo_UPD
3155
750k
    2332571781U,  // VSTMDDB_UPD
3156
750k
    571413U,  // VSTMDIA
3157
750k
    2332571669U,  // VSTMDIA_UPD
3158
750k
    0U, // VSTMQIA
3159
750k
    2332571781U,  // VSTMSDB_UPD
3160
750k
    571413U,  // VSTMSIA
3161
750k
    2332571669U,  // VSTMSIA_UPD
3162
750k
    556179U,  // VSTRD
3163
750k
    162963U,  // VSTRH
3164
750k
    556179U,  // VSTRS
3165
750k
    252868870U, // VSUBD
3166
750k
    252999942U, // VSUBH
3167
750k
    187464606U, // VSUBHNv2i32
3168
750k
    187595678U, // VSUBHNv4i16
3169
750k
    187726750U, // VSUBHNv8i8
3170
750k
    186677999U, // VSUBLsv2i64
3171
750k
    186809071U, // VSUBLsv4i32
3172
750k
    186940143U, // VSUBLsv8i16
3173
750k
    187071215U, // VSUBLuv2i64
3174
750k
    187202287U, // VSUBLuv4i32
3175
750k
    187333359U, // VSUBLuv8i16
3176
750k
    253131014U, // VSUBS
3177
750k
    186678766U, // VSUBWsv2i64
3178
750k
    186809838U, // VSUBWsv4i32
3179
750k
    186940910U, // VSUBWsv8i16
3180
750k
    187071982U, // VSUBWuv2i64
3181
750k
    187203054U, // VSUBWuv4i32
3182
750k
    187334126U, // VSUBWuv8i16
3183
750k
    253131014U, // VSUBfd
3184
750k
    253131014U, // VSUBfq
3185
750k
    252999942U, // VSUBhd
3186
750k
    252999942U, // VSUBhq
3187
750k
    187857158U, // VSUBv16i8
3188
750k
    187463942U, // VSUBv1i64
3189
750k
    187595014U, // VSUBv2i32
3190
750k
    187463942U, // VSUBv2i64
3191
750k
    187726086U, // VSUBv4i16
3192
750k
    187595014U, // VSUBv4i32
3193
750k
    187726086U, // VSUBv8i16
3194
750k
    187857158U, // VSUBv8i8
3195
750k
    547888U,  // VSWPd
3196
750k
    547888U,  // VSWPq
3197
750k
    424682U,  // VTBL1
3198
750k
    424682U,  // VTBL2
3199
750k
    424682U,  // VTBL3
3200
750k
    0U, // VTBL3Pseudo
3201
750k
    424682U,  // VTBL4
3202
750k
    0U, // VTBL4Pseudo
3203
750k
    417355U,  // VTBX1
3204
750k
    417355U,  // VTBX2
3205
750k
    417355U,  // VTBX3
3206
750k
    0U, // VTBX3Pseudo
3207
750k
    417355U,  // VTBX4
3208
750k
    0U, // VTBX4Pseudo
3209
750k
    7634354U, // VTOSHD
3210
750k
    256146866U, // VTOSHH
3211
750k
    7765426U, // VTOSHS
3212
750k
    441597080U, // VTOSIRD
3213
750k
    444087448U, // VTOSIRH
3214
750k
    440417432U, // VTOSIRS
3215
750k
    441597362U, // VTOSIZD
3216
750k
    444087730U, // VTOSIZH
3217
750k
    440417714U, // VTOSIZS
3218
750k
    1330806194U,  // VTOSLD
3219
750k
    1333296562U,  // VTOSLH
3220
750k
    1329626546U,  // VTOSLS
3221
750k
    8027570U, // VTOUHD
3222
750k
    256277938U, // VTOUHH
3223
750k
    8158642U, // VTOUHS
3224
750k
    444480664U, // VTOUIRD
3225
750k
    444611736U, // VTOUIRH
3226
750k
    440548504U, // VTOUIRS
3227
750k
    444480946U, // VTOUIZD
3228
750k
    444612018U, // VTOUIZH
3229
750k
    440548786U, // VTOUIZS
3230
750k
    1333689778U,  // VTOULD
3231
750k
    1333820850U,  // VTOULH
3232
750k
    1329757618U,  // VTOULS
3233
750k
    154596U,  // VTRNd16
3234
750k
    285668U,  // VTRNd32
3235
750k
    416740U,  // VTRNd8
3236
750k
    154596U,  // VTRNq16
3237
750k
    285668U,  // VTRNq32
3238
750k
    416740U,  // VTRNq8
3239
750k
    425351U,  // VTSTv16i8
3240
750k
    294279U,  // VTSTv2i32
3241
750k
    163207U,  // VTSTv4i16
3242
750k
    294279U,  // VTSTv4i32
3243
750k
    163207U,  // VTSTv8i16
3244
750k
    425351U,  // VTSTv8i8
3245
750k
    910483U,  // VUDOTD
3246
750k
    7070867U, // VUDOTDI
3247
750k
    910483U,  // VUDOTQ
3248
750k
    7070867U, // VUDOTQI
3249
750k
    8551858U, // VUHTOD
3250
750k
    256802226U, // VUHTOH
3251
750k
    8682930U, // VUHTOS
3252
750k
    445005234U, // VUITOD
3253
750k
    445136306U, // VUITOH
3254
750k
    441204146U, // VUITOS
3255
750k
    1334214066U,  // VULTOD
3256
750k
    1334345138U,  // VULTOH
3257
750k
    1330412978U,  // VULTOS
3258
750k
    154677U,  // VUZPd16
3259
750k
    416821U,  // VUZPd8
3260
750k
    154677U,  // VUZPq16
3261
750k
    285749U,  // VUZPq32
3262
750k
    416821U,  // VUZPq8
3263
750k
    154653U,  // VZIPd16
3264
750k
    416797U,  // VZIPd8
3265
750k
    154653U,  // VZIPq16
3266
750k
    285725U,  // VZIPq32
3267
750k
    416797U,  // VZIPq8
3268
750k
    571388U,  // sysLDMDA
3269
750k
    2332571644U,  // sysLDMDA_UPD
3270
750k
    571519U,  // sysLDMDB
3271
750k
    2332571775U,  // sysLDMDB_UPD
3272
750k
    572300U,  // sysLDMIA
3273
750k
    2332572556U,  // sysLDMIA_UPD
3274
750k
    571538U,  // sysLDMIB
3275
750k
    2332571794U,  // sysLDMIB_UPD
3276
750k
    571394U,  // sysSTMDA
3277
750k
    2332571650U,  // sysSTMDA_UPD
3278
750k
    571526U,  // sysSTMDB
3279
750k
    2332571782U,  // sysSTMDB_UPD
3280
750k
    572306U,  // sysSTMIA
3281
750k
    2332572562U,  // sysSTMIA_UPD
3282
750k
    571544U,  // sysSTMIB
3283
750k
    2332571800U,  // sysSTMIB_UPD
3284
750k
    530745U,  // t2ADCri
3285
750k
    9050425U, // t2ADCrr
3286
750k
    9079097U, // t2ADCrs
3287
750k
    9050486U, // t2ADDri
3288
750k
    556533U,  // t2ADDri12
3289
750k
    9050486U, // t2ADDrr
3290
750k
    9079158U, // t2ADDrs
3291
750k
    9059406U, // t2ADR
3292
750k
    530859U,  // t2ANDri
3293
750k
    9050539U, // t2ANDrr
3294
750k
    9079211U, // t2ANDrs
3295
750k
    9051260U, // t2ASRri
3296
750k
    9051260U, // t2ASRrr
3297
750k
    1082832976U,  // t2B
3298
750k
    555329U,  // t2BFC
3299
750k
    547483U,  // t2BFI
3300
750k
    530758U,  // t2BICri
3301
750k
    9050438U, // t2BICrr
3302
750k
    9079110U, // t2BICrs
3303
750k
    1074313901U,  // t2BXJ
3304
750k
    1082832976U,  // t2Bcc
3305
750k
    201907225U, // t2CDP
3306
750k
    201905823U, // t2CDP2
3307
750k
    839310U,  // t2CLREX
3308
750k
    540368U,  // t2CLZ
3309
750k
    9059263U, // t2CMNri
3310
750k
    9059263U, // t2CMNzrr
3311
750k
    9075647U, // t2CMNzrs
3312
750k
    9059363U, // t2CMPri
3313
750k
    9059363U, // t2CMPrr
3314
750k
    9075747U, // t2CMPrs
3315
750k
    828709U,  // t2CPS1p
3316
750k
    1317731549U,  // t2CPS2p
3317
750k
    235470045U, // t2CPS3p
3318
750k
    185246891U, // t2CRC32B
3319
750k
    185246899U, // t2CRC32CB
3320
750k
    185246973U, // t2CRC32CH
3321
750k
    185247057U, // t2CRC32CW
3322
750k
    185246965U, // t2CRC32H
3323
750k
    185247049U, // t2CRC32W
3324
750k
    1074313739U,  // t2DBG
3325
750k
    837235U,  // t2DCPS1
3326
750k
    837295U,  // t2DCPS2
3327
750k
    837311U,  // t2DCPS3
3328
750k
    822655139U, // t2DMB
3329
750k
    822655158U, // t2DSB
3330
750k
    531562U,  // t2EORri
3331
750k
    9051242U, // t2EORrr
3332
750k
    9079914U, // t2EORrs
3333
750k
    1082834290U,  // t2HINT
3334
750k
    828731U,  // t2HVC
3335
750k
    839432378U, // t2ISB
3336
750k
    17313120U,  // t2IT
3337
750k
    0U, // t2Int_eh_sjlj_setjmp
3338
750k
    0U, // t2Int_eh_sjlj_setjmp_nofp
3339
750k
    538616U,  // t2LDA
3340
750k
    538701U,  // t2LDAB
3341
750k
    540284U,  // t2LDAEX
3342
750k
    538905U,  // t2LDAEXB
3343
750k
    555461U,  // t2LDAEXD
3344
750k
    539263U,  // t2LDAEXH
3345
750k
    539165U,  // t2LDAH
3346
750k
    1275615921U,  // t2LDC2L_OFFSET
3347
750k
    1275615921U,  // t2LDC2L_OPTION
3348
750k
    1275615921U,  // t2LDC2L_POST
3349
750k
    1275615921U,  // t2LDC2L_PRE
3350
750k
    1275614853U,  // t2LDC2_OFFSET
3351
750k
    1275614853U,  // t2LDC2_OPTION
3352
750k
    1275614853U,  // t2LDC2_POST
3353
750k
    1275614853U,  // t2LDC2_PRE
3354
750k
    1275615989U,  // t2LDCL_OFFSET
3355
750k
    1275615989U,  // t2LDCL_OPTION
3356
750k
    1275615989U,  // t2LDCL_POST
3357
750k
    1275615989U,  // t2LDCL_PRE
3358
750k
    1275615549U,  // t2LDC_OFFSET
3359
750k
    1275615549U,  // t2LDC_OPTION
3360
750k
    1275615549U,  // t2LDC_POST
3361
750k
    1275615549U,  // t2LDC_PRE
3362
750k
    571519U,  // t2LDMDB
3363
750k
    2332571775U,  // t2LDMDB_UPD
3364
750k
    9091980U, // t2LDMIA
3365
750k
    2341092236U,  // t2LDMIA_UPD
3366
750k
    556328U,  // t2LDRBT
3367
750k
    546988U,  // t2LDRB_POST
3368
750k
    546988U,  // t2LDRB_PRE
3369
750k
    9074860U, // t2LDRBi12
3370
750k
    555180U,  // t2LDRBi8
3371
750k
    9058476U, // t2LDRBpci
3372
750k
    9066668U, // t2LDRBs
3373
750k
    551343U,  // t2LDRD_POST
3374
750k
    551343U,  // t2LDRD_PRE
3375
750k
    547247U,  // t2LDRDi8
3376
750k
    556680U,  // t2LDREX
3377
750k
    538919U,  // t2LDREXB
3378
750k
    555475U,  // t2LDREXD
3379
750k
    539277U,  // t2LDREXH
3380
750k
    556363U,  // t2LDRHT
3381
750k
    547409U,  // t2LDRH_POST
3382
750k
    547409U,  // t2LDRH_PRE
3383
750k
    9075281U, // t2LDRHi12
3384
750k
    555601U,  // t2LDRHi8
3385
750k
    9058897U, // t2LDRHpci
3386
750k
    9067089U, // t2LDRHs
3387
750k
    556340U,  // t2LDRSBT
3388
750k
    547006U,  // t2LDRSB_POST
3389
750k
    547006U,  // t2LDRSB_PRE
3390
750k
    9074878U, // t2LDRSBi12
3391
750k
    555198U,  // t2LDRSBi8
3392
750k
    9058494U, // t2LDRSBpci
3393
750k
    9066686U, // t2LDRSBs
3394
750k
    556375U,  // t2LDRSHT
3395
750k
    547428U,  // t2LDRSH_POST
3396
750k
    547428U,  // t2LDRSH_PRE
3397
750k
    9075300U, // t2LDRSHi12
3398
750k
    555620U,  // t2LDRSHi8
3399
750k
    9058916U, // t2LDRSHpci
3400
750k
    9067108U, // t2LDRSHs
3401
750k
    556407U,  // t2LDRT
3402
750k
    547923U,  // t2LDR_POST
3403
750k
    547923U,  // t2LDR_PRE
3404
750k
    9075795U, // t2LDRi12
3405
750k
    556115U,  // t2LDRi8
3406
750k
    9059411U, // t2LDRpci
3407
750k
    9067603U, // t2LDRs
3408
750k
    9050981U, // t2LSLri
3409
750k
    9050981U, // t2LSLrr
3410
750k
    9051267U, // t2LSRri
3411
750k
    9051267U, // t2LSRrr
3412
750k
    201907274U, // t2MCR
3413
750k
    201905828U, // t2MCR2
3414
750k
    201878642U, // t2MCRR
3415
750k
    201877161U, // t2MCRR2
3416
750k
    546852U,  // t2MLA
3417
750k
    548021U,  // t2MLS
3418
750k
    556471U,  // t2MOVTi16
3419
750k
    9063914U, // t2MOVi
3420
750k
    540159U,  // t2MOVi16
3421
750k
    9063914U, // t2MOVr
3422
750k
    9059558U, // t2MOVsra_flag
3423
750k
    9059563U, // t2MOVsrl_flag
3424
750k
    336124238U, // t2MRC
3425
750k
    336123530U, // t2MRC2
3426
750k
    352872786U, // t2MRRC
3427
750k
    352872079U, // t2MRRC2
3428
750k
    2148056290U,  // t2MRS_AR
3429
750k
    539874U,  // t2MRS_M
3430
750k
    539874U,  // t2MRSbanked
3431
750k
    3221798114U,  // t2MRSsys_AR
3432
750k
    369638536U, // t2MSR_AR
3433
750k
    369638536U, // t2MSR_M
3434
750k
    386415752U, // t2MSRbanked
3435
750k
    555893U,  // t2MUL
3436
750k
    543747U,  // t2MVNi
3437
750k
    9063427U, // t2MVNr
3438
750k
    9051139U, // t2MVNs
3439
750k
    531424U,  // t2ORNri
3440
750k
    531424U,  // t2ORNrr
3441
750k
    560096U,  // t2ORNrs
3442
750k
    531576U,  // t2ORRri
3443
750k
    9051256U, // t2ORRrr
3444
750k
    9079928U, // t2ORRrs
3445
750k
    548115U,  // t2PKHBT
3446
750k
    547023U,  // t2PKHTB
3447
750k
    856178170U, // t2PLDWi12
3448
750k
    872955386U, // t2PLDWi8
3449
750k
    889748986U, // t2PLDWs
3450
750k
    856177055U, // t2PLDi12
3451
750k
    872954271U, // t2PLDi8
3452
750k
    906541471U, // t2PLDpci
3453
750k
    889747871U, // t2PLDs
3454
750k
    856177311U, // t2PLIi12
3455
750k
    872954527U, // t2PLIi8
3456
750k
    906541727U, // t2PLIpci
3457
750k
    889748127U, // t2PLIs
3458
750k
    555406U,  // t2QADD
3459
750k
    554800U,  // t2QADD16
3460
750k
    554903U,  // t2QADD8
3461
750k
    556729U,  // t2QASX
3462
750k
    555380U,  // t2QDADD
3463
750k
    555252U,  // t2QDSUB
3464
750k
    556588U,  // t2QSAX
3465
750k
    555265U,  // t2QSUB
3466
750k
    554762U,  // t2QSUB16
3467
750k
    554864U,  // t2QSUB8
3468
750k
    539998U,  // t2RBIT
3469
750k
    9059798U, // t2REV
3470
750k
    9058132U, // t2REV16
3471
750k
    9058927U, // t2REVSH
3472
750k
    1074313336U,  // t2RFEDB
3473
750k
    2148055160U,  // t2RFEDBW
3474
750k
    1074313224U,  // t2RFEIA
3475
750k
    2148055048U,  // t2RFEIAW
3476
750k
    9051246U, // t2RORri
3477
750k
    9051246U, // t2RORrr
3478
750k
    544424U,  // t2RRX
3479
750k
    9050304U, // t2RSBri
3480
750k
    530624U,  // t2RSBrr
3481
750k
    559296U,  // t2RSBrs
3482
750k
    554807U,  // t2SADD16
3483
750k
    554909U,  // t2SADD8
3484
750k
    556734U,  // t2SASX
3485
750k
    530741U,  // t2SBCri
3486
750k
    9050421U, // t2SBCrr
3487
750k
    9079093U, // t2SBCrs
3488
750k
    548506U,  // t2SBFX
3489
750k
    556506U,  // t2SDIV
3490
750k
    555794U,  // t2SEL
3491
750k
    828701U,  // t2SETPAN
3492
750k
    838170U,  // t2SG
3493
750k
    554783U,  // t2SHADD16
3494
750k
    554888U,  // t2SHADD8
3495
750k
    556716U,  // t2SHASX
3496
750k
    556575U,  // t2SHSAX
3497
750k
    554745U,  // t2SHSUB16
3498
750k
    554849U,  // t2SHSUB8
3499
750k
    1074313546U,  // t2SMC
3500
750k
    546910U,  // t2SMLABB
3501
750k
    548108U,  // t2SMLABT
3502
750k
    547171U,  // t2SMLAD
3503
750k
    548432U,  // t2SMLADX
3504
750k
    580312U,  // t2SMLAL
3505
750k
    579685U,  // t2SMLALBB
3506
750k
    580889U,  // t2SMLALBT
3507
750k
    579992U,  // t2SMLALD
3508
750k
    581214U,  // t2SMLALDX
3509
750k
    579797U,  // t2SMLALTB
3510
750k
    581011U,  // t2SMLALTT
3511
750k
    547016U,  // t2SMLATB
3512
750k
    548236U,  // t2SMLATT
3513
750k
    547083U,  // t2SMLAWB
3514
750k
    548284U,  // t2SMLAWT
3515
750k
    547257U,  // t2SMLSD
3516
750k
    548462U,  // t2SMLSDX
3517
750k
    580003U,  // t2SMLSLD
3518
750k
    581222U,  // t2SMLSLDX
3519
750k
    546850U,  // t2SMMLA
3520
750k
    547907U,  // t2SMMLAR
3521
750k
    548019U,  // t2SMMLS
3522
750k
    547968U,  // t2SMMLSR
3523
750k
    555891U,  // t2SMMUL
3524
750k
    556130U,  // t2SMMULR
3525
750k
    555369U,  // t2SMUAD
3526
750k
    556631U,  // t2SMUADX
3527
750k
    555117U,  // t2SMULBB
3528
750k
    556321U,  // t2SMULBT
3529
750k
    547658U,  // t2SMULL
3530
750k
    555229U,  // t2SMULTB
3531
750k
    556443U,  // t2SMULTT
3532
750k
    555282U,  // t2SMULWB
3533
750k
    556483U,  // t2SMULWT
3534
750k
    555455U,  // t2SMUSD
3535
750k
    556661U,  // t2SMUSDX
3536
750k
    9222284U, // t2SRSDB
3537
750k
    9353356U, // t2SRSDB_UPD
3538
750k
    9222172U, // t2SRSIA
3539
750k
    9353244U, // t2SRSIA_UPD
3540
750k
    548093U,  // t2SSAT
3541
750k
    554821U,  // t2SSAT16
3542
750k
    556593U,  // t2SSAX
3543
750k
    554769U,  // t2SSUB16
3544
750k
    554870U,  // t2SSUB8
3545
750k
    1275615927U,  // t2STC2L_OFFSET
3546
750k
    1275615927U,  // t2STC2L_OPTION
3547
750k
    1275615927U,  // t2STC2L_POST
3548
750k
    1275615927U,  // t2STC2L_PRE
3549
750k
    1275614869U,  // t2STC2_OFFSET
3550
750k
    1275614869U,  // t2STC2_OPTION
3551
750k
    1275614869U,  // t2STC2_POST
3552
750k
    1275614869U,  // t2STC2_PRE
3553
750k
    1275615994U,  // t2STCL_OFFSET
3554
750k
    1275615994U,  // t2STCL_OPTION
3555
750k
    1275615994U,  // t2STCL_POST
3556
750k
    1275615994U,  // t2STCL_PRE
3557
750k
    1275615579U,  // t2STC_OFFSET
3558
750k
    1275615579U,  // t2STC_OPTION
3559
750k
    1275615579U,  // t2STC_POST
3560
750k
    1275615579U,  // t2STC_PRE
3561
750k
    539503U,  // t2STL
3562
750k
    538782U,  // t2STLB
3563
750k
    556674U,  // t2STLEX
3564
750k
    555296U,  // t2STLEXB
3565
750k
    547276U,  // t2STLEXD
3566
750k
    555654U,  // t2STLEXH
3567
750k
    539195U,  // t2STLH
3568
750k
    571526U,  // t2STMDB
3569
750k
    2332571782U,  // t2STMDB_UPD
3570
750k
    9091986U, // t2STMIA
3571
750k
    2341092242U,  // t2STMIA_UPD
3572
750k
    556334U,  // t2STRBT
3573
750k
    185096369U, // t2STRB_POST
3574
750k
    185096369U, // t2STRB_PRE
3575
750k
    9074865U, // t2STRBi12
3576
750k
    555185U,  // t2STRBi8
3577
750k
    9066673U, // t2STRBs
3578
750k
    185100724U, // t2STRD_POST
3579
750k
    185100724U, // t2STRD_PRE
3580
750k
    547252U,  // t2STRDi8
3581
750k
    548500U,  // t2STREX
3582
750k
    555310U,  // t2STREXB
3583
750k
    547290U,  // t2STREXD
3584
750k
    555668U,  // t2STREXH
3585
750k
    556369U,  // t2STRHT
3586
750k
    185096790U, // t2STRH_POST
3587
750k
    185096790U, // t2STRH_PRE
3588
750k
    9075286U, // t2STRHi12
3589
750k
    555606U,  // t2STRHi8
3590
750k
    9067094U, // t2STRHs
3591
750k
    556418U,  // t2STRT
3592
750k
    185097364U, // t2STR_POST
3593
750k
    185097364U, // t2STR_PRE
3594
750k
    9075860U, // t2STRi12
3595
750k
    556180U,  // t2STRi8
3596
750k
    9067668U, // t2STRs
3597
750k
    9485481U, // t2SUBS_PC_LR
3598
750k
    9050358U, // t2SUBri
3599
750k
    556527U,  // t2SUBri12
3600
750k
    9050358U, // t2SUBrr
3601
750k
    9079030U, // t2SUBrs
3602
750k
    546898U,  // t2SXTAB
3603
750k
    546523U,  // t2SXTAB16
3604
750k
    547371U,  // t2SXTAH
3605
750k
    9074922U, // t2SXTB
3606
750k
    554731U,  // t2SXTB16
3607
750k
    9075317U, // t2SXTH
3608
750k
    923285620U, // t2TBB
3609
750k
    940063287U, // t2TBH
3610
750k
    9059391U, // t2TEQri
3611
750k
    9059391U, // t2TEQrr
3612
750k
    9075775U, // t2TEQrs
3613
750k
    956872900U, // t2TSB
3614
750k
    9059720U, // t2TSTri
3615
750k
    9059720U, // t2TSTrr
3616
750k
    9076104U, // t2TSTrs
3617
750k
    540048U,  // t2TT
3618
750k
    538697U,  // t2TTA
3619
750k
    539911U,  // t2TTAT
3620
750k
    540066U,  // t2TTT
3621
750k
    554814U,  // t2UADD16
3622
750k
    554915U,  // t2UADD8
3623
750k
    556739U,  // t2UASX
3624
750k
    548511U,  // t2UBFX
3625
750k
    828738U,  // t2UDF
3626
750k
    556511U,  // t2UDIV
3627
750k
    554791U,  // t2UHADD16
3628
750k
    554895U,  // t2UHADD8
3629
750k
    556722U,  // t2UHASX
3630
750k
    556581U,  // t2UHSAX
3631
750k
    554753U,  // t2UHSUB16
3632
750k
    554856U,  // t2UHSUB8
3633
750k
    580285U,  // t2UMAAL
3634
750k
    580318U,  // t2UMLAL
3635
750k
    547664U,  // t2UMULL
3636
750k
    554799U,  // t2UQADD16
3637
750k
    554902U,  // t2UQADD8
3638
750k
    556728U,  // t2UQASX
3639
750k
    556587U,  // t2UQSAX
3640
750k
    554761U,  // t2UQSUB16
3641
750k
    554863U,  // t2UQSUB8
3642
750k
    554882U,  // t2USAD8
3643
750k
    546650U,  // t2USADA8
3644
750k
    548098U,  // t2USAT
3645
750k
    554828U,  // t2USAT16
3646
750k
    556598U,  // t2USAX
3647
750k
    554776U,  // t2USUB16
3648
750k
    554876U,  // t2USUB8
3649
750k
    546904U,  // t2UXTAB
3650
750k
    546531U,  // t2UXTAB16
3651
750k
    547377U,  // t2UXTAH
3652
750k
    9074927U, // t2UXTB
3653
750k
    554738U,  // t2UXTB16
3654
750k
    9075322U, // t2UXTH
3655
750k
    982776121U, // tADC
3656
750k
    555382U,  // tADDhirr
3657
750k
    177469814U, // tADDi3
3658
750k
    982776182U, // tADDi8
3659
750k
    555382U,  // tADDrSP
3660
750k
    555382U,  // tADDrSPi
3661
750k
    177469814U, // tADDrr
3662
750k
    555382U,  // tADDspi
3663
750k
    555382U,  // tADDspr
3664
750k
    539726U,  // tADR
3665
750k
    982776235U, // tAND
3666
750k
    177470588U, // tASRri
3667
750k
    982776956U, // tASRrr
3668
750k
    1074313296U,  // tB
3669
750k
    982776134U, // tBIC
3670
750k
    828725U,  // tBKPT
3671
750k
    1242090220U,  // tBL
3672
750k
    1242090708U,  // tBLXNSr
3673
750k
    1242091172U,  // tBLXi
3674
750k
    1242091172U,  // tBLXr
3675
750k
    1074314816U,  // tBX
3676
750k
    1074314447U,  // tBXNS
3677
750k
    1074313296U,  // tBcc
3678
750k
    1258988910U,  // tCBNZ
3679
750k
    1258988905U,  // tCBZ
3680
750k
    539583U,  // tCMNz
3681
750k
    539683U,  // tCMPhir
3682
750k
    539683U,  // tCMPi8
3683
750k
    539683U,  // tCMPr
3684
750k
    1308687581U,  // tCPS
3685
750k
    982776938U, // tEOR
3686
750k
    1074314610U,  // tHINT
3687
750k
    828720U,  // tHLT
3688
750k
    0U, // tInt_WIN_eh_sjlj_longjmp
3689
750k
    0U, // tInt_eh_sjlj_longjmp
3690
750k
    0U, // tInt_eh_sjlj_setjmp
3691
750k
    572300U,  // tLDMIA
3692
750k
    555180U,  // tLDRBi
3693
750k
    555180U,  // tLDRBr
3694
750k
    555601U,  // tLDRHi
3695
750k
    555601U,  // tLDRHr
3696
750k
    555198U,  // tLDRSB
3697
750k
    555620U,  // tLDRSH
3698
750k
    556115U,  // tLDRi
3699
750k
    539731U,  // tLDRpci
3700
750k
    556115U,  // tLDRr
3701
750k
    556115U,  // tLDRspi
3702
750k
    177470309U, // tLSLri
3703
750k
    982776677U, // tLSLrr
3704
750k
    177470595U, // tLSRri
3705
750k
    982776963U, // tLSRrr
3706
750k
    1258988842U,  // tMOVSr
3707
750k
    446037482U, // tMOVi8
3708
750k
    540138U,  // tMOVr
3709
750k
    177470325U, // tMUL
3710
750k
    446036995U, // tMVN
3711
750k
    982776952U, // tORR
3712
750k
    0U, // tPICADD
3713
750k
    990432295U, // tPOP
3714
750k
    990431850U, // tPUSH
3715
750k
    540118U,  // tREV
3716
750k
    538452U,  // tREV16
3717
750k
    539247U,  // tREVSH
3718
750k
    982776942U, // tROR
3719
750k
    429258944U, // tRSB
3720
750k
    982776117U, // tSBC
3721
750k
    91368U, // tSETEND
3722
750k
    2332572562U,  // tSTMIA_UPD
3723
750k
    555185U,  // tSTRBi
3724
750k
    555185U,  // tSTRBr
3725
750k
    555606U,  // tSTRHi
3726
750k
    555606U,  // tSTRHr
3727
750k
    556180U,  // tSTRi
3728
750k
    556180U,  // tSTRr
3729
750k
    556180U,  // tSTRspi
3730
750k
    177469686U, // tSUBi3
3731
750k
    982776054U, // tSUBi8
3732
750k
    177469686U, // tSUBrr
3733
750k
    555254U,  // tSUBspi
3734
750k
    1074313567U,  // tSVC
3735
750k
    538858U,  // tSXTB
3736
750k
    539253U,  // tSXTH
3737
750k
    3092U,  // tTRAP
3738
750k
    540040U,  // tTST
3739
750k
    828656U,  // tUDF
3740
750k
    538863U,  // tUXTB
3741
750k
    539258U,  // tUXTH
3742
750k
    1636U,  // t__brkdiv0
3743
750k
  };
3744
3745
750k
  static const uint32_t OpInfo1[] = {
3746
750k
    0U, // PHI
3747
750k
    0U, // INLINEASM
3748
750k
    0U, // CFI_INSTRUCTION
3749
750k
    0U, // EH_LABEL
3750
750k
    0U, // GC_LABEL
3751
750k
    0U, // ANNOTATION_LABEL
3752
750k
    0U, // KILL
3753
750k
    0U, // EXTRACT_SUBREG
3754
750k
    0U, // INSERT_SUBREG
3755
750k
    0U, // IMPLICIT_DEF
3756
750k
    0U, // SUBREG_TO_REG
3757
750k
    0U, // COPY_TO_REGCLASS
3758
750k
    0U, // DBG_VALUE
3759
750k
    0U, // DBG_LABEL
3760
750k
    0U, // REG_SEQUENCE
3761
750k
    0U, // COPY
3762
750k
    0U, // BUNDLE
3763
750k
    0U, // LIFETIME_START
3764
750k
    0U, // LIFETIME_END
3765
750k
    0U, // STACKMAP
3766
750k
    0U, // FENTRY_CALL
3767
750k
    0U, // PATCHPOINT
3768
750k
    0U, // LOAD_STACK_GUARD
3769
750k
    0U, // STATEPOINT
3770
750k
    0U, // LOCAL_ESCAPE
3771
750k
    0U, // FAULTING_OP
3772
750k
    0U, // PATCHABLE_OP
3773
750k
    0U, // PATCHABLE_FUNCTION_ENTER
3774
750k
    0U, // PATCHABLE_RET
3775
750k
    0U, // PATCHABLE_FUNCTION_EXIT
3776
750k
    0U, // PATCHABLE_TAIL_CALL
3777
750k
    0U, // PATCHABLE_EVENT_CALL
3778
750k
    0U, // PATCHABLE_TYPED_EVENT_CALL
3779
750k
    0U, // ICALL_BRANCH_FUNNEL
3780
750k
    0U, // G_ADD
3781
750k
    0U, // G_SUB
3782
750k
    0U, // G_MUL
3783
750k
    0U, // G_SDIV
3784
750k
    0U, // G_UDIV
3785
750k
    0U, // G_SREM
3786
750k
    0U, // G_UREM
3787
750k
    0U, // G_AND
3788
750k
    0U, // G_OR
3789
750k
    0U, // G_XOR
3790
750k
    0U, // G_IMPLICIT_DEF
3791
750k
    0U, // G_PHI
3792
750k
    0U, // G_FRAME_INDEX
3793
750k
    0U, // G_GLOBAL_VALUE
3794
750k
    0U, // G_EXTRACT
3795
750k
    0U, // G_UNMERGE_VALUES
3796
750k
    0U, // G_INSERT
3797
750k
    0U, // G_MERGE_VALUES
3798
750k
    0U, // G_PTRTOINT
3799
750k
    0U, // G_INTTOPTR
3800
750k
    0U, // G_BITCAST
3801
750k
    0U, // G_LOAD
3802
750k
    0U, // G_SEXTLOAD
3803
750k
    0U, // G_ZEXTLOAD
3804
750k
    0U, // G_STORE
3805
750k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
3806
750k
    0U, // G_ATOMIC_CMPXCHG
3807
750k
    0U, // G_ATOMICRMW_XCHG
3808
750k
    0U, // G_ATOMICRMW_ADD
3809
750k
    0U, // G_ATOMICRMW_SUB
3810
750k
    0U, // G_ATOMICRMW_AND
3811
750k
    0U, // G_ATOMICRMW_NAND
3812
750k
    0U, // G_ATOMICRMW_OR
3813
750k
    0U, // G_ATOMICRMW_XOR
3814
750k
    0U, // G_ATOMICRMW_MAX
3815
750k
    0U, // G_ATOMICRMW_MIN
3816
750k
    0U, // G_ATOMICRMW_UMAX
3817
750k
    0U, // G_ATOMICRMW_UMIN
3818
750k
    0U, // G_BRCOND
3819
750k
    0U, // G_BRINDIRECT
3820
750k
    0U, // G_INTRINSIC
3821
750k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
3822
750k
    0U, // G_ANYEXT
3823
750k
    0U, // G_TRUNC
3824
750k
    0U, // G_CONSTANT
3825
750k
    0U, // G_FCONSTANT
3826
750k
    0U, // G_VASTART
3827
750k
    0U, // G_VAARG
3828
750k
    0U, // G_SEXT
3829
750k
    0U, // G_ZEXT
3830
750k
    0U, // G_SHL
3831
750k
    0U, // G_LSHR
3832
750k
    0U, // G_ASHR
3833
750k
    0U, // G_ICMP
3834
750k
    0U, // G_FCMP
3835
750k
    0U, // G_SELECT
3836
750k
    0U, // G_UADDE
3837
750k
    0U, // G_USUBE
3838
750k
    0U, // G_SADDO
3839
750k
    0U, // G_SSUBO
3840
750k
    0U, // G_UMULO
3841
750k
    0U, // G_SMULO
3842
750k
    0U, // G_UMULH
3843
750k
    0U, // G_SMULH
3844
750k
    0U, // G_FADD
3845
750k
    0U, // G_FSUB
3846
750k
    0U, // G_FMUL
3847
750k
    0U, // G_FMA
3848
750k
    0U, // G_FDIV
3849
750k
    0U, // G_FREM
3850
750k
    0U, // G_FPOW
3851
750k
    0U, // G_FEXP
3852
750k
    0U, // G_FEXP2
3853
750k
    0U, // G_FLOG
3854
750k
    0U, // G_FLOG2
3855
750k
    0U, // G_FNEG
3856
750k
    0U, // G_FPEXT
3857
750k
    0U, // G_FPTRUNC
3858
750k
    0U, // G_FPTOSI
3859
750k
    0U, // G_FPTOUI
3860
750k
    0U, // G_SITOFP
3861
750k
    0U, // G_UITOFP
3862
750k
    0U, // G_FABS
3863
750k
    0U, // G_GEP
3864
750k
    0U, // G_PTR_MASK
3865
750k
    0U, // G_BR
3866
750k
    0U, // G_INSERT_VECTOR_ELT
3867
750k
    0U, // G_EXTRACT_VECTOR_ELT
3868
750k
    0U, // G_SHUFFLE_VECTOR
3869
750k
    0U, // G_BSWAP
3870
750k
    0U, // G_ADDRSPACE_CAST
3871
750k
    0U, // G_BLOCK_ADDR
3872
750k
    0U, // ABS
3873
750k
    0U, // ADDSri
3874
750k
    0U, // ADDSrr
3875
750k
    0U, // ADDSrsi
3876
750k
    0U, // ADDSrsr
3877
750k
    0U, // ADJCALLSTACKDOWN
3878
750k
    0U, // ADJCALLSTACKUP
3879
750k
    0U, // ASRi
3880
750k
    0U, // ASRr
3881
750k
    0U, // B
3882
750k
    0U, // BCCZi64
3883
750k
    0U, // BCCi64
3884
750k
    0U, // BMOVPCB_CALL
3885
750k
    0U, // BMOVPCRX_CALL
3886
750k
    0U, // BR_JTadd
3887
750k
    0U, // BR_JTm_i12
3888
750k
    0U, // BR_JTm_rs
3889
750k
    0U, // BR_JTr
3890
750k
    0U, // BX_CALL
3891
750k
    0U, // CMP_SWAP_16
3892
750k
    0U, // CMP_SWAP_32
3893
750k
    0U, // CMP_SWAP_64
3894
750k
    0U, // CMP_SWAP_8
3895
750k
    0U, // CONSTPOOL_ENTRY
3896
750k
    0U, // COPY_STRUCT_BYVAL_I32
3897
750k
    0U, // CompilerBarrier
3898
750k
    0U, // ITasm
3899
750k
    0U, // Int_eh_sjlj_dispatchsetup
3900
750k
    0U, // Int_eh_sjlj_longjmp
3901
750k
    0U, // Int_eh_sjlj_setjmp
3902
750k
    0U, // Int_eh_sjlj_setjmp_nofp
3903
750k
    0U, // Int_eh_sjlj_setup_dispatch
3904
750k
    0U, // JUMPTABLE_ADDRS
3905
750k
    0U, // JUMPTABLE_INSTS
3906
750k
    0U, // JUMPTABLE_TBB
3907
750k
    0U, // JUMPTABLE_TBH
3908
750k
    0U, // LDMIA_RET
3909
750k
    8U, // LDRBT_POST
3910
750k
    1024U,  // LDRConstPool
3911
750k
    0U, // LDRLIT_ga_abs
3912
750k
    0U, // LDRLIT_ga_pcrel
3913
750k
    0U, // LDRLIT_ga_pcrel_ldr
3914
750k
    8U, // LDRT_POST
3915
750k
    0U, // LEApcrel
3916
750k
    0U, // LEApcrelJT
3917
750k
    0U, // LSLi
3918
750k
    0U, // LSLr
3919
750k
    0U, // LSRi
3920
750k
    0U, // LSRr
3921
750k
    0U, // MEMCPY
3922
750k
    0U, // MLAv5
3923
750k
    0U, // MOVCCi
3924
750k
    0U, // MOVCCi16
3925
750k
    0U, // MOVCCi32imm
3926
750k
    0U, // MOVCCr
3927
750k
    0U, // MOVCCsi
3928
750k
    0U, // MOVCCsr
3929
750k
    0U, // MOVPCRX
3930
750k
    0U, // MOVTi16_ga_pcrel
3931
750k
    0U, // MOV_ga_pcrel
3932
750k
    0U, // MOV_ga_pcrel_ldr
3933
750k
    0U, // MOVi16_ga_pcrel
3934
750k
    0U, // MOVi32imm
3935
750k
    0U, // MOVsra_flag
3936
750k
    0U, // MOVsrl_flag
3937
750k
    0U, // MULv5
3938
750k
    0U, // MVNCCi
3939
750k
    0U, // PICADD
3940
750k
    0U, // PICLDR
3941
750k
    0U, // PICLDRB
3942
750k
    0U, // PICLDRH
3943
750k
    0U, // PICLDRSB
3944
750k
    0U, // PICLDRSH
3945
750k
    0U, // PICSTR
3946
750k
    0U, // PICSTRB
3947
750k
    0U, // PICSTRH
3948
750k
    0U, // RORi
3949
750k
    0U, // RORr
3950
750k
    0U, // RRX
3951
750k
    1024U,  // RRXi
3952
750k
    0U, // RSBSri
3953
750k
    0U, // RSBSrsi
3954
750k
    0U, // RSBSrsr
3955
750k
    0U, // SMLALv5
3956
750k
    0U, // SMULLv5
3957
750k
    0U, // SPACE
3958
750k
    8U, // STRBT_POST
3959
750k
    0U, // STRBi_preidx
3960
750k
    0U, // STRBr_preidx
3961
750k
    0U, // STRH_preidx
3962
750k
    8U, // STRT_POST
3963
750k
    0U, // STRi_preidx
3964
750k
    0U, // STRr_preidx
3965
750k
    0U, // SUBS_PC_LR
3966
750k
    0U, // SUBSri
3967
750k
    0U, // SUBSrr
3968
750k
    0U, // SUBSrsi
3969
750k
    0U, // SUBSrsr
3970
750k
    0U, // TAILJMPd
3971
750k
    0U, // TAILJMPr
3972
750k
    0U, // TAILJMPr4
3973
750k
    0U, // TCRETURNdi
3974
750k
    0U, // TCRETURNri
3975
750k
    0U, // TPsoft
3976
750k
    0U, // UMLALv5
3977
750k
    0U, // UMULLv5
3978
750k
    1040U,  // VLD1LNdAsm_16
3979
750k
    1040U,  // VLD1LNdAsm_32
3980
750k
    1040U,  // VLD1LNdAsm_8
3981
750k
    2064U,  // VLD1LNdWB_fixed_Asm_16
3982
750k
    2064U,  // VLD1LNdWB_fixed_Asm_32
3983
750k
    2064U,  // VLD1LNdWB_fixed_Asm_8
3984
750k
    32784U, // VLD1LNdWB_register_Asm_16
3985
750k
    32784U, // VLD1LNdWB_register_Asm_32
3986
750k
    32784U, // VLD1LNdWB_register_Asm_8
3987
750k
    1040U,  // VLD2LNdAsm_16
3988
750k
    1040U,  // VLD2LNdAsm_32
3989
750k
    1040U,  // VLD2LNdAsm_8
3990
750k
    2064U,  // VLD2LNdWB_fixed_Asm_16
3991
750k
    2064U,  // VLD2LNdWB_fixed_Asm_32
3992
750k
    2064U,  // VLD2LNdWB_fixed_Asm_8
3993
750k
    32784U, // VLD2LNdWB_register_Asm_16
3994
750k
    32784U, // VLD2LNdWB_register_Asm_32
3995
750k
    32784U, // VLD2LNdWB_register_Asm_8
3996
750k
    1040U,  // VLD2LNqAsm_16
3997
750k
    1040U,  // VLD2LNqAsm_32
3998
750k
    2064U,  // VLD2LNqWB_fixed_Asm_16
3999
750k
    2064U,  // VLD2LNqWB_fixed_Asm_32
4000
750k
    32784U, // VLD2LNqWB_register_Asm_16
4001
750k
    32784U, // VLD2LNqWB_register_Asm_32
4002
750k
    0U, // VLD3DUPdAsm_16
4003
750k
    0U, // VLD3DUPdAsm_32
4004
750k
    0U, // VLD3DUPdAsm_8
4005
750k
    0U, // VLD3DUPdWB_fixed_Asm_16
4006
750k
    0U, // VLD3DUPdWB_fixed_Asm_32
4007
750k
    0U, // VLD3DUPdWB_fixed_Asm_8
4008
750k
    1048U,  // VLD3DUPdWB_register_Asm_16
4009
750k
    1048U,  // VLD3DUPdWB_register_Asm_32
4010
750k
    1048U,  // VLD3DUPdWB_register_Asm_8
4011
750k
    0U, // VLD3DUPqAsm_16
4012
750k
    0U, // VLD3DUPqAsm_32
4013
750k
    0U, // VLD3DUPqAsm_8
4014
750k
    0U, // VLD3DUPqWB_fixed_Asm_16
4015
750k
    0U, // VLD3DUPqWB_fixed_Asm_32
4016
750k
    0U, // VLD3DUPqWB_fixed_Asm_8
4017
750k
    1048U,  // VLD3DUPqWB_register_Asm_16
4018
750k
    1048U,  // VLD3DUPqWB_register_Asm_32
4019
750k
    1048U,  // VLD3DUPqWB_register_Asm_8
4020
750k
    1040U,  // VLD3LNdAsm_16
4021
750k
    1040U,  // VLD3LNdAsm_32
4022
750k
    1040U,  // VLD3LNdAsm_8
4023
750k
    2064U,  // VLD3LNdWB_fixed_Asm_16
4024
750k
    2064U,  // VLD3LNdWB_fixed_Asm_32
4025
750k
    2064U,  // VLD3LNdWB_fixed_Asm_8
4026
750k
    32784U, // VLD3LNdWB_register_Asm_16
4027
750k
    32784U, // VLD3LNdWB_register_Asm_32
4028
750k
    32784U, // VLD3LNdWB_register_Asm_8
4029
750k
    1040U,  // VLD3LNqAsm_16
4030
750k
    1040U,  // VLD3LNqAsm_32
4031
750k
    2064U,  // VLD3LNqWB_fixed_Asm_16
4032
750k
    2064U,  // VLD3LNqWB_fixed_Asm_32
4033
750k
    32784U, // VLD3LNqWB_register_Asm_16
4034
750k
    32784U, // VLD3LNqWB_register_Asm_32
4035
750k
    32U,  // VLD3dAsm_16
4036
750k
    32U,  // VLD3dAsm_32
4037
750k
    32U,  // VLD3dAsm_8
4038
750k
    40U,  // VLD3dWB_fixed_Asm_16
4039
750k
    40U,  // VLD3dWB_fixed_Asm_32
4040
750k
    40U,  // VLD3dWB_fixed_Asm_8
4041
750k
    68656U, // VLD3dWB_register_Asm_16
4042
750k
    68656U, // VLD3dWB_register_Asm_32
4043
750k
    68656U, // VLD3dWB_register_Asm_8
4044
750k
    0U, // VLD3qAsm_16
4045
750k
    0U, // VLD3qAsm_32
4046
750k
    0U, // VLD3qAsm_8
4047
750k
    0U, // VLD3qWB_fixed_Asm_16
4048
750k
    0U, // VLD3qWB_fixed_Asm_32
4049
750k
    0U, // VLD3qWB_fixed_Asm_8
4050
750k
    1048U,  // VLD3qWB_register_Asm_16
4051
750k
    1048U,  // VLD3qWB_register_Asm_32
4052
750k
    1048U,  // VLD3qWB_register_Asm_8
4053
750k
    0U, // VLD4DUPdAsm_16
4054
750k
    0U, // VLD4DUPdAsm_32
4055
750k
    0U, // VLD4DUPdAsm_8
4056
750k
    0U, // VLD4DUPdWB_fixed_Asm_16
4057
750k
    0U, // VLD4DUPdWB_fixed_Asm_32
4058
750k
    0U, // VLD4DUPdWB_fixed_Asm_8
4059
750k
    1048U,  // VLD4DUPdWB_register_Asm_16
4060
750k
    1048U,  // VLD4DUPdWB_register_Asm_32
4061
750k
    1048U,  // VLD4DUPdWB_register_Asm_8
4062
750k
    0U, // VLD4DUPqAsm_16
4063
750k
    0U, // VLD4DUPqAsm_32
4064
750k
    0U, // VLD4DUPqAsm_8
4065
750k
    0U, // VLD4DUPqWB_fixed_Asm_16
4066
750k
    0U, // VLD4DUPqWB_fixed_Asm_32
4067
750k
    0U, // VLD4DUPqWB_fixed_Asm_8
4068
750k
    1048U,  // VLD4DUPqWB_register_Asm_16
4069
750k
    1048U,  // VLD4DUPqWB_register_Asm_32
4070
750k
    1048U,  // VLD4DUPqWB_register_Asm_8
4071
750k
    1040U,  // VLD4LNdAsm_16
4072
750k
    1040U,  // VLD4LNdAsm_32
4073
750k
    1040U,  // VLD4LNdAsm_8
4074
750k
    2064U,  // VLD4LNdWB_fixed_Asm_16
4075
750k
    2064U,  // VLD4LNdWB_fixed_Asm_32
4076
750k
    2064U,  // VLD4LNdWB_fixed_Asm_8
4077
750k
    32784U, // VLD4LNdWB_register_Asm_16
4078
750k
    32784U, // VLD4LNdWB_register_Asm_32
4079
750k
    32784U, // VLD4LNdWB_register_Asm_8
4080
750k
    1040U,  // VLD4LNqAsm_16
4081
750k
    1040U,  // VLD4LNqAsm_32
4082
750k
    2064U,  // VLD4LNqWB_fixed_Asm_16
4083
750k
    2064U,  // VLD4LNqWB_fixed_Asm_32
4084
750k
    32784U, // VLD4LNqWB_register_Asm_16
4085
750k
    32784U, // VLD4LNqWB_register_Asm_32
4086
750k
    32U,  // VLD4dAsm_16
4087
750k
    32U,  // VLD4dAsm_32
4088
750k
    32U,  // VLD4dAsm_8
4089
750k
    40U,  // VLD4dWB_fixed_Asm_16
4090
750k
    40U,  // VLD4dWB_fixed_Asm_32
4091
750k
    40U,  // VLD4dWB_fixed_Asm_8
4092
750k
    68656U, // VLD4dWB_register_Asm_16
4093
750k
    68656U, // VLD4dWB_register_Asm_32
4094
750k
    68656U, // VLD4dWB_register_Asm_8
4095
750k
    0U, // VLD4qAsm_16
4096
750k
    0U, // VLD4qAsm_32
4097
750k
    0U, // VLD4qAsm_8
4098
750k
    0U, // VLD4qWB_fixed_Asm_16
4099
750k
    0U, // VLD4qWB_fixed_Asm_32
4100
750k
    0U, // VLD4qWB_fixed_Asm_8
4101
750k
    1048U,  // VLD4qWB_register_Asm_16
4102
750k
    1048U,  // VLD4qWB_register_Asm_32
4103
750k
    1048U,  // VLD4qWB_register_Asm_8
4104
750k
    0U, // VMOVD0
4105
750k
    0U, // VMOVDcc
4106
750k
    0U, // VMOVQ0
4107
750k
    0U, // VMOVScc
4108
750k
    1040U,  // VST1LNdAsm_16
4109
750k
    1040U,  // VST1LNdAsm_32
4110
750k
    1040U,  // VST1LNdAsm_8
4111
750k
    2064U,  // VST1LNdWB_fixed_Asm_16
4112
750k
    2064U,  // VST1LNdWB_fixed_Asm_32
4113
750k
    2064U,  // VST1LNdWB_fixed_Asm_8
4114
750k
    32784U, // VST1LNdWB_register_Asm_16
4115
750k
    32784U, // VST1LNdWB_register_Asm_32
4116
750k
    32784U, // VST1LNdWB_register_Asm_8
4117
750k
    1040U,  // VST2LNdAsm_16
4118
750k
    1040U,  // VST2LNdAsm_32
4119
750k
    1040U,  // VST2LNdAsm_8
4120
750k
    2064U,  // VST2LNdWB_fixed_Asm_16
4121
750k
    2064U,  // VST2LNdWB_fixed_Asm_32
4122
750k
    2064U,  // VST2LNdWB_fixed_Asm_8
4123
750k
    32784U, // VST2LNdWB_register_Asm_16
4124
750k
    32784U, // VST2LNdWB_register_Asm_32
4125
750k
    32784U, // VST2LNdWB_register_Asm_8
4126
750k
    1040U,  // VST2LNqAsm_16
4127
750k
    1040U,  // VST2LNqAsm_32
4128
750k
    2064U,  // VST2LNqWB_fixed_Asm_16
4129
750k
    2064U,  // VST2LNqWB_fixed_Asm_32
4130
750k
    32784U, // VST2LNqWB_register_Asm_16
4131
750k
    32784U, // VST2LNqWB_register_Asm_32
4132
750k
    1040U,  // VST3LNdAsm_16
4133
750k
    1040U,  // VST3LNdAsm_32
4134
750k
    1040U,  // VST3LNdAsm_8
4135
750k
    2064U,  // VST3LNdWB_fixed_Asm_16
4136
750k
    2064U,  // VST3LNdWB_fixed_Asm_32
4137
750k
    2064U,  // VST3LNdWB_fixed_Asm_8
4138
750k
    32784U, // VST3LNdWB_register_Asm_16
4139
750k
    32784U, // VST3LNdWB_register_Asm_32
4140
750k
    32784U, // VST3LNdWB_register_Asm_8
4141
750k
    1040U,  // VST3LNqAsm_16
4142
750k
    1040U,  // VST3LNqAsm_32
4143
750k
    2064U,  // VST3LNqWB_fixed_Asm_16
4144
750k
    2064U,  // VST3LNqWB_fixed_Asm_32
4145
750k
    32784U, // VST3LNqWB_register_Asm_16
4146
750k
    32784U, // VST3LNqWB_register_Asm_32
4147
750k
    32U,  // VST3dAsm_16
4148
750k
    32U,  // VST3dAsm_32
4149
750k
    32U,  // VST3dAsm_8
4150
750k
    40U,  // VST3dWB_fixed_Asm_16
4151
750k
    40U,  // VST3dWB_fixed_Asm_32
4152
750k
    40U,  // VST3dWB_fixed_Asm_8
4153
750k
    68656U, // VST3dWB_register_Asm_16
4154
750k
    68656U, // VST3dWB_register_Asm_32
4155
750k
    68656U, // VST3dWB_register_Asm_8
4156
750k
    0U, // VST3qAsm_16
4157
750k
    0U, // VST3qAsm_32
4158
750k
    0U, // VST3qAsm_8
4159
750k
    0U, // VST3qWB_fixed_Asm_16
4160
750k
    0U, // VST3qWB_fixed_Asm_32
4161
750k
    0U, // VST3qWB_fixed_Asm_8
4162
750k
    1048U,  // VST3qWB_register_Asm_16
4163
750k
    1048U,  // VST3qWB_register_Asm_32
4164
750k
    1048U,  // VST3qWB_register_Asm_8
4165
750k
    1040U,  // VST4LNdAsm_16
4166
750k
    1040U,  // VST4LNdAsm_32
4167
750k
    1040U,  // VST4LNdAsm_8
4168
750k
    2064U,  // VST4LNdWB_fixed_Asm_16
4169
750k
    2064U,  // VST4LNdWB_fixed_Asm_32
4170
750k
    2064U,  // VST4LNdWB_fixed_Asm_8
4171
750k
    32784U, // VST4LNdWB_register_Asm_16
4172
750k
    32784U, // VST4LNdWB_register_Asm_32
4173
750k
    32784U, // VST4LNdWB_register_Asm_8
4174
750k
    1040U,  // VST4LNqAsm_16
4175
750k
    1040U,  // VST4LNqAsm_32
4176
750k
    2064U,  // VST4LNqWB_fixed_Asm_16
4177
750k
    2064U,  // VST4LNqWB_fixed_Asm_32
4178
750k
    32784U, // VST4LNqWB_register_Asm_16
4179
750k
    32784U, // VST4LNqWB_register_Asm_32
4180
750k
    32U,  // VST4dAsm_16
4181
750k
    32U,  // VST4dAsm_32
4182
750k
    32U,  // VST4dAsm_8
4183
750k
    40U,  // VST4dWB_fixed_Asm_16
4184
750k
    40U,  // VST4dWB_fixed_Asm_32
4185
750k
    40U,  // VST4dWB_fixed_Asm_8
4186
750k
    68656U, // VST4dWB_register_Asm_16
4187
750k
    68656U, // VST4dWB_register_Asm_32
4188
750k
    68656U, // VST4dWB_register_Asm_8
4189
750k
    0U, // VST4qAsm_16
4190
750k
    0U, // VST4qAsm_32
4191
750k
    0U, // VST4qAsm_8
4192
750k
    0U, // VST4qWB_fixed_Asm_16
4193
750k
    0U, // VST4qWB_fixed_Asm_32
4194
750k
    0U, // VST4qWB_fixed_Asm_8
4195
750k
    1048U,  // VST4qWB_register_Asm_16
4196
750k
    1048U,  // VST4qWB_register_Asm_32
4197
750k
    1048U,  // VST4qWB_register_Asm_8
4198
750k
    0U, // WIN__CHKSTK
4199
750k
    0U, // WIN__DBZCHK
4200
750k
    0U, // t2ABS
4201
750k
    0U, // t2ADDSri
4202
750k
    0U, // t2ADDSrr
4203
750k
    0U, // t2ADDSrs
4204
750k
    0U, // t2BR_JT
4205
750k
    0U, // t2LDMIA_RET
4206
750k
    1024U,  // t2LDRBpcrel
4207
750k
    1024U,  // t2LDRConstPool
4208
750k
    1024U,  // t2LDRHpcrel
4209
750k
    1024U,  // t2LDRSBpcrel
4210
750k
    1024U,  // t2LDRSHpcrel
4211
750k
    0U, // t2LDRpci_pic
4212
750k
    1024U,  // t2LDRpcrel
4213
750k
    0U, // t2LEApcrel
4214
750k
    0U, // t2LEApcrelJT
4215
750k
    0U, // t2MOVCCasr
4216
750k
    0U, // t2MOVCCi
4217
750k
    0U, // t2MOVCCi16
4218
750k
    0U, // t2MOVCCi32imm
4219
750k
    0U, // t2MOVCClsl
4220
750k
    0U, // t2MOVCClsr
4221
750k
    0U, // t2MOVCCr
4222
750k
    0U, // t2MOVCCror
4223
750k
    56U,  // t2MOVSsi
4224
750k
    64U,  // t2MOVSsr
4225
750k
    0U, // t2MOVTi16_ga_pcrel
4226
750k
    0U, // t2MOV_ga_pcrel
4227
750k
    0U, // t2MOVi16_ga_pcrel
4228
750k
    0U, // t2MOVi32imm
4229
750k
    56U,  // t2MOVsi
4230
750k
    64U,  // t2MOVsr
4231
750k
    0U, // t2MVNCCi
4232
750k
    0U, // t2RSBSri
4233
750k
    0U, // t2RSBSrs
4234
750k
    0U, // t2STRB_preidx
4235
750k
    0U, // t2STRH_preidx
4236
750k
    0U, // t2STR_preidx
4237
750k
    0U, // t2SUBSri
4238
750k
    0U, // t2SUBSrr
4239
750k
    0U, // t2SUBSrs
4240
750k
    0U, // t2TBB_JT
4241
750k
    0U, // t2TBH_JT
4242
750k
    0U, // tADCS
4243
750k
    0U, // tADDSi3
4244
750k
    0U, // tADDSi8
4245
750k
    0U, // tADDSrr
4246
750k
    0U, // tADDframe
4247
750k
    0U, // tADJCALLSTACKDOWN
4248
750k
    0U, // tADJCALLSTACKUP
4249
750k
    0U, // tBRIND
4250
750k
    0U, // tBR_JTr
4251
750k
    0U, // tBX_CALL
4252
750k
    0U, // tBX_RET
4253
750k
    0U, // tBX_RET_vararg
4254
750k
    0U, // tBfar
4255
750k
    0U, // tLDMIA_UPD
4256
750k
    1024U,  // tLDRConstPool
4257
750k
    0U, // tLDRLIT_ga_abs
4258
750k
    0U, // tLDRLIT_ga_pcrel
4259
750k
    0U, // tLDR_postidx
4260
750k
    0U, // tLDRpci_pic
4261
750k
    0U, // tLEApcrel
4262
750k
    0U, // tLEApcrelJT
4263
750k
    0U, // tMOVCCr_pseudo
4264
750k
    0U, // tPOP_RET
4265
750k
    0U, // tSBCS
4266
750k
    0U, // tSUBSi3
4267
750k
    0U, // tSUBSi8
4268
750k
    0U, // tSUBSrr
4269
750k
    0U, // tTAILJMPd
4270
750k
    0U, // tTAILJMPdND
4271
750k
    0U, // tTAILJMPr
4272
750k
    0U, // tTBB_JT
4273
750k
    0U, // tTBH_JT
4274
750k
    0U, // tTPsoft
4275
750k
    98304U, // ADCri
4276
750k
    0U, // ADCrr
4277
750k
    131072U,  // ADCrsi
4278
750k
    0U, // ADCrsr
4279
750k
    98304U, // ADDri
4280
750k
    0U, // ADDrr
4281
750k
    131072U,  // ADDrsi
4282
750k
    0U, // ADDrsr
4283
750k
    72U,  // ADR
4284
750k
    0U, // AESD
4285
750k
    0U, // AESE
4286
750k
    0U, // AESIMC
4287
750k
    0U, // AESMC
4288
750k
    98304U, // ANDri
4289
750k
    0U, // ANDrr
4290
750k
    131072U,  // ANDrsi
4291
750k
    0U, // ANDrsr
4292
750k
    80U,  // BFC
4293
750k
    163928U,  // BFI
4294
750k
    98304U, // BICri
4295
750k
    0U, // BICrr
4296
750k
    131072U,  // BICrsi
4297
750k
    0U, // BICrsr
4298
750k
    0U, // BKPT
4299
750k
    0U, // BL
4300
750k
    0U, // BLX
4301
750k
    0U, // BLX_pred
4302
750k
    0U, // BLXi
4303
750k
    0U, // BL_pred
4304
750k
    0U, // BX
4305
750k
    0U, // BXJ
4306
750k
    0U, // BX_RET
4307
750k
    0U, // BX_pred
4308
750k
    0U, // Bcc
4309
750k
    4145U,  // CDP
4310
750k
    0U, // CDP2
4311
750k
    0U, // CLREX
4312
750k
    1024U,  // CLZ
4313
750k
    96U,  // CMNri
4314
750k
    1024U,  // CMNzrr
4315
750k
    104U, // CMNzrsi
4316
750k
    64U,  // CMNzrsr
4317
750k
    96U,  // CMPri
4318
750k
    1024U,  // CMPrr
4319
750k
    104U, // CMPrsi
4320
750k
    64U,  // CMPrsr
4321
750k
    0U, // CPS1p
4322
750k
    0U, // CPS2p
4323
750k
    1112U,  // CPS3p
4324
750k
    1112U,  // CRC32B
4325
750k
    1112U,  // CRC32CB
4326
750k
    1112U,  // CRC32CH
4327
750k
    1112U,  // CRC32CW
4328
750k
    1112U,  // CRC32H
4329
750k
    1112U,  // CRC32W
4330
750k
    0U, // DBG
4331
750k
    0U, // DMB
4332
750k
    0U, // DSB
4333
750k
    98304U, // EORri
4334
750k
    0U, // EORrr
4335
750k
    131072U,  // EORrsi
4336
750k
    0U, // EORrsr
4337
750k
    0U, // ERET
4338
750k
    1U, // FCONSTD
4339
750k
    1U, // FCONSTH
4340
750k
    1U, // FCONSTS
4341
750k
    33U,  // FLDMXDB_UPD
4342
750k
    1136U,  // FLDMXIA
4343
750k
    33U,  // FLDMXIA_UPD
4344
750k
    0U, // FMSTAT
4345
750k
    33U,  // FSTMXDB_UPD
4346
750k
    1136U,  // FSTMXIA
4347
750k
    33U,  // FSTMXIA_UPD
4348
750k
    0U, // HINT
4349
750k
    0U, // HLT
4350
750k
    0U, // HVC
4351
750k
    0U, // ISB
4352
750k
    8U, // LDA
4353
750k
    8U, // LDAB
4354
750k
    8U, // LDAEX
4355
750k
    8U, // LDAEXB
4356
750k
    0U, // LDAEXD
4357
750k
    8U, // LDAEXH
4358
750k
    8U, // LDAH
4359
750k
    0U, // LDC2L_OFFSET
4360
750k
    1U, // LDC2L_OPTION
4361
750k
    2U, // LDC2L_POST
4362
750k
    0U, // LDC2L_PRE
4363
750k
    0U, // LDC2_OFFSET
4364
750k
    1U, // LDC2_OPTION
4365
750k
    2U, // LDC2_POST
4366
750k
    0U, // LDC2_PRE
4367
750k
    122U, // LDCL_OFFSET
4368
750k
    196738U,  // LDCL_OPTION
4369
750k
    229506U,  // LDCL_POST
4370
750k
    138U, // LDCL_PRE
4371
750k
    122U, // LDC_OFFSET
4372
750k
    196738U,  // LDC_OPTION
4373
750k
    229506U,  // LDC_POST
4374
750k
    138U, // LDC_PRE
4375
750k
    1136U,  // LDMDA
4376
750k
    33U,  // LDMDA_UPD
4377
750k
    1136U,  // LDMDB
4378
750k
    33U,  // LDMDB_UPD
4379
750k
    1136U,  // LDMIA
4380
750k
    33U,  // LDMIA_UPD
4381
750k
    1136U,  // LDMIB
4382
750k
    33U,  // LDMIB_UPD
4383
750k
    262272U,  // LDRBT_POST_IMM
4384
750k
    262272U,  // LDRBT_POST_REG
4385
750k
    262272U,  // LDRB_POST_IMM
4386
750k
    262272U,  // LDRB_POST_REG
4387
750k
    144U, // LDRB_PRE_IMM
4388
750k
    152U, // LDRB_PRE_REG
4389
750k
    160U, // LDRBi12
4390
750k
    168U, // LDRBrs
4391
750k
    294912U,  // LDRD
4392
750k
    2424832U, // LDRD_POST
4393
750k
    360448U,  // LDRD_PRE
4394
750k
    8U, // LDREX
4395
750k
    8U, // LDREXB
4396
750k
    0U, // LDREXD
4397
750k
    8U, // LDREXH
4398
750k
    176U, // LDRH
4399
750k
    393344U,  // LDRHTi
4400
750k
    426112U,  // LDRHTr
4401
750k
    458880U,  // LDRH_POST
4402
750k
    184U, // LDRH_PRE
4403
750k
    176U, // LDRSB
4404
750k
    393344U,  // LDRSBTi
4405
750k
    426112U,  // LDRSBTr
4406
750k
    458880U,  // LDRSB_POST
4407
750k
    184U, // LDRSB_PRE
4408
750k
    176U, // LDRSH
4409
750k
    393344U,  // LDRSHTi
4410
750k
    426112U,  // LDRSHTr
4411
750k
    458880U,  // LDRSH_POST
4412
750k
    184U, // LDRSH_PRE
4413
750k
    262272U,  // LDRT_POST_IMM
4414
750k
    262272U,  // LDRT_POST_REG
4415
750k
    262272U,  // LDR_POST_IMM
4416
750k
    262272U,  // LDR_POST_REG
4417
750k
    144U, // LDR_PRE_IMM
4418
750k
    152U, // LDR_PRE_REG
4419
750k
    160U, // LDRcp
4420
750k
    160U, // LDRi12
4421
750k
    168U, // LDRrs
4422
750k
    4690993U, // MCR
4423
750k
    192U, // MCR2
4424
750k
    6788145U, // MCRR
4425
750k
    524312U,  // MCRR2
4426
750k
    35651584U,  // MLA
4427
750k
    35651584U,  // MLS
4428
750k
    0U, // MOVPCLR
4429
750k
    1112U,  // MOVTi16
4430
750k
    96U,  // MOVi
4431
750k
    1024U,  // MOVi16
4432
750k
    1024U,  // MOVr
4433
750k
    1024U,  // MOVr_TC
4434
750k
    104U, // MOVsi
4435
750k
    64U,  // MOVsr
4436
750k
    0U, // MRC
4437
750k
    0U, // MRC2
4438
750k
    0U, // MRRC
4439
750k
    0U, // MRRC2
4440
750k
    2U, // MRS
4441
750k
    200U, // MRSbanked
4442
750k
    2U, // MRSsys
4443
750k
    33U,  // MSR
4444
750k
    0U, // MSRbanked
4445
750k
    3U, // MSRi
4446
750k
    0U, // MUL
4447
750k
    96U,  // MVNi
4448
750k
    1024U,  // MVNr
4449
750k
    104U, // MVNsi
4450
750k
    64U,  // MVNsr
4451
750k
    98304U, // ORRri
4452
750k
    0U, // ORRrr
4453
750k
    131072U,  // ORRrsi
4454
750k
    0U, // ORRrsr
4455
750k
    8388608U, // PKHBT
4456
750k
    10485760U,  // PKHTB
4457
750k
    0U, // PLDWi12
4458
750k
    0U, // PLDWrs
4459
750k
    0U, // PLDi12
4460
750k
    0U, // PLDrs
4461
750k
    0U, // PLIi12
4462
750k
    0U, // PLIrs
4463
750k
    0U, // QADD
4464
750k
    0U, // QADD16
4465
750k
    0U, // QADD8
4466
750k
    0U, // QASX
4467
750k
    0U, // QDADD
4468
750k
    0U, // QDSUB
4469
750k
    0U, // QSAX
4470
750k
    0U, // QSUB
4471
750k
    0U, // QSUB16
4472
750k
    0U, // QSUB8
4473
750k
    1024U,  // RBIT
4474
750k
    1024U,  // REV
4475
750k
    1024U,  // REV16
4476
750k
    1024U,  // REVSH
4477
750k
    0U, // RFEDA
4478
750k
    0U, // RFEDA_UPD
4479
750k
    0U, // RFEDB
4480
750k
    0U, // RFEDB_UPD
4481
750k
    0U, // RFEIA
4482
750k
    0U, // RFEIA_UPD
4483
750k
    0U, // RFEIB
4484
750k
    0U, // RFEIB_UPD
4485
750k
    98304U, // RSBri
4486
750k
    0U, // RSBrr
4487
750k
    131072U,  // RSBrsi
4488
750k
    0U, // RSBrsr
4489
750k
    98304U, // RSCri
4490
750k
    0U, // RSCrr
4491
750k
    131072U,  // RSCrsi
4492
750k
    0U, // RSCrsr
4493
750k
    0U, // SADD16
4494
750k
    0U, // SADD8
4495
750k
    0U, // SASX
4496
750k
    98304U, // SBCri
4497
750k
    0U, // SBCrr
4498
750k
    131072U,  // SBCrsi
4499
750k
    0U, // SBCrsr
4500
750k
    69206016U,  // SBFX
4501
750k
    0U, // SDIV
4502
750k
    0U, // SEL
4503
750k
    0U, // SETEND
4504
750k
    0U, // SETPAN
4505
750k
    1048U,  // SHA1C
4506
750k
    0U, // SHA1H
4507
750k
    1048U,  // SHA1M
4508
750k
    1048U,  // SHA1P
4509
750k
    1048U,  // SHA1SU0
4510
750k
    0U, // SHA1SU1
4511
750k
    1048U,  // SHA256H
4512
750k
    1048U,  // SHA256H2
4513
750k
    0U, // SHA256SU0
4514
750k
    1048U,  // SHA256SU1
4515
750k
    0U, // SHADD16
4516
750k
    0U, // SHADD8
4517
750k
    0U, // SHASX
4518
750k
    0U, // SHSAX
4519
750k
    0U, // SHSUB16
4520
750k
    0U, // SHSUB8
4521
750k
    0U, // SMC
4522
750k
    35651584U,  // SMLABB
4523
750k
    35651584U,  // SMLABT
4524
750k
    35651584U,  // SMLAD
4525
750k
    35651584U,  // SMLADX
4526
750k
    0U, // SMLAL
4527
750k
    35651584U,  // SMLALBB
4528
750k
    35651584U,  // SMLALBT
4529
750k
    35651584U,  // SMLALD
4530
750k
    35651584U,  // SMLALDX
4531
750k
    35651584U,  // SMLALTB
4532
750k
    35651584U,  // SMLALTT
4533
750k
    35651584U,  // SMLATB
4534
750k
    35651584U,  // SMLATT
4535
750k
    35651584U,  // SMLAWB
4536
750k
    35651584U,  // SMLAWT
4537
750k
    35651584U,  // SMLSD
4538
750k
    35651584U,  // SMLSDX
4539
750k
    35651584U,  // SMLSLD
4540
750k
    35651584U,  // SMLSLDX
4541
750k
    35651584U,  // SMMLA
4542
750k
    35651584U,  // SMMLAR
4543
750k
    35651584U,  // SMMLS
4544
750k
    35651584U,  // SMMLSR
4545
750k
    0U, // SMMUL
4546
750k
    0U, // SMMULR
4547
750k
    0U, // SMUAD
4548
750k
    0U, // SMUADX
4549
750k
    0U, // SMULBB
4550
750k
    0U, // SMULBT
4551
750k
    35651584U,  // SMULL
4552
750k
    0U, // SMULTB
4553
750k
    0U, // SMULTT
4554
750k
    0U, // SMULWB
4555
750k
    0U, // SMULWT
4556
750k
    0U, // SMUSD
4557
750k
    0U, // SMUSDX
4558
750k
    0U, // SRSDA
4559
750k
    0U, // SRSDA_UPD
4560
750k
    0U, // SRSDB
4561
750k
    0U, // SRSDB_UPD
4562
750k
    0U, // SRSIA
4563
750k
    0U, // SRSIA_UPD
4564
750k
    0U, // SRSIB
4565
750k
    0U, // SRSIB_UPD
4566
750k
    6352U,  // SSAT
4567
750k
    1232U,  // SSAT16
4568
750k
    0U, // SSAX
4569
750k
    0U, // SSUB16
4570
750k
    0U, // SSUB8
4571
750k
    0U, // STC2L_OFFSET
4572
750k
    1U, // STC2L_OPTION
4573
750k
    2U, // STC2L_POST
4574
750k
    0U, // STC2L_PRE
4575
750k
    0U, // STC2_OFFSET
4576
750k
    1U, // STC2_OPTION
4577
750k
    2U, // STC2_POST
4578
750k
    0U, // STC2_PRE
4579
750k
    122U, // STCL_OFFSET
4580
750k
    196738U,  // STCL_OPTION
4581
750k
    229506U,  // STCL_POST
4582
750k
    138U, // STCL_PRE
4583
750k
    122U, // STC_OFFSET
4584
750k
    196738U,  // STC_OPTION
4585
750k
    229506U,  // STC_POST
4586
750k
    138U, // STC_PRE
4587
750k
    8U, // STL
4588
750k
    8U, // STLB
4589
750k
    557056U,  // STLEX
4590
750k
    557056U,  // STLEXB
4591
750k
    216U, // STLEXD
4592
750k
    557056U,  // STLEXH
4593
750k
    8U, // STLH
4594
750k
    1136U,  // STMDA
4595
750k
    33U,  // STMDA_UPD
4596
750k
    1136U,  // STMDB
4597
750k
    33U,  // STMDB_UPD
4598
750k
    1136U,  // STMIA
4599
750k
    33U,  // STMIA_UPD
4600
750k
    1136U,  // STMIB
4601
750k
    33U,  // STMIB_UPD
4602
750k
    262272U,  // STRBT_POST_IMM
4603
750k
    262272U,  // STRBT_POST_REG
4604
750k
    262272U,  // STRB_POST_IMM
4605
750k
    262272U,  // STRB_POST_REG
4606
750k
    144U, // STRB_PRE_IMM
4607
750k
    152U, // STRB_PRE_REG
4608
750k
    160U, // STRBi12
4609
750k
    168U, // STRBrs
4610
750k
    294912U,  // STRD
4611
750k
    2424920U, // STRD_POST
4612
750k
    360536U,  // STRD_PRE
4613
750k
    557056U,  // STREX
4614
750k
    557056U,  // STREXB
4615
750k
    216U, // STREXD
4616
750k
    557056U,  // STREXH
4617
750k
    176U, // STRH
4618
750k
    393344U,  // STRHTi
4619
750k
    426112U,  // STRHTr
4620
750k
    458880U,  // STRH_POST
4621
750k
    184U, // STRH_PRE
4622
750k
    262272U,  // STRT_POST_IMM
4623
750k
    262272U,  // STRT_POST_REG
4624
750k
    262272U,  // STR_POST_IMM
4625
750k
    262272U,  // STR_POST_REG
4626
750k
    144U, // STR_PRE_IMM
4627
750k
    152U, // STR_PRE_REG
4628
750k
    160U, // STRi12
4629
750k
    168U, // STRrs
4630
750k
    98304U, // SUBri
4631
750k
    0U, // SUBrr
4632
750k
    131072U,  // SUBrsi
4633
750k
    0U, // SUBrsr
4634
750k
    0U, // SVC
4635
750k
    557056U,  // SWP
4636
750k
    557056U,  // SWPB
4637
750k
    12582912U,  // SXTAB
4638
750k
    12582912U,  // SXTAB16
4639
750k
    12582912U,  // SXTAH
4640
750k
    7168U,  // SXTB
4641
750k
    7168U,  // SXTB16
4642
750k
    7168U,  // SXTH
4643
750k
    96U,  // TEQri
4644
750k
    1024U,  // TEQrr
4645
750k
    104U, // TEQrsi
4646
750k
    64U,  // TEQrsr
4647
750k
    0U, // TRAP
4648
750k
    0U, // TRAPNaCl
4649
750k
    0U, // TSB
4650
750k
    96U,  // TSTri
4651
750k
    1024U,  // TSTrr
4652
750k
    104U, // TSTrsi
4653
750k
    64U,  // TSTrsr
4654
750k
    0U, // UADD16
4655
750k
    0U, // UADD8
4656
750k
    0U, // UASX
4657
750k
    69206016U,  // UBFX
4658
750k
    0U, // UDF
4659
750k
    0U, // UDIV
4660
750k
    0U, // UHADD16
4661
750k
    0U, // UHADD8
4662
750k
    0U, // UHASX
4663
750k
    0U, // UHSAX
4664
750k
    0U, // UHSUB16
4665
750k
    0U, // UHSUB8
4666
750k
    35651584U,  // UMAAL
4667
750k
    0U, // UMLAL
4668
750k
    35651584U,  // UMULL
4669
750k
    0U, // UQADD16
4670
750k
    0U, // UQADD8
4671
750k
    0U, // UQASX
4672
750k
    0U, // UQSAX
4673
750k
    0U, // UQSUB16
4674
750k
    0U, // UQSUB8
4675
750k
    0U, // USAD8
4676
750k
    35651584U,  // USADA8
4677
750k
    14680064U,  // USAT
4678
750k
    0U, // USAT16
4679
750k
    0U, // USAX
4680
750k
    0U, // USUB16
4681
750k
    0U, // USUB8
4682
750k
    12582912U,  // UXTAB
4683
750k
    12582912U,  // UXTAB16
4684
750k
    12582912U,  // UXTAH
4685
750k
    7168U,  // UXTB
4686
750k
    7168U,  // UXTB16
4687
750k
    7168U,  // UXTH
4688
750k
    1048U,  // VABALsv2i64
4689
750k
    1048U,  // VABALsv4i32
4690
750k
    1048U,  // VABALsv8i16
4691
750k
    1048U,  // VABALuv2i64
4692
750k
    1048U,  // VABALuv4i32
4693
750k
    1048U,  // VABALuv8i16
4694
750k
    1048U,  // VABAsv16i8
4695
750k
    1048U,  // VABAsv2i32
4696
750k
    1048U,  // VABAsv4i16
4697
750k
    1048U,  // VABAsv4i32
4698
750k
    1048U,  // VABAsv8i16
4699
750k
    1048U,  // VABAsv8i8
4700
750k
    1048U,  // VABAuv16i8
4701
750k
    1048U,  // VABAuv2i32
4702
750k
    1048U,  // VABAuv4i16
4703
750k
    1048U,  // VABAuv4i32
4704
750k
    1048U,  // VABAuv8i16
4705
750k
    1048U,  // VABAuv8i8
4706
750k
    1112U,  // VABDLsv2i64
4707
750k
    1112U,  // VABDLsv4i32
4708
750k
    1112U,  // VABDLsv8i16
4709
750k
    1112U,  // VABDLuv2i64
4710
750k
    1112U,  // VABDLuv4i32
4711
750k
    1112U,  // VABDLuv8i16
4712
750k
    70705U, // VABDfd
4713
750k
    70705U, // VABDfq
4714
750k
    70705U, // VABDhd
4715
750k
    70705U, // VABDhq
4716
750k
    1112U,  // VABDsv16i8
4717
750k
    1112U,  // VABDsv2i32
4718
750k
    1112U,  // VABDsv4i16
4719
750k
    1112U,  // VABDsv4i32
4720
750k
    1112U,  // VABDsv8i16
4721
750k
    1112U,  // VABDsv8i8
4722
750k
    1112U,  // VABDuv16i8
4723
750k
    1112U,  // VABDuv2i32
4724
750k
    1112U,  // VABDuv4i16
4725
750k
    1112U,  // VABDuv4i32
4726
750k
    1112U,  // VABDuv8i16
4727
750k
    1112U,  // VABDuv8i8
4728
750k
    33U,  // VABSD
4729
750k
    33U,  // VABSH
4730
750k
    33U,  // VABSS
4731
750k
    33U,  // VABSfd
4732
750k
    33U,  // VABSfq
4733
750k
    33U,  // VABShd
4734
750k
    33U,  // VABShq
4735
750k
    0U, // VABSv16i8
4736
750k
    0U, // VABSv2i32
4737
750k
    0U, // VABSv4i16
4738
750k
    0U, // VABSv4i32
4739
750k
    0U, // VABSv8i16
4740
750k
    0U, // VABSv8i8
4741
750k
    70705U, // VACGEfd
4742
750k
    70705U, // VACGEfq
4743
750k
    70705U, // VACGEhd
4744
750k
    70705U, // VACGEhq
4745
750k
    70705U, // VACGTfd
4746
750k
    70705U, // VACGTfq
4747
750k
    70705U, // VACGThd
4748
750k
    70705U, // VACGThq
4749
750k
    70705U, // VADDD
4750
750k
    70705U, // VADDH
4751
750k
    1112U,  // VADDHNv2i32
4752
750k
    1112U,  // VADDHNv4i16
4753
750k
    1112U,  // VADDHNv8i8
4754
750k
    1112U,  // VADDLsv2i64
4755
750k
    1112U,  // VADDLsv4i32
4756
750k
    1112U,  // VADDLsv8i16
4757
750k
    1112U,  // VADDLuv2i64
4758
750k
    1112U,  // VADDLuv4i32
4759
750k
    1112U,  // VADDLuv8i16
4760
750k
    70705U, // VADDS
4761
750k
    1112U,  // VADDWsv2i64
4762
750k
    1112U,  // VADDWsv4i32
4763
750k
    1112U,  // VADDWsv8i16
4764
750k
    1112U,  // VADDWuv2i64
4765
750k
    1112U,  // VADDWuv4i32
4766
750k
    1112U,  // VADDWuv8i16
4767
750k
    70705U, // VADDfd
4768
750k
    70705U, // VADDfq
4769
750k
    70705U, // VADDhd
4770
750k
    70705U, // VADDhq
4771
750k
    1112U,  // VADDv16i8
4772
750k
    1112U,  // VADDv1i64
4773
750k
    1112U,  // VADDv2i32
4774
750k
    1112U,  // VADDv2i64
4775
750k
    1112U,  // VADDv4i16
4776
750k
    1112U,  // VADDv4i32
4777
750k
    1112U,  // VADDv8i16
4778
750k
    1112U,  // VADDv8i8
4779
750k
    0U, // VANDd
4780
750k
    0U, // VANDq
4781
750k
    0U, // VBICd
4782
750k
    0U, // VBICiv2i32
4783
750k
    0U, // VBICiv4i16
4784
750k
    0U, // VBICiv4i32
4785
750k
    0U, // VBICiv8i16
4786
750k
    0U, // VBICq
4787
750k
    589912U,  // VBIFd
4788
750k
    589912U,  // VBIFq
4789
750k
    589912U,  // VBITd
4790
750k
    589912U,  // VBITq
4791
750k
    589912U,  // VBSLd
4792
750k
    589912U,  // VBSLq
4793
750k
    622680U,  // VCADDv2f32
4794
750k
    622680U,  // VCADDv4f16
4795
750k
    622680U,  // VCADDv4f32
4796
750k
    622680U,  // VCADDv8f16
4797
750k
    70705U, // VCEQfd
4798
750k
    70705U, // VCEQfq
4799
750k
    70705U, // VCEQhd
4800
750k
    70705U, // VCEQhq
4801
750k
    1112U,  // VCEQv16i8
4802
750k
    1112U,  // VCEQv2i32
4803
750k
    1112U,  // VCEQv4i16
4804
750k
    1112U,  // VCEQv4i32
4805
750k
    1112U,  // VCEQv8i16
4806
750k
    1112U,  // VCEQv8i8
4807
750k
    3U, // VCEQzv16i8
4808
750k
    225U, // VCEQzv2f32
4809
750k
    3U, // VCEQzv2i32
4810
750k
    225U, // VCEQzv4f16
4811
750k
    225U, // VCEQzv4f32
4812
750k
    3U, // VCEQzv4i16
4813
750k
    3U, // VCEQzv4i32
4814
750k
    225U, // VCEQzv8f16
4815
750k
    3U, // VCEQzv8i16
4816
750k
    3U, // VCEQzv8i8
4817
750k
    70705U, // VCGEfd
4818
750k
    70705U, // VCGEfq
4819
750k
    70705U, // VCGEhd
4820
750k
    70705U, // VCGEhq
4821
750k
    1112U,  // VCGEsv16i8
4822
750k
    1112U,  // VCGEsv2i32
4823
750k
    1112U,  // VCGEsv4i16
4824
750k
    1112U,  // VCGEsv4i32
4825
750k
    1112U,  // VCGEsv8i16
4826
750k
    1112U,  // VCGEsv8i8
4827
750k
    1112U,  // VCGEuv16i8
4828
750k
    1112U,  // VCGEuv2i32
4829
750k
    1112U,  // VCGEuv4i16
4830
750k
    1112U,  // VCGEuv4i32
4831
750k
    1112U,  // VCGEuv8i16
4832
750k
    1112U,  // VCGEuv8i8
4833
750k
    3U, // VCGEzv16i8
4834
750k
    225U, // VCGEzv2f32
4835
750k
    3U, // VCGEzv2i32
4836
750k
    225U, // VCGEzv4f16
4837
750k
    225U, // VCGEzv4f32
4838
750k
    3U, // VCGEzv4i16
4839
750k
    3U, // VCGEzv4i32
4840
750k
    225U, // VCGEzv8f16
4841
750k
    3U, // VCGEzv8i16
4842
750k
    3U, // VCGEzv8i8
4843
750k
    70705U, // VCGTfd
4844
750k
    70705U, // VCGTfq
4845
750k
    70705U, // VCGThd
4846
750k
    70705U, // VCGThq
4847
750k
    1112U,  // VCGTsv16i8
4848
750k
    1112U,  // VCGTsv2i32
4849
750k
    1112U,  // VCGTsv4i16
4850
750k
    1112U,  // VCGTsv4i32
4851
750k
    1112U,  // VCGTsv8i16
4852
750k
    1112U,  // VCGTsv8i8
4853
750k
    1112U,  // VCGTuv16i8
4854
750k
    1112U,  // VCGTuv2i32
4855
750k
    1112U,  // VCGTuv4i16
4856
750k
    1112U,  // VCGTuv4i32
4857
750k
    1112U,  // VCGTuv8i16
4858
750k
    1112U,  // VCGTuv8i8
4859
750k
    3U, // VCGTzv16i8
4860
750k
    225U, // VCGTzv2f32
4861
750k
    3U, // VCGTzv2i32
4862
750k
    225U, // VCGTzv4f16
4863
750k
    225U, // VCGTzv4f32
4864
750k
    3U, // VCGTzv4i16
4865
750k
    3U, // VCGTzv4i32
4866
750k
    225U, // VCGTzv8f16
4867
750k
    3U, // VCGTzv8i16
4868
750k
    3U, // VCGTzv8i8
4869
750k
    3U, // VCLEzv16i8
4870
750k
    225U, // VCLEzv2f32
4871
750k
    3U, // VCLEzv2i32
4872
750k
    225U, // VCLEzv4f16
4873
750k
    225U, // VCLEzv4f32
4874
750k
    3U, // VCLEzv4i16
4875
750k
    3U, // VCLEzv4i32
4876
750k
    225U, // VCLEzv8f16
4877
750k
    3U, // VCLEzv8i16
4878
750k
    3U, // VCLEzv8i8
4879
750k
    0U, // VCLSv16i8
4880
750k
    0U, // VCLSv2i32
4881
750k
    0U, // VCLSv4i16
4882
750k
    0U, // VCLSv4i32
4883
750k
    0U, // VCLSv8i16
4884
750k
    0U, // VCLSv8i8
4885
750k
    3U, // VCLTzv16i8
4886
750k
    225U, // VCLTzv2f32
4887
750k
    3U, // VCLTzv2i32
4888
750k
    225U, // VCLTzv4f16
4889
750k
    225U, // VCLTzv4f32
4890
750k
    3U, // VCLTzv4i16
4891
750k
    3U, // VCLTzv4i32
4892
750k
    225U, // VCLTzv8f16
4893
750k
    3U, // VCLTzv8i16
4894
750k
    3U, // VCLTzv8i8
4895
750k
    0U, // VCLZv16i8
4896
750k
    0U, // VCLZv2i32
4897
750k
    0U, // VCLZv4i16
4898
750k
    0U, // VCLZv4i32
4899
750k
    0U, // VCLZv8i16
4900
750k
    0U, // VCLZv8i8
4901
750k
    655384U,  // VCMLAv2f32
4902
750k
    17276952U,  // VCMLAv2f32_indexed
4903
750k
    655384U,  // VCMLAv4f16
4904
750k
    17276952U,  // VCMLAv4f16_indexed
4905
750k
    655384U,  // VCMLAv4f32
4906
750k
    17276952U,  // VCMLAv4f32_indexed
4907
750k
    655384U,  // VCMLAv8f16
4908
750k
    17276952U,  // VCMLAv8f16_indexed
4909
750k
    33U,  // VCMPD
4910
750k
    33U,  // VCMPED
4911
750k
    33U,  // VCMPEH
4912
750k
    33U,  // VCMPES
4913
750k
    0U, // VCMPEZD
4914
750k
    0U, // VCMPEZH
4915
750k
    0U, // VCMPEZS
4916
750k
    33U,  // VCMPH
4917
750k
    33U,  // VCMPS
4918
750k
    0U, // VCMPZD
4919
750k
    0U, // VCMPZH
4920
750k
    0U, // VCMPZS
4921
750k
    1024U,  // VCNTd
4922
750k
    1024U,  // VCNTq
4923
750k
    0U, // VCVTANSDf
4924
750k
    0U, // VCVTANSDh
4925
750k
    0U, // VCVTANSQf
4926
750k
    0U, // VCVTANSQh
4927
750k
    0U, // VCVTANUDf
4928
750k
    0U, // VCVTANUDh
4929
750k
    0U, // VCVTANUQf
4930
750k
    0U, // VCVTANUQh
4931
750k
    0U, // VCVTASD
4932
750k
    0U, // VCVTASH
4933
750k
    0U, // VCVTASS
4934
750k
    0U, // VCVTAUD
4935
750k
    0U, // VCVTAUH
4936
750k
    0U, // VCVTAUS
4937
750k
    0U, // VCVTBDH
4938
750k
    0U, // VCVTBHD
4939
750k
    0U, // VCVTBHS
4940
750k
    0U, // VCVTBSH
4941
750k
    0U, // VCVTDS
4942
750k
    0U, // VCVTMNSDf
4943
750k
    0U, // VCVTMNSDh
4944
750k
    0U, // VCVTMNSQf
4945
750k
    0U, // VCVTMNSQh
4946
750k
    0U, // VCVTMNUDf
4947
750k
    0U, // VCVTMNUDh
4948
750k
    0U, // VCVTMNUQf
4949
750k
    0U, // VCVTMNUQh
4950
750k
    0U, // VCVTMSD
4951
750k
    0U, // VCVTMSH
4952
750k
    0U, // VCVTMSS
4953
750k
    0U, // VCVTMUD
4954
750k
    0U, // VCVTMUH
4955
750k
    0U, // VCVTMUS
4956
750k
    0U, // VCVTNNSDf
4957
750k
    0U, // VCVTNNSDh
4958
750k
    0U, // VCVTNNSQf
4959
750k
    0U, // VCVTNNSQh
4960
750k
    0U, // VCVTNNUDf
4961
750k
    0U, // VCVTNNUDh
4962
750k
    0U, // VCVTNNUQf
4963
750k
    0U, // VCVTNNUQh
4964
750k
    0U, // VCVTNSD
4965
750k
    0U, // VCVTNSH
4966
750k
    0U, // VCVTNSS
4967
750k
    0U, // VCVTNUD
4968
750k
    0U, // VCVTNUH
4969
750k
    0U, // VCVTNUS
4970
750k
    0U, // VCVTPNSDf
4971
750k
    0U, // VCVTPNSDh
4972
750k
    0U, // VCVTPNSQf
4973
750k
    0U, // VCVTPNSQh
4974
750k
    0U, // VCVTPNUDf
4975
750k
    0U, // VCVTPNUDh
4976
750k
    0U, // VCVTPNUQf
4977
750k
    0U, // VCVTPNUQh
4978
750k
    0U, // VCVTPSD
4979
750k
    0U, // VCVTPSH
4980
750k
    0U, // VCVTPSS
4981
750k
    0U, // VCVTPUD
4982
750k
    0U, // VCVTPUH
4983
750k
    0U, // VCVTPUS
4984
750k
    0U, // VCVTSD
4985
750k
    0U, // VCVTTDH
4986
750k
    0U, // VCVTTHD
4987
750k
    0U, // VCVTTHS
4988
750k
    0U, // VCVTTSH
4989
750k
    0U, // VCVTf2h
4990
750k
    0U, // VCVTf2sd
4991
750k
    0U, // VCVTf2sq
4992
750k
    0U, // VCVTf2ud
4993
750k
    0U, // VCVTf2uq
4994
750k
    35U,  // VCVTf2xsd
4995
750k
    35U,  // VCVTf2xsq
4996
750k
    35U,  // VCVTf2xud
4997
750k
    35U,  // VCVTf2xuq
4998
750k
    0U, // VCVTh2f
4999
750k
    0U, // VCVTh2sd
5000
750k
    0U, // VCVTh2sq
5001
750k
    0U, // VCVTh2ud
5002
750k
    0U, // VCVTh2uq
5003
750k
    35U,  // VCVTh2xsd
5004
750k
    35U,  // VCVTh2xsq
5005
750k
    35U,  // VCVTh2xud
5006
750k
    35U,  // VCVTh2xuq
5007
750k
    0U, // VCVTs2fd
5008
750k
    0U, // VCVTs2fq
5009
750k
    0U, // VCVTs2hd
5010
750k
    0U, // VCVTs2hq
5011
750k
    0U, // VCVTu2fd
5012
750k
    0U, // VCVTu2fq
5013
750k
    0U, // VCVTu2hd
5014
750k
    0U, // VCVTu2hq
5015
750k
    35U,  // VCVTxs2fd
5016
750k
    35U,  // VCVTxs2fq
5017
750k
    35U,  // VCVTxs2hd
5018
750k
    35U,  // VCVTxs2hq
5019
750k
    35U,  // VCVTxu2fd
5020
750k
    35U,  // VCVTxu2fq
5021
750k
    35U,  // VCVTxu2hd
5022
750k
    35U,  // VCVTxu2hq
5023
750k
    70705U, // VDIVD
5024
750k
    70705U, // VDIVH
5025
750k
    70705U, // VDIVS
5026
750k
    1024U,  // VDUP16d
5027
750k
    1024U,  // VDUP16q
5028
750k
    1024U,  // VDUP32d
5029
750k
    1024U,  // VDUP32q
5030
750k
    1024U,  // VDUP8d
5031
750k
    1024U,  // VDUP8q
5032
750k
    9216U,  // VDUPLN16d
5033
750k
    9216U,  // VDUPLN16q
5034
750k
    9216U,  // VDUPLN32d
5035
750k
    9216U,  // VDUPLN32q
5036
750k
    9216U,  // VDUPLN8d
5037
750k
    9216U,  // VDUPLN8q
5038
750k
    0U, // VEORd
5039
750k
    0U, // VEORq
5040
750k
    35651584U,  // VEXTd16
5041
750k
    35651584U,  // VEXTd32
5042
750k
    35651584U,  // VEXTd8
5043
750k
    35651584U,  // VEXTq16
5044
750k
    35651584U,  // VEXTq32
5045
750k
    35651584U,  // VEXTq64
5046
750k
    35651584U,  // VEXTq8
5047
750k
    68659U, // VFMAD
5048
750k
    68659U, // VFMAH
5049
750k
    68659U, // VFMAS
5050
750k
    68659U, // VFMAfd
5051
750k
    68659U, // VFMAfq
5052
750k
    68659U, // VFMAhd
5053
750k
    68659U, // VFMAhq
5054
750k
    68659U, // VFMSD
5055
750k
    68659U, // VFMSH
5056
750k
    68659U, // VFMSS
5057
750k
    68659U, // VFMSfd
5058
750k
    68659U, // VFMSfq
5059
750k
    68659U, // VFMShd
5060
750k
    68659U, // VFMShq
5061
750k
    68659U, // VFNMAD
5062
750k
    68659U, // VFNMAH
5063
750k
    68659U, // VFNMAS
5064
750k
    68659U, // VFNMSD
5065
750k
    68659U, // VFNMSH
5066
750k
    68659U, // VFNMSS
5067
750k
    9216U,  // VGETLNi32
5068
750k
    3U, // VGETLNs16
5069
750k
    3U, // VGETLNs8
5070
750k
    3U, // VGETLNu16
5071
750k
    3U, // VGETLNu8
5072
750k
    1112U,  // VHADDsv16i8
5073
750k
    1112U,  // VHADDsv2i32
5074
750k
    1112U,  // VHADDsv4i16
5075
750k
    1112U,  // VHADDsv4i32
5076
750k
    1112U,  // VHADDsv8i16
5077
750k
    1112U,  // VHADDsv8i8
5078
750k
    1112U,  // VHADDuv16i8
5079
750k
    1112U,  // VHADDuv2i32
5080
750k
    1112U,  // VHADDuv4i16
5081
750k
    1112U,  // VHADDuv4i32
5082
750k
    1112U,  // VHADDuv8i16
5083
750k
    1112U,  // VHADDuv8i8
5084
750k
    1112U,  // VHSUBsv16i8
5085
750k
    1112U,  // VHSUBsv2i32
5086
750k
    1112U,  // VHSUBsv4i16
5087
750k
    1112U,  // VHSUBsv4i32
5088
750k
    1112U,  // VHSUBsv8i16
5089
750k
    1112U,  // VHSUBsv8i8
5090
750k
    1112U,  // VHSUBuv16i8
5091
750k
    1112U,  // VHSUBuv2i32
5092
750k
    1112U,  // VHSUBuv4i16
5093
750k
    1112U,  // VHSUBuv4i32
5094
750k
    1112U,  // VHSUBuv8i16
5095
750k
    1112U,  // VHSUBuv8i8
5096
750k
    0U, // VINSH
5097
750k
    0U, // VJCVT
5098
750k
    32U,  // VLD1DUPd16
5099
750k
    44U,  // VLD1DUPd16wb_fixed
5100
750k
    10292U, // VLD1DUPd16wb_register
5101
750k
    32U,  // VLD1DUPd32
5102
750k
    44U,  // VLD1DUPd32wb_fixed
5103
750k
    10292U, // VLD1DUPd32wb_register
5104
750k
    32U,  // VLD1DUPd8
5105
750k
    44U,  // VLD1DUPd8wb_fixed
5106
750k
    10292U, // VLD1DUPd8wb_register
5107
750k
    32U,  // VLD1DUPq16
5108
750k
    44U,  // VLD1DUPq16wb_fixed
5109
750k
    10292U, // VLD1DUPq16wb_register
5110
750k
    32U,  // VLD1DUPq32
5111
750k
    44U,  // VLD1DUPq32wb_fixed
5112
750k
    10292U, // VLD1DUPq32wb_register
5113
750k
    32U,  // VLD1DUPq8
5114
750k
    44U,  // VLD1DUPq8wb_fixed
5115
750k
    10292U, // VLD1DUPq8wb_register
5116
750k
    699628U,  // VLD1LNd16
5117
750k
    732404U,  // VLD1LNd16_UPD
5118
750k
    699628U,  // VLD1LNd32
5119
750k
    732404U,  // VLD1LNd32_UPD
5120
750k
    699628U,  // VLD1LNd8
5121
750k
    732404U,  // VLD1LNd8_UPD
5122
750k
    0U, // VLD1LNq16Pseudo
5123
750k
    0U, // VLD1LNq16Pseudo_UPD
5124
750k
    0U, // VLD1LNq32Pseudo
5125
750k
    0U, // VLD1LNq32Pseudo_UPD
5126
750k
    0U, // VLD1LNq8Pseudo
5127
750k
    0U, // VLD1LNq8Pseudo_UPD
5128
750k
    32U,  // VLD1d16
5129
750k
    32U,  // VLD1d16Q
5130
750k
    0U, // VLD1d16QPseudo
5131
750k
    44U,  // VLD1d16Qwb_fixed
5132
750k
    10292U, // VLD1d16Qwb_register
5133
750k
    32U,  // VLD1d16T
5134
750k
    0U, // VLD1d16TPseudo
5135
750k
    44U,  // VLD1d16Twb_fixed
5136
750k
    10292U, // VLD1d16Twb_register
5137
750k
    44U,  // VLD1d16wb_fixed
5138
750k
    10292U, // VLD1d16wb_register
5139
750k
    32U,  // VLD1d32
5140
750k
    32U,  // VLD1d32Q
5141
750k
    0U, // VLD1d32QPseudo
5142
750k
    44U,  // VLD1d32Qwb_fixed
5143
750k
    10292U, // VLD1d32Qwb_register
5144
750k
    32U,  // VLD1d32T
5145
750k
    0U, // VLD1d32TPseudo
5146
750k
    44U,  // VLD1d32Twb_fixed
5147
750k
    10292U, // VLD1d32Twb_register
5148
750k
    44U,  // VLD1d32wb_fixed
5149
750k
    10292U, // VLD1d32wb_register
5150
750k
    32U,  // VLD1d64
5151
750k
    32U,  // VLD1d64Q
5152
750k
    0U, // VLD1d64QPseudo
5153
750k
    0U, // VLD1d64QPseudoWB_fixed
5154
750k
    0U, // VLD1d64QPseudoWB_register
5155
750k
    44U,  // VLD1d64Qwb_fixed
5156
750k
    10292U, // VLD1d64Qwb_register
5157
750k
    32U,  // VLD1d64T
5158
750k
    0U, // VLD1d64TPseudo
5159
750k
    0U, // VLD1d64TPseudoWB_fixed
5160
750k
    0U, // VLD1d64TPseudoWB_register
5161
750k
    44U,  // VLD1d64Twb_fixed
5162
750k
    10292U, // VLD1d64Twb_register
5163
750k
    44U,  // VLD1d64wb_fixed
5164
750k
    10292U, // VLD1d64wb_register
5165
750k
    32U,  // VLD1d8
5166
750k
    32U,  // VLD1d8Q
5167
750k
    0U, // VLD1d8QPseudo
5168
750k
    44U,  // VLD1d8Qwb_fixed
5169
750k
    10292U, // VLD1d8Qwb_register
5170
750k
    32U,  // VLD1d8T
5171
750k
    0U, // VLD1d8TPseudo
5172
750k
    44U,  // VLD1d8Twb_fixed
5173
750k
    10292U, // VLD1d8Twb_register
5174
750k
    44U,  // VLD1d8wb_fixed
5175
750k
    10292U, // VLD1d8wb_register
5176
750k
    32U,  // VLD1q16
5177
750k
    0U, // VLD1q16HighQPseudo
5178
750k
    0U, // VLD1q16HighTPseudo
5179
750k
    0U, // VLD1q16LowQPseudo_UPD
5180
750k
    0U, // VLD1q16LowTPseudo_UPD
5181
750k
    44U,  // VLD1q16wb_fixed
5182
750k
    10292U, // VLD1q16wb_register
5183
750k
    32U,  // VLD1q32
5184
750k
    0U, // VLD1q32HighQPseudo
5185
750k
    0U, // VLD1q32HighTPseudo
5186
750k
    0U, // VLD1q32LowQPseudo_UPD
5187
750k
    0U, // VLD1q32LowTPseudo_UPD
5188
750k
    44U,  // VLD1q32wb_fixed
5189
750k
    10292U, // VLD1q32wb_register
5190
750k
    32U,  // VLD1q64
5191
750k
    0U, // VLD1q64HighQPseudo
5192
750k
    0U, // VLD1q64HighTPseudo
5193
750k
    0U, // VLD1q64LowQPseudo_UPD
5194
750k
    0U, // VLD1q64LowTPseudo_UPD
5195
750k
    44U,  // VLD1q64wb_fixed
5196
750k
    10292U, // VLD1q64wb_register
5197
750k
    32U,  // VLD1q8
5198
750k
    0U, // VLD1q8HighQPseudo
5199
750k
    0U, // VLD1q8HighTPseudo
5200
750k
    0U, // VLD1q8LowQPseudo_UPD
5201
750k
    0U, // VLD1q8LowTPseudo_UPD
5202
750k
    44U,  // VLD1q8wb_fixed
5203
750k
    10292U, // VLD1q8wb_register
5204
750k
    32U,  // VLD2DUPd16
5205
750k
    44U,  // VLD2DUPd16wb_fixed
5206
750k
    10292U, // VLD2DUPd16wb_register
5207
750k
    32U,  // VLD2DUPd16x2
5208
750k
    44U,  // VLD2DUPd16x2wb_fixed
5209
750k
    10292U, // VLD2DUPd16x2wb_register
5210
750k
    32U,  // VLD2DUPd32
5211
750k
    44U,  // VLD2DUPd32wb_fixed
5212
750k
    10292U, // VLD2DUPd32wb_register
5213
750k
    32U,  // VLD2DUPd32x2
5214
750k
    44U,  // VLD2DUPd32x2wb_fixed
5215
750k
    10292U, // VLD2DUPd32x2wb_register
5216
750k
    32U,  // VLD2DUPd8
5217
750k
    44U,  // VLD2DUPd8wb_fixed
5218
750k
    10292U, // VLD2DUPd8wb_register
5219
750k
    32U,  // VLD2DUPd8x2
5220
750k
    44U,  // VLD2DUPd8x2wb_fixed
5221
750k
    10292U, // VLD2DUPd8x2wb_register
5222
750k
    0U, // VLD2DUPq16EvenPseudo
5223
750k
    0U, // VLD2DUPq16OddPseudo
5224
750k
    0U, // VLD2DUPq32EvenPseudo
5225
750k
    0U, // VLD2DUPq32OddPseudo
5226
750k
    0U, // VLD2DUPq8EvenPseudo
5227
750k
    0U, // VLD2DUPq8OddPseudo
5228
750k
    766196U,  // VLD2LNd16
5229
750k
    0U, // VLD2LNd16Pseudo
5230
750k
    0U, // VLD2LNd16Pseudo_UPD
5231
750k
    799996U,  // VLD2LNd16_UPD
5232
750k
    766196U,  // VLD2LNd32
5233
750k
    0U, // VLD2LNd32Pseudo
5234
750k
    0U, // VLD2LNd32Pseudo_UPD
5235
750k
    799996U,  // VLD2LNd32_UPD
5236
750k
    766196U,  // VLD2LNd8
5237
750k
    0U, // VLD2LNd8Pseudo
5238
750k
    0U, // VLD2LNd8Pseudo_UPD
5239
750k
    799996U,  // VLD2LNd8_UPD
5240
750k
    766196U,  // VLD2LNq16
5241
750k
    0U, // VLD2LNq16Pseudo
5242
750k
    0U, // VLD2LNq16Pseudo_UPD
5243
750k
    799996U,  // VLD2LNq16_UPD
5244
750k
    766196U,  // VLD2LNq32
5245
750k
    0U, // VLD2LNq32Pseudo
5246
750k
    0U, // VLD2LNq32Pseudo_UPD
5247
750k
    799996U,  // VLD2LNq32_UPD
5248
750k
    32U,  // VLD2b16
5249
750k
    44U,  // VLD2b16wb_fixed
5250
750k
    10292U, // VLD2b16wb_register
5251
750k
    32U,  // VLD2b32
5252
750k
    44U,  // VLD2b32wb_fixed
5253
750k
    10292U, // VLD2b32wb_register
5254
750k
    32U,  // VLD2b8
5255
750k
    44U,  // VLD2b8wb_fixed
5256
750k
    10292U, // VLD2b8wb_register
5257
750k
    32U,  // VLD2d16
5258
750k
    44U,  // VLD2d16wb_fixed
5259
750k
    10292U, // VLD2d16wb_register
5260
750k
    32U,  // VLD2d32
5261
750k
    44U,  // VLD2d32wb_fixed
5262
750k
    10292U, // VLD2d32wb_register
5263
750k
    32U,  // VLD2d8
5264
750k
    44U,  // VLD2d8wb_fixed
5265
750k
    10292U, // VLD2d8wb_register
5266
750k
    32U,  // VLD2q16
5267
750k
    0U, // VLD2q16Pseudo
5268
750k
    0U, // VLD2q16PseudoWB_fixed
5269
750k
    0U, // VLD2q16PseudoWB_register
5270
750k
    44U,  // VLD2q16wb_fixed
5271
750k
    10292U, // VLD2q16wb_register
5272
750k
    32U,  // VLD2q32
5273
750k
    0U, // VLD2q32Pseudo
5274
750k
    0U, // VLD2q32PseudoWB_fixed
5275
750k
    0U, // VLD2q32PseudoWB_register
5276
750k
    44U,  // VLD2q32wb_fixed
5277
750k
    10292U, // VLD2q32wb_register
5278
750k
    32U,  // VLD2q8
5279
750k
    0U, // VLD2q8Pseudo
5280
750k
    0U, // VLD2q8PseudoWB_fixed
5281
750k
    0U, // VLD2q8PseudoWB_register
5282
750k
    44U,  // VLD2q8wb_fixed
5283
750k
    10292U, // VLD2q8wb_register
5284
750k
    14596U, // VLD3DUPd16
5285
750k
    0U, // VLD3DUPd16Pseudo
5286
750k
    0U, // VLD3DUPd16Pseudo_UPD
5287
750k
    834820U,  // VLD3DUPd16_UPD
5288
750k
    14596U, // VLD3DUPd32
5289
750k
    0U, // VLD3DUPd32Pseudo
5290
750k
    0U, // VLD3DUPd32Pseudo_UPD
5291
750k
    834820U,  // VLD3DUPd32_UPD
5292
750k
    14596U, // VLD3DUPd8
5293
750k
    0U, // VLD3DUPd8Pseudo
5294
750k
    0U, // VLD3DUPd8Pseudo_UPD
5295
750k
    834820U,  // VLD3DUPd8_UPD
5296
750k
    14596U, // VLD3DUPq16
5297
750k
    0U, // VLD3DUPq16EvenPseudo
5298
750k
    0U, // VLD3DUPq16OddPseudo
5299
750k
    834820U,  // VLD3DUPq16_UPD
5300
750k
    14596U, // VLD3DUPq32
5301
750k
    0U, // VLD3DUPq32EvenPseudo
5302
750k
    0U, // VLD3DUPq32OddPseudo
5303
750k
    834820U,  // VLD3DUPq32_UPD
5304
750k
    14596U, // VLD3DUPq8
5305
750k
    0U, // VLD3DUPq8EvenPseudo
5306
750k
    0U, // VLD3DUPq8OddPseudo
5307
750k
    834820U,  // VLD3DUPq8_UPD
5308
750k
    865532U,  // VLD3LNd16
5309
750k
    0U, // VLD3LNd16Pseudo
5310
750k
    0U, // VLD3LNd16Pseudo_UPD
5311
750k
    896268U,  // VLD3LNd16_UPD
5312
750k
    865532U,  // VLD3LNd32
5313
750k
    0U, // VLD3LNd32Pseudo
5314
750k
    0U, // VLD3LNd32Pseudo_UPD
5315
750k
    896268U,  // VLD3LNd32_UPD
5316
750k
    865532U,  // VLD3LNd8
5317
750k
    0U, // VLD3LNd8Pseudo
5318
750k
    0U, // VLD3LNd8Pseudo_UPD
5319
750k
    896268U,  // VLD3LNd8_UPD
5320
750k
    865532U,  // VLD3LNq16
5321
750k
    0U, // VLD3LNq16Pseudo
5322
750k
    0U, // VLD3LNq16Pseudo_UPD
5323
750k
    896268U,  // VLD3LNq16_UPD
5324
750k
    865532U,  // VLD3LNq32
5325
750k
    0U, // VLD3LNq32Pseudo
5326
750k
    0U, // VLD3LNq32Pseudo_UPD
5327
750k
    896268U,  // VLD3LNq32_UPD
5328
750k
    119537664U, // VLD3d16
5329
750k
    0U, // VLD3d16Pseudo
5330
750k
    0U, // VLD3d16Pseudo_UPD
5331
750k
    153092096U, // VLD3d16_UPD
5332
750k
    119537664U, // VLD3d32
5333
750k
    0U, // VLD3d32Pseudo
5334
750k
    0U, // VLD3d32Pseudo_UPD
5335
750k
    153092096U, // VLD3d32_UPD
5336
750k
    119537664U, // VLD3d8
5337
750k
    0U, // VLD3d8Pseudo
5338
750k
    0U, // VLD3d8Pseudo_UPD
5339
750k
    153092096U, // VLD3d8_UPD
5340
750k
    119537664U, // VLD3q16
5341
750k
    0U, // VLD3q16Pseudo_UPD
5342
750k
    153092096U, // VLD3q16_UPD
5343
750k
    0U, // VLD3q16oddPseudo
5344
750k
    0U, // VLD3q16oddPseudo_UPD
5345
750k
    119537664U, // VLD3q32
5346
750k
    0U, // VLD3q32Pseudo_UPD
5347
750k
    153092096U, // VLD3q32_UPD
5348
750k
    0U, // VLD3q32oddPseudo
5349
750k
    0U, // VLD3q32oddPseudo_UPD
5350
750k
    119537664U, // VLD3q8
5351
750k
    0U, // VLD3q8Pseudo_UPD
5352
750k
    153092096U, // VLD3q8_UPD
5353
750k
    0U, // VLD3q8oddPseudo
5354
750k
    0U, // VLD3q8oddPseudo_UPD
5355
750k
    81172U, // VLD4DUPd16
5356
750k
    0U, // VLD4DUPd16Pseudo
5357
750k
    0U, // VLD4DUPd16Pseudo_UPD
5358
750k
    16660U, // VLD4DUPd16_UPD
5359
750k
    81172U, // VLD4DUPd32
5360
750k
    0U, // VLD4DUPd32Pseudo
5361
750k
    0U, // VLD4DUPd32Pseudo_UPD
5362
750k
    16660U, // VLD4DUPd32_UPD
5363
750k
    81172U, // VLD4DUPd8
5364
750k
    0U, // VLD4DUPd8Pseudo
5365
750k
    0U, // VLD4DUPd8Pseudo_UPD
5366
750k
    16660U, // VLD4DUPd8_UPD
5367
750k
    81172U, // VLD4DUPq16
5368
750k
    0U, // VLD4DUPq16EvenPseudo
5369
750k
    0U, // VLD4DUPq16OddPseudo
5370
750k
    16660U, // VLD4DUPq16_UPD
5371
750k
    81172U, // VLD4DUPq32
5372
750k
    0U, // VLD4DUPq32EvenPseudo
5373
750k
    0U, // VLD4DUPq32OddPseudo
5374
750k
    16660U, // VLD4DUPq32_UPD
5375
750k
    81172U, // VLD4DUPq8
5376
750k
    0U, // VLD4DUPq8EvenPseudo
5377
750k
    0U, // VLD4DUPq8OddPseudo
5378
750k
    16660U, // VLD4DUPq8_UPD
5379
750k
    189346060U, // VLD4LNd16
5380
750k
    0U, // VLD4LNd16Pseudo
5381
750k
    0U, // VLD4LNd16Pseudo_UPD
5382
750k
    284U, // VLD4LNd16_UPD
5383
750k
    189346060U, // VLD4LNd32
5384
750k
    0U, // VLD4LNd32Pseudo
5385
750k
    0U, // VLD4LNd32Pseudo_UPD
5386
750k
    284U, // VLD4LNd32_UPD
5387
750k
    189346060U, // VLD4LNd8
5388
750k
    0U, // VLD4LNd8Pseudo
5389
750k
    0U, // VLD4LNd8Pseudo_UPD
5390
750k
    284U, // VLD4LNd8_UPD
5391
750k
    189346060U, // VLD4LNq16
5392
750k
    0U, // VLD4LNq16Pseudo
5393
750k
    0U, // VLD4LNq16Pseudo_UPD
5394
750k
    284U, // VLD4LNq16_UPD
5395
750k
    189346060U, // VLD4LNq32
5396
750k
    0U, // VLD4LNq32Pseudo
5397
750k
    0U, // VLD4LNq32Pseudo_UPD
5398
750k
    284U, // VLD4LNq32_UPD
5399
750k
    572522496U, // VLD4d16
5400
750k
    0U, // VLD4d16Pseudo
5401
750k
    0U, // VLD4d16Pseudo_UPD
5402
750k
    1646264320U,  // VLD4d16_UPD
5403
750k
    572522496U, // VLD4d32
5404
750k
    0U, // VLD4d32Pseudo
5405
750k
    0U, // VLD4d32Pseudo_UPD
5406
750k
    1646264320U,  // VLD4d32_UPD
5407
750k
    572522496U, // VLD4d8
5408
750k
    0U, // VLD4d8Pseudo
5409
750k
    0U, // VLD4d8Pseudo_UPD
5410
750k
    1646264320U,  // VLD4d8_UPD
5411
750k
    572522496U, // VLD4q16
5412
750k
    0U, // VLD4q16Pseudo_UPD
5413
750k
    1646264320U,  // VLD4q16_UPD
5414
750k
    0U, // VLD4q16oddPseudo
5415
750k
    0U, // VLD4q16oddPseudo_UPD
5416
750k
    572522496U, // VLD4q32
5417
750k
    0U, // VLD4q32Pseudo_UPD
5418
750k
    1646264320U,  // VLD4q32_UPD
5419
750k
    0U, // VLD4q32oddPseudo
5420
750k
    0U, // VLD4q32oddPseudo_UPD
5421
750k
    572522496U, // VLD4q8
5422
750k
    0U, // VLD4q8Pseudo_UPD
5423
750k
    1646264320U,  // VLD4q8_UPD
5424
750k
    0U, // VLD4q8oddPseudo
5425
750k
    0U, // VLD4q8oddPseudo_UPD
5426
750k
    33U,  // VLDMDDB_UPD
5427
750k
    1136U,  // VLDMDIA
5428
750k
    33U,  // VLDMDIA_UPD
5429
750k
    0U, // VLDMQIA
5430
750k
    33U,  // VLDMSDB_UPD
5431
750k
    1136U,  // VLDMSIA
5432
750k
    33U,  // VLDMSIA_UPD
5433
750k
    288U, // VLDRD
5434
750k
    296U, // VLDRH
5435
750k
    288U, // VLDRS
5436
750k
    0U, // VLLDM
5437
750k
    0U, // VLSTM
5438
750k
    1112U,  // VMAXNMD
5439
750k
    1112U,  // VMAXNMH
5440
750k
    1112U,  // VMAXNMNDf
5441
750k
    1112U,  // VMAXNMNDh
5442
750k
    1112U,  // VMAXNMNQf
5443
750k
    1112U,  // VMAXNMNQh
5444
750k
    1112U,  // VMAXNMS
5445
750k
    70705U, // VMAXfd
5446
750k
    70705U, // VMAXfq
5447
750k
    70705U, // VMAXhd
5448
750k
    70705U, // VMAXhq
5449
750k
    1112U,  // VMAXsv16i8
5450
750k
    1112U,  // VMAXsv2i32
5451
750k
    1112U,  // VMAXsv4i16
5452
750k
    1112U,  // VMAXsv4i32
5453
750k
    1112U,  // VMAXsv8i16
5454
750k
    1112U,  // VMAXsv8i8
5455
750k
    1112U,  // VMAXuv16i8
5456
750k
    1112U,  // VMAXuv2i32
5457
750k
    1112U,  // VMAXuv4i16
5458
750k
    1112U,  // VMAXuv4i32
5459
750k
    1112U,  // VMAXuv8i16
5460
750k
    1112U,  // VMAXuv8i8
5461
750k
    1112U,  // VMINNMD
5462
750k
    1112U,  // VMINNMH
5463
750k
    1112U,  // VMINNMNDf
5464
750k
    1112U,  // VMINNMNDh
5465
750k
    1112U,  // VMINNMNQf
5466
750k
    1112U,  // VMINNMNQh
5467
750k
    1112U,  // VMINNMS
5468
750k
    70705U, // VMINfd
5469
750k
    70705U, // VMINfq
5470
750k
    70705U, // VMINhd
5471
750k
    70705U, // VMINhq
5472
750k
    1112U,  // VMINsv16i8
5473
750k
    1112U,  // VMINsv2i32
5474
750k
    1112U,  // VMINsv4i16
5475
750k
    1112U,  // VMINsv4i32
5476
750k
    1112U,  // VMINsv8i16
5477
750k
    1112U,  // VMINsv8i8
5478
750k
    1112U,  // VMINuv16i8
5479
750k
    1112U,  // VMINuv2i32
5480
750k
    1112U,  // VMINuv4i16
5481
750k
    1112U,  // VMINuv4i32
5482
750k
    1112U,  // VMINuv8i16
5483
750k
    1112U,  // VMINuv8i8
5484
750k
    68659U, // VMLAD
5485
750k
    68659U, // VMLAH
5486
750k
    73752U, // VMLALslsv2i32
5487
750k
    73752U, // VMLALslsv4i16
5488
750k
    73752U, // VMLALsluv2i32
5489
750k
    73752U, // VMLALsluv4i16
5490
750k
    1048U,  // VMLALsv2i64
5491
750k
    1048U,  // VMLALsv4i32
5492
750k
    1048U,  // VMLALsv8i16
5493
750k
    1048U,  // VMLALuv2i64
5494
750k
    1048U,  // VMLALuv4i32
5495
750k
    1048U,  // VMLALuv8i16
5496
750k
    68659U, // VMLAS
5497
750k
    68659U, // VMLAfd
5498
750k
    68659U, // VMLAfq
5499
750k
    68659U, // VMLAhd
5500
750k
    68659U, // VMLAhq
5501
750k
    920627U,  // VMLAslfd
5502
750k
    920627U,  // VMLAslfq
5503
750k
    920627U,  // VMLAslhd
5504
750k
    920627U,  // VMLAslhq
5505
750k
    73752U, // VMLAslv2i32
5506
750k
    73752U, // VMLAslv4i16
5507
750k
    73752U, // VMLAslv4i32
5508
750k
    73752U, // VMLAslv8i16
5509
750k
    1048U,  // VMLAv16i8
5510
750k
    1048U,  // VMLAv2i32
5511
750k
    1048U,  // VMLAv4i16
5512
750k
    1048U,  // VMLAv4i32
5513
750k
    1048U,  // VMLAv8i16
5514
750k
    1048U,  // VMLAv8i8
5515
750k
    68659U, // VMLSD
5516
750k
    68659U, // VMLSH
5517
750k
    73752U, // VMLSLslsv2i32
5518
750k
    73752U, // VMLSLslsv4i16
5519
750k
    73752U, // VMLSLsluv2i32
5520
750k
    73752U, // VMLSLsluv4i16
5521
750k
    1048U,  // VMLSLsv2i64
5522
750k
    1048U,  // VMLSLsv4i32
5523
750k
    1048U,  // VMLSLsv8i16
5524
750k
    1048U,  // VMLSLuv2i64
5525
750k
    1048U,  // VMLSLuv4i32
5526
750k
    1048U,  // VMLSLuv8i16
5527
750k
    68659U, // VMLSS
5528
750k
    68659U, // VMLSfd
5529
750k
    68659U, // VMLSfq
5530
750k
    68659U, // VMLShd
5531
750k
    68659U, // VMLShq
5532
750k
    920627U,  // VMLSslfd
5533
750k
    920627U,  // VMLSslfq
5534
750k
    920627U,  // VMLSslhd
5535
750k
    920627U,  // VMLSslhq
5536
750k
    73752U, // VMLSslv2i32
5537
750k
    73752U, // VMLSslv4i16
5538
750k
    73752U, // VMLSslv4i32
5539
750k
    73752U, // VMLSslv8i16
5540
750k
    1048U,  // VMLSv16i8
5541
750k
    1048U,  // VMLSv2i32
5542
750k
    1048U,  // VMLSv4i16
5543
750k
    1048U,  // VMLSv4i32
5544
750k
    1048U,  // VMLSv8i16
5545
750k
    1048U,  // VMLSv8i8
5546
750k
    33U,  // VMOVD
5547
750k
    0U, // VMOVDRR
5548
750k
    0U, // VMOVH
5549
750k
    33U,  // VMOVHR
5550
750k
    0U, // VMOVLsv2i64
5551
750k
    0U, // VMOVLsv4i32
5552
750k
    0U, // VMOVLsv8i16
5553
750k
    0U, // VMOVLuv2i64
5554
750k
    0U, // VMOVLuv4i32
5555
750k
    0U, // VMOVLuv8i16
5556
750k
    0U, // VMOVNv2i32
5557
750k
    0U, // VMOVNv4i16
5558
750k
    0U, // VMOVNv8i8
5559
750k
    33U,  // VMOVRH
5560
750k
    0U, // VMOVRRD
5561
750k
    35651584U,  // VMOVRRS
5562
750k
    1024U,  // VMOVRS
5563
750k
    33U,  // VMOVS
5564
750k
    1024U,  // VMOVSR
5565
750k
    35651584U,  // VMOVSRR
5566
750k
    0U, // VMOVv16i8
5567
750k
    0U, // VMOVv1i64
5568
750k
    1U, // VMOVv2f32
5569
750k
    0U, // VMOVv2i32
5570
750k
    0U, // VMOVv2i64
5571
750k
    1U, // VMOVv4f32
5572
750k
    0U, // VMOVv4i16
5573
750k
    0U, // VMOVv4i32
5574
750k
    0U, // VMOVv8i16
5575
750k
    0U, // VMOVv8i8
5576
750k
    4U, // VMRS
5577
750k
    5U, // VMRS_FPEXC
5578
750k
    5U, // VMRS_FPINST
5579
750k
    5U, // VMRS_FPINST2
5580
750k
    5U, // VMRS_FPSID
5581
750k
    6U, // VMRS_MVFR0
5582
750k
    6U, // VMRS_MVFR1
5583
750k
    6U, // VMRS_MVFR2
5584
750k
    0U, // VMSR
5585
750k
    0U, // VMSR_FPEXC
5586
750k
    0U, // VMSR_FPINST
5587
750k
    0U, // VMSR_FPINST2
5588
750k
    0U, // VMSR_FPSID
5589
750k
    70705U, // VMULD
5590
750k
    70705U, // VMULH
5591
750k
    1112U,  // VMULLp64
5592
750k
    0U, // VMULLp8
5593
750k
    17496U, // VMULLslsv2i32
5594
750k
    17496U, // VMULLslsv4i16
5595
750k
    17496U, // VMULLsluv2i32
5596
750k
    17496U, // VMULLsluv4i16
5597
750k
    1112U,  // VMULLsv2i64
5598
750k
    1112U,  // VMULLsv4i32
5599
750k
    1112U,  // VMULLsv8i16
5600
750k
    1112U,  // VMULLuv2i64
5601
750k
    1112U,  // VMULLuv4i32
5602
750k
    1112U,  // VMULLuv8i16
5603
750k
    70705U, // VMULS
5604
750k
    70705U, // VMULfd
5605
750k
    70705U, // VMULfq
5606
750k
    70705U, // VMULhd
5607
750k
    70705U, // VMULhq
5608
750k
    0U, // VMULpd
5609
750k
    0U, // VMULpq
5610
750k
    955441U,  // VMULslfd
5611
750k
    955441U,  // VMULslfq
5612
750k
    955441U,  // VMULslhd
5613
750k
    955441U,  // VMULslhq
5614
750k
    17496U, // VMULslv2i32
5615
750k
    17496U, // VMULslv4i16
5616
750k
    17496U, // VMULslv4i32
5617
750k
    17496U, // VMULslv8i16
5618
750k
    1112U,  // VMULv16i8
5619
750k
    1112U,  // VMULv2i32
5620
750k
    1112U,  // VMULv4i16
5621
750k
    1112U,  // VMULv4i32
5622
750k
    1112U,  // VMULv8i16
5623
750k
    1112U,  // VMULv8i8
5624
750k
    1024U,  // VMVNd
5625
750k
    1024U,  // VMVNq
5626
750k
    0U, // VMVNv2i32
5627
750k
    0U, // VMVNv4i16
5628
750k
    0U, // VMVNv4i32
5629
750k
    0U, // VMVNv8i16
5630
750k
    33U,  // VNEGD
5631
750k
    33U,  // VNEGH
5632
750k
    33U,  // VNEGS
5633
750k
    33U,  // VNEGf32q
5634
750k
    33U,  // VNEGfd
5635
750k
    33U,  // VNEGhd
5636
750k
    33U,  // VNEGhq
5637
750k
    0U, // VNEGs16d
5638
750k
    0U, // VNEGs16q
5639
750k
    0U, // VNEGs32d
5640
750k
    0U, // VNEGs32q
5641
750k
    0U, // VNEGs8d
5642
750k
    0U, // VNEGs8q
5643
750k
    68659U, // VNMLAD
5644
750k
    68659U, // VNMLAH
5645
750k
    68659U, // VNMLAS
5646
750k
    68659U, // VNMLSD
5647
750k
    68659U, // VNMLSH
5648
750k
    68659U, // VNMLSS
5649
750k
    70705U, // VNMULD
5650
750k
    70705U, // VNMULH
5651
750k
    70705U, // VNMULS
5652
750k
    0U, // VORNd
5653
750k
    0U, // VORNq
5654
750k
    0U, // VORRd
5655
750k
    0U, // VORRiv2i32
5656
750k
    0U, // VORRiv4i16
5657
750k
    0U, // VORRiv4i32
5658
750k
    0U, // VORRiv8i16
5659
750k
    0U, // VORRq
5660
750k
    0U, // VPADALsv16i8
5661
750k
    0U, // VPADALsv2i32
5662
750k
    0U, // VPADALsv4i16
5663
750k
    0U, // VPADALsv4i32
5664
750k
    0U, // VPADALsv8i16
5665
750k
    0U, // VPADALsv8i8
5666
750k
    0U, // VPADALuv16i8
5667
750k
    0U, // VPADALuv2i32
5668
750k
    0U, // VPADALuv4i16
5669
750k
    0U, // VPADALuv4i32
5670
750k
    0U, // VPADALuv8i16
5671
750k
    0U, // VPADALuv8i8
5672
750k
    0U, // VPADDLsv16i8
5673
750k
    0U, // VPADDLsv2i32
5674
750k
    0U, // VPADDLsv4i16
5675
750k
    0U, // VPADDLsv4i32
5676
750k
    0U, // VPADDLsv8i16
5677
750k
    0U, // VPADDLsv8i8
5678
750k
    0U, // VPADDLuv16i8
5679
750k
    0U, // VPADDLuv2i32
5680
750k
    0U, // VPADDLuv4i16
5681
750k
    0U, // VPADDLuv4i32
5682
750k
    0U, // VPADDLuv8i16
5683
750k
    0U, // VPADDLuv8i8
5684
750k
    70705U, // VPADDf
5685
750k
    70705U, // VPADDh
5686
750k
    1112U,  // VPADDi16
5687
750k
    1112U,  // VPADDi32
5688
750k
    1112U,  // VPADDi8
5689
750k
    70705U, // VPMAXf
5690
750k
    70705U, // VPMAXh
5691
750k
    1112U,  // VPMAXs16
5692
750k
    1112U,  // VPMAXs32
5693
750k
    1112U,  // VPMAXs8
5694
750k
    1112U,  // VPMAXu16
5695
750k
    1112U,  // VPMAXu32
5696
750k
    1112U,  // VPMAXu8
5697
750k
    70705U, // VPMINf
5698
750k
    70705U, // VPMINh
5699
750k
    1112U,  // VPMINs16
5700
750k
    1112U,  // VPMINs32
5701
750k
    1112U,  // VPMINs8
5702
750k
    1112U,  // VPMINu16
5703
750k
    1112U,  // VPMINu32
5704
750k
    1112U,  // VPMINu8
5705
750k
    0U, // VQABSv16i8
5706
750k
    0U, // VQABSv2i32
5707
750k
    0U, // VQABSv4i16
5708
750k
    0U, // VQABSv4i32
5709
750k
    0U, // VQABSv8i16
5710
750k
    0U, // VQABSv8i8
5711
750k
    1112U,  // VQADDsv16i8
5712
750k
    1112U,  // VQADDsv1i64
5713
750k
    1112U,  // VQADDsv2i32
5714
750k
    1112U,  // VQADDsv2i64
5715
750k
    1112U,  // VQADDsv4i16
5716
750k
    1112U,  // VQADDsv4i32
5717
750k
    1112U,  // VQADDsv8i16
5718
750k
    1112U,  // VQADDsv8i8
5719
750k
    1112U,  // VQADDuv16i8
5720
750k
    1112U,  // VQADDuv1i64
5721
750k
    1112U,  // VQADDuv2i32
5722
750k
    1112U,  // VQADDuv2i64
5723
750k
    1112U,  // VQADDuv4i16
5724
750k
    1112U,  // VQADDuv4i32
5725
750k
    1112U,  // VQADDuv8i16
5726
750k
    1112U,  // VQADDuv8i8
5727
750k
    73752U, // VQDMLALslv2i32
5728
750k
    73752U, // VQDMLALslv4i16
5729
750k
    1048U,  // VQDMLALv2i64
5730
750k
    1048U,  // VQDMLALv4i32
5731
750k
    73752U, // VQDMLSLslv2i32
5732
750k
    73752U, // VQDMLSLslv4i16
5733
750k
    1048U,  // VQDMLSLv2i64
5734
750k
    1048U,  // VQDMLSLv4i32
5735
750k
    17496U, // VQDMULHslv2i32
5736
750k
    17496U, // VQDMULHslv4i16
5737
750k
    17496U, // VQDMULHslv4i32
5738
750k
    17496U, // VQDMULHslv8i16
5739
750k
    1112U,  // VQDMULHv2i32
5740
750k
    1112U,  // VQDMULHv4i16
5741
750k
    1112U,  // VQDMULHv4i32
5742
750k
    1112U,  // VQDMULHv8i16
5743
750k
    17496U, // VQDMULLslv2i32
5744
750k
    17496U, // VQDMULLslv4i16
5745
750k
    1112U,  // VQDMULLv2i64
5746
750k
    1112U,  // VQDMULLv4i32
5747
750k
    0U, // VQMOVNsuv2i32
5748
750k
    0U, // VQMOVNsuv4i16
5749
750k
    0U, // VQMOVNsuv8i8
5750
750k
    0U, // VQMOVNsv2i32
5751
750k
    0U, // VQMOVNsv4i16
5752
750k
    0U, // VQMOVNsv8i8
5753
750k
    0U, // VQMOVNuv2i32
5754
750k
    0U, // VQMOVNuv4i16
5755
750k
    0U, // VQMOVNuv8i8
5756
750k
    0U, // VQNEGv16i8
5757
750k
    0U, // VQNEGv2i32
5758
750k
    0U, // VQNEGv4i16
5759
750k
    0U, // VQNEGv4i32
5760
750k
    0U, // VQNEGv8i16
5761
750k
    0U, // VQNEGv8i8
5762
750k
    73752U, // VQRDMLAHslv2i32
5763
750k
    73752U, // VQRDMLAHslv4i16
5764
750k
    73752U, // VQRDMLAHslv4i32
5765
750k
    73752U, // VQRDMLAHslv8i16
5766
750k
    1048U,  // VQRDMLAHv2i32
5767
750k
    1048U,  // VQRDMLAHv4i16
5768
750k
    1048U,  // VQRDMLAHv4i32
5769
750k
    1048U,  // VQRDMLAHv8i16
5770
750k
    73752U, // VQRDMLSHslv2i32
5771
750k
    73752U, // VQRDMLSHslv4i16
5772
750k
    73752U, // VQRDMLSHslv4i32
5773
750k
    73752U, // VQRDMLSHslv8i16
5774
750k
    1048U,  // VQRDMLSHv2i32
5775
750k
    1048U,  // VQRDMLSHv4i16
5776
750k
    1048U,  // VQRDMLSHv4i32
5777
750k
    1048U,  // VQRDMLSHv8i16
5778
750k
    17496U, // VQRDMULHslv2i32
5779
750k
    17496U, // VQRDMULHslv4i16
5780
750k
    17496U, // VQRDMULHslv4i32
5781
750k
    17496U, // VQRDMULHslv8i16
5782
750k
    1112U,  // VQRDMULHv2i32
5783
750k
    1112U,  // VQRDMULHv4i16
5784
750k
    1112U,  // VQRDMULHv4i32
5785
750k
    1112U,  // VQRDMULHv8i16
5786
750k
    1112U,  // VQRSHLsv16i8
5787
750k
    1112U,  // VQRSHLsv1i64
5788
750k
    1112U,  // VQRSHLsv2i32
5789
750k
    1112U,  // VQRSHLsv2i64
5790
750k
    1112U,  // VQRSHLsv4i16
5791
750k
    1112U,  // VQRSHLsv4i32
5792
750k
    1112U,  // VQRSHLsv8i16
5793
750k
    1112U,  // VQRSHLsv8i8
5794
750k
    1112U,  // VQRSHLuv16i8
5795
750k
    1112U,  // VQRSHLuv1i64
5796
750k
    1112U,  // VQRSHLuv2i32
5797
750k
    1112U,  // VQRSHLuv2i64
5798
750k
    1112U,  // VQRSHLuv4i16
5799
750k
    1112U,  // VQRSHLuv4i32
5800
750k
    1112U,  // VQRSHLuv8i16
5801
750k
    1112U,  // VQRSHLuv8i8
5802
750k
    1112U,  // VQRSHRNsv2i32
5803
750k
    1112U,  // VQRSHRNsv4i16
5804
750k
    1112U,  // VQRSHRNsv8i8
5805
750k
    1112U,  // VQRSHRNuv2i32
5806
750k
    1112U,  // VQRSHRNuv4i16
5807
750k
    1112U,  // VQRSHRNuv8i8
5808
750k
    1112U,  // VQRSHRUNv2i32
5809
750k
    1112U,  // VQRSHRUNv4i16
5810
750k
    1112U,  // VQRSHRUNv8i8
5811
750k
    1112U,  // VQSHLsiv16i8
5812
750k
    1112U,  // VQSHLsiv1i64
5813
750k
    1112U,  // VQSHLsiv2i32
5814
750k
    1112U,  // VQSHLsiv2i64
5815
750k
    1112U,  // VQSHLsiv4i16
5816
750k
    1112U,  // VQSHLsiv4i32
5817
750k
    1112U,  // VQSHLsiv8i16
5818
750k
    1112U,  // VQSHLsiv8i8
5819
750k
    1112U,  // VQSHLsuv16i8
5820
750k
    1112U,  // VQSHLsuv1i64
5821
750k
    1112U,  // VQSHLsuv2i32
5822
750k
    1112U,  // VQSHLsuv2i64
5823
750k
    1112U,  // VQSHLsuv4i16
5824
750k
    1112U,  // VQSHLsuv4i32
5825
750k
    1112U,  // VQSHLsuv8i16
5826
750k
    1112U,  // VQSHLsuv8i8
5827
750k
    1112U,  // VQSHLsv16i8
5828
750k
    1112U,  // VQSHLsv1i64
5829
750k
    1112U,  // VQSHLsv2i32
5830
750k
    1112U,  // VQSHLsv2i64
5831
750k
    1112U,  // VQSHLsv4i16
5832
750k
    1112U,  // VQSHLsv4i32
5833
750k
    1112U,  // VQSHLsv8i16
5834
750k
    1112U,  // VQSHLsv8i8
5835
750k
    1112U,  // VQSHLuiv16i8
5836
750k
    1112U,  // VQSHLuiv1i64
5837
750k
    1112U,  // VQSHLuiv2i32
5838
750k
    1112U,  // VQSHLuiv2i64
5839
750k
    1112U,  // VQSHLuiv4i16
5840
750k
    1112U,  // VQSHLuiv4i32
5841
750k
    1112U,  // VQSHLuiv8i16
5842
750k
    1112U,  // VQSHLuiv8i8
5843
750k
    1112U,  // VQSHLuv16i8
5844
750k
    1112U,  // VQSHLuv1i64
5845
750k
    1112U,  // VQSHLuv2i32
5846
750k
    1112U,  // VQSHLuv2i64
5847
750k
    1112U,  // VQSHLuv4i16
5848
750k
    1112U,  // VQSHLuv4i32
5849
750k
    1112U,  // VQSHLuv8i16
5850
750k
    1112U,  // VQSHLuv8i8
5851
750k
    1112U,  // VQSHRNsv2i32
5852
750k
    1112U,  // VQSHRNsv4i16
5853
750k
    1112U,  // VQSHRNsv8i8
5854
750k
    1112U,  // VQSHRNuv2i32
5855
750k
    1112U,  // VQSHRNuv4i16
5856
750k
    1112U,  // VQSHRNuv8i8
5857
750k
    1112U,  // VQSHRUNv2i32
5858
750k
    1112U,  // VQSHRUNv4i16
5859
750k
    1112U,  // VQSHRUNv8i8
5860
750k
    1112U,  // VQSUBsv16i8
5861
750k
    1112U,  // VQSUBsv1i64
5862
750k
    1112U,  // VQSUBsv2i32
5863
750k
    1112U,  // VQSUBsv2i64
5864
750k
    1112U,  // VQSUBsv4i16
5865
750k
    1112U,  // VQSUBsv4i32
5866
750k
    1112U,  // VQSUBsv8i16
5867
750k
    1112U,  // VQSUBsv8i8
5868
750k
    1112U,  // VQSUBuv16i8
5869
750k
    1112U,  // VQSUBuv1i64
5870
750k
    1112U,  // VQSUBuv2i32
5871
750k
    1112U,  // VQSUBuv2i64
5872
750k
    1112U,  // VQSUBuv4i16
5873
750k
    1112U,  // VQSUBuv4i32
5874
750k
    1112U,  // VQSUBuv8i16
5875
750k
    1112U,  // VQSUBuv8i8
5876
750k
    1112U,  // VRADDHNv2i32
5877
750k
    1112U,  // VRADDHNv4i16
5878
750k
    1112U,  // VRADDHNv8i8
5879
750k
    0U, // VRECPEd
5880
750k
    33U,  // VRECPEfd
5881
750k
    33U,  // VRECPEfq
5882
750k
    33U,  // VRECPEhd
5883
750k
    33U,  // VRECPEhq
5884
750k
    0U, // VRECPEq
5885
750k
    70705U, // VRECPSfd
5886
750k
    70705U, // VRECPSfq
5887
750k
    70705U, // VRECPShd
5888
750k
    70705U, // VRECPShq
5889
750k
    1024U,  // VREV16d8
5890
750k
    1024U,  // VREV16q8
5891
750k
    1024U,  // VREV32d16
5892
750k
    1024U,  // VREV32d8
5893
750k
    1024U,  // VREV32q16
5894
750k
    1024U,  // VREV32q8
5895
750k
    1024U,  // VREV64d16
5896
750k
    1024U,  // VREV64d32
5897
750k
    1024U,  // VREV64d8
5898
750k
    1024U,  // VREV64q16
5899
750k
    1024U,  // VREV64q32
5900
750k
    1024U,  // VREV64q8
5901
750k
    1112U,  // VRHADDsv16i8
5902
750k
    1112U,  // VRHADDsv2i32
5903
750k
    1112U,  // VRHADDsv4i16
5904
750k
    1112U,  // VRHADDsv4i32
5905
750k
    1112U,  // VRHADDsv8i16
5906
750k
    1112U,  // VRHADDsv8i8
5907
750k
    1112U,  // VRHADDuv16i8
5908
750k
    1112U,  // VRHADDuv2i32
5909
750k
    1112U,  // VRHADDuv4i16
5910
750k
    1112U,  // VRHADDuv4i32
5911
750k
    1112U,  // VRHADDuv8i16
5912
750k
    1112U,  // VRHADDuv8i8
5913
750k
    0U, // VRINTAD
5914
750k
    0U, // VRINTAH
5915
750k
    0U, // VRINTANDf
5916
750k
    0U, // VRINTANDh
5917
750k
    0U, // VRINTANQf
5918
750k
    0U, // VRINTANQh
5919
750k
    0U, // VRINTAS
5920
750k
    0U, // VRINTMD
5921
750k
    0U, // VRINTMH
5922
750k
    0U, // VRINTMNDf
5923
750k
    0U, // VRINTMNDh
5924
750k
    0U, // VRINTMNQf
5925
750k
    0U, // VRINTMNQh
5926
750k
    0U, // VRINTMS
5927
750k
    0U, // VRINTND
5928
750k
    0U, // VRINTNH
5929
750k
    0U, // VRINTNNDf
5930
750k
    0U, // VRINTNNDh
5931
750k
    0U, // VRINTNNQf
5932
750k
    0U, // VRINTNNQh
5933
750k
    0U, // VRINTNS
5934
750k
    0U, // VRINTPD
5935
750k
    0U, // VRINTPH
5936
750k
    0U, // VRINTPNDf
5937
750k
    0U, // VRINTPNDh
5938
750k
    0U, // VRINTPNQf
5939
750k
    0U, // VRINTPNQh
5940
750k
    0U, // VRINTPS
5941
750k
    33U,  // VRINTRD
5942
750k
    33U,  // VRINTRH
5943
750k
    33U,  // VRINTRS
5944
750k
    33U,  // VRINTXD
5945
750k
    33U,  // VRINTXH
5946
750k
    0U, // VRINTXNDf
5947
750k
    0U, // VRINTXNDh
5948
750k
    0U, // VRINTXNQf
5949
750k
    0U, // VRINTXNQh
5950
750k
    33U,  // VRINTXS
5951
750k
    33U,  // VRINTZD
5952
750k
    33U,  // VRINTZH
5953
750k
    0U, // VRINTZNDf
5954
750k
    0U, // VRINTZNDh
5955
750k
    0U, // VRINTZNQf
5956
750k
    0U, // VRINTZNQh
5957
750k
    33U,  // VRINTZS
5958
750k
    1112U,  // VRSHLsv16i8
5959
750k
    1112U,  // VRSHLsv1i64
5960
750k
    1112U,  // VRSHLsv2i32
5961
750k
    1112U,  // VRSHLsv2i64
5962
750k
    1112U,  // VRSHLsv4i16
5963
750k
    1112U,  // VRSHLsv4i32
5964
750k
    1112U,  // VRSHLsv8i16
5965
750k
    1112U,  // VRSHLsv8i8
5966
750k
    1112U,  // VRSHLuv16i8
5967
750k
    1112U,  // VRSHLuv1i64
5968
750k
    1112U,  // VRSHLuv2i32
5969
750k
    1112U,  // VRSHLuv2i64
5970
750k
    1112U,  // VRSHLuv4i16
5971
750k
    1112U,  // VRSHLuv4i32
5972
750k
    1112U,  // VRSHLuv8i16
5973
750k
    1112U,  // VRSHLuv8i8
5974
750k
    1112U,  // VRSHRNv2i32
5975
750k
    1112U,  // VRSHRNv4i16
5976
750k
    1112U,  // VRSHRNv8i8
5977
750k
    1112U,  // VRSHRsv16i8
5978
750k
    1112U,  // VRSHRsv1i64
5979
750k
    1112U,  // VRSHRsv2i32
5980
750k
    1112U,  // VRSHRsv2i64
5981
750k
    1112U,  // VRSHRsv4i16
5982
750k
    1112U,  // VRSHRsv4i32
5983
750k
    1112U,  // VRSHRsv8i16
5984
750k
    1112U,  // VRSHRsv8i8
5985
750k
    1112U,  // VRSHRuv16i8
5986
750k
    1112U,  // VRSHRuv1i64
5987
750k
    1112U,  // VRSHRuv2i32
5988
750k
    1112U,  // VRSHRuv2i64
5989
750k
    1112U,  // VRSHRuv4i16
5990
750k
    1112U,  // VRSHRuv4i32
5991
750k
    1112U,  // VRSHRuv8i16
5992
750k
    1112U,  // VRSHRuv8i8
5993
750k
    0U, // VRSQRTEd
5994
750k
    33U,  // VRSQRTEfd
5995
750k
    33U,  // VRSQRTEfq
5996
750k
    33U,  // VRSQRTEhd
5997
750k
    33U,  // VRSQRTEhq
5998
750k
    0U, // VRSQRTEq
5999
750k
    70705U, // VRSQRTSfd
6000
750k
    70705U, // VRSQRTSfq
6001
750k
    70705U, // VRSQRTShd
6002
750k
    70705U, // VRSQRTShq
6003
750k
    1048U,  // VRSRAsv16i8
6004
750k
    1048U,  // VRSRAsv1i64
6005
750k
    1048U,  // VRSRAsv2i32
6006
750k
    1048U,  // VRSRAsv2i64
6007
750k
    1048U,  // VRSRAsv4i16
6008
750k
    1048U,  // VRSRAsv4i32
6009
750k
    1048U,  // VRSRAsv8i16
6010
750k
    1048U,  // VRSRAsv8i8
6011
750k
    1048U,  // VRSRAuv16i8
6012
750k
    1048U,  // VRSRAuv1i64
6013
750k
    1048U,  // VRSRAuv2i32
6014
750k
    1048U,  // VRSRAuv2i64
6015
750k
    1048U,  // VRSRAuv4i16
6016
750k
    1048U,  // VRSRAuv4i32
6017
750k
    1048U,  // VRSRAuv8i16
6018
750k
    1048U,  // VRSRAuv8i8
6019
750k
    1112U,  // VRSUBHNv2i32
6020
750k
    1112U,  // VRSUBHNv4i16
6021
750k
    1112U,  // VRSUBHNv8i8
6022
750k
    0U, // VSDOTD
6023
750k
    0U, // VSDOTDI
6024
750k
    0U, // VSDOTQ
6025
750k
    0U, // VSDOTQI
6026
750k
    1112U,  // VSELEQD
6027
750k
    1112U,  // VSELEQH
6028
750k
    1112U,  // VSELEQS
6029
750k
    1112U,  // VSELGED
6030
750k
    1112U,  // VSELGEH
6031
750k
    1112U,  // VSELGES
6032
750k
    1112U,  // VSELGTD
6033
750k
    1112U,  // VSELGTH
6034
750k
    1112U,  // VSELGTS
6035
750k
    1112U,  // VSELVSD
6036
750k
    1112U,  // VSELVSH
6037
750k
    1112U,  // VSELVSS
6038
750k
    6U, // VSETLNi16
6039
750k
    6U, // VSETLNi32
6040
750k
    6U, // VSETLNi8
6041
750k
    1112U,  // VSHLLi16
6042
750k
    1112U,  // VSHLLi32
6043
750k
    1112U,  // VSHLLi8
6044
750k
    1112U,  // VSHLLsv2i64
6045
750k
    1112U,  // VSHLLsv4i32
6046
750k
    1112U,  // VSHLLsv8i16
6047
750k
    1112U,  // VSHLLuv2i64
6048
750k
    1112U,  // VSHLLuv4i32
6049
750k
    1112U,  // VSHLLuv8i16
6050
750k
    1112U,  // VSHLiv16i8
6051
750k
    1112U,  // VSHLiv1i64
6052
750k
    1112U,  // VSHLiv2i32
6053
750k
    1112U,  // VSHLiv2i64
6054
750k
    1112U,  // VSHLiv4i16
6055
750k
    1112U,  // VSHLiv4i32
6056
750k
    1112U,  // VSHLiv8i16
6057
750k
    1112U,  // VSHLiv8i8
6058
750k
    1112U,  // VSHLsv16i8
6059
750k
    1112U,  // VSHLsv1i64
6060
750k
    1112U,  // VSHLsv2i32
6061
750k
    1112U,  // VSHLsv2i64
6062
750k
    1112U,  // VSHLsv4i16
6063
750k
    1112U,  // VSHLsv4i32
6064
750k
    1112U,  // VSHLsv8i16
6065
750k
    1112U,  // VSHLsv8i8
6066
750k
    1112U,  // VSHLuv16i8
6067
750k
    1112U,  // VSHLuv1i64
6068
750k
    1112U,  // VSHLuv2i32
6069
750k
    1112U,  // VSHLuv2i64
6070
750k
    1112U,  // VSHLuv4i16
6071
750k
    1112U,  // VSHLuv4i32
6072
750k
    1112U,  // VSHLuv8i16
6073
750k
    1112U,  // VSHLuv8i8
6074
750k
    1112U,  // VSHRNv2i32
6075
750k
    1112U,  // VSHRNv4i16
6076
750k
    1112U,  // VSHRNv8i8
6077
750k
    1112U,  // VSHRsv16i8
6078
750k
    1112U,  // VSHRsv1i64
6079
750k
    1112U,  // VSHRsv2i32
6080
750k
    1112U,  // VSHRsv2i64
6081
750k
    1112U,  // VSHRsv4i16
6082
750k
    1112U,  // VSHRsv4i32
6083
750k
    1112U,  // VSHRsv8i16
6084
750k
    1112U,  // VSHRsv8i8
6085
750k
    1112U,  // VSHRuv16i8
6086
750k
    1112U,  // VSHRuv1i64
6087
750k
    1112U,  // VSHRuv2i32
6088
750k
    1112U,  // VSHRuv2i64
6089
750k
    1112U,  // VSHRuv4i16
6090
750k
    1112U,  // VSHRuv4i32
6091
750k
    1112U,  // VSHRuv8i16
6092
750k
    1112U,  // VSHRuv8i8
6093
750k
    0U, // VSHTOD
6094
750k
    7U, // VSHTOH
6095
750k
    0U, // VSHTOS
6096
750k
    0U, // VSITOD
6097
750k
    0U, // VSITOH
6098
750k
    0U, // VSITOS
6099
750k
    589912U,  // VSLIv16i8
6100
750k
    589912U,  // VSLIv1i64
6101
750k
    589912U,  // VSLIv2i32
6102
750k
    589912U,  // VSLIv2i64
6103
750k
    589912U,  // VSLIv4i16
6104
750k
    589912U,  // VSLIv4i32
6105
750k
    589912U,  // VSLIv8i16
6106
750k
    589912U,  // VSLIv8i8
6107
750k
    7U, // VSLTOD
6108
750k
    7U, // VSLTOH
6109
750k
    7U, // VSLTOS
6110
750k
    33U,  // VSQRTD
6111
750k
    33U,  // VSQRTH
6112
750k
    33U,  // VSQRTS
6113
750k
    1048U,  // VSRAsv16i8
6114
750k
    1048U,  // VSRAsv1i64
6115
750k
    1048U,  // VSRAsv2i32
6116
750k
    1048U,  // VSRAsv2i64
6117
750k
    1048U,  // VSRAsv4i16
6118
750k
    1048U,  // VSRAsv4i32
6119
750k
    1048U,  // VSRAsv8i16
6120
750k
    1048U,  // VSRAsv8i8
6121
750k
    1048U,  // VSRAuv16i8
6122
750k
    1048U,  // VSRAuv1i64
6123
750k
    1048U,  // VSRAuv2i32
6124
750k
    1048U,  // VSRAuv2i64
6125
750k
    1048U,  // VSRAuv4i16
6126
750k
    1048U,  // VSRAuv4i32
6127
750k
    1048U,  // VSRAuv8i16
6128
750k
    1048U,  // VSRAuv8i8
6129
750k
    589912U,  // VSRIv16i8
6130
750k
    589912U,  // VSRIv1i64
6131
750k
    589912U,  // VSRIv2i32
6132
750k
    589912U,  // VSRIv2i64
6133
750k
    589912U,  // VSRIv4i16
6134
750k
    589912U,  // VSRIv4i32
6135
750k
    589912U,  // VSRIv8i16
6136
750k
    589912U,  // VSRIv8i8
6137
750k
    308U, // VST1LNd16
6138
750k
    23768380U,  // VST1LNd16_UPD
6139
750k
    308U, // VST1LNd32
6140
750k
    23768380U,  // VST1LNd32_UPD
6141
750k
    308U, // VST1LNd8
6142
750k
    23768380U,  // VST1LNd8_UPD
6143
750k
    0U, // VST1LNq16Pseudo
6144
750k
    0U, // VST1LNq16Pseudo_UPD
6145
750k
    0U, // VST1LNq32Pseudo
6146
750k
    0U, // VST1LNq32Pseudo_UPD
6147
750k
    0U, // VST1LNq8Pseudo
6148
750k
    0U, // VST1LNq8Pseudo_UPD
6149
750k
    0U, // VST1d16
6150
750k
    0U, // VST1d16Q
6151
750k
    0U, // VST1d16QPseudo
6152
750k
    0U, // VST1d16Qwb_fixed
6153
750k
    0U, // VST1d16Qwb_register
6154
750k
    0U, // VST1d16T
6155
750k
    0U, // VST1d16TPseudo
6156
750k
    0U, // VST1d16Twb_fixed
6157
750k
    0U, // VST1d16Twb_register
6158
750k
    0U, // VST1d16wb_fixed
6159
750k
    0U, // VST1d16wb_register
6160
750k
    0U, // VST1d32
6161
750k
    0U, // VST1d32Q
6162
750k
    0U, // VST1d32QPseudo
6163
750k
    0U, // VST1d32Qwb_fixed
6164
750k
    0U, // VST1d32Qwb_register
6165
750k
    0U, // VST1d32T
6166
750k
    0U, // VST1d32TPseudo
6167
750k
    0U, // VST1d32Twb_fixed
6168
750k
    0U, // VST1d32Twb_register
6169
750k
    0U, // VST1d32wb_fixed
6170
750k
    0U, // VST1d32wb_register
6171
750k
    0U, // VST1d64
6172
750k
    0U, // VST1d64Q
6173
750k
    0U, // VST1d64QPseudo
6174
750k
    0U, // VST1d64QPseudoWB_fixed
6175
750k
    0U, // VST1d64QPseudoWB_register
6176
750k
    0U, // VST1d64Qwb_fixed
6177
750k
    0U, // VST1d64Qwb_register
6178
750k
    0U, // VST1d64T
6179
750k
    0U, // VST1d64TPseudo
6180
750k
    0U, // VST1d64TPseudoWB_fixed
6181
750k
    0U, // VST1d64TPseudoWB_register
6182
750k
    0U, // VST1d64Twb_fixed
6183
750k
    0U, // VST1d64Twb_register
6184
750k
    0U, // VST1d64wb_fixed
6185
750k
    0U, // VST1d64wb_register
6186
750k
    0U, // VST1d8
6187
750k
    0U, // VST1d8Q
6188
750k
    0U, // VST1d8QPseudo
6189
750k
    0U, // VST1d8Qwb_fixed
6190
750k
    0U, // VST1d8Qwb_register
6191
750k
    0U, // VST1d8T
6192
750k
    0U, // VST1d8TPseudo
6193
750k
    0U, // VST1d8Twb_fixed
6194
750k
    0U, // VST1d8Twb_register
6195
750k
    0U, // VST1d8wb_fixed
6196
750k
    0U, // VST1d8wb_register
6197
750k
    0U, // VST1q16
6198
750k
    0U, // VST1q16HighQPseudo
6199
750k
    0U, // VST1q16HighTPseudo
6200
750k
    0U, // VST1q16LowQPseudo_UPD
6201
750k
    0U, // VST1q16LowTPseudo_UPD
6202
750k
    0U, // VST1q16wb_fixed
6203
750k
    0U, // VST1q16wb_register
6204
750k
    0U, // VST1q32
6205
750k
    0U, // VST1q32HighQPseudo
6206
750k
    0U, // VST1q32HighTPseudo
6207
750k
    0U, // VST1q32LowQPseudo_UPD
6208
750k
    0U, // VST1q32LowTPseudo_UPD
6209
750k
    0U, // VST1q32wb_fixed
6210
750k
    0U, // VST1q32wb_register
6211
750k
    0U, // VST1q64
6212
750k
    0U, // VST1q64HighQPseudo
6213
750k
    0U, // VST1q64HighTPseudo
6214
750k
    0U, // VST1q64LowQPseudo_UPD
6215
750k
    0U, // VST1q64LowTPseudo_UPD
6216
750k
    0U, // VST1q64wb_fixed
6217
750k
    0U, // VST1q64wb_register
6218
750k
    0U, // VST1q8
6219
750k
    0U, // VST1q8HighQPseudo
6220
750k
    0U, // VST1q8HighTPseudo
6221
750k
    0U, // VST1q8LowQPseudo_UPD
6222
750k
    0U, // VST1q8LowTPseudo_UPD
6223
750k
    0U, // VST1q8wb_fixed
6224
750k
    0U, // VST1q8wb_register
6225
750k
    222900460U, // VST2LNd16
6226
750k
    0U, // VST2LNd16Pseudo
6227
750k
    0U, // VST2LNd16Pseudo_UPD
6228
750k
    995572U,  // VST2LNd16_UPD
6229
750k
    222900460U, // VST2LNd32
6230
750k
    0U, // VST2LNd32Pseudo
6231
750k
    0U, // VST2LNd32Pseudo_UPD
6232
750k
    995572U,  // VST2LNd32_UPD
6233
750k
    222900460U, // VST2LNd8
6234
750k
    0U, // VST2LNd8Pseudo
6235
750k
    0U, // VST2LNd8Pseudo_UPD
6236
750k
    995572U,  // VST2LNd8_UPD
6237
750k
    222900460U, // VST2LNq16
6238
750k
    0U, // VST2LNq16Pseudo
6239
750k
    0U, // VST2LNq16Pseudo_UPD
6240
750k
    995572U,  // VST2LNq16_UPD
6241
750k
    222900460U, // VST2LNq32
6242
750k
    0U, // VST2LNq32Pseudo
6243
750k
    0U, // VST2LNq32Pseudo_UPD
6244
750k
    995572U,  // VST2LNq32_UPD
6245
750k
    0U, // VST2b16
6246
750k
    0U, // VST2b16wb_fixed
6247
750k
    0U, // VST2b16wb_register
6248
750k
    0U, // VST2b32
6249
750k
    0U, // VST2b32wb_fixed
6250
750k
    0U, // VST2b32wb_register
6251
750k
    0U, // VST2b8
6252
750k
    0U, // VST2b8wb_fixed
6253
750k
    0U, // VST2b8wb_register
6254
750k
    0U, // VST2d16
6255
750k
    0U, // VST2d16wb_fixed
6256
750k
    0U, // VST2d16wb_register
6257
750k
    0U, // VST2d32
6258
750k
    0U, // VST2d32wb_fixed
6259
750k
    0U, // VST2d32wb_register
6260
750k
    0U, // VST2d8
6261
750k
    0U, // VST2d8wb_fixed
6262
750k
    0U, // VST2d8wb_register
6263
750k
    0U, // VST2q16
6264
750k
    0U, // VST2q16Pseudo
6265
750k
    0U, // VST2q16PseudoWB_fixed
6266
750k
    0U, // VST2q16PseudoWB_register
6267
750k
    0U, // VST2q16wb_fixed
6268
750k
    0U, // VST2q16wb_register
6269
750k
    0U, // VST2q32
6270
750k
    0U, // VST2q32Pseudo
6271
750k
    0U, // VST2q32PseudoWB_fixed
6272
750k
    0U, // VST2q32PseudoWB_register
6273
750k
    0U, // VST2q32wb_fixed
6274
750k
    0U, // VST2q32wb_register
6275
750k
    0U, // VST2q8
6276
750k
    0U, // VST2q8Pseudo
6277
750k
    0U, // VST2q8PseudoWB_fixed
6278
750k
    0U, // VST2q8PseudoWB_register
6279
750k
    0U, // VST2q8wb_fixed
6280
750k
    0U, // VST2q8wb_register
6281
750k
    256454972U, // VST3LNd16
6282
750k
    0U, // VST3LNd16Pseudo
6283
750k
    0U, // VST3LNd16Pseudo_UPD
6284
750k
    324U, // VST3LNd16_UPD
6285
750k
    256454972U, // VST3LNd32
6286
750k
    0U, // VST3LNd32Pseudo
6287
750k
    0U, // VST3LNd32Pseudo_UPD
6288
750k
    324U, // VST3LNd32_UPD
6289
750k
    256454972U, // VST3LNd8
6290
750k
    0U, // VST3LNd8Pseudo
6291
750k
    0U, // VST3LNd8Pseudo_UPD
6292
750k
    324U, // VST3LNd8_UPD
6293
750k
    256454972U, // VST3LNq16
6294
750k
    0U, // VST3LNq16Pseudo
6295
750k
    0U, // VST3LNq16Pseudo_UPD
6296
750k
    324U, // VST3LNq16_UPD
6297
750k
    256454972U, // VST3LNq32
6298
750k
    0U, // VST3LNq32Pseudo
6299
750k
    0U, // VST3LNq32Pseudo_UPD
6300
750k
    324U, // VST3LNq32_UPD
6301
750k
    287342616U, // VST3d16
6302
750k
    0U, // VST3d16Pseudo
6303
750k
    0U, // VST3d16Pseudo_UPD
6304
750k
    18760U, // VST3d16_UPD
6305
750k
    287342616U, // VST3d32
6306
750k
    0U, // VST3d32Pseudo
6307
750k
    0U, // VST3d32Pseudo_UPD
6308
750k
    18760U, // VST3d32_UPD
6309
750k
    287342616U, // VST3d8
6310
750k
    0U, // VST3d8Pseudo
6311
750k
    0U, // VST3d8Pseudo_UPD
6312
750k
    18760U, // VST3d8_UPD
6313
750k
    287342616U, // VST3q16
6314
750k
    0U, // VST3q16Pseudo_UPD
6315
750k
    18760U, // VST3q16_UPD
6316
750k
    0U, // VST3q16oddPseudo
6317
750k
    0U, // VST3q16oddPseudo_UPD
6318
750k
    287342616U, // VST3q32
6319
750k
    0U, // VST3q32Pseudo_UPD
6320
750k
    18760U, // VST3q32_UPD
6321
750k
    0U, // VST3q32oddPseudo
6322
750k
    0U, // VST3q32oddPseudo_UPD
6323
750k
    287342616U, // VST3q8
6324
750k
    0U, // VST3q8Pseudo_UPD
6325
750k
    18760U, // VST3q8_UPD
6326
750k
    0U, // VST3q8oddPseudo
6327
750k
    0U, // VST3q8oddPseudo_UPD
6328
750k
    323563764U, // VST4LNd16
6329
750k
    0U, // VST4LNd16Pseudo
6330
750k
    0U, // VST4LNd16Pseudo_UPD
6331
750k
    19708U, // VST4LNd16_UPD
6332
750k
    323563764U, // VST4LNd32
6333
750k
    0U, // VST4LNd32Pseudo
6334
750k
    0U, // VST4LNd32Pseudo_UPD
6335
750k
    19708U, // VST4LNd32_UPD
6336
750k
    323563764U, // VST4LNd8
6337
750k
    0U, // VST4LNd8Pseudo
6338
750k
    0U, // VST4LNd8Pseudo_UPD
6339
750k
    19708U, // VST4LNd8_UPD
6340
750k
    323563764U, // VST4LNq16
6341
750k
    0U, // VST4LNq16Pseudo
6342
750k
    0U, // VST4LNq16Pseudo_UPD
6343
750k
    19708U, // VST4LNq16_UPD
6344
750k
    323563764U, // VST4LNq32
6345
750k
    0U, // VST4LNq32Pseudo
6346
750k
    0U, // VST4LNq32Pseudo_UPD
6347
750k
    19708U, // VST4LNq32_UPD
6348
750k
    337674264U, // VST4d16
6349
750k
    0U, // VST4d16Pseudo
6350
750k
    0U, // VST4d16Pseudo_UPD
6351
750k
    1016136U, // VST4d16_UPD
6352
750k
    337674264U, // VST4d32
6353
750k
    0U, // VST4d32Pseudo
6354
750k
    0U, // VST4d32Pseudo_UPD
6355
750k
    1016136U, // VST4d32_UPD
6356
750k
    337674264U, // VST4d8
6357
750k
    0U, // VST4d8Pseudo
6358
750k
    0U, // VST4d8Pseudo_UPD
6359
750k
    1016136U, // VST4d8_UPD
6360
750k
    337674264U, // VST4q16
6361
750k
    0U, // VST4q16Pseudo_UPD
6362
750k
    1016136U, // VST4q16_UPD
6363
750k
    0U, // VST4q16oddPseudo
6364
750k
    0U, // VST4q16oddPseudo_UPD
6365
750k
    337674264U, // VST4q32
6366
750k
    0U, // VST4q32Pseudo_UPD
6367
750k
    1016136U, // VST4q32_UPD
6368
750k
    0U, // VST4q32oddPseudo
6369
750k
    0U, // VST4q32oddPseudo_UPD
6370
750k
    337674264U, // VST4q8
6371
750k
    0U, // VST4q8Pseudo_UPD
6372
750k
    1016136U, // VST4q8_UPD
6373
750k
    0U, // VST4q8oddPseudo
6374
750k
    0U, // VST4q8oddPseudo_UPD
6375
750k
    33U,  // VSTMDDB_UPD
6376
750k
    1136U,  // VSTMDIA
6377
750k
    33U,  // VSTMDIA_UPD
6378
750k
    0U, // VSTMQIA
6379
750k
    33U,  // VSTMSDB_UPD
6380
750k
    1136U,  // VSTMSIA
6381
750k
    33U,  // VSTMSIA_UPD
6382
750k
    288U, // VSTRD
6383
750k
    296U, // VSTRH
6384
750k
    288U, // VSTRS
6385
750k
    70705U, // VSUBD
6386
750k
    70705U, // VSUBH
6387
750k
    1112U,  // VSUBHNv2i32
6388
750k
    1112U,  // VSUBHNv4i16
6389
750k
    1112U,  // VSUBHNv8i8
6390
750k
    1112U,  // VSUBLsv2i64
6391
750k
    1112U,  // VSUBLsv4i32
6392
750k
    1112U,  // VSUBLsv8i16
6393
750k
    1112U,  // VSUBLuv2i64
6394
750k
    1112U,  // VSUBLuv4i32
6395
750k
    1112U,  // VSUBLuv8i16
6396
750k
    70705U, // VSUBS
6397
750k
    1112U,  // VSUBWsv2i64
6398
750k
    1112U,  // VSUBWsv4i32
6399
750k
    1112U,  // VSUBWsv8i16
6400
750k
    1112U,  // VSUBWuv2i64
6401
750k
    1112U,  // VSUBWuv4i32
6402
750k
    1112U,  // VSUBWuv8i16
6403
750k
    70705U, // VSUBfd
6404
750k
    70705U, // VSUBfq
6405
750k
    70705U, // VSUBhd
6406
750k
    70705U, // VSUBhq
6407
750k
    1112U,  // VSUBv16i8
6408
750k
    1112U,  // VSUBv1i64
6409
750k
    1112U,  // VSUBv2i32
6410
750k
    1112U,  // VSUBv2i64
6411
750k
    1112U,  // VSUBv4i16
6412
750k
    1112U,  // VSUBv4i32
6413
750k
    1112U,  // VSUBv8i16
6414
750k
    1112U,  // VSUBv8i8
6415
750k
    1024U,  // VSWPd
6416
750k
    1024U,  // VSWPq
6417
750k
    336U, // VTBL1
6418
750k
    344U, // VTBL2
6419
750k
    352U, // VTBL3
6420
750k
    0U, // VTBL3Pseudo
6421
750k
    360U, // VTBL4
6422
750k
    0U, // VTBL4Pseudo
6423
750k
    368U, // VTBX1
6424
750k
    376U, // VTBX2
6425
750k
    384U, // VTBX3
6426
750k
    0U, // VTBX3Pseudo
6427
750k
    392U, // VTBX4
6428
750k
    0U, // VTBX4Pseudo
6429
750k
    0U, // VTOSHD
6430
750k
    7U, // VTOSHH
6431
750k
    0U, // VTOSHS
6432
750k
    0U, // VTOSIRD
6433
750k
    0U, // VTOSIRH
6434
750k
    0U, // VTOSIRS
6435
750k
    0U, // VTOSIZD
6436
750k
    0U, // VTOSIZH
6437
750k
    0U, // VTOSIZS
6438
750k
    7U, // VTOSLD
6439
750k
    7U, // VTOSLH
6440
750k
    7U, // VTOSLS
6441
750k
    0U, // VTOUHD
6442
750k
    7U, // VTOUHH
6443
750k
    0U, // VTOUHS
6444
750k
    0U, // VTOUIRD
6445
750k
    0U, // VTOUIRH
6446
750k
    0U, // VTOUIRS
6447
750k
    0U, // VTOUIZD
6448
750k
    0U, // VTOUIZH
6449
750k
    0U, // VTOUIZS
6450
750k
    7U, // VTOULD
6451
750k
    7U, // VTOULH
6452
750k
    7U, // VTOULS
6453
750k
    1024U,  // VTRNd16
6454
750k
    1024U,  // VTRNd32
6455
750k
    1024U,  // VTRNd8
6456
750k
    1024U,  // VTRNq16
6457
750k
    1024U,  // VTRNq32
6458
750k
    1024U,  // VTRNq8
6459
750k
    0U, // VTSTv16i8
6460
750k
    0U, // VTSTv2i32
6461
750k
    0U, // VTSTv4i16
6462
750k
    0U, // VTSTv4i32
6463
750k
    0U, // VTSTv8i16
6464
750k
    0U, // VTSTv8i8
6465
750k
    0U, // VUDOTD
6466
750k
    0U, // VUDOTDI
6467
750k
    0U, // VUDOTQ
6468
750k
    0U, // VUDOTQI
6469
750k
    0U, // VUHTOD
6470
750k
    7U, // VUHTOH
6471
750k
    0U, // VUHTOS
6472
750k
    0U, // VUITOD
6473
750k
    0U, // VUITOH
6474
750k
    0U, // VUITOS
6475
750k
    7U, // VULTOD
6476
750k
    7U, // VULTOH
6477
750k
    7U, // VULTOS
6478
750k
    1024U,  // VUZPd16
6479
750k
    1024U,  // VUZPd8
6480
750k
    1024U,  // VUZPq16
6481
750k
    1024U,  // VUZPq32
6482
750k
    1024U,  // VUZPq8
6483
750k
    1024U,  // VZIPd16
6484
750k
    1024U,  // VZIPd8
6485
750k
    1024U,  // VZIPq16
6486
750k
    1024U,  // VZIPq32
6487
750k
    1024U,  // VZIPq8
6488
750k
    20592U, // sysLDMDA
6489
750k
    401U, // sysLDMDA_UPD
6490
750k
    20592U, // sysLDMDB
6491
750k
    401U, // sysLDMDB_UPD
6492
750k
    20592U, // sysLDMIA
6493
750k
    401U, // sysLDMIA_UPD
6494
750k
    20592U, // sysLDMIB
6495
750k
    401U, // sysLDMIB_UPD
6496
750k
    20592U, // sysSTMDA
6497
750k
    401U, // sysSTMDA_UPD
6498
750k
    20592U, // sysSTMDB
6499
750k
    401U, // sysSTMDB_UPD
6500
750k
    20592U, // sysSTMIA
6501
750k
    401U, // sysSTMIA_UPD
6502
750k
    20592U, // sysSTMIB
6503
750k
    401U, // sysSTMIB_UPD
6504
750k
    0U, // t2ADCri
6505
750k
    0U, // t2ADCrr
6506
750k
    1048576U, // t2ADCrs
6507
750k
    0U, // t2ADDri
6508
750k
    0U, // t2ADDri12
6509
750k
    0U, // t2ADDrr
6510
750k
    1048576U, // t2ADDrs
6511
750k
    72U,  // t2ADR
6512
750k
    0U, // t2ANDri
6513
750k
    0U, // t2ANDrr
6514
750k
    1048576U, // t2ANDrs
6515
750k
    1081344U, // t2ASRri
6516
750k
    0U, // t2ASRrr
6517
750k
    0U, // t2B
6518
750k
    80U,  // t2BFC
6519
750k
    163928U,  // t2BFI
6520
750k
    0U, // t2BICri
6521
750k
    0U, // t2BICrr
6522
750k
    1048576U, // t2BICrs
6523
750k
    0U, // t2BXJ
6524
750k
    0U, // t2Bcc
6525
750k
    4145U,  // t2CDP
6526
750k
    4145U,  // t2CDP2
6527
750k
    0U, // t2CLREX
6528
750k
    1024U,  // t2CLZ
6529
750k
    1024U,  // t2CMNri
6530
750k
    1024U,  // t2CMNzrr
6531
750k
    56U,  // t2CMNzrs
6532
750k
    1024U,  // t2CMPri
6533
750k
    1024U,  // t2CMPrr
6534
750k
    56U,  // t2CMPrs
6535
750k
    0U, // t2CPS1p
6536
750k
    0U, // t2CPS2p
6537
750k
    1112U,  // t2CPS3p
6538
750k
    1112U,  // t2CRC32B
6539
750k
    1112U,  // t2CRC32CB
6540
750k
    1112U,  // t2CRC32CH
6541
750k
    1112U,  // t2CRC32CW
6542
750k
    1112U,  // t2CRC32H
6543
750k
    1112U,  // t2CRC32W
6544
750k
    0U, // t2DBG
6545
750k
    0U, // t2DCPS1
6546
750k
    0U, // t2DCPS2
6547
750k
    0U, // t2DCPS3
6548
750k
    0U, // t2DMB
6549
750k
    0U, // t2DSB
6550
750k
    0U, // t2EORri
6551
750k
    0U, // t2EORrr
6552
750k
    1048576U, // t2EORrs
6553
750k
    0U, // t2HINT
6554
750k
    0U, // t2HVC
6555
750k
    0U, // t2ISB
6556
750k
    0U, // t2IT
6557
750k
    0U, // t2Int_eh_sjlj_setjmp
6558
750k
    0U, // t2Int_eh_sjlj_setjmp_nofp
6559
750k
    8U, // t2LDA
6560
750k
    8U, // t2LDAB
6561
750k
    8U, // t2LDAEX
6562
750k
    8U, // t2LDAEXB
6563
750k
    557056U,  // t2LDAEXD
6564
750k
    8U, // t2LDAEXH
6565
750k
    8U, // t2LDAH
6566
750k
    122U, // t2LDC2L_OFFSET
6567
750k
    196738U,  // t2LDC2L_OPTION
6568
750k
    229506U,  // t2LDC2L_POST
6569
750k
    138U, // t2LDC2L_PRE
6570
750k
    122U, // t2LDC2_OFFSET
6571
750k
    196738U,  // t2LDC2_OPTION
6572
750k
    229506U,  // t2LDC2_POST
6573
750k
    138U, // t2LDC2_PRE
6574
750k
    122U, // t2LDCL_OFFSET
6575
750k
    196738U,  // t2LDCL_OPTION
6576
750k
    229506U,  // t2LDCL_POST
6577
750k
    138U, // t2LDCL_PRE
6578
750k
    122U, // t2LDC_OFFSET
6579
750k
    196738U,  // t2LDC_OPTION
6580
750k
    229506U,  // t2LDC_POST
6581
750k
    138U, // t2LDC_PRE
6582
750k
    1136U,  // t2LDMDB
6583
750k
    33U,  // t2LDMDB_UPD
6584
750k
    1136U,  // t2LDMIA
6585
750k
    33U,  // t2LDMIA_UPD
6586
750k
    408U, // t2LDRBT
6587
750k
    21632U, // t2LDRB_POST
6588
750k
    416U, // t2LDRB_PRE
6589
750k
    160U, // t2LDRBi12
6590
750k
    408U, // t2LDRBi8
6591
750k
    424U, // t2LDRBpci
6592
750k
    432U, // t2LDRBs
6593
750k
    25493504U,  // t2LDRD_POST
6594
750k
    1114112U, // t2LDRD_PRE
6595
750k
    1146880U, // t2LDRDi8
6596
750k
    440U, // t2LDREX
6597
750k
    8U, // t2LDREXB
6598
750k
    557056U,  // t2LDREXD
6599
750k
    8U, // t2LDREXH
6600
750k
    408U, // t2LDRHT
6601
750k
    21632U, // t2LDRH_POST
6602
750k
    416U, // t2LDRH_PRE
6603
750k
    160U, // t2LDRHi12
6604
750k
    408U, // t2LDRHi8
6605
750k
    424U, // t2LDRHpci
6606
750k
    432U, // t2LDRHs
6607
750k
    408U, // t2LDRSBT
6608
750k
    21632U, // t2LDRSB_POST
6609
750k
    416U, // t2LDRSB_PRE
6610
750k
    160U, // t2LDRSBi12
6611
750k
    408U, // t2LDRSBi8
6612
750k
    424U, // t2LDRSBpci
6613
750k
    432U, // t2LDRSBs
6614
750k
    408U, // t2LDRSHT
6615
750k
    21632U, // t2LDRSH_POST
6616
750k
    416U, // t2LDRSH_PRE
6617
750k
    160U, // t2LDRSHi12
6618
750k
    408U, // t2LDRSHi8
6619
750k
    424U, // t2LDRSHpci
6620
750k
    432U, // t2LDRSHs
6621
750k
    408U, // t2LDRT
6622
750k
    21632U, // t2LDR_POST
6623
750k
    416U, // t2LDR_PRE
6624
750k
    160U, // t2LDRi12
6625
750k
    408U, // t2LDRi8
6626
750k
    424U, // t2LDRpci
6627
750k
    432U, // t2LDRs
6628
750k
    0U, // t2LSLri
6629
750k
    0U, // t2LSLrr
6630
750k
    1081344U, // t2LSRri
6631
750k
    0U, // t2LSRrr
6632
750k
    4690993U, // t2MCR
6633
750k
    4690993U, // t2MCR2
6634
750k
    6788145U, // t2MCRR
6635
750k
    6788145U, // t2MCRR2
6636
750k
    35651584U,  // t2MLA
6637
750k
    35651584U,  // t2MLS
6638
750k
    1112U,  // t2MOVTi16
6639
750k
    1024U,  // t2MOVi
6640
750k
    1024U,  // t2MOVi16
6641
750k
    1024U,  // t2MOVr
6642
750k
    22528U, // t2MOVsra_flag
6643
750k
    22528U, // t2MOVsrl_flag
6644
750k
    0U, // t2MRC
6645
750k
    0U, // t2MRC2
6646
750k
    0U, // t2MRRC
6647
750k
    0U, // t2MRRC2
6648
750k
    2U, // t2MRS_AR
6649
750k
    448U, // t2MRS_M
6650
750k
    200U, // t2MRSbanked
6651
750k
    2U, // t2MRSsys_AR
6652
750k
    33U,  // t2MSR_AR
6653
750k
    33U,  // t2MSR_M
6654
750k
    0U, // t2MSRbanked
6655
750k
    0U, // t2MUL
6656
750k
    1024U,  // t2MVNi
6657
750k
    1024U,  // t2MVNr
6658
750k
    56U,  // t2MVNs
6659
750k
    0U, // t2ORNri
6660
750k
    0U, // t2ORNrr
6661
750k
    1048576U, // t2ORNrs
6662
750k
    0U, // t2ORRri
6663
750k
    0U, // t2ORRrr
6664
750k
    1048576U, // t2ORRrs
6665
750k
    8388608U, // t2PKHBT
6666
750k
    10485760U,  // t2PKHTB
6667
750k
    0U, // t2PLDWi12
6668
750k
    0U, // t2PLDWi8
6669
750k
    0U, // t2PLDWs
6670
750k
    0U, // t2PLDi12
6671
750k
    0U, // t2PLDi8
6672
750k
    0U, // t2PLDpci
6673
750k
    0U, // t2PLDs
6674
750k
    0U, // t2PLIi12
6675
750k
    0U, // t2PLIi8
6676
750k
    0U, // t2PLIpci
6677
750k
    0U, // t2PLIs
6678
750k
    0U, // t2QADD
6679
750k
    0U, // t2QADD16
6680
750k
    0U, // t2QADD8
6681
750k
    0U, // t2QASX
6682
750k
    0U, // t2QDADD
6683
750k
    0U, // t2QDSUB
6684
750k
    0U, // t2QSAX
6685
750k
    0U, // t2QSUB
6686
750k
    0U, // t2QSUB16
6687
750k
    0U, // t2QSUB8
6688
750k
    1024U,  // t2RBIT
6689
750k
    1024U,  // t2REV
6690
750k
    1024U,  // t2REV16
6691
750k
    1024U,  // t2REVSH
6692
750k
    0U, // t2RFEDB
6693
750k
    0U, // t2RFEDBW
6694
750k
    0U, // t2RFEIA
6695
750k
    0U, // t2RFEIAW
6696
750k
    0U, // t2RORri
6697
750k
    0U, // t2RORrr
6698
750k
    1024U,  // t2RRX
6699
750k
    0U, // t2RSBri
6700
750k
    0U, // t2RSBrr
6701
750k
    1048576U, // t2RSBrs
6702
750k
    0U, // t2SADD16
6703
750k
    0U, // t2SADD8
6704
750k
    0U, // t2SASX
6705
750k
    0U, // t2SBCri
6706
750k
    0U, // t2SBCrr
6707
750k
    1048576U, // t2SBCrs
6708
750k
    69206016U,  // t2SBFX
6709
750k
    0U, // t2SDIV
6710
750k
    0U, // t2SEL
6711
750k
    0U, // t2SETPAN
6712
750k
    0U, // t2SG
6713
750k
    0U, // t2SHADD16
6714
750k
    0U, // t2SHADD8
6715
750k
    0U, // t2SHASX
6716
750k
    0U, // t2SHSAX
6717
750k
    0U, // t2SHSUB16
6718
750k
    0U, // t2SHSUB8
6719
750k
    0U, // t2SMC
6720
750k
    35651584U,  // t2SMLABB
6721
750k
    35651584U,  // t2SMLABT
6722
750k
    35651584U,  // t2SMLAD
6723
750k
    35651584U,  // t2SMLADX
6724
750k
    35651584U,  // t2SMLAL
6725
750k
    35651584U,  // t2SMLALBB
6726
750k
    35651584U,  // t2SMLALBT
6727
750k
    35651584U,  // t2SMLALD
6728
750k
    35651584U,  // t2SMLALDX
6729
750k
    35651584U,  // t2SMLALTB
6730
750k
    35651584U,  // t2SMLALTT
6731
750k
    35651584U,  // t2SMLATB
6732
750k
    35651584U,  // t2SMLATT
6733
750k
    35651584U,  // t2SMLAWB
6734
750k
    35651584U,  // t2SMLAWT
6735
750k
    35651584U,  // t2SMLSD
6736
750k
    35651584U,  // t2SMLSDX
6737
750k
    35651584U,  // t2SMLSLD
6738
750k
    35651584U,  // t2SMLSLDX
6739
750k
    35651584U,  // t2SMMLA
6740
750k
    35651584U,  // t2SMMLAR
6741
750k
    35651584U,  // t2SMMLS
6742
750k
    35651584U,  // t2SMMLSR
6743
750k
    0U, // t2SMMUL
6744
750k
    0U, // t2SMMULR
6745
750k
    0U, // t2SMUAD
6746
750k
    0U, // t2SMUADX
6747
750k
    0U, // t2SMULBB
6748
750k
    0U, // t2SMULBT
6749
750k
    35651584U,  // t2SMULL
6750
750k
    0U, // t2SMULTB
6751
750k
    0U, // t2SMULTT
6752
750k
    0U, // t2SMULWB
6753
750k
    0U, // t2SMULWT
6754
750k
    0U, // t2SMUSD
6755
750k
    0U, // t2SMUSDX
6756
750k
    0U, // t2SRSDB
6757
750k
    0U, // t2SRSDB_UPD
6758
750k
    0U, // t2SRSIA
6759
750k
    0U, // t2SRSIA_UPD
6760
750k
    6352U,  // t2SSAT
6761
750k
    1232U,  // t2SSAT16
6762
750k
    0U, // t2SSAX
6763
750k
    0U, // t2SSUB16
6764
750k
    0U, // t2SSUB8
6765
750k
    122U, // t2STC2L_OFFSET
6766
750k
    196738U,  // t2STC2L_OPTION
6767
750k
    229506U,  // t2STC2L_POST
6768
750k
    138U, // t2STC2L_PRE
6769
750k
    122U, // t2STC2_OFFSET
6770
750k
    196738U,  // t2STC2_OPTION
6771
750k
    229506U,  // t2STC2_POST
6772
750k
    138U, // t2STC2_PRE
6773
750k
    122U, // t2STCL_OFFSET
6774
750k
    196738U,  // t2STCL_OPTION
6775
750k
    229506U,  // t2STCL_POST
6776
750k
    138U, // t2STCL_PRE
6777
750k
    122U, // t2STC_OFFSET
6778
750k
    196738U,  // t2STC_OPTION
6779
750k
    229506U,  // t2STC_POST
6780
750k
    138U, // t2STC_PRE
6781
750k
    8U, // t2STL
6782
750k
    8U, // t2STLB
6783
750k
    557056U,  // t2STLEX
6784
750k
    557056U,  // t2STLEXB
6785
750k
    371195904U, // t2STLEXD
6786
750k
    557056U,  // t2STLEXH
6787
750k
    8U, // t2STLH
6788
750k
    1136U,  // t2STMDB
6789
750k
    33U,  // t2STMDB_UPD
6790
750k
    1136U,  // t2STMIA
6791
750k
    33U,  // t2STMIA_UPD
6792
750k
    408U, // t2STRBT
6793
750k
    21632U, // t2STRB_POST
6794
750k
    416U, // t2STRB_PRE
6795
750k
    160U, // t2STRBi12
6796
750k
    408U, // t2STRBi8
6797
750k
    432U, // t2STRBs
6798
750k
    25493592U,  // t2STRD_POST
6799
750k
    1114200U, // t2STRD_PRE
6800
750k
    1146880U, // t2STRDi8
6801
750k
    1179648U, // t2STREX
6802
750k
    557056U,  // t2STREXB
6803
750k
    371195904U, // t2STREXD
6804
750k
    557056U,  // t2STREXH
6805
750k
    408U, // t2STRHT
6806
750k
    21632U, // t2STRH_POST
6807
750k
    416U, // t2STRH_PRE
6808
750k
    160U, // t2STRHi12
6809
750k
    408U, // t2STRHi8
6810
750k
    432U, // t2STRHs
6811
750k
    408U, // t2STRT
6812
750k
    21632U, // t2STR_POST
6813
750k
    416U, // t2STR_PRE
6814
750k
    160U, // t2STRi12
6815
750k
    408U, // t2STRi8
6816
750k
    432U, // t2STRs
6817
750k
    0U, // t2SUBS_PC_LR
6818
750k
    0U, // t2SUBri
6819
750k
    0U, // t2SUBri12
6820
750k
    0U, // t2SUBrr
6821
750k
    1048576U, // t2SUBrs
6822
750k
    12582912U,  // t2SXTAB
6823
750k
    12582912U,  // t2SXTAB16
6824
750k
    12582912U,  // t2SXTAH
6825
750k
    7168U,  // t2SXTB
6826
750k
    7168U,  // t2SXTB16
6827
750k
    7168U,  // t2SXTH
6828
750k
    0U, // t2TBB
6829
750k
    0U, // t2TBH
6830
750k
    1024U,  // t2TEQri
6831
750k
    1024U,  // t2TEQrr
6832
750k
    56U,  // t2TEQrs
6833
750k
    0U, // t2TSB
6834
750k
    1024U,  // t2TSTri
6835
750k
    1024U,  // t2TSTrr
6836
750k
    56U,  // t2TSTrs
6837
750k
    1024U,  // t2TT
6838
750k
    1024U,  // t2TTA
6839
750k
    1024U,  // t2TTAT
6840
750k
    1024U,  // t2TTT
6841
750k
    0U, // t2UADD16
6842
750k
    0U, // t2UADD8
6843
750k
    0U, // t2UASX
6844
750k
    69206016U,  // t2UBFX
6845
750k
    0U, // t2UDF
6846
750k
    0U, // t2UDIV
6847
750k
    0U, // t2UHADD16
6848
750k
    0U, // t2UHADD8
6849
750k
    0U, // t2UHASX
6850
750k
    0U, // t2UHSAX
6851
750k
    0U, // t2UHSUB16
6852
750k
    0U, // t2UHSUB8
6853
750k
    35651584U,  // t2UMAAL
6854
750k
    35651584U,  // t2UMLAL
6855
750k
    35651584U,  // t2UMULL
6856
750k
    0U, // t2UQADD16
6857
750k
    0U, // t2UQADD8
6858
750k
    0U, // t2UQASX
6859
750k
    0U, // t2UQSAX
6860
750k
    0U, // t2UQSUB16
6861
750k
    0U, // t2UQSUB8
6862
750k
    0U, // t2USAD8
6863
750k
    35651584U,  // t2USADA8
6864
750k
    14680064U,  // t2USAT
6865
750k
    0U, // t2USAT16
6866
750k
    0U, // t2USAX
6867
750k
    0U, // t2USUB16
6868
750k
    0U, // t2USUB8
6869
750k
    12582912U,  // t2UXTAB
6870
750k
    12582912U,  // t2UXTAB16
6871
750k
    12582912U,  // t2UXTAH
6872
750k
    7168U,  // t2UXTB
6873
750k
    7168U,  // t2UXTB16
6874
750k
    7168U,  // t2UXTH
6875
750k
    0U, // tADC
6876
750k
    1112U,  // tADDhirr
6877
750k
    1048U,  // tADDi3
6878
750k
    0U, // tADDi8
6879
750k
    0U, // tADDrSP
6880
750k
    1212416U, // tADDrSPi
6881
750k
    1048U,  // tADDrr
6882
750k
    456U, // tADDspi
6883
750k
    1112U,  // tADDspr
6884
750k
    464U, // tADR
6885
750k
    0U, // tAND
6886
750k
    472U, // tASRri
6887
750k
    0U, // tASRrr
6888
750k
    0U, // tB
6889
750k
    0U, // tBIC
6890
750k
    0U, // tBKPT
6891
750k
    0U, // tBL
6892
750k
    0U, // tBLXNSr
6893
750k
    0U, // tBLXi
6894
750k
    0U, // tBLXr
6895
750k
    0U, // tBX
6896
750k
    0U, // tBXNS
6897
750k
    0U, // tBcc
6898
750k
    0U, // tCBNZ
6899
750k
    0U, // tCBZ
6900
750k
    1024U,  // tCMNz
6901
750k
    1024U,  // tCMPhir
6902
750k
    1024U,  // tCMPi8
6903
750k
    1024U,  // tCMPr
6904
750k
    0U, // tCPS
6905
750k
    0U, // tEOR
6906
750k
    0U, // tHINT
6907
750k
    0U, // tHLT
6908
750k
    0U, // tInt_WIN_eh_sjlj_longjmp
6909
750k
    0U, // tInt_eh_sjlj_longjmp
6910
750k
    0U, // tInt_eh_sjlj_setjmp
6911
750k
    1136U,  // tLDMIA
6912
750k
    480U, // tLDRBi
6913
750k
    488U, // tLDRBr
6914
750k
    496U, // tLDRHi
6915
750k
    488U, // tLDRHr
6916
750k
    488U, // tLDRSB
6917
750k
    488U, // tLDRSH
6918
750k
    504U, // tLDRi
6919
750k
    424U, // tLDRpci
6920
750k
    488U, // tLDRr
6921
750k
    512U, // tLDRspi
6922
750k
    1048U,  // tLSLri
6923
750k
    0U, // tLSLrr
6924
750k
    472U, // tLSRri
6925
750k
    0U, // tLSRrr
6926
750k
    0U, // tMOVSr
6927
750k
    0U, // tMOVi8
6928
750k
    1024U,  // tMOVr
6929
750k
    1048U,  // tMUL
6930
750k
    0U, // tMVN
6931
750k
    0U, // tORR
6932
750k
    0U, // tPICADD
6933
750k
    0U, // tPOP
6934
750k
    0U, // tPUSH
6935
750k
    1024U,  // tREV
6936
750k
    1024U,  // tREV16
6937
750k
    1024U,  // tREVSH
6938
750k
    0U, // tROR
6939
750k
    0U, // tRSB
6940
750k
    0U, // tSBC
6941
750k
    0U, // tSETEND
6942
750k
    33U,  // tSTMIA_UPD
6943
750k
    480U, // tSTRBi
6944
750k
    488U, // tSTRBr
6945
750k
    496U, // tSTRHi
6946
750k
    488U, // tSTRHr
6947
750k
    504U, // tSTRi
6948
750k
    488U, // tSTRr
6949
750k
    512U, // tSTRspi
6950
750k
    1048U,  // tSUBi3
6951
750k
    0U, // tSUBi8
6952
750k
    1048U,  // tSUBrr
6953
750k
    456U, // tSUBspi
6954
750k
    0U, // tSVC
6955
750k
    1024U,  // tSXTB
6956
750k
    1024U,  // tSXTH
6957
750k
    0U, // tTRAP
6958
750k
    1024U,  // tTST
6959
750k
    0U, // tUDF
6960
750k
    1024U,  // tUXTB
6961
750k
    1024U,  // tUXTH
6962
750k
    0U, // t__brkdiv0
6963
750k
  };
6964
6965
750k
  unsigned int opcode = MCInst_getOpcode(MI);
6966
  // printf("opcode = %u\n", opcode);
6967
6968
  // Emit the opcode for the instruction.
6969
750k
  uint64_t Bits = 0;
6970
750k
  Bits |= (uint64_t)OpInfo0[opcode] << 0;
6971
750k
  Bits |= (uint64_t)OpInfo1[opcode] << 32;
6972
750k
#ifndef CAPSTONE_DIET
6973
750k
  SStream_concat0(O, AsmStrs+(Bits & 4095)-1);
6974
750k
#endif
6975
6976
6977
  // Fragment 0 encoded into 5 bits for 32 unique commands.
6978
  // printf("Fragment 0: %"PRIu64"\n", ((Bits >> 12) & 31));
6979
750k
  switch ((Bits >> 12) & 31) {
6980
0
  default: // unreachable
6981
85
  case 0:
6982
    // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
6983
85
    return;
6984
0
    break;
6985
18.8k
  case 1:
6986
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
6987
18.8k
    printSBitModifierOperand(MI, 5, O);
6988
18.8k
    printPredicateOperand(MI, 3, O);
6989
18.8k
    break;
6990
7.55k
  case 2:
6991
    // ITasm, t2IT
6992
7.55k
    printThumbITMask(MI, 1, O);
6993
7.55k
    break;
6994
90.5k
  case 3:
6995
    // LDRBT_POST, LDRConstPool, LDRT_POST, STRBT_POST, STRT_POST, t2LDRBpcre...
6996
90.5k
    printPredicateOperand(MI, 2, O);
6997
90.5k
    break;
6998
3.02k
  case 4:
6999
    // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
7000
3.02k
    printSBitModifierOperand(MI, 4, O);
7001
3.02k
    printPredicateOperand(MI, 2, O);
7002
3.02k
    break;
7003
63.8k
  case 5:
7004
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
7005
63.8k
    printPredicateOperand(MI, 4, O);
7006
63.8k
    break;
7007
45.1k
  case 6:
7008
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
7009
45.1k
    printPredicateOperand(MI, 5, O);
7010
45.1k
    break;
7011
181k
  case 7:
7012
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
7013
181k
    printPredicateOperand(MI, 3, O);
7014
181k
    break;
7015
13.4k
  case 8:
7016
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
7017
13.4k
    printSBitModifierOperand(MI, 6, O);
7018
13.4k
    printPredicateOperand(MI, 4, O);
7019
13.4k
    break;
7020
4.73k
  case 9:
7021
    // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
7022
4.73k
    printSBitModifierOperand(MI, 7, O);
7023
4.73k
    printPredicateOperand(MI, 5, O);
7024
4.73k
    SStream_concat0(O, "\t");
7025
4.73k
    printOperand(MI, 0, O);
7026
4.73k
    SStream_concat0(O, ", ");
7027
4.73k
    printOperand(MI, 1, O);
7028
4.73k
    SStream_concat0(O, ", ");
7029
4.73k
    printSORegRegOperand(MI, 2, O);
7030
4.73k
    return;
7031
0
    break;
7032
65.2k
  case 10:
7033
    // AESD, AESE, AESIMC, AESMC, BKPT, BL, BLX, BLXi, BX, CPS1p, CRC32B, CRC...
7034
65.2k
    printOperand(MI, 0, O);
7035
65.2k
    break;
7036
55.3k
  case 11:
7037
    // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
7038
55.3k
    printPredicateOperand(MI, 1, O);
7039
55.3k
    break;
7040
9.62k
  case 12:
7041
    // BX_RET, ERET, FMSTAT, MOVPCLR, t2CLREX, t2DCPS1, t2DCPS2, t2DCPS3, t2S...
7042
9.62k
    printPredicateOperand(MI, 0, O);
7043
9.62k
    break;
7044
14.8k
  case 13:
7045
    // CDP, LDRD_POST, LDRD_PRE, MCR, MRC, SMLALBB, SMLALBT, SMLALD, SMLALDX,...
7046
14.8k
    printPredicateOperand(MI, 6, O);
7047
14.8k
    break;
7048
6.32k
  case 14:
7049
    // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
7050
6.32k
    printPImmediate(MI, 0, O);
7051
6.32k
    SStream_concat0(O, ", ");
7052
6.32k
    break;
7053
2.20k
  case 15:
7054
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
7055
2.20k
    printCPSIMod(MI, 0, O);
7056
2.20k
    break;
7057
337
  case 16:
7058
    // DMB, DSB
7059
337
    printMemBOption(MI, 0, O);
7060
337
    return;
7061
0
    break;
7062
356
  case 17:
7063
    // ISB
7064
356
    printInstSyncBOption(MI, 0, O);
7065
356
    return;
7066
0
    break;
7067
837
  case 18:
7068
    // MRC2
7069
837
    printPImmediate(MI, 1, O);
7070
837
    SStream_concat0(O, ", ");
7071
837
    printOperand(MI, 2, O);
7072
837
    SStream_concat0(O, ", ");
7073
837
    printOperand(MI, 0, O);
7074
837
    SStream_concat0(O, ", ");
7075
837
    printCImmediate(MI, 3, O);
7076
837
    SStream_concat0(O, ", ");
7077
837
    printCImmediate(MI, 4, O);
7078
837
    SStream_concat0(O, ", ");
7079
837
    printOperand(MI, 5, O);
7080
837
    return;
7081
0
    break;
7082
580
  case 19:
7083
    // MRRC2
7084
580
    printPImmediate(MI, 2, O);
7085
580
    SStream_concat0(O, ", ");
7086
580
    printOperand(MI, 3, O);
7087
580
    SStream_concat0(O, ", ");
7088
580
    printOperand(MI, 0, O);
7089
580
    SStream_concat0(O, ", ");
7090
580
    printOperand(MI, 1, O);
7091
580
    SStream_concat0(O, ", ");
7092
580
    printCImmediate(MI, 4, O);
7093
580
    return;
7094
0
    break;
7095
39
  case 20:
7096
    // PLDWi12, PLDi12, PLIi12
7097
39
    printAddrModeImm12Operand(MI, 0, O, false);
7098
39
    return;
7099
0
    break;
7100
34
  case 21:
7101
    // PLDWrs, PLDrs, PLIrs
7102
34
    printAddrMode2Operand(MI, 0, O);
7103
34
    return;
7104
0
    break;
7105
178
  case 22:
7106
    // SETEND, tSETEND
7107
178
    printSetendOperand(MI, 0, O);
7108
178
    return;
7109
0
    break;
7110
501
  case 23:
7111
    // SMLAL, UMLAL
7112
501
    printSBitModifierOperand(MI, 8, O);
7113
501
    printPredicateOperand(MI, 6, O);
7114
501
    SStream_concat0(O, "\t");
7115
501
    printOperand(MI, 0, O);
7116
501
    SStream_concat0(O, ", ");
7117
501
    printOperand(MI, 1, O);
7118
501
    SStream_concat0(O, ", ");
7119
501
    printOperand(MI, 2, O);
7120
501
    SStream_concat0(O, ", ");
7121
501
    printOperand(MI, 3, O);
7122
501
    return;
7123
0
    break;
7124
0
  case 24:
7125
    // TSB
7126
0
    printTraceSyncBOption(MI, 0, O);
7127
0
    return;
7128
0
    break;
7129
7.01k
  case 25:
7130
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
7131
7.01k
    printPredicateOperand(MI, 7, O);
7132
7.01k
    break;
7133
2.53k
  case 26:
7134
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
7135
2.53k
    printPredicateOperand(MI, 9, O);
7136
2.53k
    break;
7137
852
  case 27:
7138
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
7139
852
    printPredicateOperand(MI, 11, O);
7140
852
    break;
7141
4.91k
  case 28:
7142
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
7143
4.91k
    printPredicateOperand(MI, 8, O);
7144
4.91k
    break;
7145
1.38k
  case 29:
7146
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
7147
1.38k
    printPredicateOperand(MI, 13, O);
7148
1.38k
    break;
7149
496
  case 30:
7150
    // VSDOTD, VSDOTDI, VSDOTQ, VSDOTQI, VUDOTD, VUDOTDI, VUDOTQ, VUDOTQI
7151
496
    printOperand(MI, 1, O);
7152
496
    SStream_concat0(O, ", ");
7153
496
    printOperand(MI, 2, O);
7154
496
    SStream_concat0(O, ", ");
7155
496
    printOperand(MI, 3, O);
7156
496
    break;
7157
148k
  case 31:
7158
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
7159
148k
    printSBitModifierOperand(MI, 1, O);
7160
148k
    break;
7161
750k
  }
7162
7163
7164
  // Fragment 1 encoded into 7 bits for 75 unique commands.
7165
  // printf("Fragment 1: %"PRIu64"\n", ((Bits >> 17) & 127));
7166
743k
  switch ((Bits >> 17) & 127) {
7167
0
  default: // unreachable
7168
357
  case 0:
7169
    // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRT_POST, LSLi, LSLr, LS...
7170
357
    SStream_concat0(O, " ");
7171
357
    break;
7172
7.74k
  case 1:
7173
    // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
7174
7.74k
    SStream_concat0(O, ".16\t");
7175
7.74k
    ARM_addVectorDataSize(MI, 16);
7176
7.74k
    break;
7177
8.16k
  case 2:
7178
    // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
7179
8.16k
    SStream_concat0(O, ".32\t");
7180
8.16k
    ARM_addVectorDataSize(MI, 32);
7181
8.16k
    break;
7182
11.2k
  case 3:
7183
    // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
7184
11.2k
    SStream_concat0(O, ".8\t");
7185
11.2k
    ARM_addVectorDataSize(MI, 8);
7186
11.2k
    break;
7187
417k
  case 4:
7188
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
7189
417k
    SStream_concat0(O, "\t");
7190
417k
    break;
7191
59.0k
  case 5:
7192
    // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
7193
59.0k
    SStream_concat0(O, ", ");
7194
59.0k
    break;
7195
5.81k
  case 6:
7196
    // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
7197
5.81k
    return;
7198
0
    break;
7199
10
  case 7:
7200
    // BX_RET
7201
10
    SStream_concat0(O, "\tlr");
7202
10
    ARM_addReg(MI, ARM_REG_LR);
7203
10
    return;
7204
0
    break;
7205
2.12k
  case 8:
7206
    // CDP2, MCR2, MCRR2
7207
2.12k
    printOperand(MI, 1, O);
7208
2.12k
    SStream_concat0(O, ", ");
7209
2.12k
    break;
7210
1.64k
  case 9:
7211
    // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
7212
1.64k
    SStream_concat0(O, ".f64\t");
7213
1.64k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F64);
7214
1.64k
    printOperand(MI, 0, O);
7215
1.64k
    break;
7216
1.29k
  case 10:
7217
    // FCONSTH, VABDhd, VABDhq, VABSH, VABShd, VABShq, VACGEhd, VACGEhq, VACG...
7218
1.29k
    SStream_concat0(O, ".f16\t");
7219
1.29k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F16);
7220
1.29k
    printOperand(MI, 0, O);
7221
1.29k
    break;
7222
2.58k
  case 11:
7223
    // FCONSTS, VABDfd, VABDfq, VABSS, VABSfd, VABSfq, VACGEfd, VACGEfq, VACG...
7224
2.58k
    SStream_concat0(O, ".f32\t");
7225
2.58k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F32);
7226
2.58k
    printOperand(MI, 0, O);
7227
2.58k
    break;
7228
10
  case 12:
7229
    // FMSTAT
7230
10
    SStream_concat0(O, "\tapsr_nzcv, fpscr");
7231
10
    ARM_addReg(MI, ARM_REG_APSR_NZCV);
7232
10
    ARM_addReg(MI, ARM_REG_FPSCR);
7233
10
    return;
7234
0
    break;
7235
4.20k
  case 13:
7236
    // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
7237
4.20k
    printCImmediate(MI, 1, O);
7238
4.20k
    SStream_concat0(O, ", ");
7239
4.20k
    break;
7240
12
  case 14:
7241
    // MOVPCLR
7242
12
    SStream_concat0(O, "\tpc, lr");
7243
12
    ARM_addReg(MI, ARM_REG_PC);
7244
12
    ARM_addReg(MI, ARM_REG_LR);
7245
12
    return;
7246
0
    break;
7247
570
  case 15:
7248
    // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
7249
570
    SStream_concat0(O, "!");
7250
570
    return;
7251
0
    break;
7252
1.44k
  case 16:
7253
    // VABALsv2i64, VABAsv2i32, VABAsv4i32, VABDLsv2i64, VABDsv2i32, VABDsv4i...
7254
1.44k
    SStream_concat0(O, ".s32\t");
7255
1.44k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S32);
7256
1.44k
    printOperand(MI, 0, O);
7257
1.44k
    SStream_concat0(O, ", ");
7258
1.44k
    break;
7259
1.73k
  case 17:
7260
    // VABALsv4i32, VABAsv4i16, VABAsv8i16, VABDLsv4i32, VABDsv4i16, VABDsv8i...
7261
1.73k
    SStream_concat0(O, ".s16\t");
7262
1.73k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S16);
7263
1.73k
    printOperand(MI, 0, O);
7264
1.73k
    SStream_concat0(O, ", ");
7265
1.73k
    break;
7266
714
  case 18:
7267
    // VABALsv8i16, VABAsv16i8, VABAsv8i8, VABDLsv8i16, VABDsv16i8, VABDsv8i8...
7268
714
    SStream_concat0(O, ".s8\t");
7269
714
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S8);
7270
714
    printOperand(MI, 0, O);
7271
714
    SStream_concat0(O, ", ");
7272
714
    break;
7273
1.72k
  case 19:
7274
    // VABALuv2i64, VABAuv2i32, VABAuv4i32, VABDLuv2i64, VABDuv2i32, VABDuv4i...
7275
1.72k
    SStream_concat0(O, ".u32\t");
7276
1.72k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U32);
7277
1.72k
    printOperand(MI, 0, O);
7278
1.72k
    SStream_concat0(O, ", ");
7279
1.72k
    break;
7280
1.16k
  case 20:
7281
    // VABALuv4i32, VABAuv4i16, VABAuv8i16, VABDLuv4i32, VABDuv4i16, VABDuv8i...
7282
1.16k
    SStream_concat0(O, ".u16\t");
7283
1.16k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U16);
7284
1.16k
    printOperand(MI, 0, O);
7285
1.16k
    SStream_concat0(O, ", ");
7286
1.16k
    break;
7287
1.83k
  case 21:
7288
    // VABALuv8i16, VABAuv16i8, VABAuv8i8, VABDLuv8i16, VABDuv16i8, VABDuv8i8...
7289
1.83k
    SStream_concat0(O, ".u8\t");
7290
1.83k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U8);
7291
1.83k
    printOperand(MI, 0, O);
7292
1.83k
    SStream_concat0(O, ", ");
7293
1.83k
    break;
7294
703
  case 22:
7295
    // VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i64, VMOVv2i64, V...
7296
703
    SStream_concat0(O, ".i64\t");
7297
703
    ARM_addVectorDataType(MI, ARM_VECTORDATA_I64);
7298
703
    printOperand(MI, 0, O);
7299
703
    SStream_concat0(O, ", ");
7300
703
    break;
7301
3.22k
  case 23:
7302
    // VADDHNv4i16, VADDv2i32, VADDv4i32, VBICiv2i32, VBICiv4i32, VCEQv2i32, ...
7303
3.22k
    SStream_concat0(O, ".i32\t");
7304
3.22k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_I32);
7305
3.22k
    printOperand(MI, 0, O);
7306
3.22k
    SStream_concat0(O, ", ");
7307
3.22k
    break;
7308
1.05k
  case 24:
7309
    // VADDHNv8i8, VADDv4i16, VADDv8i16, VBICiv4i16, VBICiv8i16, VCEQv4i16, V...
7310
1.05k
    SStream_concat0(O, ".i16\t");
7311
1.05k
    ARM_addVectorDataType(MI, ARM_VECTORDATA_I16);
7312
1.05k
    printOperand(MI, 0, O);
7313
1.05k
    SStream_concat0(O, ", ");
7314
1.05k
    break;
7315
380
  case 25:
7316
    // VADDv16i8, VADDv8i8, VCEQv16i8, VCEQv8i8, VCEQzv16i8, VCEQzv8i8, VCLZv...
7317
380
    SStream_concat0(O, ".i8\t");
7318
380
    ARM_addVectorDataType(MI, ARM_VECTORDATA_I8);
7319
380
    printOperand(MI, 0, O);
7320
380
    SStream_concat0(O, ", ");
7321
380
    break;
7322
206
  case 26:
7323
    // VCVTBDH, VCVTTDH
7324
206
    SStream_concat0(O, ".f16.f64\t");
7325
206
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F16F64);
7326
206
    printOperand(MI, 0, O);
7327
206
    SStream_concat0(O, ", ");
7328
206
    printOperand(MI, 1, O);
7329
206
    return;
7330
0
    break;
7331
213
  case 27:
7332
    // VCVTBHD, VCVTTHD
7333
213
    SStream_concat0(O, ".f64.f16\t");
7334
213
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F64F16);
7335
213
    printOperand(MI, 0, O);
7336
213
    SStream_concat0(O, ", ");
7337
213
    printOperand(MI, 1, O);
7338
213
    return;
7339
0
    break;
7340
137
  case 28:
7341
    // VCVTBHS, VCVTTHS, VCVTh2f
7342
137
    SStream_concat0(O, ".f32.f16\t");
7343
137
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F32F16);
7344
137
    printOperand(MI, 0, O);
7345
137
    SStream_concat0(O, ", ");
7346
137
    printOperand(MI, 1, O);
7347
137
    return;
7348
0
    break;
7349
43
  case 29:
7350
    // VCVTBSH, VCVTTSH, VCVTf2h
7351
43
    SStream_concat0(O, ".f16.f32\t");
7352
43
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F16F32);
7353
43
    printOperand(MI, 0, O);
7354
43
    SStream_concat0(O, ", ");
7355
43
    printOperand(MI, 1, O);
7356
43
    return;
7357
0
    break;
7358
66
  case 30:
7359
    // VCVTDS
7360
66
    SStream_concat0(O, ".f64.f32\t");
7361
66
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F64F32);
7362
66
    printOperand(MI, 0, O);
7363
66
    SStream_concat0(O, ", ");
7364
66
    printOperand(MI, 1, O);
7365
66
    return;
7366
0
    break;
7367
523
  case 31:
7368
    // VCVTSD
7369
523
    SStream_concat0(O, ".f32.f64\t");
7370
523
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F32F64);
7371
523
    printOperand(MI, 0, O);
7372
523
    SStream_concat0(O, ", ");
7373
523
    printOperand(MI, 1, O);
7374
523
    return;
7375
0
    break;
7376
47
  case 32:
7377
    // VCVTf2sd, VCVTf2sq, VCVTf2xsd, VCVTf2xsq, VTOSIRS, VTOSIZS, VTOSLS
7378
47
    SStream_concat0(O, ".s32.f32\t");
7379
47
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S32F32);
7380
47
    printOperand(MI, 0, O);
7381
47
    SStream_concat0(O, ", ");
7382
47
    printOperand(MI, 1, O);
7383
47
    break;
7384
284
  case 33:
7385
    // VCVTf2ud, VCVTf2uq, VCVTf2xud, VCVTf2xuq, VTOUIRS, VTOUIZS, VTOULS
7386
284
    SStream_concat0(O, ".u32.f32\t");
7387
284
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U32F32);
7388
284
    printOperand(MI, 0, O);
7389
284
    SStream_concat0(O, ", ");
7390
284
    printOperand(MI, 1, O);
7391
284
    break;
7392
77
  case 34:
7393
    // VCVTh2sd, VCVTh2sq, VCVTh2xsd, VCVTh2xsq, VTOSHH
7394
77
    SStream_concat0(O, ".s16.f16\t");
7395
77
    printOperand(MI, 0, O);
7396
77
    SStream_concat0(O, ", ");
7397
77
    printOperand(MI, 1, O);
7398
77
    break;
7399
130
  case 35:
7400
    // VCVTh2ud, VCVTh2uq, VCVTh2xud, VCVTh2xuq, VTOUHH
7401
130
    SStream_concat0(O, ".u16.f16\t");
7402
130
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U16F16);
7403
130
    printOperand(MI, 0, O);
7404
130
    SStream_concat0(O, ", ");
7405
130
    printOperand(MI, 1, O);
7406
130
    break;
7407
95
  case 36:
7408
    // VCVTs2fd, VCVTs2fq, VCVTxs2fd, VCVTxs2fq, VSITOS, VSLTOS
7409
95
    SStream_concat0(O, ".f32.s32\t");
7410
95
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F32S32);
7411
95
    printOperand(MI, 0, O);
7412
95
    SStream_concat0(O, ", ");
7413
95
    printOperand(MI, 1, O);
7414
95
    break;
7415
52
  case 37:
7416
    // VCVTs2hd, VCVTs2hq, VCVTxs2hd, VCVTxs2hq, VSHTOH
7417
52
    SStream_concat0(O, ".f16.s16\t");
7418
52
    printOperand(MI, 0, O);
7419
52
    SStream_concat0(O, ", ");
7420
52
    printOperand(MI, 1, O);
7421
52
    break;
7422
80
  case 38:
7423
    // VCVTu2fd, VCVTu2fq, VCVTxu2fd, VCVTxu2fq, VUITOS, VULTOS
7424
80
    SStream_concat0(O, ".f32.u32\t");
7425
80
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F32U32);
7426
80
    printOperand(MI, 0, O);
7427
80
    SStream_concat0(O, ", ");
7428
80
    printOperand(MI, 1, O);
7429
80
    break;
7430
141
  case 39:
7431
    // VCVTu2hd, VCVTu2hq, VCVTxu2hd, VCVTxu2hq, VUHTOH
7432
141
    SStream_concat0(O, ".f16.u16\t");
7433
141
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F16U16);
7434
141
    printOperand(MI, 0, O);
7435
141
    SStream_concat0(O, ", ");
7436
141
    printOperand(MI, 1, O);
7437
141
    break;
7438
2.92k
  case 40:
7439
    // VEXTq64, VLD1d64, VLD1d64Q, VLD1d64Qwb_fixed, VLD1d64Qwb_register, VLD...
7440
2.92k
    SStream_concat0(O, ".64\t");
7441
2.92k
    ARM_addVectorDataSize(MI, 64);
7442
2.92k
    break;
7443
343
  case 41:
7444
    // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
7445
343
    SStream_concat0(O, ".s32.f64\t");
7446
343
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S32F64);
7447
343
    printOperand(MI, 0, O);
7448
343
    SStream_concat0(O, ", ");
7449
343
    printOperand(MI, 1, O);
7450
343
    break;
7451
8.37k
  case 42:
7452
    // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
7453
8.37k
    SStream_concat0(O, ".16\t{");
7454
8.37k
    ARM_addVectorDataSize(MI, 16);
7455
8.37k
    break;
7456
6.73k
  case 43:
7457
    // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
7458
6.73k
    SStream_concat0(O, ".32\t{");
7459
6.73k
    ARM_addVectorDataSize(MI, 32);
7460
6.73k
    break;
7461
8.60k
  case 44:
7462
    // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
7463
8.60k
    SStream_concat0(O, ".8\t{");
7464
8.60k
    ARM_addVectorDataSize(MI, 8);
7465
8.60k
    break;
7466
26
  case 45:
7467
    // VMSR
7468
26
    SStream_concat0(O, "\tfpscr, ");
7469
26
    ARM_addReg(MI, ARM_REG_FPSCR);
7470
26
    printOperand(MI, 0, O);
7471
26
    return;
7472
0
    break;
7473
104
  case 46:
7474
    // VMSR_FPEXC
7475
104
    SStream_concat0(O, "\tfpexc, ");
7476
104
    ARM_addReg(MI, ARM_REG_FPEXC);
7477
104
    printOperand(MI, 0, O);
7478
104
    return;
7479
0
    break;
7480
218
  case 47:
7481
    // VMSR_FPINST
7482
218
    SStream_concat0(O, "\tfpinst, ");
7483
218
    ARM_addReg(MI, ARM_REG_FPINST);
7484
218
    printOperand(MI, 0, O);
7485
218
    return;
7486
0
    break;
7487
322
  case 48:
7488
    // VMSR_FPINST2
7489
322
    SStream_concat0(O, "\tfpinst2, ");
7490
322
    ARM_addReg(MI, ARM_REG_FPINST2);
7491
322
    printOperand(MI, 0, O);
7492
322
    return;
7493
0
    break;
7494
19
  case 49:
7495
    // VMSR_FPSID
7496
19
    SStream_concat0(O, "\tfpsid, ");
7497
19
    ARM_addReg(MI, ARM_REG_FPSID);
7498
19
    printOperand(MI, 0, O);
7499
19
    return;
7500
0
    break;
7501
111
  case 50:
7502
    // VMULLp8, VMULpd, VMULpq
7503
111
    SStream_concat0(O, ".p8\t");
7504
111
    ARM_addVectorDataType(MI, ARM_VECTORDATA_P8);
7505
111
    printOperand(MI, 0, O);
7506
111
    SStream_concat0(O, ", ");
7507
111
    printOperand(MI, 1, O);
7508
111
    SStream_concat0(O, ", ");
7509
111
    printOperand(MI, 2, O);
7510
111
    return;
7511
0
    break;
7512
266
  case 51:
7513
    // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
7514
266
    SStream_concat0(O, ".s64\t");
7515
266
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S64);
7516
266
    printOperand(MI, 0, O);
7517
266
    SStream_concat0(O, ", ");
7518
266
    break;
7519
993
  case 52:
7520
    // VQADDuv1i64, VQADDuv2i64, VQMOVNuv2i32, VQRSHLuv1i64, VQRSHLuv2i64, VQ...
7521
993
    SStream_concat0(O, ".u64\t");
7522
993
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U64);
7523
993
    printOperand(MI, 0, O);
7524
993
    SStream_concat0(O, ", ");
7525
993
    break;
7526
468
  case 53:
7527
    // VSDOTDI, VSDOTQI, VUDOTDI, VUDOTQI
7528
468
    printVectorIndex(MI, 4, O);
7529
468
    return;
7530
0
    break;
7531
88
  case 54:
7532
    // VSHTOD
7533
88
    SStream_concat0(O, ".f64.s16\t");
7534
88
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F64S16);
7535
88
    printOperand(MI, 0, O);
7536
88
    SStream_concat0(O, ", ");
7537
88
    printOperand(MI, 1, O);
7538
88
    SStream_concat0(O, ", ");
7539
88
    printFBits16(MI, 2, O);
7540
88
    return;
7541
0
    break;
7542
34
  case 55:
7543
    // VSHTOS
7544
34
    SStream_concat0(O, ".f32.s16\t");
7545
34
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F32S16);
7546
34
    printOperand(MI, 0, O);
7547
34
    SStream_concat0(O, ", ");
7548
34
    printOperand(MI, 1, O);
7549
34
    SStream_concat0(O, ", ");
7550
34
    printFBits16(MI, 2, O);
7551
34
    return;
7552
0
    break;
7553
306
  case 56:
7554
    // VSITOD, VSLTOD
7555
306
    SStream_concat0(O, ".f64.s32\t");
7556
306
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F64S32);
7557
306
    printOperand(MI, 0, O);
7558
306
    SStream_concat0(O, ", ");
7559
306
    printOperand(MI, 1, O);
7560
306
    break;
7561
121
  case 57:
7562
    // VSITOH, VSLTOH
7563
121
    SStream_concat0(O, ".f16.s32\t");
7564
121
    printOperand(MI, 0, O);
7565
121
    SStream_concat0(O, ", ");
7566
121
    printOperand(MI, 1, O);
7567
121
    break;
7568
219
  case 58:
7569
    // VTOSHD
7570
219
    SStream_concat0(O, ".s16.f64\t");
7571
219
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S16F64);
7572
219
    printOperand(MI, 0, O);
7573
219
    SStream_concat0(O, ", ");
7574
219
    printOperand(MI, 1, O);
7575
219
    SStream_concat0(O, ", ");
7576
219
    printFBits16(MI, 2, O);
7577
219
    return;
7578
0
    break;
7579
34
  case 59:
7580
    // VTOSHS
7581
34
    SStream_concat0(O, ".s16.f32\t");
7582
34
    ARM_addVectorDataType(MI, ARM_VECTORDATA_S16F32);
7583
34
    printOperand(MI, 0, O);
7584
34
    SStream_concat0(O, ", ");
7585
34
    printOperand(MI, 1, O);
7586
34
    SStream_concat0(O, ", ");
7587
34
    printFBits16(MI, 2, O);
7588
34
    return;
7589
0
    break;
7590
854
  case 60:
7591
    // VTOSIRH, VTOSIZH, VTOSLH
7592
854
    SStream_concat0(O, ".s32.f16\t");
7593
854
    printOperand(MI, 0, O);
7594
854
    SStream_concat0(O, ", ");
7595
854
    printOperand(MI, 1, O);
7596
854
    break;
7597
107
  case 61:
7598
    // VTOUHD
7599
107
    SStream_concat0(O, ".u16.f64\t");
7600
107
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U16F64);
7601
107
    printOperand(MI, 0, O);
7602
107
    SStream_concat0(O, ", ");
7603
107
    printOperand(MI, 1, O);
7604
107
    SStream_concat0(O, ", ");
7605
107
    printFBits16(MI, 2, O);
7606
107
    return;
7607
0
    break;
7608
68
  case 62:
7609
    // VTOUHS
7610
68
    SStream_concat0(O, ".u16.f32\t");
7611
68
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U16F32);
7612
68
    printOperand(MI, 0, O);
7613
68
    SStream_concat0(O, ", ");
7614
68
    printOperand(MI, 1, O);
7615
68
    SStream_concat0(O, ", ");
7616
68
    printFBits16(MI, 2, O);
7617
68
    return;
7618
0
    break;
7619
49
  case 63:
7620
    // VTOUIRD, VTOUIZD, VTOULD
7621
49
    SStream_concat0(O, ".u32.f64\t");
7622
49
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U32F64);
7623
49
    printOperand(MI, 0, O);
7624
49
    SStream_concat0(O, ", ");
7625
49
    printOperand(MI, 1, O);
7626
49
    break;
7627
93
  case 64:
7628
    // VTOUIRH, VTOUIZH, VTOULH
7629
93
    SStream_concat0(O, ".u32.f16\t");
7630
93
    ARM_addVectorDataType(MI, ARM_VECTORDATA_U32F16);
7631
93
    printOperand(MI, 0, O);
7632
93
    SStream_concat0(O, ", ");
7633
93
    printOperand(MI, 1, O);
7634
93
    break;
7635
201
  case 65:
7636
    // VUHTOD
7637
201
    SStream_concat0(O, ".f64.u16\t");
7638
201
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F64U16);
7639
201
    printOperand(MI, 0, O);
7640
201
    SStream_concat0(O, ", ");
7641
201
    printOperand(MI, 1, O);
7642
201
    SStream_concat0(O, ", ");
7643
201
    printFBits16(MI, 2, O);
7644
201
    return;
7645
0
    break;
7646
40
  case 66:
7647
    // VUHTOS
7648
40
    SStream_concat0(O, ".f32.u16\t");
7649
40
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F32U16);
7650
40
    printOperand(MI, 0, O);
7651
40
    SStream_concat0(O, ", ");
7652
40
    printOperand(MI, 1, O);
7653
40
    SStream_concat0(O, ", ");
7654
40
    printFBits16(MI, 2, O);
7655
40
    return;
7656
0
    break;
7657
95
  case 67:
7658
    // VUITOD, VULTOD
7659
95
    SStream_concat0(O, ".f64.u32\t");
7660
95
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F64U32);
7661
95
    printOperand(MI, 0, O);
7662
95
    SStream_concat0(O, ", ");
7663
95
    printOperand(MI, 1, O);
7664
95
    break;
7665
18
  case 68:
7666
    // VUITOH, VULTOH
7667
18
    SStream_concat0(O, ".f16.u32\t");
7668
18
    ARM_addVectorDataType(MI, ARM_VECTORDATA_F16U32);
7669
18
    printOperand(MI, 0, O);
7670
18
    SStream_concat0(O, ", ");
7671
18
    printOperand(MI, 1, O);
7672
18
    break;
7673
24.5k
  case 69:
7674
    // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADR, t2ANDrr, t2ANDrs, ...
7675
24.5k
    SStream_concat0(O, ".w\t");
7676
24.5k
    break;
7677
301
  case 70:
7678
    // t2SRSDB, t2SRSIA
7679
301
    SStream_concat0(O, "\tsp, ");
7680
301
    ARM_addReg(MI, ARM_REG_SP);
7681
301
    printOperand(MI, 0, O);
7682
301
    return;
7683
0
    break;
7684
363
  case 71:
7685
    // t2SRSDB_UPD, t2SRSIA_UPD
7686
363
    SStream_concat0(O, "\tsp!, ");
7687
363
    ARM_addReg(MI, ARM_REG_SP);
7688
363
    printOperand(MI, 0, O);
7689
363
    return;
7690
0
    break;
7691
18
  case 72:
7692
    // t2SUBS_PC_LR
7693
18
    SStream_concat0(O, "\tpc, lr, ");
7694
18
    printOperand(MI, 0, O);
7695
18
    return;
7696
0
    break;
7697
133k
  case 73:
7698
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
7699
133k
    printPredicateOperand(MI, 4, O);
7700
133k
    SStream_concat0(O, "\t");
7701
133k
    printOperand(MI, 0, O);
7702
133k
    SStream_concat0(O, ", ");
7703
133k
    break;
7704
14.7k
  case 74:
7705
    // tMOVi8, tMVN, tRSB
7706
14.7k
    printPredicateOperand(MI, 3, O);
7707
14.7k
    SStream_concat0(O, "\t");
7708
14.7k
    printOperand(MI, 0, O);
7709
14.7k
    SStream_concat0(O, ", ");
7710
14.7k
    printOperand(MI, 2, O);
7711
14.7k
    break;
7712
743k
  }
7713
7714
7715
  // Fragment 2 encoded into 6 bits for 60 unique commands.
7716
  // printf("Fragment 2: %"PRIu64"\n", ((Bits >> 24) & 63));
7717
732k
  switch ((Bits >> 24) & 63) {
7718
0
  default: // unreachable
7719
368k
  case 0:
7720
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRT_POST, LSLi, LSLr, LSRi, LSR...
7721
368k
    printOperand(MI, 0, O);
7722
368k
    break;
7723
7.55k
  case 1:
7724
    // ITasm, t2IT
7725
7.55k
    printMandatoryPredicateOperand(MI, 0, O);
7726
7.55k
    return;
7727
0
    break;
7728
0
  case 2:
7729
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
7730
0
    printVectorListThreeAllLanes(MI, 0, O);
7731
0
    SStream_concat0(O, ", ");
7732
0
    printAddrMode6Operand(MI, 1, O);
7733
0
    break;
7734
0
  case 3:
7735
    // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
7736
0
    printVectorListThreeSpacedAllLanes(MI, 0, O);
7737
0
    SStream_concat0(O, ", ");
7738
0
    printAddrMode6Operand(MI, 1, O);
7739
0
    break;
7740
1.26k
  case 4:
7741
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
7742
1.26k
    printVectorListThree(MI, 0, O);
7743
1.26k
    SStream_concat0(O, ", ");
7744
1.26k
    break;
7745
0
  case 5:
7746
    // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
7747
0
    printVectorListThreeSpaced(MI, 0, O);
7748
0
    SStream_concat0(O, ", ");
7749
0
    printAddrMode6Operand(MI, 1, O);
7750
0
    break;
7751
0
  case 6:
7752
    // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
7753
0
    printVectorListFourAllLanes(MI, 0, O);
7754
0
    SStream_concat0(O, ", ");
7755
0
    printAddrMode6Operand(MI, 1, O);
7756
0
    break;
7757
0
  case 7:
7758
    // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
7759
0
    printVectorListFourSpacedAllLanes(MI, 0, O);
7760
0
    SStream_concat0(O, ", ");
7761
0
    printAddrMode6Operand(MI, 1, O);
7762
0
    break;
7763
3.17k
  case 8:
7764
    // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
7765
3.17k
    printVectorListFour(MI, 0, O);
7766
3.17k
    SStream_concat0(O, ", ");
7767
3.17k
    break;
7768
0
  case 9:
7769
    // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
7770
0
    printVectorListFourSpaced(MI, 0, O);
7771
0
    SStream_concat0(O, ", ");
7772
0
    printAddrMode6Operand(MI, 1, O);
7773
0
    break;
7774
113k
  case 10:
7775
    // AESD, AESE, MCR2, MCRR2, SHA1C, SHA1M, SHA1P, SHA1SU0, SHA1SU1, SHA256...
7776
113k
    printOperand(MI, 2, O);
7777
113k
    break;
7778
98.5k
  case 11:
7779
    // AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, CRC32W, FLDM...
7780
98.5k
    printOperand(MI, 1, O);
7781
98.5k
    break;
7782
22.8k
  case 12:
7783
    // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
7784
22.8k
    printPImmediate(MI, 0, O);
7785
22.8k
    SStream_concat0(O, ", ");
7786
22.8k
    break;
7787
1.15k
  case 13:
7788
    // CDP2
7789
1.15k
    printCImmediate(MI, 2, O);
7790
1.15k
    SStream_concat0(O, ", ");
7791
1.15k
    printCImmediate(MI, 3, O);
7792
1.15k
    SStream_concat0(O, ", ");
7793
1.15k
    printCImmediate(MI, 4, O);
7794
1.15k
    SStream_concat0(O, ", ");
7795
1.15k
    printOperand(MI, 5, O);
7796
1.15k
    return;
7797
0
    break;
7798
2.20k
  case 14:
7799
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
7800
2.20k
    printCPSIFlag(MI, 1, O);
7801
2.20k
    break;
7802
6.59k
  case 15:
7803
    // FCONSTD, FCONSTH, FCONSTS, VABDfd, VABDfq, VABDhd, VABDhq, VABSD, VABS...
7804
6.59k
    SStream_concat0(O, ", ");
7805
6.59k
    break;
7806
249
  case 16:
7807
    // LDAEXD, LDREXD
7808
249
    printGPRPairOperand(MI, 0, O);
7809
249
    SStream_concat0(O, ", ");
7810
249
    printAddrMode7Operand(MI, 1, O);
7811
249
    return;
7812
0
    break;
7813
1.11k
  case 17:
7814
    // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
7815
1.11k
    printAddrMode5Operand(MI, 2, O, false);
7816
1.11k
    return;
7817
0
    break;
7818
1.90k
  case 18:
7819
    // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
7820
1.90k
    printAddrMode7Operand(MI, 2, O);
7821
1.90k
    SStream_concat0(O, ", ");
7822
1.90k
    break;
7823
1.18k
  case 19:
7824
    // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
7825
1.18k
    printAddrMode5Operand(MI, 2, O, true);
7826
1.18k
    SStream_concat0(O, "!");
7827
1.18k
    return;
7828
0
    break;
7829
2.39k
  case 20:
7830
    // MRC, t2MRC, t2MRC2
7831
2.39k
    printPImmediate(MI, 1, O);
7832
2.39k
    SStream_concat0(O, ", ");
7833
2.39k
    printOperand(MI, 2, O);
7834
2.39k
    SStream_concat0(O, ", ");
7835
2.39k
    printOperand(MI, 0, O);
7836
2.39k
    SStream_concat0(O, ", ");
7837
2.39k
    printCImmediate(MI, 3, O);
7838
2.39k
    SStream_concat0(O, ", ");
7839
2.39k
    printCImmediate(MI, 4, O);
7840
2.39k
    SStream_concat0(O, ", ");
7841
2.39k
    printOperand(MI, 5, O);
7842
2.39k
    return;
7843
0
    break;
7844
793
  case 21:
7845
    // MRRC, t2MRRC, t2MRRC2
7846
793
    printPImmediate(MI, 2, O);
7847
793
    SStream_concat0(O, ", ");
7848
793
    printOperand(MI, 3, O);
7849
793
    SStream_concat0(O, ", ");
7850
793
    printOperand(MI, 0, O);
7851
793
    SStream_concat0(O, ", ");
7852
793
    printOperand(MI, 1, O);
7853
793
    SStream_concat0(O, ", ");
7854
793
    printCImmediate(MI, 4, O);
7855
793
    return;
7856
0
    break;
7857
6.08k
  case 22:
7858
    // MSR, MSRi, t2MSR_AR, t2MSR_M
7859
6.08k
    printMSRMaskOperand(MI, 0, O);
7860
6.08k
    SStream_concat0(O, ", ");
7861
6.08k
    break;
7862
452
  case 23:
7863
    // MSRbanked, t2MSRbanked
7864
452
    printBankedRegOperand(MI, 0, O);
7865
452
    SStream_concat0(O, ", ");
7866
452
    printOperand(MI, 1, O);
7867
452
    return;
7868
0
    break;
7869
3.70k
  case 24:
7870
    // VBICiv2i32, VBICiv4i16, VBICiv4i32, VBICiv8i16, VMOVv16i8, VMOVv1i64, ...
7871
3.70k
    printNEONModImmOperand(MI, 1, O);
7872
3.70k
    return;
7873
0
    break;
7874
1.32k
  case 25:
7875
    // VCMPEZD, VCMPEZH, VCMPEZS, VCMPZD, VCMPZH, VCMPZS, tRSB
7876
1.32k
    SStream_concat0(O, ", #0");
7877
1.32k
    op_addImm(MI, 0);
7878
1.32k
    return;
7879
0
    break;
7880
15.1k
  case 26:
7881
    // VCVTf2sd, VCVTf2sq, VCVTf2ud, VCVTf2uq, VCVTh2sd, VCVTh2sq, VCVTh2ud, ...
7882
15.1k
    return;
7883
0
    break;
7884
192
  case 27:
7885
    // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
7886
192
    printVectorListOneAllLanes(MI, 0, O);
7887
192
    SStream_concat0(O, ", ");
7888
192
    break;
7889
2.10k
  case 28:
7890
    // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
7891
2.10k
    printVectorListTwoAllLanes(MI, 0, O);
7892
2.10k
    SStream_concat0(O, ", ");
7893
2.10k
    break;
7894
1.07k
  case 29:
7895
    // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
7896
1.07k
    printVectorListOne(MI, 0, O);
7897
1.07k
    SStream_concat0(O, ", ");
7898
1.07k
    break;
7899
3.34k
  case 30:
7900
    // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
7901
3.34k
    printVectorListTwo(MI, 0, O);
7902
3.34k
    SStream_concat0(O, ", ");
7903
3.34k
    break;
7904
953
  case 31:
7905
    // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
7906
953
    printVectorListTwoSpacedAllLanes(MI, 0, O);
7907
953
    SStream_concat0(O, ", ");
7908
953
    break;
7909
2.00k
  case 32:
7910
    // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
7911
2.00k
    printVectorListTwoSpaced(MI, 0, O);
7912
2.00k
    SStream_concat0(O, ", ");
7913
2.00k
    break;
7914
7.62k
  case 33:
7915
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
7916
7.62k
    printOperand(MI, 4, O);
7917
7.62k
    break;
7918
98
  case 34:
7919
    // VST1d16, VST1d32, VST1d64, VST1d8
7920
98
    printVectorListOne(MI, 2, O);
7921
98
    SStream_concat0(O, ", ");
7922
98
    printAddrMode6Operand(MI, 0, O);
7923
98
    return;
7924
0
    break;
7925
397
  case 35:
7926
    // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
7927
397
    printVectorListFour(MI, 2, O);
7928
397
    SStream_concat0(O, ", ");
7929
397
    printAddrMode6Operand(MI, 0, O);
7930
397
    return;
7931
0
    break;
7932
1.15k
  case 36:
7933
    // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
7934
1.15k
    printVectorListFour(MI, 3, O);
7935
1.15k
    SStream_concat0(O, ", ");
7936
1.15k
    printAddrMode6Operand(MI, 1, O);
7937
1.15k
    SStream_concat0(O, "!");
7938
1.15k
    return;
7939
0
    break;
7940
1.59k
  case 37:
7941
    // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
7942
1.59k
    printVectorListFour(MI, 4, O);
7943
1.59k
    SStream_concat0(O, ", ");
7944
1.59k
    printAddrMode6Operand(MI, 1, O);
7945
1.59k
    SStream_concat0(O, ", ");
7946
1.59k
    printOperand(MI, 3, O);
7947
1.59k
    return;
7948
0
    break;
7949
95
  case 38:
7950
    // VST1d16T, VST1d32T, VST1d64T, VST1d8T
7951
95
    printVectorListThree(MI, 2, O);
7952
95
    SStream_concat0(O, ", ");
7953
95
    printAddrMode6Operand(MI, 0, O);
7954
95
    return;
7955
0
    break;
7956
576
  case 39:
7957
    // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
7958
576
    printVectorListThree(MI, 3, O);
7959
576
    SStream_concat0(O, ", ");
7960
576
    printAddrMode6Operand(MI, 1, O);
7961
576
    SStream_concat0(O, "!");
7962
576
    return;
7963
0
    break;
7964
679
  case 40:
7965
    // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
7966
679
    printVectorListThree(MI, 4, O);
7967
679
    SStream_concat0(O, ", ");
7968
679
    printAddrMode6Operand(MI, 1, O);
7969
679
    SStream_concat0(O, ", ");
7970
679
    printOperand(MI, 3, O);
7971
679
    return;
7972
0
    break;
7973
655
  case 41:
7974
    // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
7975
655
    printVectorListOne(MI, 3, O);
7976
655
    SStream_concat0(O, ", ");
7977
655
    printAddrMode6Operand(MI, 1, O);
7978
655
    SStream_concat0(O, "!");
7979
655
    return;
7980
0
    break;
7981
682
  case 42:
7982
    // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
7983
682
    printVectorListOne(MI, 4, O);
7984
682
    SStream_concat0(O, ", ");
7985
682
    printAddrMode6Operand(MI, 1, O);
7986
682
    SStream_concat0(O, ", ");
7987
682
    printOperand(MI, 3, O);
7988
682
    return;
7989
0
    break;
7990
660
  case 43:
7991
    // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
7992
660
    printVectorListTwo(MI, 2, O);
7993
660
    SStream_concat0(O, ", ");
7994
660
    printAddrMode6Operand(MI, 0, O);
7995
660
    return;
7996
0
    break;
7997
927
  case 44:
7998
    // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
7999
927
    printVectorListTwo(MI, 3, O);
8000
927
    SStream_concat0(O, ", ");
8001
927
    printAddrMode6Operand(MI, 1, O);
8002
927
    SStream_concat0(O, "!");
8003
927
    return;
8004
0
    break;
8005
1.68k
  case 45:
8006
    // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
8007
1.68k
    printVectorListTwo(MI, 4, O);
8008
1.68k
    SStream_concat0(O, ", ");
8009
1.68k
    printAddrMode6Operand(MI, 1, O);
8010
1.68k
    SStream_concat0(O, ", ");
8011
1.68k
    printOperand(MI, 3, O);
8012
1.68k
    return;
8013
0
    break;
8014
422
  case 46:
8015
    // VST2b16, VST2b32, VST2b8
8016
422
    printVectorListTwoSpaced(MI, 2, O);
8017
422
    SStream_concat0(O, ", ");
8018
422
    printAddrMode6Operand(MI, 0, O);
8019
422
    return;
8020
0
    break;
8021
457
  case 47:
8022
    // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
8023
457
    printVectorListTwoSpaced(MI, 3, O);
8024
457
    SStream_concat0(O, ", ");
8025
457
    printAddrMode6Operand(MI, 1, O);
8026
457
    SStream_concat0(O, "!");
8027
457
    return;
8028
0
    break;
8029
990
  case 48:
8030
    // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
8031
990
    printVectorListTwoSpaced(MI, 4, O);
8032
990
    SStream_concat0(O, ", ");
8033
990
    printAddrMode6Operand(MI, 1, O);
8034
990
    SStream_concat0(O, ", ");
8035
990
    printOperand(MI, 3, O);
8036
990
    return;
8037
0
    break;
8038
2.44k
  case 49:
8039
    // t2DMB, t2DSB
8040
2.44k
    printMemBOption(MI, 0, O);
8041
2.44k
    return;
8042
0
    break;
8043
635
  case 50:
8044
    // t2ISB
8045
635
    printInstSyncBOption(MI, 0, O);
8046
635
    return;
8047
0
    break;
8048
202
  case 51:
8049
    // t2PLDWi12, t2PLDi12, t2PLIi12
8050
202
    printAddrModeImm12Operand(MI, 0, O, false);
8051
202
    return;
8052
0
    break;
8053
668
  case 52:
8054
    // t2PLDWi8, t2PLDi8, t2PLIi8
8055
668
    printT2AddrModeImm8Operand(MI, 0, O, false);
8056
668
    return;
8057
0
    break;
8058
448
  case 53:
8059
    // t2PLDWs, t2PLDs, t2PLIs
8060
448
    printT2AddrModeSoRegOperand(MI, 0, O);
8061
448
    return;
8062
0
    break;
8063
1.76k
  case 54:
8064
    // t2PLDpci, t2PLIpci
8065
1.76k
    printThumbLdrLabelOperand(MI, 0, O);
8066
1.76k
    return;
8067
0
    break;
8068
142
  case 55:
8069
    // t2TBB
8070
142
    printAddrModeTBB(MI, 0, O);
8071
142
    return;
8072
0
    break;
8073
283
  case 56:
8074
    // t2TBH
8075
283
    printAddrModeTBH(MI, 0, O);
8076
283
    return;
8077
0
    break;
8078
0
  case 57:
8079
    // t2TSB
8080
0
    printTraceSyncBOption(MI, 0, O);
8081
0
    return;
8082
0
    break;
8083
32.1k
  case 58:
8084
    // tADC, tADDi8, tAND, tASRrr, tBIC, tEOR, tLSLrr, tLSRrr, tORR, tROR, tS...
8085
32.1k
    printOperand(MI, 3, O);
8086
32.1k
    return;
8087
0
    break;
8088
5.65k
  case 59:
8089
    // tPOP, tPUSH
8090
5.65k
    printRegisterList(MI, 2, O);
8091
5.65k
    return;
8092
0
    break;
8093
732k
  }
8094
8095
8096
  // Fragment 3 encoded into 5 bits for 30 unique commands.
8097
  // printf("Fragment 3: %"PRIu64"\n", ((Bits >> 30) & 31));
8098
642k
  switch ((Bits >> 30) & 31) {
8099
0
  default: // unreachable
8100
456k
  case 0:
8101
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRT_POST, LSLi, LSLr, LSRi, LSR...
8102
456k
    SStream_concat0(O, ", ");
8103
456k
    break;
8104
103k
  case 1:
8105
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
8106
103k
    return;
8107
0
    break;
8108
198
  case 2:
8109
    // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
8110
198
    SStream_concat0(O, "!");
8111
198
    return;
8112
0
    break;
8113
2.15k
  case 3:
8114
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
8115
2.15k
    printAddrMode6Operand(MI, 1, O);
8116
2.15k
    break;
8117
13.7k
  case 4:
8118
    // CDP, MCR, MCRR, MSR, VABDfd, VABDfq, VABDhd, VABDhq, VABSD, VABSH, VAB...
8119
13.7k
    printOperand(MI, 1, O);
8120
13.7k
    break;
8121
1.35k
  case 5:
8122
    // FCONSTD, FCONSTH, FCONSTS, VMOVv2f32, VMOVv4f32
8123
1.35k
    printFPImmOperand(MI, 1, O);
8124
1.35k
    return;
8125
0
    break;
8126
14.9k
  case 6:
8127
    // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
8128
14.9k
    SStream_concat0(O, "!, ");
8129
14.9k
    printRegisterList(MI, 4, O);
8130
14.9k
    break;
8131
948
  case 7:
8132
    // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
8133
948
    printCoprocOptionImm(MI, 3, O);
8134
948
    return;
8135
0
    break;
8136
957
  case 8:
8137
    // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
8138
957
    printPostIdxImm8s4Operand(MI, 3, O);
8139
957
    return;
8140
0
    break;
8141
17.2k
  case 9:
8142
    // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
8143
17.2k
    printCImmediate(MI, 1, O);
8144
17.2k
    SStream_concat0(O, ", ");
8145
17.2k
    break;
8146
436
  case 10:
8147
    // MRS, t2MRS_AR
8148
436
    SStream_concat0(O, ", apsr");
8149
436
    ARM_addReg(MI, ARM_REG_APSR);
8150
436
    return;
8151
0
    break;
8152
47
  case 11:
8153
    // MRSsys, t2MRSsys_AR
8154
47
    SStream_concat0(O, ", spsr");
8155
47
    ARM_addReg(MI, ARM_REG_SPSR);
8156
47
    return;
8157
0
    break;
8158
475
  case 12:
8159
    // MSRi
8160
475
    printModImmOperand(MI, 1, O);
8161
475
    return;
8162
0
    break;
8163
135
  case 13:
8164
    // VCEQzv16i8, VCEQzv2i32, VCEQzv4i16, VCEQzv4i32, VCEQzv8i16, VCEQzv8i8,...
8165
135
    SStream_concat0(O, ", #0");
8166
135
    op_addImm(MI, 0);
8167
135
    return;
8168
0
    break;
8169
2.12k
  case 14:
8170
    // VCVTf2xsd, VCVTf2xsq, VCVTf2xud, VCVTf2xuq, VCVTh2xsd, VCVTh2xsq, VCVT...
8171
2.12k
    printOperand(MI, 2, O);
8172
2.12k
    break;
8173
456
  case 15:
8174
    // VGETLNs16, VGETLNs8, VGETLNu16, VGETLNu8
8175
456
    printVectorIndex(MI, 2, O);
8176
456
    return;
8177
0
    break;
8178
11.9k
  case 16:
8179
    // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
8180
11.9k
    printAddrMode6Operand(MI, 2, O);
8181
11.9k
    break;
8182
10.9k
  case 17:
8183
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
8184
10.9k
    SStream_concat0(O, "[");
8185
10.9k
    set_mem_access(MI, true);
8186
10.9k
    break;
8187
1.63k
  case 18:
8188
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
8189
1.63k
    SStream_concat0(O, "[], ");
8190
1.63k
    printOperand(MI, 1, O);
8191
1.63k
    SStream_concat0(O, "[], ");
8192
1.63k
    printOperand(MI, 2, O);
8193
1.63k
    break;
8194
412
  case 19:
8195
    // VMRS
8196
412
    SStream_concat0(O, ", fpscr");
8197
412
    ARM_addReg(MI, ARM_REG_FPSCR);
8198
412
    return;
8199
0
    break;
8200
289
  case 20:
8201
    // VMRS_FPEXC
8202
289
    SStream_concat0(O, ", fpexc");
8203
289
    ARM_addReg(MI, ARM_REG_FPEXC);
8204
289
    return;
8205
0
    break;
8206
320
  case 21:
8207
    // VMRS_FPINST
8208
320
    SStream_concat0(O, ", fpinst");
8209
320
    ARM_addReg(MI, ARM_REG_FPINST);
8210
320
    return;
8211
0
    break;
8212
41
  case 22:
8213
    // VMRS_FPINST2
8214
41
    SStream_concat0(O, ", fpinst2");
8215
41
    ARM_addReg(MI, ARM_REG_FPINST2);
8216
41
    return;
8217
0
    break;
8218
224
  case 23:
8219
    // VMRS_FPSID
8220
224
    SStream_concat0(O, ", fpsid");
8221
224
    ARM_addReg(MI, ARM_REG_FPSID);
8222
224
    return;
8223
0
    break;
8224
67
  case 24:
8225
    // VMRS_MVFR0
8226
67
    SStream_concat0(O, ", mvfr0");
8227
67
    ARM_addReg(MI, ARM_REG_MVFR0);
8228
67
    return;
8229
0
    break;
8230
85
  case 25:
8231
    // VMRS_MVFR1
8232
85
    SStream_concat0(O, ", mvfr1");
8233
85
    ARM_addReg(MI, ARM_REG_MVFR1);
8234
85
    return;
8235
0
    break;
8236
67
  case 26:
8237
    // VMRS_MVFR2
8238
67
    SStream_concat0(O, ", mvfr2");
8239
67
    ARM_addReg(MI, ARM_REG_MVFR2);
8240
67
    return;
8241
0
    break;
8242
350
  case 27:
8243
    // VSETLNi16, VSETLNi32, VSETLNi8
8244
350
    printVectorIndex(MI, 3, O);
8245
350
    SStream_concat0(O, ", ");
8246
350
    printOperand(MI, 2, O);
8247
350
    return;
8248
0
    break;
8249
91
  case 28:
8250
    // VSHTOH, VTOSHH, VTOUHH, VUHTOH
8251
91
    printFBits16(MI, 2, O);
8252
91
    return;
8253
0
    break;
8254
444
  case 29:
8255
    // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
8256
444
    printFBits32(MI, 2, O);
8257
444
    return;
8258
0
    break;
8259
642k
  }
8260
8261
8262
  // Fragment 4 encoded into 7 bits for 65 unique commands.
8263
  // printf("Fragment 4: %"PRIu64"\n", ((Bits >> 35) & 127));
8264
531k
  switch ((Bits >> 35) & 127) {
8265
0
  default: // unreachable
8266
104k
  case 0:
8267
    // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
8268
104k
    printOperand(MI, 1, O);
8269
104k
    break;
8270
743
  case 1:
8271
    // LDRBT_POST, LDRT_POST, STRBT_POST, STRT_POST, LDA, LDAB, LDAEX, LDAEXB...
8272
743
    printAddrMode7Operand(MI, 1, O);
8273
743
    return;
8274
0
    break;
8275
0
  case 2:
8276
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
8277
0
    printAddrMode6Operand(MI, 2, O);
8278
0
    break;
8279
76.7k
  case 3:
8280
    // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
8281
76.7k
    printOperand(MI, 3, O);
8282
76.7k
    break;
8283
22.3k
  case 4:
8284
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
8285
22.3k
    return;
8286
0
    break;
8287
5.60k
  case 5:
8288
    // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
8289
5.60k
    SStream_concat0(O, "!");
8290
5.60k
    return;
8291
0
    break;
8292
14.8k
  case 6:
8293
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
8294
14.8k
    SStream_concat0(O, ", ");
8295
14.8k
    break;
8296
1.60k
  case 7:
8297
    // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
8298
1.60k
    printT2SOOperand(MI, 1, O);
8299
1.60k
    return;
8300
0
    break;
8301
1.09k
  case 8:
8302
    // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
8303
1.09k
    printSORegRegOperand(MI, 1, O);
8304
1.09k
    return;
8305
0
    break;
8306
0
  case 9:
8307
    // ADR, t2ADR
8308
0
    printAdrLabelOperand(MI, 1, O, 0);
8309
0
    return;
8310
0
    break;
8311
1.06k
  case 10:
8312
    // BFC, t2BFC
8313
1.06k
    printBitfieldInvMaskImmOperand(MI, 2, O);
8314
1.06k
    return;
8315
0
    break;
8316
21.2k
  case 11:
8317
    // BFI, CPS3p, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, CRC32W, MOVTi16...
8318
21.2k
    printOperand(MI, 2, O);
8319
21.2k
    break;
8320
1.47k
  case 12:
8321
    // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
8322
1.47k
    printModImmOperand(MI, 1, O);
8323
1.47k
    return;
8324
0
    break;
8325
1.75k
  case 13:
8326
    // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
8327
1.75k
    printSORegImmOperand(MI, 1, O);
8328
1.75k
    return;
8329
0
    break;
8330
4.83k
  case 14:
8331
    // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
8332
4.83k
    printRegisterList(MI, 3, O);
8333
4.83k
    break;
8334
4.95k
  case 15:
8335
    // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
8336
4.95k
    printAddrMode5Operand(MI, 2, O, false);
8337
4.95k
    return;
8338
0
    break;
8339
23.1k
  case 16:
8340
    // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
8341
23.1k
    printAddrMode7Operand(MI, 2, O);
8342
23.1k
    break;
8343
4.91k
  case 17:
8344
    // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
8345
4.91k
    printAddrMode5Operand(MI, 2, O, true);
8346
4.91k
    SStream_concat0(O, "!");
8347
4.91k
    return;
8348
0
    break;
8349
4.02k
  case 18:
8350
    // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
8351
4.02k
    printAddrModeImm12Operand(MI, 2, O, true);
8352
4.02k
    SStream_concat0(O, "!");
8353
4.02k
    return;
8354
0
    break;
8355
3.36k
  case 19:
8356
    // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
8357
3.36k
    printAddrMode2Operand(MI, 2, O);
8358
3.36k
    SStream_concat0(O, "!");
8359
3.36k
    return;
8360
0
    break;
8361
4.86k
  case 20:
8362
    // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
8363
4.86k
    printAddrModeImm12Operand(MI, 1, O, false);
8364
4.86k
    return;
8365
0
    break;
8366
2.15k
  case 21:
8367
    // LDRBrs, LDRrs, STRBrs, STRrs
8368
2.15k
    printAddrMode2Operand(MI, 1, O);
8369
2.15k
    return;
8370
0
    break;
8371
1.65k
  case 22:
8372
    // LDRH, LDRSB, LDRSH, STRH
8373
1.65k
    printAddrMode3Operand(MI, 1, O, false);
8374
1.65k
    return;
8375
0
    break;
8376
1.37k
  case 23:
8377
    // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
8378
1.37k
    printAddrMode3Operand(MI, 2, O, true);
8379
1.37k
    SStream_concat0(O, "!");
8380
1.37k
    return;
8381
0
    break;
8382
467
  case 24:
8383
    // MCR2
8384
467
    printCImmediate(MI, 3, O);
8385
467
    SStream_concat0(O, ", ");
8386
467
    printCImmediate(MI, 4, O);
8387
467
    SStream_concat0(O, ", ");
8388
467
    printOperand(MI, 5, O);
8389
467
    return;
8390
0
    break;
8391
560
  case 25:
8392
    // MRSbanked, t2MRSbanked
8393
560
    printBankedRegOperand(MI, 1, O);
8394
560
    return;
8395
0
    break;
8396
1.73k
  case 26:
8397
    // SSAT, SSAT16, t2SSAT, t2SSAT16
8398
1.73k
    printImmPlusOneOperand(MI, 1, O);
8399
1.73k
    SStream_concat0(O, ", ");
8400
1.73k
    printOperand(MI, 2, O);
8401
1.73k
    break;
8402
1.06k
  case 27:
8403
    // STLEXD, STREXD
8404
1.06k
    printGPRPairOperand(MI, 1, O);
8405
1.06k
    SStream_concat0(O, ", ");
8406
1.06k
    printAddrMode7Operand(MI, 2, O);
8407
1.06k
    return;
8408
0
    break;
8409
214
  case 28:
8410
    // VCEQzv2f32, VCEQzv4f16, VCEQzv4f32, VCEQzv8f16, VCGEzv2f32, VCGEzv4f16...
8411
214
    SStream_concat0(O, ", #0");
8412
214
    op_addImm(MI, 0);
8413
214
    return;
8414
0
    break;
8415
772
  case 29:
8416
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
8417
772
    printNoHashImmediate(MI, 4, O);
8418
772
    break;
8419
3.66k
  case 30:
8420
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
8421
3.66k
    printNoHashImmediate(MI, 6, O);
8422
3.66k
    break;
8423
2.53k
  case 31:
8424
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
8425
2.53k
    printNoHashImmediate(MI, 8, O);
8426
2.53k
    SStream_concat0(O, "], ");
8427
2.53k
    set_mem_access(MI, false);
8428
2.53k
    break;
8429
1.00k
  case 32:
8430
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
8431
1.00k
    SStream_concat0(O, "[]}, ");
8432
1.00k
    break;
8433
852
  case 33:
8434
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
8435
852
    printNoHashImmediate(MI, 10, O);
8436
852
    SStream_concat0(O, "], ");
8437
852
    set_mem_access(MI, false);
8438
852
    printOperand(MI, 1, O);
8439
852
    SStream_concat0(O, "[");
8440
852
    set_mem_access(MI, true);
8441
852
    printNoHashImmediate(MI, 10, O);
8442
852
    SStream_concat0(O, "], ");
8443
852
    set_mem_access(MI, false);
8444
852
    printOperand(MI, 2, O);
8445
852
    SStream_concat0(O, "[");
8446
852
    set_mem_access(MI, true);
8447
852
    printNoHashImmediate(MI, 10, O);
8448
852
    break;
8449
632
  case 34:
8450
    // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
8451
632
    SStream_concat0(O, "[], ");
8452
632
    printOperand(MI, 3, O);
8453
632
    SStream_concat0(O, "[]}, ");
8454
632
    break;
8455
1.38k
  case 35:
8456
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
8457
1.38k
    printNoHashImmediate(MI, 12, O);
8458
1.38k
    SStream_concat0(O, "], ");
8459
1.38k
    set_mem_access(MI, false);
8460
1.38k
    printOperand(MI, 1, O);
8461
1.38k
    SStream_concat0(O, "[");
8462
1.38k
    set_mem_access(MI, true);
8463
1.38k
    printNoHashImmediate(MI, 12, O);
8464
1.38k
    SStream_concat0(O, "], ");
8465
1.38k
    set_mem_access(MI, false);
8466
1.38k
    printOperand(MI, 2, O);
8467
1.38k
    SStream_concat0(O, "[");
8468
1.38k
    set_mem_access(MI, true);
8469
1.38k
    printNoHashImmediate(MI, 12, O);
8470
1.38k
    SStream_concat0(O, "], ");
8471
1.38k
    set_mem_access(MI, false);
8472
1.38k
    printOperand(MI, 3, O);
8473
1.38k
    SStream_concat0(O, "[");
8474
1.38k
    set_mem_access(MI, true);
8475
1.38k
    printNoHashImmediate(MI, 12, O);
8476
1.38k
    SStream_concat0(O, "]}, ");
8477
1.38k
    set_mem_access(MI, false);
8478
1.38k
    printAddrMode6Operand(MI, 5, O);
8479
1.38k
    printAddrMode6OffsetOperand(MI, 7, O);
8480
1.38k
    return;
8481
0
    break;
8482
1.00k
  case 36:
8483
    // VLDRD, VLDRS, VSTRD, VSTRS
8484
1.00k
    printAddrMode5Operand(MI, 1, O, false);
8485
1.00k
    return;
8486
0
    break;
8487
450
  case 37:
8488
    // VLDRH, VSTRH
8489
450
    printAddrMode5FP16Operand(MI, 1, O, false);
8490
450
    return;
8491
0
    break;
8492
54
  case 38:
8493
    // VST1LNd16, VST1LNd32, VST1LNd8
8494
54
    printNoHashImmediate(MI, 3, O);
8495
54
    SStream_concat0(O, "]}, ");
8496
54
    set_mem_access(MI, false);
8497
54
    printAddrMode6Operand(MI, 0, O);
8498
54
    return;
8499
0
    break;
8500
756
  case 39:
8501
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
8502
756
    printNoHashImmediate(MI, 5, O);
8503
756
    break;
8504
967
  case 40:
8505
    // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
8506
967
    printNoHashImmediate(MI, 7, O);
8507
967
    SStream_concat0(O, "], ");
8508
967
    set_mem_access(MI, false);
8509
967
    printOperand(MI, 5, O);
8510
967
    SStream_concat0(O, "[");
8511
967
    set_mem_access(MI, true);
8512
967
    printNoHashImmediate(MI, 7, O);
8513
967
    SStream_concat0(O, "], ");
8514
967
    set_mem_access(MI, false);
8515
967
    printOperand(MI, 6, O);
8516
967
    SStream_concat0(O, "[");
8517
967
    set_mem_access(MI, true);
8518
967
    printNoHashImmediate(MI, 7, O);
8519
967
    SStream_concat0(O, "]}, ");
8520
967
    set_mem_access(MI, false);
8521
967
    printAddrMode6Operand(MI, 1, O);
8522
967
    printAddrMode6OffsetOperand(MI, 3, O);
8523
967
    return;
8524
0
    break;
8525
3.39k
  case 41:
8526
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
8527
3.39k
    printOperand(MI, 5, O);
8528
3.39k
    SStream_concat0(O, ", ");
8529
3.39k
    printOperand(MI, 6, O);
8530
3.39k
    break;
8531
314
  case 42:
8532
    // VTBL1
8533
314
    printVectorListOne(MI, 1, O);
8534
314
    SStream_concat0(O, ", ");
8535
314
    printOperand(MI, 2, O);
8536
314
    return;
8537
0
    break;
8538
233
  case 43:
8539
    // VTBL2
8540
233
    printVectorListTwo(MI, 1, O);
8541
233
    SStream_concat0(O, ", ");
8542
233
    printOperand(MI, 2, O);
8543
233
    return;
8544
0
    break;
8545
345
  case 44:
8546
    // VTBL3
8547
345
    printVectorListThree(MI, 1, O);
8548
345
    SStream_concat0(O, ", ");
8549
345
    printOperand(MI, 2, O);
8550
345
    return;
8551
0
    break;
8552
179
  case 45:
8553
    // VTBL4
8554
179
    printVectorListFour(MI, 1, O);
8555
179
    SStream_concat0(O, ", ");
8556
179
    printOperand(MI, 2, O);
8557
179
    return;
8558
0
    break;
8559
44
  case 46:
8560
    // VTBX1
8561
44
    printVectorListOne(MI, 2, O);
8562
44
    SStream_concat0(O, ", ");
8563
44
    printOperand(MI, 3, O);
8564
44
    return;
8565
0
    break;
8566
40
  case 47:
8567
    // VTBX2
8568
40
    printVectorListTwo(MI, 2, O);
8569
40
    SStream_concat0(O, ", ");
8570
40
    printOperand(MI, 3, O);
8571
40
    return;
8572
0
    break;
8573
307
  case 48:
8574
    // VTBX3
8575
307
    printVectorListThree(MI, 2, O);
8576
307
    SStream_concat0(O, ", ");
8577
307
    printOperand(MI, 3, O);
8578
307
    return;
8579
0
    break;
8580
129
  case 49:
8581
    // VTBX4
8582
129
    printVectorListFour(MI, 2, O);
8583
129
    SStream_concat0(O, ", ");
8584
129
    printOperand(MI, 3, O);
8585
129
    return;
8586
0
    break;
8587
1.96k
  case 50:
8588
    // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
8589
1.96k
    SStream_concat0(O, " ^");
8590
1.96k
    ARM_addUserMode(MI);
8591
1.96k
    return;
8592
0
    break;
8593
3.31k
  case 51:
8594
    // t2LDRBT, t2LDRBi8, t2LDRHT, t2LDRHi8, t2LDRSBT, t2LDRSBi8, t2LDRSHT, t...
8595
3.31k
    printT2AddrModeImm8Operand(MI, 1, O, false);
8596
3.31k
    return;
8597
0
    break;
8598
899
  case 52:
8599
    // t2LDRB_PRE, t2LDRH_PRE, t2LDRSB_PRE, t2LDRSH_PRE, t2LDR_PRE, t2STRB_PR...
8600
899
    printT2AddrModeImm8Operand(MI, 2, O, true);
8601
899
    SStream_concat0(O, "!");
8602
899
    return;
8603
0
    break;
8604
18.6k
  case 53:
8605
    // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
8606
18.6k
    printThumbLdrLabelOperand(MI, 1, O);
8607
18.6k
    return;
8608
0
    break;
8609
2.35k
  case 54:
8610
    // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
8611
2.35k
    printT2AddrModeSoRegOperand(MI, 1, O);
8612
2.35k
    return;
8613
0
    break;
8614
432
  case 55:
8615
    // t2LDREX
8616
432
    printT2AddrModeImm0_1020s4Operand(MI, 1, O);
8617
432
    return;
8618
0
    break;
8619
938
  case 56:
8620
    // t2MRS_M
8621
938
    printMSRMaskOperand(MI, 1, O);
8622
938
    return;
8623
0
    break;
8624
970
  case 57:
8625
    // tADDspi, tSUBspi
8626
970
    printThumbS4ImmOperand(MI, 2, O);
8627
970
    return;
8628
0
    break;
8629
12.2k
  case 58:
8630
    // tADR
8631
12.2k
    printAdrLabelOperand(MI, 1, O, 2);
8632
12.2k
    return;
8633
0
    break;
8634
31.2k
  case 59:
8635
    // tASRri, tLSRri
8636
31.2k
    printThumbSRImm(MI, 3, O);
8637
31.2k
    return;
8638
0
    break;
8639
26.0k
  case 60:
8640
    // tLDRBi, tSTRBi
8641
26.0k
    printThumbAddrModeImm5S1Operand(MI, 1, O);
8642
26.0k
    return;
8643
0
    break;
8644
14.8k
  case 61:
8645
    // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
8646
14.8k
    printThumbAddrModeRROperand(MI, 1, O);
8647
14.8k
    return;
8648
0
    break;
8649
32.1k
  case 62:
8650
    // tLDRHi, tSTRHi
8651
32.1k
    printThumbAddrModeImm5S2Operand(MI, 1, O);
8652
32.1k
    return;
8653
0
    break;
8654
37.8k
  case 63:
8655
    // tLDRi, tSTRi
8656
37.8k
    printThumbAddrModeImm5S4Operand(MI, 1, O);
8657
37.8k
    return;
8658
0
    break;
8659
15.7k
  case 64:
8660
    // tLDRspi, tSTRspi
8661
15.7k
    printThumbAddrModeSPOperand(MI, 1, O);
8662
15.7k
    return;
8663
0
    break;
8664
531k
  }
8665
8666
8667
  // Fragment 5 encoded into 5 bits for 23 unique commands.
8668
  // printf("Fragment 5: %"PRIu64"\n", ((Bits >> 42) & 31));
8669
260k
  switch ((Bits >> 42) & 31) {
8670
0
  default: // unreachable
8671
108k
  case 0:
8672
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
8673
108k
    SStream_concat0(O, ", ");
8674
108k
    break;
8675
116k
  case 1:
8676
    // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
8677
116k
    return;
8678
0
    break;
8679
0
  case 2:
8680
    // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
8681
0
    SStream_concat0(O, "!");
8682
0
    return;
8683
0
    break;
8684
1.43k
  case 3:
8685
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
8686
1.43k
    printOperand(MI, 3, O);
8687
1.43k
    break;
8688
3.17k
  case 4:
8689
    // CDP, t2CDP, t2CDP2
8690
3.17k
    printCImmediate(MI, 2, O);
8691
3.17k
    SStream_concat0(O, ", ");
8692
3.17k
    printCImmediate(MI, 3, O);
8693
3.17k
    SStream_concat0(O, ", ");
8694
3.17k
    printCImmediate(MI, 4, O);
8695
3.17k
    SStream_concat0(O, ", ");
8696
3.17k
    printOperand(MI, 5, O);
8697
3.17k
    return;
8698
0
    break;
8699
3.92k
  case 5:
8700
    // MCR, MCRR, VABDfd, VABDfq, VABDhd, VABDhq, VACGEfd, VACGEfq, VACGEhd, ...
8701
3.92k
    printOperand(MI, 2, O);
8702
3.92k
    break;
8703
1.28k
  case 6:
8704
    // SSAT, t2SSAT
8705
1.28k
    printShiftImmOperand(MI, 3, O);
8706
1.28k
    return;
8707
0
    break;
8708
1.84k
  case 7:
8709
    // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
8710
1.84k
    printRotImmOperand(MI, 2, O);
8711
1.84k
    return;
8712
0
    break;
8713
993
  case 8:
8714
    // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
8715
993
    printVectorIndex(MI, 4, O);
8716
993
    break;
8717
542
  case 9:
8718
    // VDUPLN16d, VDUPLN16q, VDUPLN32d, VDUPLN32q, VDUPLN8d, VDUPLN8q, VGETLN...
8719
542
    printVectorIndex(MI, 2, O);
8720
542
    return;
8721
0
    break;
8722
6.34k
  case 10:
8723
    // VLD1DUPd16wb_register, VLD1DUPd32wb_register, VLD1DUPd8wb_register, VL...
8724
6.34k
    printOperand(MI, 4, O);
8725
6.34k
    return;
8726
0
    break;
8727
2.79k
  case 11:
8728
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
8729
2.79k
    SStream_concat0(O, "]}, ");
8730
2.79k
    set_mem_access(MI, false);
8731
2.79k
    break;
8732
3.25k
  case 12:
8733
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
8734
3.25k
    SStream_concat0(O, "], ");
8735
3.25k
    set_mem_access(MI, false);
8736
3.25k
    break;
8737
1.66k
  case 13:
8738
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
8739
1.66k
    printOperand(MI, 1, O);
8740
1.66k
    SStream_concat0(O, "[");
8741
1.66k
    set_mem_access(MI, true);
8742
1.66k
    printNoHashImmediate(MI, 8, O);
8743
1.66k
    break;
8744
393
  case 14:
8745
    // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
8746
393
    printAddrMode6Operand(MI, 3, O);
8747
393
    return;
8748
0
    break;
8749
894
  case 15:
8750
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
8751
894
    printAddrMode6Operand(MI, 4, O);
8752
894
    break;
8753
351
  case 16:
8754
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
8755
351
    printAddrMode6Operand(MI, 5, O);
8756
351
    printAddrMode6OffsetOperand(MI, 7, O);
8757
351
    return;
8758
0
    break;
8759
1.07k
  case 17:
8760
    // VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4i16, VMULslv2i3...
8761
1.07k
    printVectorIndex(MI, 3, O);
8762
1.07k
    return;
8763
0
    break;
8764
1.27k
  case 18:
8765
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
8766
1.27k
    SStream_concat0(O, "}, ");
8767
1.27k
    printAddrMode6Operand(MI, 1, O);
8768
1.27k
    printAddrMode6OffsetOperand(MI, 3, O);
8769
1.27k
    return;
8770
0
    break;
8771
873
  case 19:
8772
    // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
8773
873
    printOperand(MI, 5, O);
8774
873
    SStream_concat0(O, "[");
8775
873
    set_mem_access(MI, true);
8776
873
    printNoHashImmediate(MI, 8, O);
8777
873
    SStream_concat0(O, "], ");
8778
873
    set_mem_access(MI, false);
8779
873
    printOperand(MI, 6, O);
8780
873
    SStream_concat0(O, "[");
8781
873
    set_mem_access(MI, true);
8782
873
    printNoHashImmediate(MI, 8, O);
8783
873
    SStream_concat0(O, "], ");
8784
873
    set_mem_access(MI, false);
8785
873
    printOperand(MI, 7, O);
8786
873
    SStream_concat0(O, "[");
8787
873
    set_mem_access(MI, true);
8788
873
    printNoHashImmediate(MI, 8, O);
8789
873
    SStream_concat0(O, "]}, ");
8790
873
    set_mem_access(MI, false);
8791
873
    printAddrMode6Operand(MI, 1, O);
8792
873
    printAddrMode6OffsetOperand(MI, 3, O);
8793
873
    return;
8794
0
    break;
8795
1.47k
  case 20:
8796
    // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
8797
1.47k
    SStream_concat0(O, " ^");
8798
1.47k
    ARM_addUserMode(MI);
8799
1.47k
    return;
8800
0
    break;
8801
1.77k
  case 21:
8802
    // t2LDRB_POST, t2LDRH_POST, t2LDRSB_POST, t2LDRSH_POST, t2LDR_POST, t2ST...
8803
1.77k
    printT2AddrModeImm8OffsetOperand(MI, 3, O);
8804
1.77k
    return;
8805
0
    break;
8806
0
  case 22:
8807
    // t2MOVsra_flag, t2MOVsrl_flag
8808
0
    SStream_concat0(O, ", #1");
8809
0
    op_addImm(MI, 1);
8810
0
    return;
8811
0
    break;
8812
260k
  }
8813
8814
8815
  // Fragment 6 encoded into 6 bits for 38 unique commands.
8816
  // printf("Fragment 6: %"PRIu64"\n", ((Bits >> 47) & 63));
8817
123k
  switch ((Bits >> 47) & 63) {
8818
0
  default: // unreachable
8819
36.5k
  case 0:
8820
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
8821
36.5k
    printOperand(MI, 2, O);
8822
36.5k
    break;
8823
2.65k
  case 1:
8824
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
8825
2.65k
    printOperand(MI, 4, O);
8826
2.65k
    break;
8827
3.40k
  case 2:
8828
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
8829
3.40k
    return;
8830
0
    break;
8831
5.23k
  case 3:
8832
    // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
8833
5.23k
    printModImmOperand(MI, 2, O);
8834
5.23k
    return;
8835
0
    break;
8836
8.36k
  case 4:
8837
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
8838
8.36k
    printSORegImmOperand(MI, 2, O);
8839
8.36k
    return;
8840
0
    break;
8841
1.34k
  case 5:
8842
    // BFI, t2BFI
8843
1.34k
    printBitfieldInvMaskImmOperand(MI, 3, O);
8844
1.34k
    return;
8845
0
    break;
8846
2.62k
  case 6:
8847
    // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
8848
2.62k
    printCoprocOptionImm(MI, 3, O);
8849
2.62k
    return;
8850
0
    break;
8851
4.74k
  case 7:
8852
    // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
8853
4.74k
    printPostIdxImm8s4Operand(MI, 3, O);
8854
4.74k
    return;
8855
0
    break;
8856
9.05k
  case 8:
8857
    // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
8858
9.05k
    printAddrMode2OffsetOperand(MI, 3, O);
8859
9.05k
    return;
8860
0
    break;
8861
1.07k
  case 9:
8862
    // LDRD, STRD
8863
1.07k
    printAddrMode3Operand(MI, 2, O, false);
8864
1.07k
    return;
8865
0
    break;
8866
3.76k
  case 10:
8867
    // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
8868
3.76k
    printAddrMode7Operand(MI, 3, O);
8869
3.76k
    break;
8870
397
  case 11:
8871
    // LDRD_PRE, STRD_PRE
8872
397
    printAddrMode3Operand(MI, 3, O, true);
8873
397
    SStream_concat0(O, "!");
8874
397
    return;
8875
0
    break;
8876
769
  case 12:
8877
    // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
8878
769
    printPostIdxImm8Operand(MI, 3, O);
8879
769
    return;
8880
0
    break;
8881
1.52k
  case 13:
8882
    // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
8883
1.52k
    printPostIdxRegOperand(MI, 3, O);
8884
1.52k
    return;
8885
0
    break;
8886
2.65k
  case 14:
8887
    // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
8888
2.65k
    printAddrMode3OffsetOperand(MI, 3, O);
8889
2.65k
    return;
8890
0
    break;
8891
2.81k
  case 15:
8892
    // MCR, MCRR, VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed,...
8893
2.81k
    SStream_concat0(O, ", ");
8894
2.81k
    break;
8895
506
  case 16:
8896
    // MCRR2
8897
506
    printCImmediate(MI, 4, O);
8898
506
    return;
8899
0
    break;
8900
2.36k
  case 17:
8901
    // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
8902
2.36k
    printAddrMode7Operand(MI, 2, O);
8903
2.36k
    return;
8904
0
    break;
8905
2.03k
  case 18:
8906
    // VBIFd, VBIFq, VBITd, VBITq, VBSLd, VBSLq, VLD4LNd16, VLD4LNd32, VLD4LN...
8907
2.03k
    printOperand(MI, 3, O);
8908
2.03k
    break;
8909
455
  case 19:
8910
    // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
8911
455
    printComplexRotationOp(MI, 3, O, 180, 90);
8912
455
    return;
8913
0
    break;
8914
727
  case 20:
8915
    // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
8916
727
    printComplexRotationOp(MI, 4, O, 90, 0);
8917
727
    return;
8918
0
    break;
8919
967
  case 21:
8920
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
8921
967
    printAddrMode6Operand(MI, 1, O);
8922
967
    break;
8923
1.23k
  case 22:
8924
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
8925
1.23k
    printAddrMode6Operand(MI, 2, O);
8926
1.23k
    printAddrMode6OffsetOperand(MI, 4, O);
8927
1.23k
    return;
8928
0
    break;
8929
325
  case 23:
8930
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
8931
325
    printOperand(MI, 1, O);
8932
325
    SStream_concat0(O, "[");
8933
325
    set_mem_access(MI, true);
8934
325
    printNoHashImmediate(MI, 6, O);
8935
325
    SStream_concat0(O, "]}, ");
8936
325
    set_mem_access(MI, false);
8937
325
    printAddrMode6Operand(MI, 2, O);
8938
325
    return;
8939
0
    break;
8940
990
  case 24:
8941
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
8942
990
    SStream_concat0(O, "]}, ");
8943
990
    set_mem_access(MI, false);
8944
990
    printAddrMode6Operand(MI, 3, O);
8945
990
    printAddrMode6OffsetOperand(MI, 5, O);
8946
990
    return;
8947
0
    break;
8948
613
  case 25:
8949
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
8950
613
    printAddrMode6OffsetOperand(MI, 6, O);
8951
613
    return;
8952
0
    break;
8953
674
  case 26:
8954
    // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
8955
674
    SStream_concat0(O, "], ");
8956
674
    set_mem_access(MI, false);
8957
674
    printOperand(MI, 2, O);
8958
674
    SStream_concat0(O, "[");
8959
674
    set_mem_access(MI, true);
8960
674
    printNoHashImmediate(MI, 8, O);
8961
674
    SStream_concat0(O, "]}, ");
8962
674
    set_mem_access(MI, false);
8963
674
    printAddrMode6Operand(MI, 3, O);
8964
674
    return;
8965
0
    break;
8966
588
  case 27:
8967
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
8968
588
    printAddrMode6Operand(MI, 4, O);
8969
588
    printAddrMode6OffsetOperand(MI, 6, O);
8970
588
    return;
8971
0
    break;
8972
141
  case 28:
8973
    // VMLAslfd, VMLAslfq, VMLAslhd, VMLAslhq, VMLSslfd, VMLSslfq, VMLSslhd, ...
8974
141
    printVectorIndex(MI, 4, O);
8975
141
    return;
8976
0
    break;
8977
269
  case 29:
8978
    // VMULslfd, VMULslfq, VMULslhd, VMULslhq
8979
269
    printVectorIndex(MI, 3, O);
8980
269
    return;
8981
0
    break;
8982
1.74k
  case 30:
8983
    // VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8_UPD, VST2LNq16_UPD, VST2LNq32_U...
8984
1.74k
    printOperand(MI, 5, O);
8985
1.74k
    SStream_concat0(O, "[");
8986
1.74k
    set_mem_access(MI, true);
8987
1.74k
    printNoHashImmediate(MI, 6, O);
8988
1.74k
    SStream_concat0(O, "]}, ");
8989
1.74k
    set_mem_access(MI, false);
8990
1.74k
    printAddrMode6Operand(MI, 1, O);
8991
1.74k
    printAddrMode6OffsetOperand(MI, 3, O);
8992
1.74k
    return;
8993
0
    break;
8994
2.12k
  case 31:
8995
    // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
8996
2.12k
    printOperand(MI, 7, O);
8997
2.12k
    SStream_concat0(O, "}, ");
8998
2.12k
    printAddrMode6Operand(MI, 1, O);
8999
2.12k
    printAddrMode6OffsetOperand(MI, 3, O);
9000
2.12k
    return;
9001
0
    break;
9002
3.43k
  case 32:
9003
    // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
9004
3.43k
    printT2SOOperand(MI, 2, O);
9005
3.43k
    return;
9006
0
    break;
9007
765
  case 33:
9008
    // t2ASRri, t2LSRri
9009
765
    printThumbSRImm(MI, 2, O);
9010
765
    return;
9011
0
    break;
9012
6.31k
  case 34:
9013
    // t2LDRD_PRE, t2STRD_PRE
9014
6.31k
    printT2AddrModeImm8s4Operand(MI, 3, O, true);
9015
6.31k
    SStream_concat0(O, "!");
9016
6.31k
    return;
9017
0
    break;
9018
1.31k
  case 35:
9019
    // t2LDRDi8, t2STRDi8
9020
1.31k
    printT2AddrModeImm8s4Operand(MI, 2, O, false);
9021
1.31k
    return;
9022
0
    break;
9023
1.11k
  case 36:
9024
    // t2STREX
9025
1.11k
    printT2AddrModeImm0_1020s4Operand(MI, 2, O);
9026
1.11k
    return;
9027
0
    break;
9028
8.02k
  case 37:
9029
    // tADDrSPi
9030
8.02k
    printThumbS4ImmOperand(MI, 2, O);
9031
8.02k
    return;
9032
0
    break;
9033
123k
  }
9034
9035
9036
  // Fragment 7 encoded into 4 bits for 13 unique commands.
9037
  // printf("Fragment 7: %"PRIu64"\n", ((Bits >> 53) & 15));
9038
48.7k
  switch ((Bits >> 53) & 15) {
9039
0
  default: // unreachable
9040
18.1k
  case 0:
9041
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
9042
18.1k
    return;
9043
0
    break;
9044
16.0k
  case 1:
9045
    // LDRD_POST, MLA, MLS, SBFX, SMLABB, SMLABT, SMLAD, SMLADX, SMLALBB, SML...
9046
16.0k
    SStream_concat0(O, ", ");
9047
16.0k
    break;
9048
1.42k
  case 2:
9049
    // MCR, t2MCR, t2MCR2
9050
1.42k
    printCImmediate(MI, 3, O);
9051
1.42k
    SStream_concat0(O, ", ");
9052
1.42k
    printCImmediate(MI, 4, O);
9053
1.42k
    SStream_concat0(O, ", ");
9054
1.42k
    printOperand(MI, 5, O);
9055
1.42k
    return;
9056
0
    break;
9057
1.01k
  case 3:
9058
    // MCRR, t2MCRR, t2MCRR2
9059
1.01k
    printOperand(MI, 3, O);
9060
1.01k
    SStream_concat0(O, ", ");
9061
1.01k
    printCImmediate(MI, 4, O);
9062
1.01k
    return;
9063
0
    break;
9064
788
  case 4:
9065
    // PKHBT, t2PKHBT
9066
788
    printPKHLSLShiftImm(MI, 3, O);
9067
788
    return;
9068
0
    break;
9069
1.24k
  case 5:
9070
    // PKHTB, t2PKHTB
9071
1.24k
    printPKHASRShiftImm(MI, 3, O);
9072
1.24k
    return;
9073
0
    break;
9074
883
  case 6:
9075
    // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
9076
883
    printRotImmOperand(MI, 3, O);
9077
883
    return;
9078
0
    break;
9079
1.42k
  case 7:
9080
    // USAT, t2USAT
9081
1.42k
    printShiftImmOperand(MI, 3, O);
9082
1.42k
    return;
9083
0
    break;
9084
375
  case 8:
9085
    // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
9086
375
    printComplexRotationOp(MI, 5, O, 90, 0);
9087
375
    return;
9088
0
    break;
9089
3.82k
  case 9:
9090
    // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
9091
3.82k
    SStream_concat0(O, "}, ");
9092
3.82k
    break;
9093
1.18k
  case 10:
9094
    // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
9095
1.18k
    SStream_concat0(O, "[");
9096
1.18k
    set_mem_access(MI, true);
9097
1.18k
    break;
9098
654
  case 11:
9099
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
9100
654
    printAddrMode6OffsetOperand(MI, 3, O);
9101
654
    return;
9102
0
    break;
9103
1.70k
  case 12:
9104
    // t2LDRD_POST, t2STRD_POST
9105
1.70k
    printT2AddrModeImm8s4OffsetOperand(MI, 4, O);
9106
1.70k
    return;
9107
0
    break;
9108
48.7k
  }
9109
9110
9111
  // Fragment 8 encoded into 4 bits for 12 unique commands.
9112
  // printf("Fragment 8: %"PRIu64"\n", ((Bits >> 57) & 15));
9113
21.1k
  switch ((Bits >> 57) & 15) {
9114
0
  default: // unreachable
9115
2.06k
  case 0:
9116
    // LDRD_POST, STRD_POST
9117
2.06k
    printAddrMode3OffsetOperand(MI, 4, O);
9118
2.06k
    return;
9119
0
    break;
9120
11.1k
  case 1:
9121
    // MLA, MLS, SMLABB, SMLABT, SMLAD, SMLADX, SMLALBB, SMLALBT, SMLALD, SML...
9122
11.1k
    printOperand(MI, 3, O);
9123
11.1k
    break;
9124
972
  case 2:
9125
    // SBFX, UBFX, t2SBFX, t2UBFX
9126
972
    printImmPlusOneOperand(MI, 3, O);
9127
972
    return;
9128
0
    break;
9129
931
  case 3:
9130
    // VLD3d16, VLD3d32, VLD3d8, VLD3q16, VLD3q32, VLD3q8
9131
931
    printAddrMode6Operand(MI, 3, O);
9132
931
    return;
9133
0
    break;
9134
1.46k
  case 4:
9135
    // VLD3d16_UPD, VLD3d32_UPD, VLD3d8_UPD, VLD3q16_UPD, VLD3q32_UPD, VLD3q8...
9136
1.46k
    printAddrMode6Operand(MI, 4, O);
9137
1.46k
    printAddrMode6OffsetOperand(MI, 6, O);
9138
1.46k
    return;
9139
0
    break;
9140
264
  case 5:
9141
    // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32
9142
264
    printNoHashImmediate(MI, 10, O);
9143
264
    SStream_concat0(O, "]}, ");
9144
264
    set_mem_access(MI, false);
9145
264
    printAddrMode6Operand(MI, 4, O);
9146
264
    return;
9147
0
    break;
9148
459
  case 6:
9149
    // VST2LNd16, VST2LNd32, VST2LNd8, VST2LNq16, VST2LNq32
9150
459
    printNoHashImmediate(MI, 4, O);
9151
459
    SStream_concat0(O, "]}, ");
9152
459
    set_mem_access(MI, false);
9153
459
    printAddrMode6Operand(MI, 0, O);
9154
459
    return;
9155
0
    break;
9156
102
  case 7:
9157
    // VST3LNd16, VST3LNd32, VST3LNd8, VST3LNq16, VST3LNq32
9158
102
    printNoHashImmediate(MI, 5, O);
9159
102
    SStream_concat0(O, "], ");
9160
102
    set_mem_access(MI, false);
9161
102
    printOperand(MI, 4, O);
9162
102
    SStream_concat0(O, "[");
9163
102
    set_mem_access(MI, true);
9164
102
    printNoHashImmediate(MI, 5, O);
9165
102
    SStream_concat0(O, "]}, ");
9166
102
    set_mem_access(MI, false);
9167
102
    printAddrMode6Operand(MI, 0, O);
9168
102
    return;
9169
0
    break;
9170
1.42k
  case 8:
9171
    // VST3d16, VST3d32, VST3d8, VST3q16, VST3q32, VST3q8
9172
1.42k
    printAddrMode6Operand(MI, 0, O);
9173
1.42k
    return;
9174
0
    break;
9175
364
  case 9:
9176
    // VST4LNd16, VST4LNd32, VST4LNd8, VST4LNq16, VST4LNq32
9177
364
    printNoHashImmediate(MI, 6, O);
9178
364
    SStream_concat0(O, "], ");
9179
364
    set_mem_access(MI, false);
9180
364
    printOperand(MI, 4, O);
9181
364
    SStream_concat0(O, "[");
9182
364
    set_mem_access(MI, true);
9183
364
    printNoHashImmediate(MI, 6, O);
9184
364
    SStream_concat0(O, "], ");
9185
364
    set_mem_access(MI, false);
9186
364
    printOperand(MI, 5, O);
9187
364
    SStream_concat0(O, "[");
9188
364
    set_mem_access(MI, true);
9189
364
    printNoHashImmediate(MI, 6, O);
9190
364
    SStream_concat0(O, "]}, ");
9191
364
    set_mem_access(MI, false);
9192
364
    printAddrMode6Operand(MI, 0, O);
9193
364
    return;
9194
0
    break;
9195
1.23k
  case 10:
9196
    // VST4d16, VST4d32, VST4d8, VST4q16, VST4q32, VST4q8
9197
1.23k
    printOperand(MI, 5, O);
9198
1.23k
    SStream_concat0(O, "}, ");
9199
1.23k
    printAddrMode6Operand(MI, 0, O);
9200
1.23k
    return;
9201
0
    break;
9202
711
  case 11:
9203
    // t2STLEXD, t2STREXD
9204
711
    printAddrMode7Operand(MI, 3, O);
9205
711
    return;
9206
0
    break;
9207
21.1k
  }
9208
9209
9210
  // Fragment 9 encoded into 1 bits for 2 unique commands.
9211
  // printf("Fragment 9: %"PRIu64"\n", ((Bits >> 61) & 1));
9212
11.1k
  if ((Bits >> 61) & 1) {
9213
    // VLD4d16, VLD4d16_UPD, VLD4d32, VLD4d32_UPD, VLD4d8, VLD4d8_UPD, VLD4q1...
9214
2.64k
    SStream_concat0(O, "}, ");
9215
8.46k
  } else {
9216
    // MLA, MLS, SMLABB, SMLABT, SMLAD, SMLADX, SMLALBB, SMLALBT, SMLALD, SML...
9217
8.46k
    return;
9218
8.46k
  }
9219
9220
9221
  // Fragment 10 encoded into 1 bits for 2 unique commands.
9222
  // printf("Fragment 10: %"PRIu64"\n", ((Bits >> 62) & 1));
9223
2.64k
  if ((Bits >> 62) & 1) {
9224
    // VLD4d16_UPD, VLD4d32_UPD, VLD4d8_UPD, VLD4q16_UPD, VLD4q32_UPD, VLD4q8...
9225
1.47k
    printAddrMode6Operand(MI, 5, O);
9226
1.47k
    printAddrMode6OffsetOperand(MI, 7, O);
9227
1.47k
    return;
9228
1.47k
  } else {
9229
    // VLD4d16, VLD4d32, VLD4d8, VLD4q16, VLD4q32, VLD4q8
9230
1.16k
    printAddrMode6Operand(MI, 4, O);
9231
1.16k
    return;
9232
1.16k
  }
9233
9234
2.64k
}
9235
9236
9237
9238
#ifdef PRINT_ALIAS_INSTR
9239
#undef PRINT_ALIAS_INSTR
9240
9241
static bool printAliasInstr(MCInst *MI, SStream *OS)
9242
755k
{
9243
755k
  unsigned int I = 0, OpIdx, PrintMethodIdx;
9244
755k
  char *tmpString;
9245
755k
  const char *AsmString;
9246
755k
  switch (MCInst_getOpcode(MI)) {
9247
747k
  default: return false;
9248
333
  case ARM_DSB:
9249
333
    if (MCInst_getNumOperands(MI) == 1 &&
9250
333
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9251
333
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 12 &&
9252
333
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9253
333
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureDFB)) {
9254
      // (DSB 12)
9255
34
      AsmString = "dfb";
9256
34
      break;
9257
34
    }
9258
299
    return false;
9259
1.37k
  case ARM_HINT:
9260
1.37k
    if (MCInst_getNumOperands(MI) == 3 &&
9261
1.37k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9262
1.37k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 0 &&
9263
1.37k
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9264
1.37k
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6KOps)) {
9265
      // (HINT 0, pred:$p)
9266
486
      AsmString = "nop$\xFF\x02\x01";
9267
486
      break;
9268
486
    }
9269
890
    if (MCInst_getNumOperands(MI) == 3 &&
9270
890
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9271
890
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 1 &&
9272
890
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9273
890
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6KOps)) {
9274
      // (HINT 1, pred:$p)
9275
69
      AsmString = "yield$\xFF\x02\x01";
9276
69
      break;
9277
69
    }
9278
821
    if (MCInst_getNumOperands(MI) == 3 &&
9279
821
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9280
821
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 2 &&
9281
821
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9282
821
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6KOps)) {
9283
      // (HINT 2, pred:$p)
9284
18
      AsmString = "wfe$\xFF\x02\x01";
9285
18
      break;
9286
18
    }
9287
803
    if (MCInst_getNumOperands(MI) == 3 &&
9288
803
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9289
803
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 3 &&
9290
803
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9291
803
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6KOps)) {
9292
      // (HINT 3, pred:$p)
9293
423
      AsmString = "wfi$\xFF\x02\x01";
9294
423
      break;
9295
423
    }
9296
380
    if (MCInst_getNumOperands(MI) == 3 &&
9297
380
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9298
380
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 4 &&
9299
380
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9300
380
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6KOps)) {
9301
      // (HINT 4, pred:$p)
9302
80
      AsmString = "sev$\xFF\x02\x01";
9303
80
      break;
9304
80
    }
9305
300
    if (MCInst_getNumOperands(MI) == 3 &&
9306
300
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9307
300
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 5 &&
9308
300
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9309
300
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV8Ops)) {
9310
      // (HINT 5, pred:$p)
9311
67
      AsmString = "sevl$\xFF\x02\x01";
9312
67
      break;
9313
67
    }
9314
233
    if (MCInst_getNumOperands(MI) == 3 &&
9315
233
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9316
233
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 16 &&
9317
233
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9318
233
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureRAS)) {
9319
      // (HINT 16, pred:$p)
9320
113
      AsmString = "esb$\xFF\x02\x01";
9321
113
      break;
9322
113
    }
9323
120
    if (MCInst_getNumOperands(MI) == 3 &&
9324
120
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9325
120
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 20 &&
9326
120
        !ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9327
120
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6KOps)) {
9328
      // (HINT 20, pred:$p)
9329
8
      AsmString = "csdb$\xFF\x02\x01";
9330
8
      break;
9331
8
    }
9332
112
    return false;
9333
1.08k
  case ARM_t2DSB:
9334
1.08k
    if (MCInst_getNumOperands(MI) == 3 &&
9335
1.08k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9336
1.08k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 12 &&
9337
1.08k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureDFB)) {
9338
      // (t2DSB 12, pred:$p)
9339
89
      AsmString = "dfb$\xFF\x02\x01";
9340
89
      break;
9341
89
    }
9342
992
    return false;
9343
2.91k
  case ARM_t2HINT:
9344
2.91k
    if (MCInst_getNumOperands(MI) == 3 &&
9345
2.91k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9346
2.91k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 0 &&
9347
2.91k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9348
2.91k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2)) {
9349
      // (t2HINT 0, pred:$p)
9350
305
      AsmString = "nop$\xFF\x02\x01.w";
9351
305
      break;
9352
305
    }
9353
2.61k
    if (MCInst_getNumOperands(MI) == 3 &&
9354
2.61k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9355
2.61k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 1 &&
9356
2.61k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9357
2.61k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2)) {
9358
      // (t2HINT 1, pred:$p)
9359
623
      AsmString = "yield$\xFF\x02\x01.w";
9360
623
      break;
9361
623
    }
9362
1.98k
    if (MCInst_getNumOperands(MI) == 3 &&
9363
1.98k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9364
1.98k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 2 &&
9365
1.98k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9366
1.98k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2)) {
9367
      // (t2HINT 2, pred:$p)
9368
154
      AsmString = "wfe$\xFF\x02\x01.w";
9369
154
      break;
9370
154
    }
9371
1.83k
    if (MCInst_getNumOperands(MI) == 3 &&
9372
1.83k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9373
1.83k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 3 &&
9374
1.83k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9375
1.83k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2)) {
9376
      // (t2HINT 3, pred:$p)
9377
93
      AsmString = "wfi$\xFF\x02\x01.w";
9378
93
      break;
9379
93
    }
9380
1.74k
    if (MCInst_getNumOperands(MI) == 3 &&
9381
1.74k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9382
1.74k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 4 &&
9383
1.74k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9384
1.74k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2)) {
9385
      // (t2HINT 4, pred:$p)
9386
88
      AsmString = "sev$\xFF\x02\x01.w";
9387
88
      break;
9388
88
    }
9389
1.65k
    if (MCInst_getNumOperands(MI) == 3 &&
9390
1.65k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9391
1.65k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 5 &&
9392
1.65k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9393
1.65k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2) &&
9394
1.65k
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV8Ops)) {
9395
      // (t2HINT 5, pred:$p)
9396
87
      AsmString = "sevl$\xFF\x02\x01.w";
9397
87
      break;
9398
87
    }
9399
1.56k
    if (MCInst_getNumOperands(MI) == 3 &&
9400
1.56k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9401
1.56k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 16 &&
9402
1.56k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9403
1.56k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2) &&
9404
1.56k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureRAS)) {
9405
      // (t2HINT 16, pred:$p)
9406
332
      AsmString = "esb$\xFF\x02\x01.w";
9407
332
      break;
9408
332
    }
9409
1.23k
    if (MCInst_getNumOperands(MI) == 3 &&
9410
1.23k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9411
1.23k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 20 &&
9412
1.23k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9413
1.23k
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2)) {
9414
      // (t2HINT 20, pred:$p)
9415
331
      AsmString = "csdb$\xFF\x02\x01";
9416
331
      break;
9417
331
    }
9418
902
    return false;
9419
90
  case ARM_t2SUBS_PC_LR:
9420
90
    if (MCInst_getNumOperands(MI) == 3 &&
9421
90
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9422
90
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 0 &&
9423
90
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9424
90
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2) &&
9425
90
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureVirtualization)) {
9426
      // (t2SUBS_PC_LR 0, pred:$p)
9427
72
      AsmString = "eret$\xFF\x02\x01";
9428
72
      break;
9429
72
    }
9430
18
    return false;
9431
1.81k
  case ARM_tHINT:
9432
1.81k
    if (MCInst_getNumOperands(MI) == 3 &&
9433
1.81k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9434
1.81k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 0 &&
9435
1.81k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9436
1.81k
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6MOps)) {
9437
      // (tHINT 0, pred:$p)
9438
507
      AsmString = "nop$\xFF\x02\x01";
9439
507
      break;
9440
507
    }
9441
1.30k
    if (MCInst_getNumOperands(MI) == 3 &&
9442
1.30k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9443
1.30k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 1 &&
9444
1.30k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9445
1.30k
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6MOps)) {
9446
      // (tHINT 1, pred:$p)
9447
81
      AsmString = "yield$\xFF\x02\x01";
9448
81
      break;
9449
81
    }
9450
1.22k
    if (MCInst_getNumOperands(MI) == 3 &&
9451
1.22k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9452
1.22k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 2 &&
9453
1.22k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9454
1.22k
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6MOps)) {
9455
      // (tHINT 2, pred:$p)
9456
209
      AsmString = "wfe$\xFF\x02\x01";
9457
209
      break;
9458
209
    }
9459
1.01k
    if (MCInst_getNumOperands(MI) == 3 &&
9460
1.01k
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9461
1.01k
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 3 &&
9462
1.01k
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9463
1.01k
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6MOps)) {
9464
      // (tHINT 3, pred:$p)
9465
81
      AsmString = "wfi$\xFF\x02\x01";
9466
81
      break;
9467
81
    }
9468
937
    if (MCInst_getNumOperands(MI) == 3 &&
9469
937
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9470
937
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 4 &&
9471
937
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9472
937
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV6MOps)) {
9473
      // (tHINT 4, pred:$p)
9474
91
      AsmString = "sev$\xFF\x02\x01";
9475
91
      break;
9476
91
    }
9477
846
    if (MCInst_getNumOperands(MI) == 3 &&
9478
846
        MCOperand_isImm(MCInst_getOperand(MI, 0)) &&
9479
846
        MCOperand_getImm(MCInst_getOperand(MI, 0)) == 5 &&
9480
846
        ARM_getFeatureBits(MI->csh->mode, ARM_ModeThumb) &&
9481
846
        ARM_getFeatureBits(MI->csh->mode, ARM_FeatureThumb2) &&
9482
846
        ARM_getFeatureBits(MI->csh->mode, ARM_HasV8Ops)) {
9483
      // (tHINT 5, pred:$p)
9484
114
      AsmString = "sevl$\xFF\x02\x01";
9485
114
      break;
9486
114
    }
9487
732
    return false;
9488
755k
  }
9489
9490
9491
4.55k
  tmpString = cs_strdup(AsmString);
9492
9493
20.4k
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
9494
20.4k
         AsmString[I] != '$' && AsmString[I] != '\0')
9495
15.8k
    ++I;
9496
9497
4.55k
  tmpString[I] = 0;
9498
4.55k
  SStream_concat0(OS, tmpString);
9499
4.55k
  cs_mem_free(tmpString);
9500
9501
4.55k
  if (AsmString[I] != '\0') {
9502
4.52k
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
9503
0
      SStream_concat0(OS, " ");
9504
0
      ++I;
9505
0
    }
9506
9507
7.88k
    do {
9508
7.88k
      if (AsmString[I] == '$') {
9509
4.52k
        ++I;
9510
4.52k
        if (AsmString[I] == (char)0xff) {
9511
4.52k
          ++I;
9512
4.52k
          OpIdx = AsmString[I++] - 1;
9513
4.52k
          PrintMethodIdx = AsmString[I++] - 1;
9514
4.52k
          printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
9515
4.52k
        } else
9516
0
            printOperand(MI, (unsigned)(AsmString[I++]) - 1, OS);
9517
4.52k
      } else {
9518
3.36k
        if (AsmString[I] == '[') {
9519
0
          set_mem_access(MI, true);
9520
3.36k
        } else if (AsmString[I] == ']') {
9521
0
          set_mem_access(MI, false);
9522
0
        }
9523
3.36k
        SStream_concat1(OS, AsmString[I++]);
9524
3.36k
      }
9525
7.88k
    } while (AsmString[I] != '\0');
9526
4.52k
  }
9527
9528
4.55k
  return true;
9529
755k
}
9530
        
9531
static void printCustomAliasOperand(
9532
         MCInst *MI, unsigned OpIdx,
9533
         unsigned PrintMethodIdx,
9534
         SStream *OS)
9535
4.52k
{
9536
4.52k
  switch (PrintMethodIdx) {
9537
0
  default:
9538
0
    break;
9539
4.52k
  case 0:
9540
4.52k
    printPredicateOperand(MI, OpIdx, OS);
9541
4.52k
    break;
9542
4.52k
  }
9543
4.52k
}
9544
9545
#endif // PRINT_ALIAS_INSTR