/src/capstonev5/arch/TMS320C64x/TMS320C64xGenAsmWriter.inc

Line	Count	Source
1		/===- TableGen'erated file -------------------------------------- C++ --===\
2		\|* *\|
3		\|Assembly Writer Source Fragment \|
4		\|* *\|
5		\|* Automatically generated file, do not edit! *\|
6		\|* *\|
7		\===----------------------------------------------------------------------===/
8
9		#include <stdio.h>
10
11		/// printInstruction - This method is automatically generated by tablegen
12		/// from the instruction set description.
13	42.3k	static void printInstruction(MCInst MI, SStream O, MCRegisterInfo *MRI) {
14	42.3k	static const uint32_t OpInfo[] = {
15	42.3k	0U, // PHI
16	42.3k	0U, // INLINEASM
17	42.3k	0U, // CFI_INSTRUCTION
18	42.3k	0U, // EH_LABEL
19	42.3k	0U, // GC_LABEL
20	42.3k	0U, // KILL
21	42.3k	0U, // EXTRACT_SUBREG
22	42.3k	0U, // INSERT_SUBREG
23	42.3k	0U, // IMPLICIT_DEF
24	42.3k	0U, // SUBREG_TO_REG
25	42.3k	0U, // COPY_TO_REGCLASS
26	42.3k	882U, // DBG_VALUE
27	42.3k	0U, // REG_SEQUENCE
28	42.3k	0U, // COPY
29	42.3k	875U, // BUNDLE
30	42.3k	904U, // LIFETIME_START
31	42.3k	862U, // LIFETIME_END
32	42.3k	0U, // STACKMAP
33	42.3k	0U, // PATCHPOINT
34	42.3k	0U, // LOAD_STACK_GUARD
35	42.3k	0U, // STATEPOINT
36	42.3k	0U, // FRAME_ALLOC
37	42.3k	1126U, // ABS2_l2_rr
38	42.3k	10847U, // ABS_l1_pp
39	42.3k	1631U, // ABS_l1_rr
40	42.3k	85006U, // ADD2_d2_rrr
41	42.3k	85006U, // ADD2_l1_rrr_x2
42	42.3k	85006U, // ADD2_s1_rrr
43	42.3k	85171U, // ADD4_l1_rrr_x2
44	42.3k	91479U, // ADDAB_d1_rir
45	42.3k	91479U, // ADDAB_d1_rrr
46	42.3k	91541U, // ADDAD_d1_rir
47	42.3k	91541U, // ADDAD_d1_rrr
48	42.3k	91577U, // ADDAH_d1_rir
49	42.3k	91577U, // ADDAH_d1_rrr
50	42.3k	91937U, // ADDAW_d1_rir
51	42.3k	91937U, // ADDAW_d1_rrr
52	42.3k	132488U, // ADDKPC_s3_iir
53	42.3k	1518U, // ADDK_s2_ir
54	42.3k	233140U, // ADDU_l1_rpp
55	42.3k	216756U, // ADDU_l1_rrp_x2
56	42.3k	91555U, // ADD_d1_rir
57	42.3k	91555U, // ADD_d1_rrr
58	42.3k	91555U, // ADD_d2_rir
59	42.3k	85411U, // ADD_d2_rrr
60	42.3k	232867U, // ADD_l1_ipp
61	42.3k	85411U, // ADD_l1_irr
62	42.3k	232867U, // ADD_l1_rpp
63	42.3k	216483U, // ADD_l1_rrp_x2
64	42.3k	85411U, // ADD_l1_rrr_x2
65	42.3k	85411U, // ADD_s1_irr
66	42.3k	85411U, // ADD_s1_rrr
67	42.3k	85542U, // ANDN_d2_rrr
68	42.3k	85542U, // ANDN_l1_rrr_x2
69	42.3k	85542U, // ANDN_s4_rrr
70	42.3k	85416U, // AND_d2_rir
71	42.3k	85416U, // AND_d2_rrr
72	42.3k	85416U, // AND_l1_irr
73	42.3k	85416U, // AND_l1_rrr_x2
74	42.3k	85416U, // AND_s1_irr
75	42.3k	85416U, // AND_s1_rrr
76	42.3k	85019U, // AVG2_m1_rrr
77	42.3k	85232U, // AVGU4_m1_rrr
78	42.3k	1410U, // BDEC_s8_ir
79	42.3k	1196U, // BITC4_m2_rr
80	42.3k	307756U, // BNOP_s10_ri
81	42.3k	307756U, // BNOP_s9_ii
82	42.3k	1654U, // BPOS_s8_ir
83	42.3k	53588U, // B_s5_i
84	42.3k	53588U, // B_s6_r
85	42.3k	892U, // B_s7_irp
86	42.3k	898U, // B_s7_nrp
87	42.3k	353870U, // CLR_s15_riir
88	42.3k	91726U, // CLR_s1_rrr
89	42.3k	85080U, // CMPEQ2_s1_rrr
90	42.3k	85207U, // CMPEQ4_s1_rrr
91	42.3k	101938U, // CMPEQ_l1_ipr
92	42.3k	85554U, // CMPEQ_l1_irr
93	42.3k	101938U, // CMPEQ_l1_rpr
94	42.3k	85554U, // CMPEQ_l1_rrr_x2
95	42.3k	85109U, // CMPGT2_s1_rrr
96	42.3k	85298U, // CMPGTU4_s1_rrr
97	42.3k	102037U, // CMPGT_l1_ipr
98	42.3k	85653U, // CMPGT_l1_irr
99	42.3k	102037U, // CMPGT_l1_rpr
100	42.3k	85653U, // CMPGT_l1_rrr_x2
101	42.3k	102150U, // CMPLTU_l1_ipr
102	42.3k	85766U, // CMPLTU_l1_irr
103	42.3k	102150U, // CMPLTU_l1_rpr
104	42.3k	85766U, // CMPLTU_l1_rrr_x2
105	42.3k	102044U, // CMPLT_l1_ipr
106	42.3k	85660U, // CMPLT_l1_irr
107	42.3k	102044U, // CMPLT_l1_rpr
108	42.3k	85660U, // CMPLT_l1_rrr_x2
109	42.3k	1529U, // DEAL_m2_rr
110	42.3k	216145U, // DOTP2_m1_rrp
111	42.3k	85073U, // DOTP2_m1_rrr
112	42.3k	85065U, // DOTPN2_m1_rrr
113	42.3k	85124U, // DOTPNRSU2_m1_rrr
114	42.3k	85135U, // DOTPRSU2_m1_rrr
115	42.3k	85281U, // DOTPSU4_m1_rrr
116	42.3k	85273U, // DOTPU4_m1_rrr
117	42.3k	354062U, // EXTU_s15_riir
118	42.3k	91918U, // EXTU_s1_rrr
119	42.3k	353955U, // EXT_s15_riir
120	42.3k	91811U, // EXT_s1_rrr
121	42.3k	102142U, // GMPGTU_l1_ipr
122	42.3k	85758U, // GMPGTU_l1_irr
123	42.3k	102142U, // GMPGTU_l1_rpr
124	42.3k	85758U, // GMPGTU_l1_rrr_x2
125	42.3k	85321U, // GMPY4_m1_rrr
126	42.3k	5800U, // LDBU_d5_mr
127	42.3k	6824U, // LDBU_d6_mr
128	42.3k	5470U, // LDB_d5_mr
129	42.3k	6494U, // LDB_d6_mr
130	42.3k	14120U, // LDDW_d7_mp
131	42.3k	5818U, // LDHU_d5_mr
132	42.3k	6842U, // LDHU_d6_mr
133	42.3k	5568U, // LDH_d5_mr
134	42.3k	6592U, // LDH_d6_mr
135	42.3k	14131U, // LDNDW_d8_mp
136	42.3k	5959U, // LDNW_d5_mr
137	42.3k	5934U, // LDW_d5_mr
138	42.3k	6958U, // LDW_d6_mr
139	42.3k	85404U, // LMBD_l1_irr
140	42.3k	85404U, // LMBD_l1_rrr_x2
141	42.3k	85145U, // MAX2_l1_rrr_x2
142	42.3k	85307U, // MAXU4_l1_rrr_x2
143	42.3k	85059U, // MIN2_l1_rrr_x2
144	42.3k	85266U, // MINU4_l1_rrr_x2
145	42.3k	216224U, // MPY2_m1_rrp
146	42.3k	85566U, // MPYHIR_m1_rrr
147	42.3k	216544U, // MPYHI_m1_rrp
148	42.3k	85720U, // MPYHLU_m4_rrr
149	42.3k	85516U, // MPYHL_m4_rrr
150	42.3k	85728U, // MPYHSLU_m4_rrr
151	42.3k	85743U, // MPYHSU_m4_rrr
152	42.3k	85613U, // MPYHULS_m4_rrr
153	42.3k	85628U, // MPYHUS_m4_rrr
154	42.3k	85713U, // MPYHU_m4_rrr
155	42.3k	85466U, // MPYH_m4_rrr
156	42.3k	85696U, // MPYLHU_m4_rrr
157	42.3k	85453U, // MPYLH_m4_rrr
158	42.3k	85574U, // MPYLIR_m1_rrr
159	42.3k	216551U, // MPYLI_m1_rrp
160	42.3k	85704U, // MPYLSHU_m4_rrr
161	42.3k	85604U, // MPYLUHS_m4_rrr
162	42.3k	216362U, // MPYSU4_m1_rrp
163	42.3k	85751U, // MPYSU_m4_irr
164	42.3k	85751U, // MPYSU_m4_rrr
165	42.3k	216386U, // MPYU4_m1_rrp
166	42.3k	85636U, // MPYUS_m4_rrr
167	42.3k	85780U, // MPYU_m4_rrr
168	42.3k	85849U, // MPY_m4_irr
169	42.3k	85849U, // MPY_m4_rrr
170	42.3k	1424U, // MVC_s1_rr
171	42.3k	1424U, // MVC_s1_rr2
172	42.3k	1453U, // MVD_m2_rr
173	42.3k	1477U, // MVKLH_s12_ir
174	42.3k	1524U, // MVKL_s12_ir
175	42.3k	1524U, // MVK_d1_rr
176	42.3k	1524U, // MVK_l2_ir
177	42.3k	53249U, // NOP_n
178	42.3k	2592U, // NORM_l1_pr
179	42.3k	1568U, // NORM_l1_rr
180	42.3k	85588U, // OR_d2_rir
181	42.3k	85588U, // OR_d2_rrr
182	42.3k	85588U, // OR_l1_irr
183	42.3k	85588U, // OR_l1_rrr_x2
184	42.3k	85588U, // OR_s1_irr
185	42.3k	85588U, // OR_s1_rrr
186	42.3k	85043U, // PACK2_l1_rrr_x2
187	42.3k	85043U, // PACK2_s4_rrr
188	42.3k	85025U, // PACKH2_l1_rrr_x2
189	42.3k	85025U, // PACKH2_s1_rrr
190	42.3k	85184U, // PACKH4_l1_rrr_x2
191	42.3k	85050U, // PACKHL2_l1_rrr_x2
192	42.3k	85050U, // PACKHL2_s1_rrr
193	42.3k	85192U, // PACKL4_l1_rrr_x2
194	42.3k	85033U, // PACKLH2_l1_rrr_x2
195	42.3k	85033U, // PACKLH2_s1_rrr
196	42.3k	91667U, // ROTL_m1_rir
197	42.3k	91667U, // ROTL_m1_rrr
198	42.3k	85005U, // SADD2_s4_rrr
199	42.3k	85224U, // SADDU4_s4_rrr
200	42.3k	85100U, // SADDUS2_s4_rrr
201	42.3k	232866U, // SADD_l1_ipp
202	42.3k	85410U, // SADD_l1_irr
203	42.3k	232866U, // SADD_l1_rpp
204	42.3k	85410U, // SADD_l1_rrr_x2
205	42.3k	85410U, // SADD_s1_rrr
206	42.3k	2699U, // SAT_l1_pr
207	42.3k	353936U, // SET_s15_riir
208	42.3k	91792U, // SET_s1_rrr
209	42.3k	1535U, // SHFL_m2_rr
210	42.3k	85347U, // SHLMB_l1_rrr_x2
211	42.3k	85347U, // SHLMB_s4_rrr
212	42.3k	223750U, // SHL_s1_pip
213	42.3k	223750U, // SHL_s1_prp
214	42.3k	222726U, // SHL_s1_rip
215	42.3k	91654U, // SHL_s1_rir
216	42.3k	222726U, // SHL_s1_rrp
217	42.3k	91654U, // SHL_s1_rrr
218	42.3k	91232U, // SHR2_s1_rir
219	42.3k	91232U, // SHR2_s4_rrr
220	42.3k	85354U, // SHRMB_l1_rrr_x2
221	42.3k	85354U, // SHRMB_s4_rrr
222	42.3k	91261U, // SHRU2_s1_rir
223	42.3k	91261U, // SHRU2_s4_rrr
224	42.3k	223977U, // SHRU_s1_pip
225	42.3k	223977U, // SHRU_s1_prp
226	42.3k	91881U, // SHRU_s1_rir
227	42.3k	91881U, // SHRU_s1_rrr
228	42.3k	223801U, // SHR_s1_pip
229	42.3k	223801U, // SHR_s1_prp
230	42.3k	91705U, // SHR_s1_rir
231	42.3k	91705U, // SHR_s1_rrr
232	42.3k	216223U, // SMPY2_m1_rrp
233	42.3k	85515U, // SMPYHL_m4_rrr
234	42.3k	85465U, // SMPYH_m4_rrr
235	42.3k	85452U, // SMPYLH_m4_rrr
236	42.3k	85848U, // SMPY_m4_rrr
237	42.3k	85042U, // SPACK2_s4_rrr
238	42.3k	85248U, // SPACKU4_s4_rrr
239	42.3k	91653U, // SSHL_s1_rir
240	42.3k	91653U, // SSHL_s1_rrr
241	42.3k	85529U, // SSHVL_m1_rrr
242	42.3k	85592U, // SSHVR_m1_rrr
243	42.3k	232822U, // SSUB_l1_ipp
244	42.3k	85366U, // SSUB_l1_irr
245	42.3k	85366U, // SSUB_l1_rrr_x1
246	42.3k	85366U, // SSUB_l1_rrr_x2
247	42.3k	438641U, // STB_d5_rm
248	42.3k	504177U, // STB_d6_rm
249	42.3k	8001U, // STDW_d7_pm
250	42.3k	438740U, // STH_d5_rm
251	42.3k	504276U, // STH_d6_rm
252	42.3k	7994U, // STNDW_d8_pm
253	42.3k	439117U, // STNW_d5_rm
254	42.3k	439123U, // STW_d5_rm
255	42.3k	504659U, // STW_d6_rm
256	42.3k	84999U, // SUB2_d2_rrr
257	42.3k	84999U, // SUB2_l1_rrr_x2
258	42.3k	84999U, // SUB2_s1_rrr
259	42.3k	85158U, // SUB4_l1_rrr_x2
260	42.3k	85215U, // SUBABS4_l1_rrr_x2
261	42.3k	91472U, // SUBAB_d1_rir
262	42.3k	91472U, // SUBAB_d1_rrr
263	42.3k	91472U, // SUBAH_d1_rir
264	42.3k	91570U, // SUBAH_d1_rrr
265	42.3k	91472U, // SUBAW_d1_rir
266	42.3k	91930U, // SUBAW_d1_rrr
267	42.3k	85372U, // SUBC_l1_rrr_x2
268	42.3k	216750U, // SUBU_l1_rrp_x1
269	42.3k	216750U, // SUBU_l1_rrp_x2
270	42.3k	91511U, // SUB_d1_rir
271	42.3k	91511U, // SUB_d1_rrr
272	42.3k	85367U, // SUB_d2_rrr
273	42.3k	232823U, // SUB_l1_ipp
274	42.3k	85367U, // SUB_l1_irr
275	42.3k	216439U, // SUB_l1_rrp_x1
276	42.3k	216439U, // SUB_l1_rrp_x2
277	42.3k	85367U, // SUB_l1_rrr_x1
278	42.3k	85367U, // SUB_l1_rrr_x2
279	42.3k	85367U, // SUB_s1_irr
280	42.3k	85367U, // SUB_s1_rrr
281	42.3k	91511U, // SUB_s4_rrr
282	42.3k	1232U, // SWAP4_l2_rr
283	42.3k	1271U, // UNPKHU4_l2_rr
284	42.3k	1271U, // UNPKHU4_s14_rr
285	42.3k	1289U, // UNPKLU4_l2_rr
286	42.3k	1289U, // UNPKLU4_s14_rr
287	42.3k	85587U, // XOR_d2_rir
288	42.3k	85587U, // XOR_d2_rrr
289	42.3k	85587U, // XOR_l1_irr
290	42.3k	85587U, // XOR_l1_rrr_x2
291	42.3k	85587U, // XOR_s1_irr
292	42.3k	85587U, // XOR_s1_rrr
293	42.3k	1044U, // XPND2_m2_rr
294	42.3k	1209U, // XPND4_m2_rr
295	42.3k	0U
296	42.3k	};
297
298	42.3k	static const char AsmStrs[] = {
299	42.3k	/* 0 */ 'n', 'o', 'p', 9, 9, 0,
300	42.3k	/* 6 */ 's', 'u', 'b', '2', 9, 0,
301	42.3k	/* 12 */ 's', 'a', 'd', 'd', '2', 9, 0,
302	42.3k	/* 19 */ 'x', 'p', 'n', 'd', '2', 9, 0,
303	42.3k	/* 26 */ 'a', 'v', 'g', '2', 9, 0,
304	42.3k	/* 32 */ 'p', 'a', 'c', 'k', 'h', '2', 9, 0,
305	42.3k	/* 40 */ 'p', 'a', 'c', 'k', 'l', 'h', '2', 9, 0,
306	42.3k	/* 49 */ 's', 'p', 'a', 'c', 'k', '2', 9, 0,
307	42.3k	/* 57 */ 'p', 'a', 'c', 'k', 'h', 'l', '2', 9, 0,
308	42.3k	/* 66 */ 'm', 'i', 'n', '2', 9, 0,
309	42.3k	/* 72 */ 'd', 'o', 't', 'p', 'n', '2', 9, 0,
310	42.3k	/* 80 */ 'd', 'o', 't', 'p', '2', 9, 0,
311	42.3k	/* 87 */ 'c', 'm', 'p', 'e', 'q', '2', 9, 0,
312	42.3k	/* 95 */ 's', 'h', 'r', '2', 9, 0,
313	42.3k	/* 101 */ 'a', 'b', 's', '2', 9, 0,
314	42.3k	/* 107 */ 's', 'a', 'd', 'd', 'u', 's', '2', 9, 0,
315	42.3k	/* 116 */ 'c', 'm', 'p', 'g', 't', '2', 9, 0,
316	42.3k	/* 124 */ 's', 'h', 'r', 'u', '2', 9, 0,
317	42.3k	/* 131 */ 'd', 'o', 't', 'p', 'n', 'r', 's', 'u', '2', 9, 0,
318	42.3k	/* 142 */ 'd', 'o', 't', 'p', 'r', 's', 'u', '2', 9, 0,
319	42.3k	/* 152 */ 'm', 'a', 'x', '2', 9, 0,
320	42.3k	/* 158 */ 's', 'm', 'p', 'y', '2', 9, 0,
321	42.3k	/* 165 */ 's', 'u', 'b', '4', 9, 0,
322	42.3k	/* 171 */ 'b', 'i', 't', 'c', '4', 9, 0,
323	42.3k	/* 178 */ 'a', 'd', 'd', '4', 9, 0,
324	42.3k	/* 184 */ 'x', 'p', 'n', 'd', '4', 9, 0,
325	42.3k	/* 191 */ 'p', 'a', 'c', 'k', 'h', '4', 9, 0,
326	42.3k	/* 199 */ 'p', 'a', 'c', 'k', 'l', '4', 9, 0,
327	42.3k	/* 207 */ 's', 'w', 'a', 'p', '4', 9, 0,
328	42.3k	/* 214 */ 'c', 'm', 'p', 'e', 'q', '4', 9, 0,
329	42.3k	/* 222 */ 's', 'u', 'b', 'a', 'b', 's', '4', 9, 0,
330	42.3k	/* 231 */ 's', 'a', 'd', 'd', 'u', '4', 9, 0,
331	42.3k	/* 239 */ 'a', 'v', 'g', 'u', '4', 9, 0,
332	42.3k	/* 246 */ 'u', 'n', 'p', 'k', 'h', 'u', '4', 9, 0,
333	42.3k	/* 255 */ 's', 'p', 'a', 'c', 'k', 'u', '4', 9, 0,
334	42.3k	/* 264 */ 'u', 'n', 'p', 'k', 'l', 'u', '4', 9, 0,
335	42.3k	/* 273 */ 'm', 'i', 'n', 'u', '4', 9, 0,
336	42.3k	/* 280 */ 'd', 'o', 't', 'p', 'u', '4', 9, 0,
337	42.3k	/* 288 */ 'd', 'o', 't', 'p', 's', 'u', '4', 9, 0,
338	42.3k	/* 297 */ 'm', 'p', 'y', 's', 'u', '4', 9, 0,
339	42.3k	/* 305 */ 'c', 'm', 'p', 'g', 't', 'u', '4', 9, 0,
340	42.3k	/* 314 */ 'm', 'a', 'x', 'u', '4', 9, 0,
341	42.3k	/* 321 */ 'm', 'p', 'y', 'u', '4', 9, 0,
342	42.3k	/* 328 */ 'g', 'm', 'p', 'y', '4', 9, 0,
343	42.3k	/* 335 */ 's', 'u', 'b', 'a', 'b', 9, 0,
344	42.3k	/* 342 */ 'a', 'd', 'd', 'a', 'b', 9, 0,
345	42.3k	/* 349 */ 'l', 'd', 'b', 9, 0,
346	42.3k	/* 354 */ 's', 'h', 'l', 'm', 'b', 9, 0,
347	42.3k	/* 361 */ 's', 'h', 'r', 'm', 'b', 9, 0,
348	42.3k	/* 368 */ 's', 't', 'b', 9, 0,
349	42.3k	/* 373 */ 's', 's', 'u', 'b', 9, 0,
350	42.3k	/* 379 */ 's', 'u', 'b', 'c', 9, 0,
351	42.3k	/* 385 */ 'b', 'd', 'e', 'c', 9, 0,
352	42.3k	/* 391 */ 'a', 'd', 'd', 'k', 'p', 'c', 9, 0,
353	42.3k	/* 399 */ 'm', 'v', 'c', 9, 0,
354	42.3k	/* 404 */ 'a', 'd', 'd', 'a', 'd', 9, 0,
355	42.3k	/* 411 */ 'l', 'm', 'b', 'd', 9, 0,
356	42.3k	/* 417 */ 's', 'a', 'd', 'd', 9, 0,
357	42.3k	/* 423 */ 'a', 'n', 'd', 9, 0,
358	42.3k	/* 428 */ 'm', 'v', 'd', 9, 0,
359	42.3k	/* 433 */ 's', 'u', 'b', 'a', 'h', 9, 0,
360	42.3k	/* 440 */ 'a', 'd', 'd', 'a', 'h', 9, 0,
361	42.3k	/* 447 */ 'l', 'd', 'h', 9, 0,
362	42.3k	/* 452 */ 'm', 'v', 'k', 'l', 'h', 9, 0,
363	42.3k	/* 459 */ 's', 'm', 'p', 'y', 'l', 'h', 9, 0,
364	42.3k	/* 467 */ 's', 't', 'h', 9, 0,
365	42.3k	/* 472 */ 's', 'm', 'p', 'y', 'h', 9, 0,
366	42.3k	/* 479 */ 'm', 'p', 'y', 'h', 'i', 9, 0,
367	42.3k	/* 486 */ 'm', 'p', 'y', 'l', 'i', 9, 0,
368	42.3k	/* 493 */ 'a', 'd', 'd', 'k', 9, 0,
369	42.3k	/* 499 */ 'm', 'v', 'k', 9, 0,
370	42.3k	/* 504 */ 'd', 'e', 'a', 'l', 9, 0,
371	42.3k	/* 510 */ 's', 'h', 'f', 'l', 9, 0,
372	42.3k	/* 516 */ 's', 's', 'h', 'l', 9, 0,
373	42.3k	/* 522 */ 's', 'm', 'p', 'y', 'h', 'l', 9, 0,
374	42.3k	/* 530 */ 'r', 'o', 't', 'l', 9, 0,
375	42.3k	/* 536 */ 's', 's', 'h', 'v', 'l', 9, 0,
376	42.3k	/* 543 */ 'n', 'o', 'r', 'm', 9, 0,
377	42.3k	/* 549 */ 'a', 'n', 'd', 'n', 9, 0,
378	42.3k	/* 555 */ 'b', 'n', 'o', 'p', 9, 0,
379	42.3k	/* 561 */ 'c', 'm', 'p', 'e', 'q', 9, 0,
380	42.3k	/* 568 */ 's', 'h', 'r', 9, 0,
381	42.3k	/* 573 */ 'm', 'p', 'y', 'h', 'i', 'r', 9, 0,
382	42.3k	/* 581 */ 'm', 'p', 'y', 'l', 'i', 'r', 9, 0,
383	42.3k	/* 589 */ 'c', 'l', 'r', 9, 0,
384	42.3k	/* 594 */ 'x', 'o', 'r', 9, 0,
385	42.3k	/* 599 */ 's', 's', 'h', 'v', 'r', 9, 0,
386	42.3k	/* 606 */ 'a', 'b', 's', 9, 0,
387	42.3k	/* 611 */ 'm', 'p', 'y', 'l', 'u', 'h', 's', 9, 0,
388	42.3k	/* 620 */ 'm', 'p', 'y', 'h', 'u', 'l', 's', 9, 0,
389	42.3k	/* 629 */ 'b', 'p', 'o', 's', 9, 0,
390	42.3k	/* 635 */ 'm', 'p', 'y', 'h', 'u', 's', 9, 0,
391	42.3k	/* 643 */ 'm', 'p', 'y', 'u', 's', 9, 0,
392	42.3k	/* 650 */ 's', 'a', 't', 9, 0,
393	42.3k	/* 655 */ 's', 'e', 't', 9, 0,
394	42.3k	/* 660 */ 'c', 'm', 'p', 'g', 't', 9, 0,
395	42.3k	/* 667 */ 'c', 'm', 'p', 'l', 't', 9, 0,
396	42.3k	/* 674 */ 'e', 'x', 't', 9, 0,
397	42.3k	/* 679 */ 'l', 'd', 'b', 'u', 9, 0,
398	42.3k	/* 685 */ 's', 'u', 'b', 'u', 9, 0,
399	42.3k	/* 691 */ 'a', 'd', 'd', 'u', 9, 0,
400	42.3k	/* 697 */ 'l', 'd', 'h', 'u', 9, 0,
401	42.3k	/* 703 */ 'm', 'p', 'y', 'l', 'h', 'u', 9, 0,
402	42.3k	/* 711 */ 'm', 'p', 'y', 'l', 's', 'h', 'u', 9, 0,
403	42.3k	/* 720 */ 'm', 'p', 'y', 'h', 'u', 9, 0,
404	42.3k	/* 727 */ 'm', 'p', 'y', 'h', 'l', 'u', 9, 0,
405	42.3k	/* 735 */ 'm', 'p', 'y', 'h', 's', 'l', 'u', 9, 0,
406	42.3k	/* 744 */ 's', 'h', 'r', 'u', 9, 0,
407	42.3k	/* 750 */ 'm', 'p', 'y', 'h', 's', 'u', 9, 0,
408	42.3k	/* 758 */ 'm', 'p', 'y', 's', 'u', 9, 0,
409	42.3k	/* 765 */ 'c', 'm', 'p', 'g', 't', 'u', 9, 0,
410	42.3k	/* 773 */ 'c', 'm', 'p', 'l', 't', 'u', 9, 0,
411	42.3k	/* 781 */ 'e', 'x', 't', 'u', 9, 0,
412	42.3k	/* 787 */ 'm', 'p', 'y', 'u', 9, 0,
413	42.3k	/* 793 */ 's', 'u', 'b', 'a', 'w', 9, 0,
414	42.3k	/* 800 */ 'a', 'd', 'd', 'a', 'w', 9, 0,
415	42.3k	/* 807 */ 'l', 'd', 'd', 'w', 9, 0,
416	42.3k	/* 813 */ 'l', 'd', 'w', 9, 0,
417	42.3k	/* 818 */ 'l', 'd', 'n', 'd', 'w', 9, 0,
418	42.3k	/* 825 */ 's', 't', 'n', 'd', 'w', 9, 0,
419	42.3k	/* 832 */ 's', 't', 'd', 'w', 9, 0,
420	42.3k	/* 838 */ 'l', 'd', 'n', 'w', 9, 0,
421	42.3k	/* 844 */ 's', 't', 'n', 'w', 9, 0,
422	42.3k	/* 850 */ 's', 't', 'w', 9, 0,
423	42.3k	/* 855 */ 's', 'm', 'p', 'y', 9, 0,
424	42.3k	/* 861 */ 'l', 'i', 'f', 'e', 't', 'i', 'm', 'e', '_', 'e', 'n', 'd', 0,
425	42.3k	/* 874 */ 'b', 'u', 'n', 'd', 'l', 'e', 0,
426	42.3k	/* 881 */ 'd', 'b', 'g', '_', 'v', 'a', 'l', 'u', 'e', 0,
427	42.3k	/* 891 */ 'b', 9, 'i', 'r', 'p', 0,
428	42.3k	/* 897 */ 'b', 9, 'n', 'r', 'p', 0,
429	42.3k	/* 903 */ 'l', 'i', 'f', 'e', 't', 'i', 'm', 'e', '_', 's', 't', 'a', 'r', 't', 0,
430	42.3k	};
431
432		// Emit the opcode for the instruction.
433	42.3k	uint32_t Bits = OpInfo[MCInst_getOpcode(MI)];
434		// assert(Bits != 0 && "Cannot print this instruction.");
435	42.3k	#ifndef CAPSTONE_DIET
436	42.3k	SStream_concat0(O, AsmStrs+(Bits & 1023)-1);
437	42.3k	#endif
438
439
440		// Fragment 0 encoded into 3 bits for 8 unique commands.
441	42.3k	switch ((Bits >> 10) & 7) {
442	0	default:
443	669	case 0:
444		// DBG_VALUE, BUNDLE, LIFETIME_START, LIFETIME_END, B_s7_irp, B_s7_nrp
445	669	return;
446	0	break;
447	14.1k	case 1:
448		// ABS2_l2_rr, ABS_l1_rr, ADDAB_d1_rir, ADDAB_d1_rrr, ADDAD_d1_rir, ADDAD...
449	14.1k	printOperand(MI, 1, O);
450	14.1k	SStream_concat0(O, ", ");
451	14.1k	break;
452	3.83k	case 2:
453		// ABS_l1_pp, NORM_l1_pr, SAT_l1_pr, SHL_s1_pip, SHL_s1_prp, SHRU_s1_pip,...
454	3.83k	printRegPair(MI, 1, O);
455	3.83k	SStream_concat0(O, ", ");
456	3.83k	break;
457	10.0k	case 3:
458		// ADD2_d2_rrr, ADD2_l1_rrr_x2, ADD2_s1_rrr, ADD4_l1_rrr_x2, ADDU_l1_rpp,...
459	10.0k	printOperand(MI, 2, O);
460	10.0k	SStream_concat0(O, ", ");
461	10.0k	break;
462	8.49k	case 4:
463		// BNOP_s10_ri, BNOP_s9_ii, B_s5_i, B_s6_r, NOP_n, STB_d5_rm, STB_d6_rm, ...
464	8.49k	printOperand(MI, 0, O);
465	8.49k	break;
466	2.57k	case 5:
467		// LDBU_d5_mr, LDB_d5_mr, LDDW_d7_mp, LDHU_d5_mr, LDH_d5_mr, LDNDW_d8_mp,...
468	2.57k	printMemOperand(MI, 1, O);
469	2.57k	SStream_concat0(O, ", ");
470	2.57k	break;
471	1.61k	case 6:
472		// LDBU_d6_mr, LDB_d6_mr, LDHU_d6_mr, LDH_d6_mr, LDW_d6_mr
473	1.61k	printMemOperand2(MI, 1, O);
474	1.61k	SStream_concat0(O, ", ");
475	1.61k	printOperand(MI, 0, O);
476	1.61k	return;
477	0	break;
478	995	case 7:
479		// STDW_d7_pm, STNDW_d8_pm
480	995	printRegPair(MI, 0, O);
481	995	SStream_concat0(O, ", ");
482	995	printMemOperand(MI, 1, O);
483	995	return;
484	0	break;
485	42.3k	}
486
487
488		// Fragment 1 encoded into 3 bits for 7 unique commands.
489	39.0k	switch ((Bits >> 13) & 7) {
490	0	default:
491	11.9k	case 0:
492		// ABS2_l2_rr, ABS_l1_rr, ADDKPC_s3_iir, ADDK_s2_ir, BDEC_s8_ir, BITC4_m2...
493	11.9k	printOperand(MI, 0, O);
494	11.9k	break;
495	1.50k	case 1:
496		// ABS_l1_pp, LDDW_d7_mp, LDNDW_d8_mp
497	1.50k	printRegPair(MI, 0, O);
498	1.50k	return;
499	0	break;
500	6.99k	case 2:
501		// ADD2_d2_rrr, ADD2_l1_rrr_x2, ADD2_s1_rrr, ADD4_l1_rrr_x2, ADDU_l1_rrp_...
502	6.99k	printOperand(MI, 1, O);
503	6.99k	SStream_concat0(O, ", ");
504	6.99k	break;
505	7.02k	case 3:
506		// ADDAB_d1_rir, ADDAB_d1_rrr, ADDAD_d1_rir, ADDAD_d1_rrr, ADDAH_d1_rir, ...
507	7.02k	printOperand(MI, 2, O);
508	7.02k	SStream_concat0(O, ", ");
509	7.02k	break;
510	3.04k	case 4:
511		// ADDU_l1_rpp, ADD_l1_ipp, ADD_l1_rpp, CMPEQ_l1_ipr, CMPEQ_l1_rpr, CMPGT...
512	3.04k	printRegPair(MI, 1, O);
513	3.04k	SStream_concat0(O, ", ");
514	3.04k	break;
515	5.97k	case 5:
516		// BNOP_s10_ri, BNOP_s9_ii, STB_d5_rm, STB_d6_rm, STH_d5_rm, STH_d6_rm, S...
517	5.97k	SStream_concat0(O, ", ");
518	5.97k	break;
519	2.51k	case 6:
520		// B_s5_i, B_s6_r, NOP_n
521	2.51k	return;
522	0	break;
523	39.0k	}
524
525
526		// Fragment 2 encoded into 3 bits for 8 unique commands.
527	35.0k	switch ((Bits >> 16) & 7) {
528	0	default:
529	11.1k	case 0:
530		// ABS2_l2_rr, ABS_l1_rr, ADDK_s2_ir, BDEC_s8_ir, BITC4_m2_rr, BPOS_s8_ir...
531	11.1k	return;
532	0	break;
533	11.5k	case 1:
534		// ADD2_d2_rrr, ADD2_l1_rrr_x2, ADD2_s1_rrr, ADD4_l1_rrr_x2, ADDAB_d1_rir...
535	11.5k	printOperand(MI, 0, O);
536	11.5k	return;
537	0	break;
538	864	case 2:
539		// ADDKPC_s3_iir
540	864	SStream_concat0(O, ", ");
541	864	printOperand(MI, 2, O);
542	864	return;
543	0	break;
544	4.38k	case 3:
545		// ADDU_l1_rpp, ADDU_l1_rrp_x2, ADD_l1_ipp, ADD_l1_rpp, ADD_l1_rrp_x2, DO...
546	4.38k	printRegPair(MI, 0, O);
547	4.38k	return;
548	0	break;
549	1.48k	case 4:
550		// BNOP_s10_ri, BNOP_s9_ii
551	1.48k	printOperand(MI, 1, O);
552	1.48k	return;
553	0	break;
554	1.17k	case 5:
555		// CLR_s15_riir, EXTU_s15_riir, EXT_s15_riir, SET_s15_riir
556	1.17k	printOperand(MI, 3, O);
557	1.17k	SStream_concat0(O, ", ");
558	1.17k	printOperand(MI, 0, O);
559	1.17k	return;
560	0	break;
561	863	case 6:
562		// STB_d5_rm, STH_d5_rm, STNW_d5_rm, STW_d5_rm
563	863	printMemOperand(MI, 1, O);
564	863	return;
565	0	break;
566	3.62k	case 7:
567		// STB_d6_rm, STH_d6_rm, STW_d6_rm
568	3.62k	printMemOperand2(MI, 1, O);
569	3.62k	return;
570	0	break;
571	35.0k	}
572
573	35.0k	}
574
575
576		/// getRegisterName - This method is automatically generated by tblgen
577		/// from the register set description. This returns the assembler name
578		/// for the specified register.
579	183k	static const char *getRegisterName(unsigned RegNo) {
580	183k	#ifndef CAPSTONE_DIET
581	183k	static const char AsmStrs[] = {
582	183k	/* 0 */ 'a', '1', '0', 0,
583	183k	/* 4 */ 'b', '1', '0', 0,
584	183k	/* 8 */ 'a', '2', '0', 0,
585	183k	/* 12 */ 'b', '2', '0', 0,
586	183k	/* 16 */ 'a', '3', '0', 0,
587	183k	/* 20 */ 'b', '3', '0', 0,
588	183k	/* 24 */ 'a', '0', 0,
589	183k	/* 27 */ 'b', '0', 0,
590	183k	/* 30 */ 'a', '1', '1', 0,
591	183k	/* 34 */ 'b', '1', '1', 0,
592	183k	/* 38 */ 'a', '2', '1', 0,
593	183k	/* 42 */ 'b', '2', '1', 0,
594	183k	/* 46 */ 'a', '3', '1', 0,
595	183k	/* 50 */ 'b', '3', '1', 0,
596	183k	/* 54 */ 'a', '1', 0,
597	183k	/* 57 */ 'b', '1', 0,
598	183k	/* 60 */ 'p', 'c', 'e', '1', 0,
599	183k	/* 65 */ 'a', '1', '2', 0,
600	183k	/* 69 */ 'b', '1', '2', 0,
601	183k	/* 73 */ 'a', '2', '2', 0,
602	183k	/* 77 */ 'b', '2', '2', 0,
603	183k	/* 81 */ 'a', '2', 0,
604	183k	/* 84 */ 'b', '2', 0,
605	183k	/* 87 */ 'a', '1', '3', 0,
606	183k	/* 91 */ 'b', '1', '3', 0,
607	183k	/* 95 */ 'a', '2', '3', 0,
608	183k	/* 99 */ 'b', '2', '3', 0,
609	183k	/* 103 */ 'a', '3', 0,
610	183k	/* 106 */ 'b', '3', 0,
611	183k	/* 109 */ 'a', '1', '4', 0,
612	183k	/* 113 */ 'b', '1', '4', 0,
613	183k	/* 117 */ 'a', '2', '4', 0,
614	183k	/* 121 */ 'b', '2', '4', 0,
615	183k	/* 125 */ 'a', '4', 0,
616	183k	/* 128 */ 'b', '4', 0,
617	183k	/* 131 */ 'a', '1', '5', 0,
618	183k	/* 135 */ 'b', '1', '5', 0,
619	183k	/* 139 */ 'a', '2', '5', 0,
620	183k	/* 143 */ 'b', '2', '5', 0,
621	183k	/* 147 */ 'a', '5', 0,
622	183k	/* 150 */ 'b', '5', 0,
623	183k	/* 153 */ 'a', '1', '6', 0,
624	183k	/* 157 */ 'b', '1', '6', 0,
625	183k	/* 161 */ 'a', '2', '6', 0,
626	183k	/* 165 */ 'b', '2', '6', 0,
627	183k	/* 169 */ 'a', '6', 0,
628	183k	/* 172 */ 'b', '6', 0,
629	183k	/* 175 */ 'a', '1', '7', 0,
630	183k	/* 179 */ 'b', '1', '7', 0,
631	183k	/* 183 */ 'a', '2', '7', 0,
632	183k	/* 187 */ 'b', '2', '7', 0,
633	183k	/* 191 */ 'a', '7', 0,
634	183k	/* 194 */ 'b', '7', 0,
635	183k	/* 197 */ 'a', '1', '8', 0,
636	183k	/* 201 */ 'b', '1', '8', 0,
637	183k	/* 205 */ 'a', '2', '8', 0,
638	183k	/* 209 */ 'b', '2', '8', 0,
639	183k	/* 213 */ 'a', '8', 0,
640	183k	/* 216 */ 'b', '8', 0,
641	183k	/* 219 */ 'a', '1', '9', 0,
642	183k	/* 223 */ 'b', '1', '9', 0,
643	183k	/* 227 */ 'a', '2', '9', 0,
644	183k	/* 231 */ 'b', '2', '9', 0,
645	183k	/* 235 */ 'a', '9', 0,
646	183k	/* 238 */ 'b', '9', 0,
647	183k	/* 241 */ 'g', 'p', 'l', 'y', 'a', 0,
648	183k	/* 247 */ 'g', 'p', 'l', 'y', 'b', 0,
649	183k	/* 253 */ 'r', 'i', 'l', 'c', 0,
650	183k	/* 258 */ 't', 's', 'c', 'h', 0,
651	183k	/* 263 */ 't', 's', 'c', 'l', 0,
652	183k	/* 268 */ 'd', 'n', 'u', 'm', 0,
653	183k	/* 273 */ 'r', 'e', 'p', 0,
654	183k	/* 277 */ 'i', 'r', 'p', 0,
655	183k	/* 281 */ 'n', 'r', 'p', 0,
656	183k	/* 285 */ 'i', 's', 't', 'p', 0,
657	183k	/* 290 */ 'e', 'c', 'r', 0,
658	183k	/* 294 */ 'i', 'c', 'r', 0,
659	183k	/* 298 */ 'd', 'i', 'e', 'r', 0,
660	183k	/* 303 */ 'g', 'f', 'p', 'g', 'f', 'r', 0,
661	183k	/* 310 */ 'a', 'm', 'r', 0,
662	183k	/* 314 */ 'i', 'e', 'r', 'r', 0,
663	183k	/* 319 */ 'c', 's', 'r', 0,
664	183k	/* 323 */ 'i', 's', 'r', 0,
665	183k	/* 327 */ 's', 's', 'r', 0,
666	183k	/* 331 */ 'i', 't', 's', 'r', 0,
667	183k	/* 336 */ 'n', 't', 's', 'r', 0,
668	183k	};
669
670	183k	static const uint16_t RegAsmOffset[] = {
671	183k	310, 319, 298, 268, 290, 303, 241, 247, 294, 299, 314, 254, 277, 323,
672	183k	285, 331, 281, 336, 273, 253, 327, 258, 263, 332, 24, 54, 81, 103,
673	183k	125, 147, 169, 191, 213, 235, 0, 30, 65, 87, 109, 131, 153, 175,
674	183k	197, 219, 8, 38, 73, 95, 117, 139, 161, 183, 205, 227, 16, 46,
675	183k	27, 57, 84, 106, 128, 150, 172, 194, 216, 238, 4, 34, 69, 91,
676	183k	113, 135, 157, 179, 201, 223, 12, 42, 77, 99, 121, 143, 165, 187,
677	183k	209, 231, 20, 50, 60,
678	183k	};
679
680	183k	return AsmStrs+RegAsmOffset[RegNo-1];
681		#else
682		return NULL;
683		#endif
684	183k	}

Coverage Report

Created: 2026-01-17 06:58