Coverage Report

Created: 2026-04-12 06:30

next uncovered line (L), next uncovered region (R), next uncovered branch (B)
/src/capstonenext/arch/ARM/ARMGenAsmWriter.inc
Line
Count
Source
1
/* Capstone Disassembly Engine, https://www.capstone-engine.org */
2
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
3
/*    Rot127 <unisono@quyllur.org> 2022-2024 */
4
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */
5
6
/* LLVM-commit: <commit> */
7
/* LLVM-tag: <tag> */
8
9
/* Do not edit. */
10
11
/* Capstone's LLVM TableGen Backends: */
12
/* https://github.com/capstone-engine/llvm-capstone */
13
14
#include <capstone/platform.h>
15
#include "../../cs_priv.h"
16
17
/// getMnemonic - This method is automatically generated by tablegen
18
/// from the instruction set description.
19
644k
static MnemonicBitsInfo getMnemonic(MCInst *MI, SStream *O) {
20
644k
#ifndef CAPSTONE_DIET
21
644k
  static const char AsmStrs[] = {
22
644k
  /* 0 */ "vcx1\t\0"
23
644k
  /* 6 */ "vld20.32\t\0"
24
644k
  /* 16 */ "vst20.32\t\0"
25
644k
  /* 26 */ "vld40.32\t\0"
26
644k
  /* 36 */ "vst40.32\t\0"
27
644k
  /* 46 */ "sha1su0.32\t\0"
28
644k
  /* 58 */ "sha256su0.32\t\0"
29
644k
  /* 72 */ "vld21.32\t\0"
30
644k
  /* 82 */ "vst21.32\t\0"
31
644k
  /* 92 */ "vld41.32\t\0"
32
644k
  /* 102 */ "vst41.32\t\0"
33
644k
  /* 112 */ "sha1su1.32\t\0"
34
644k
  /* 124 */ "sha256su1.32\t\0"
35
644k
  /* 138 */ "vld42.32\t\0"
36
644k
  /* 148 */ "vst42.32\t\0"
37
644k
  /* 158 */ "sha256h2.32\t\0"
38
644k
  /* 171 */ "vld43.32\t\0"
39
644k
  /* 181 */ "vst43.32\t\0"
40
644k
  /* 191 */ "sha1c.32\t\0"
41
644k
  /* 201 */ "sha1h.32\t\0"
42
644k
  /* 211 */ "sha256h.32\t\0"
43
644k
  /* 223 */ "sha1m.32\t\0"
44
644k
  /* 233 */ "sha1p.32\t\0"
45
644k
  /* 243 */ "dlstp.32\t\0"
46
644k
  /* 253 */ "wlstp.32\t\0"
47
644k
  /* 263 */ "vcvta.s32.f32\t\0"
48
644k
  /* 278 */ "vcvtm.s32.f32\t\0"
49
644k
  /* 293 */ "vcvtn.s32.f32\t\0"
50
644k
  /* 308 */ "vcvtp.s32.f32\t\0"
51
644k
  /* 323 */ "vcvta.u32.f32\t\0"
52
644k
  /* 338 */ "vcvtm.u32.f32\t\0"
53
644k
  /* 353 */ "vcvtn.u32.f32\t\0"
54
644k
  /* 368 */ "vcvtp.u32.f32\t\0"
55
644k
  /* 383 */ "vcmla.f32\t\0"
56
644k
  /* 394 */ "vrinta.f32\t\0"
57
644k
  /* 406 */ "vcadd.f32\t\0"
58
644k
  /* 417 */ "vselge.f32\t\0"
59
644k
  /* 429 */ "vminnm.f32\t\0"
60
644k
  /* 441 */ "vmaxnm.f32\t\0"
61
644k
  /* 453 */ "vrintm.f32\t\0"
62
644k
  /* 465 */ "vrintn.f32\t\0"
63
644k
  /* 477 */ "vrintp.f32\t\0"
64
644k
  /* 489 */ "vseleq.f32\t\0"
65
644k
  /* 501 */ "vselvs.f32\t\0"
66
644k
  /* 513 */ "vselgt.f32\t\0"
67
644k
  /* 525 */ "vrintx.f32\t\0"
68
644k
  /* 537 */ "vrintz.f32\t\0"
69
644k
  /* 549 */ "ldc2\t\0"
70
644k
  /* 555 */ "mrc2\t\0"
71
644k
  /* 561 */ "mrrc2\t\0"
72
644k
  /* 568 */ "stc2\t\0"
73
644k
  /* 574 */ "cdp2\t\0"
74
644k
  /* 580 */ "mcr2\t\0"
75
644k
  /* 586 */ "mcrr2\t\0"
76
644k
  /* 593 */ "vcx2\t\0"
77
644k
  /* 599 */ "vcx3\t\0"
78
644k
  /* 605 */ "dlstp.64\t\0"
79
644k
  /* 615 */ "wlstp.64\t\0"
80
644k
  /* 625 */ "vcvta.s32.f64\t\0"
81
644k
  /* 640 */ "vcvtm.s32.f64\t\0"
82
644k
  /* 655 */ "vcvtn.s32.f64\t\0"
83
644k
  /* 670 */ "vcvtp.s32.f64\t\0"
84
644k
  /* 685 */ "vcvta.u32.f64\t\0"
85
644k
  /* 700 */ "vcvtm.u32.f64\t\0"
86
644k
  /* 715 */ "vcvtn.u32.f64\t\0"
87
644k
  /* 730 */ "vcvtp.u32.f64\t\0"
88
644k
  /* 745 */ "vrinta.f64\t\0"
89
644k
  /* 757 */ "vselge.f64\t\0"
90
644k
  /* 769 */ "vminnm.f64\t\0"
91
644k
  /* 781 */ "vmaxnm.f64\t\0"
92
644k
  /* 793 */ "vrintm.f64\t\0"
93
644k
  /* 805 */ "vrintn.f64\t\0"
94
644k
  /* 817 */ "vrintp.f64\t\0"
95
644k
  /* 829 */ "vseleq.f64\t\0"
96
644k
  /* 841 */ "vselvs.f64\t\0"
97
644k
  /* 853 */ "vselgt.f64\t\0"
98
644k
  /* 865 */ "vmull.p64\t\0"
99
644k
  /* 876 */ "vld20.16\t\0"
100
644k
  /* 886 */ "vst20.16\t\0"
101
644k
  /* 896 */ "vld40.16\t\0"
102
644k
  /* 906 */ "vst40.16\t\0"
103
644k
  /* 916 */ "vld21.16\t\0"
104
644k
  /* 926 */ "vst21.16\t\0"
105
644k
  /* 936 */ "vld41.16\t\0"
106
644k
  /* 946 */ "vst41.16\t\0"
107
644k
  /* 956 */ "vld42.16\t\0"
108
644k
  /* 966 */ "vst42.16\t\0"
109
644k
  /* 976 */ "vld43.16\t\0"
110
644k
  /* 986 */ "vst43.16\t\0"
111
644k
  /* 996 */ "dlstp.16\t\0"
112
644k
  /* 1006 */ "wlstp.16\t\0"
113
644k
  /* 1016 */ "vcvta.s32.f16\t\0"
114
644k
  /* 1031 */ "vcvtm.s32.f16\t\0"
115
644k
  /* 1046 */ "vcvtn.s32.f16\t\0"
116
644k
  /* 1061 */ "vcvtp.s32.f16\t\0"
117
644k
  /* 1076 */ "vcvta.u32.f16\t\0"
118
644k
  /* 1091 */ "vcvtm.u32.f16\t\0"
119
644k
  /* 1106 */ "vcvtn.u32.f16\t\0"
120
644k
  /* 1121 */ "vcvtp.u32.f16\t\0"
121
644k
  /* 1136 */ "vcvta.s16.f16\t\0"
122
644k
  /* 1151 */ "vcvtm.s16.f16\t\0"
123
644k
  /* 1166 */ "vcvtn.s16.f16\t\0"
124
644k
  /* 1181 */ "vcvtp.s16.f16\t\0"
125
644k
  /* 1196 */ "vcvta.u16.f16\t\0"
126
644k
  /* 1211 */ "vcvtm.u16.f16\t\0"
127
644k
  /* 1226 */ "vcvtn.u16.f16\t\0"
128
644k
  /* 1241 */ "vcvtp.u16.f16\t\0"
129
644k
  /* 1256 */ "vcmla.f16\t\0"
130
644k
  /* 1267 */ "vrinta.f16\t\0"
131
644k
  /* 1279 */ "vcadd.f16\t\0"
132
644k
  /* 1290 */ "vselge.f16\t\0"
133
644k
  /* 1302 */ "vfmal.f16\t\0"
134
644k
  /* 1313 */ "vfmsl.f16\t\0"
135
644k
  /* 1324 */ "vminnm.f16\t\0"
136
644k
  /* 1336 */ "vmaxnm.f16\t\0"
137
644k
  /* 1348 */ "vrintm.f16\t\0"
138
644k
  /* 1360 */ "vrintn.f16\t\0"
139
644k
  /* 1372 */ "vrintp.f16\t\0"
140
644k
  /* 1384 */ "vseleq.f16\t\0"
141
644k
  /* 1396 */ "vins.f16\t\0"
142
644k
  /* 1406 */ "vselvs.f16\t\0"
143
644k
  /* 1418 */ "vselgt.f16\t\0"
144
644k
  /* 1430 */ "vrintx.f16\t\0"
145
644k
  /* 1442 */ "vmovx.f16\t\0"
146
644k
  /* 1453 */ "vrintz.f16\t\0"
147
644k
  /* 1465 */ "vmmla.bf16\t\0"
148
644k
  /* 1477 */ "vfmab.bf16\t\0"
149
644k
  /* 1489 */ "vfmat.bf16\t\0"
150
644k
  /* 1501 */ "vdot.bf16\t\0"
151
644k
  /* 1512 */ "vld20.8\t\0"
152
644k
  /* 1521 */ "vst20.8\t\0"
153
644k
  /* 1530 */ "vld40.8\t\0"
154
644k
  /* 1539 */ "vst40.8\t\0"
155
644k
  /* 1548 */ "vld21.8\t\0"
156
644k
  /* 1557 */ "vst21.8\t\0"
157
644k
  /* 1566 */ "vld41.8\t\0"
158
644k
  /* 1575 */ "vst41.8\t\0"
159
644k
  /* 1584 */ "vld42.8\t\0"
160
644k
  /* 1593 */ "vst42.8\t\0"
161
644k
  /* 1602 */ "vld43.8\t\0"
162
644k
  /* 1611 */ "vst43.8\t\0"
163
644k
  /* 1620 */ "aesimc.8\t\0"
164
644k
  /* 1630 */ "aesmc.8\t\0"
165
644k
  /* 1639 */ "aesd.8\t\0"
166
644k
  /* 1647 */ "aese.8\t\0"
167
644k
  /* 1655 */ "dlstp.8\t\0"
168
644k
  /* 1664 */ "wlstp.8\t\0"
169
644k
  /* 1673 */ "vusmmla.s8\t\0"
170
644k
  /* 1685 */ "vsmmla.s8\t\0"
171
644k
  /* 1696 */ "vusdot.s8\t\0"
172
644k
  /* 1707 */ "vsdot.s8\t\0"
173
644k
  /* 1717 */ "vummla.u8\t\0"
174
644k
  /* 1728 */ "vsudot.u8\t\0"
175
644k
  /* 1739 */ "vudot.u8\t\0"
176
644k
  /* 1749 */ "vcx1a\t\0"
177
644k
  /* 1756 */ "vcx2a\t\0"
178
644k
  /* 1763 */ "vcx3a\t\0"
179
644k
  /* 1770 */ "rfeda\t\0"
180
644k
  /* 1777 */ "rfeia\t\0"
181
644k
  /* 1784 */ "crc32b\t\0"
182
644k
  /* 1792 */ "crc32cb\t\0"
183
644k
  /* 1801 */ "rfedb\t\0"
184
644k
  /* 1808 */ "rfeib\t\0"
185
644k
  /* 1815 */ "dmb\t\0"
186
644k
  /* 1820 */ "dsb\t\0"
187
644k
  /* 1825 */ "isb\t\0"
188
644k
  /* 1830 */ "tsb\t\0"
189
644k
  /* 1835 */ "csinc\t\0"
190
644k
  /* 1842 */ "hvc\t\0"
191
644k
  /* 1847 */ "cx1d\t\0"
192
644k
  /* 1853 */ "cx2d\t\0"
193
644k
  /* 1859 */ "cx3d\t\0"
194
644k
  /* 1865 */ "pld\t\0"
195
644k
  /* 1870 */ "setend\t\0"
196
644k
  /* 1878 */ "le\t\0"
197
644k
  /* 1882 */ "udf\t\0"
198
644k
  /* 1887 */ "csneg\t\0"
199
644k
  /* 1894 */ "crc32h\t\0"
200
644k
  /* 1902 */ "crc32ch\t\0"
201
644k
  /* 1911 */ "pli\t\0"
202
644k
  /* 1916 */ "bti\t\0"
203
644k
  /* 1921 */ "ldc2l\t\0"
204
644k
  /* 1928 */ "stc2l\t\0"
205
644k
  /* 1935 */ "bl\t\0"
206
644k
  /* 1939 */ "bfcsel\t\0"
207
644k
  /* 1947 */ "setpan\t\0"
208
644k
  /* 1955 */ "letp\t\0"
209
644k
  /* 1961 */ "dls\t\0"
210
644k
  /* 1966 */ "wls\t\0"
211
644k
  /* 1971 */ "cps\t\0"
212
644k
  /* 1976 */ "movs\t\0"
213
644k
  /* 1982 */ "hlt\t\0"
214
644k
  /* 1987 */ "bkpt\t\0"
215
644k
  /* 1993 */ "csinv\t\0"
216
644k
  /* 2000 */ "hvc.w\t\0"
217
644k
  /* 2007 */ "udf.w\t\0"
218
644k
  /* 2014 */ "crc32w\t\0"
219
644k
  /* 2022 */ "crc32cw\t\0"
220
644k
  /* 2031 */ "pldw\t\0"
221
644k
  /* 2037 */ "bx\t\0"
222
644k
  /* 2041 */ "blx\t\0"
223
644k
  /* 2046 */ "cbz\t\0"
224
644k
  /* 2051 */ "cbnz\t\0"
225
644k
  /* 2057 */ "srsda\tsp!, \0"
226
644k
  /* 2069 */ "srsia\tsp!, \0"
227
644k
  /* 2081 */ "srsdb\tsp!, \0"
228
644k
  /* 2093 */ "srsib\tsp!, \0"
229
644k
  /* 2105 */ "srsda\tsp, \0"
230
644k
  /* 2116 */ "srsia\tsp, \0"
231
644k
  /* 2127 */ "srsdb\tsp, \0"
232
644k
  /* 2138 */ "srsib\tsp, \0"
233
644k
  /* 2149 */ "# XRay Function Patchable RET.\0"
234
644k
  /* 2180 */ "# XRay Typed Event Log.\0"
235
644k
  /* 2204 */ "# XRay Custom Event Log.\0"
236
644k
  /* 2229 */ "# XRay Function Enter.\0"
237
644k
  /* 2252 */ "# XRay Tail Call Exit.\0"
238
644k
  /* 2275 */ "# XRay Function Exit.\0"
239
644k
  /* 2297 */ "__brkdiv0\0"
240
644k
  /* 2307 */ "vld1\0"
241
644k
  /* 2312 */ "dcps1\0"
242
644k
  /* 2318 */ "vst1\0"
243
644k
  /* 2323 */ "vcx1\0"
244
644k
  /* 2328 */ "vrev32\0"
245
644k
  /* 2335 */ "ldc2\0"
246
644k
  /* 2340 */ "mrc2\0"
247
644k
  /* 2345 */ "mrrc2\0"
248
644k
  /* 2351 */ "stc2\0"
249
644k
  /* 2356 */ "vld2\0"
250
644k
  /* 2361 */ "cdp2\0"
251
644k
  /* 2366 */ "mcr2\0"
252
644k
  /* 2371 */ "mcrr2\0"
253
644k
  /* 2377 */ "dcps2\0"
254
644k
  /* 2383 */ "vst2\0"
255
644k
  /* 2388 */ "vcx2\0"
256
644k
  /* 2393 */ "vld3\0"
257
644k
  /* 2398 */ "dcps3\0"
258
644k
  /* 2404 */ "vst3\0"
259
644k
  /* 2409 */ "vcx3\0"
260
644k
  /* 2414 */ "vrev64\0"
261
644k
  /* 2421 */ "vld4\0"
262
644k
  /* 2426 */ "vst4\0"
263
644k
  /* 2431 */ "sxtab16\0"
264
644k
  /* 2439 */ "uxtab16\0"
265
644k
  /* 2447 */ "sxtb16\0"
266
644k
  /* 2454 */ "uxtb16\0"
267
644k
  /* 2461 */ "shsub16\0"
268
644k
  /* 2469 */ "uhsub16\0"
269
644k
  /* 2477 */ "uqsub16\0"
270
644k
  /* 2485 */ "ssub16\0"
271
644k
  /* 2492 */ "usub16\0"
272
644k
  /* 2499 */ "shadd16\0"
273
644k
  /* 2507 */ "uhadd16\0"
274
644k
  /* 2515 */ "uqadd16\0"
275
644k
  /* 2523 */ "sadd16\0"
276
644k
  /* 2530 */ "uadd16\0"
277
644k
  /* 2537 */ "ssat16\0"
278
644k
  /* 2544 */ "usat16\0"
279
644k
  /* 2551 */ "vrev16\0"
280
644k
  /* 2558 */ "usada8\0"
281
644k
  /* 2565 */ "shsub8\0"
282
644k
  /* 2572 */ "uhsub8\0"
283
644k
  /* 2579 */ "uqsub8\0"
284
644k
  /* 2586 */ "ssub8\0"
285
644k
  /* 2592 */ "usub8\0"
286
644k
  /* 2598 */ "usad8\0"
287
644k
  /* 2604 */ "shadd8\0"
288
644k
  /* 2611 */ "uhadd8\0"
289
644k
  /* 2618 */ "uqadd8\0"
290
644k
  /* 2625 */ "sadd8\0"
291
644k
  /* 2631 */ "uadd8\0"
292
644k
  /* 2637 */ "LIFETIME_END\0"
293
644k
  /* 2650 */ "PSEUDO_PROBE\0"
294
644k
  /* 2663 */ "BUNDLE\0"
295
644k
  /* 2670 */ "DBG_VALUE\0"
296
644k
  /* 2680 */ "DBG_INSTR_REF\0"
297
644k
  /* 2694 */ "DBG_PHI\0"
298
644k
  /* 2702 */ "DBG_LABEL\0"
299
644k
  /* 2712 */ "LIFETIME_START\0"
300
644k
  /* 2727 */ "DBG_VALUE_LIST\0"
301
644k
  /* 2742 */ "vcx1a\0"
302
644k
  /* 2748 */ "vcx2a\0"
303
644k
  /* 2754 */ "vcx3a\0"
304
644k
  /* 2760 */ "vaba\0"
305
644k
  /* 2765 */ "cx1da\0"
306
644k
  /* 2771 */ "cx2da\0"
307
644k
  /* 2777 */ "cx3da\0"
308
644k
  /* 2783 */ "lda\0"
309
644k
  /* 2787 */ "ldmda\0"
310
644k
  /* 2793 */ "stmda\0"
311
644k
  /* 2799 */ "vrmlaldavha\0"
312
644k
  /* 2811 */ "vrmlsldavha\0"
313
644k
  /* 2823 */ "rfeia\0"
314
644k
  /* 2829 */ "vldmia\0"
315
644k
  /* 2836 */ "vstmia\0"
316
644k
  /* 2843 */ "srsia\0"
317
644k
  /* 2849 */ "vcmla\0"
318
644k
  /* 2855 */ "smmla\0"
319
644k
  /* 2861 */ "vnmla\0"
320
644k
  /* 2867 */ "vmla\0"
321
644k
  /* 2872 */ "vfma\0"
322
644k
  /* 2877 */ "vfnma\0"
323
644k
  /* 2883 */ "vminnma\0"
324
644k
  /* 2891 */ "vmaxnma\0"
325
644k
  /* 2899 */ "vmina\0"
326
644k
  /* 2905 */ "vrsra\0"
327
644k
  /* 2911 */ "vsra\0"
328
644k
  /* 2916 */ "vrinta\0"
329
644k
  /* 2923 */ "tta\0"
330
644k
  /* 2927 */ "vcvta\0"
331
644k
  /* 2933 */ "vmladava\0"
332
644k
  /* 2942 */ "vmlaldava\0"
333
644k
  /* 2952 */ "vmlsldava\0"
334
644k
  /* 2962 */ "vmlsdava\0"
335
644k
  /* 2971 */ "vaddva\0"
336
644k
  /* 2978 */ "vaddlva\0"
337
644k
  /* 2986 */ "vmaxa\0"
338
644k
  /* 2992 */ "ldab\0"
339
644k
  /* 2997 */ "sxtab\0"
340
644k
  /* 3003 */ "uxtab\0"
341
644k
  /* 3009 */ "smlabb\0"
342
644k
  /* 3016 */ "smlalbb\0"
343
644k
  /* 3024 */ "smulbb\0"
344
644k
  /* 3031 */ "tbb\0"
345
644k
  /* 3035 */ "rfedb\0"
346
644k
  /* 3041 */ "vldmdb\0"
347
644k
  /* 3048 */ "vstmdb\0"
348
644k
  /* 3055 */ "srsdb\0"
349
644k
  /* 3061 */ "ldmib\0"
350
644k
  /* 3067 */ "stmib\0"
351
644k
  /* 3073 */ "vshllb\0"
352
644k
  /* 3080 */ "vqdmullb\0"
353
644k
  /* 3089 */ "vmullb\0"
354
644k
  /* 3096 */ "stlb\0"
355
644k
  /* 3101 */ "vmovlb\0"
356
644k
  /* 3108 */ "dmb\0"
357
644k
  /* 3112 */ "vqshrnb\0"
358
644k
  /* 3120 */ "vqrshrnb\0"
359
644k
  /* 3129 */ "vrshrnb\0"
360
644k
  /* 3137 */ "vshrnb\0"
361
644k
  /* 3144 */ "vqshrunb\0"
362
644k
  /* 3153 */ "vqrshrunb\0"
363
644k
  /* 3163 */ "vqmovunb\0"
364
644k
  /* 3172 */ "vqmovnb\0"
365
644k
  /* 3180 */ "vmovnb\0"
366
644k
  /* 3187 */ "swpb\0"
367
644k
  /* 3192 */ "vldrb\0"
368
644k
  /* 3198 */ "vstrb\0"
369
644k
  /* 3204 */ "dsb\0"
370
644k
  /* 3208 */ "isb\0"
371
644k
  /* 3212 */ "ldrsb\0"
372
644k
  /* 3218 */ "tsb\0"
373
644k
  /* 3222 */ "smlatb\0"
374
644k
  /* 3229 */ "pkhtb\0"
375
644k
  /* 3235 */ "smlaltb\0"
376
644k
  /* 3243 */ "smultb\0"
377
644k
  /* 3250 */ "vcvtb\0"
378
644k
  /* 3256 */ "sxtb\0"
379
644k
  /* 3261 */ "uxtb\0"
380
644k
  /* 3266 */ "qdsub\0"
381
644k
  /* 3272 */ "vhsub\0"
382
644k
  /* 3278 */ "vqsub\0"
383
644k
  /* 3284 */ "vsub\0"
384
644k
  /* 3289 */ "smlawb\0"
385
644k
  /* 3296 */ "smulwb\0"
386
644k
  /* 3303 */ "ldaexb\0"
387
644k
  /* 3310 */ "stlexb\0"
388
644k
  /* 3317 */ "ldrexb\0"
389
644k
  /* 3324 */ "strexb\0"
390
644k
  /* 3331 */ "vsbc\0"
391
644k
  /* 3336 */ "vadc\0"
392
644k
  /* 3341 */ "ldc\0"
393
644k
  /* 3345 */ "bfc\0"
394
644k
  /* 3349 */ "vbic\0"
395
644k
  /* 3354 */ "vshlc\0"
396
644k
  /* 3360 */ "smc\0"
397
644k
  /* 3364 */ "mrc\0"
398
644k
  /* 3368 */ "mrrc\0"
399
644k
  /* 3373 */ "rsc\0"
400
644k
  /* 3377 */ "stc\0"
401
644k
  /* 3381 */ "svc\0"
402
644k
  /* 3385 */ "smlad\0"
403
644k
  /* 3391 */ "smuad\0"
404
644k
  /* 3397 */ "vabd\0"
405
644k
  /* 3402 */ "vhcadd\0"
406
644k
  /* 3409 */ "vcadd\0"
407
644k
  /* 3415 */ "qdadd\0"
408
644k
  /* 3421 */ "vrhadd\0"
409
644k
  /* 3428 */ "vhadd\0"
410
644k
  /* 3434 */ "vpadd\0"
411
644k
  /* 3440 */ "vqadd\0"
412
644k
  /* 3446 */ "vadd\0"
413
644k
  /* 3451 */ "smlald\0"
414
644k
  /* 3458 */ "pld\0"
415
644k
  /* 3462 */ "smlsld\0"
416
644k
  /* 3469 */ "vand\0"
417
644k
  /* 3474 */ "vldrd\0"
418
644k
  /* 3480 */ "vstrd\0"
419
644k
  /* 3486 */ "smlsd\0"
420
644k
  /* 3492 */ "smusd\0"
421
644k
  /* 3498 */ "ldaexd\0"
422
644k
  /* 3505 */ "stlexd\0"
423
644k
  /* 3512 */ "ldrexd\0"
424
644k
  /* 3519 */ "strexd\0"
425
644k
  /* 3526 */ "vacge\0"
426
644k
  /* 3532 */ "vcge\0"
427
644k
  /* 3537 */ "vcle\0"
428
644k
  /* 3542 */ "vrecpe\0"
429
644k
  /* 3549 */ "vcmpe\0"
430
644k
  /* 3555 */ "vrsqrte\0"
431
644k
  /* 3563 */ "bf\0"
432
644k
  /* 3566 */ "vbif\0"
433
644k
  /* 3571 */ "dbg\0"
434
644k
  /* 3575 */ "pacg\0"
435
644k
  /* 3580 */ "vqneg\0"
436
644k
  /* 3586 */ "vneg\0"
437
644k
  /* 3591 */ "sg\0"
438
644k
  /* 3594 */ "autg\0"
439
644k
  /* 3599 */ "ldah\0"
440
644k
  /* 3604 */ "vqdmlah\0"
441
644k
  /* 3612 */ "vqrdmlah\0"
442
644k
  /* 3621 */ "sxtah\0"
443
644k
  /* 3627 */ "uxtah\0"
444
644k
  /* 3633 */ "tbh\0"
445
644k
  /* 3637 */ "vqdmladh\0"
446
644k
  /* 3646 */ "vqrdmladh\0"
447
644k
  /* 3656 */ "vqdmlsdh\0"
448
644k
  /* 3665 */ "vqrdmlsdh\0"
449
644k
  /* 3675 */ "stlh\0"
450
644k
  /* 3680 */ "vqdmulh\0"
451
644k
  /* 3688 */ "vqrdmulh\0"
452
644k
  /* 3697 */ "vrmulh\0"
453
644k
  /* 3704 */ "vmulh\0"
454
644k
  /* 3710 */ "vldrh\0"
455
644k
  /* 3716 */ "vstrh\0"
456
644k
  /* 3722 */ "vqdmlash\0"
457
644k
  /* 3731 */ "vqrdmlash\0"
458
644k
  /* 3741 */ "vqrdmlsh\0"
459
644k
  /* 3750 */ "ldrsh\0"
460
644k
  /* 3756 */ "push\0"
461
644k
  /* 3761 */ "revsh\0"
462
644k
  /* 3767 */ "sxth\0"
463
644k
  /* 3772 */ "uxth\0"
464
644k
  /* 3777 */ "vrmlaldavh\0"
465
644k
  /* 3788 */ "vrmlsldavh\0"
466
644k
  /* 3799 */ "ldaexh\0"
467
644k
  /* 3806 */ "stlexh\0"
468
644k
  /* 3813 */ "ldrexh\0"
469
644k
  /* 3820 */ "strexh\0"
470
644k
  /* 3827 */ "vsbci\0"
471
644k
  /* 3833 */ "vadci\0"
472
644k
  /* 3839 */ "bfi\0"
473
644k
  /* 3843 */ "pli\0"
474
644k
  /* 3847 */ "vsli\0"
475
644k
  /* 3852 */ "vsri\0"
476
644k
  /* 3857 */ "bxj\0"
477
644k
  /* 3861 */ "ldc2l\0"
478
644k
  /* 3867 */ "stc2l\0"
479
644k
  /* 3873 */ "umaal\0"
480
644k
  /* 3879 */ "vabal\0"
481
644k
  /* 3885 */ "vpadal\0"
482
644k
  /* 3892 */ "vqdmlal\0"
483
644k
  /* 3900 */ "smlal\0"
484
644k
  /* 3906 */ "umlal\0"
485
644k
  /* 3912 */ "vmlal\0"
486
644k
  /* 3918 */ "vtbl\0"
487
644k
  /* 3923 */ "vsubl\0"
488
644k
  /* 3929 */ "ldcl\0"
489
644k
  /* 3934 */ "stcl\0"
490
644k
  /* 3939 */ "vabdl\0"
491
644k
  /* 3945 */ "vpaddl\0"
492
644k
  /* 3952 */ "vaddl\0"
493
644k
  /* 3958 */ "vpsel\0"
494
644k
  /* 3964 */ "bfl\0"
495
644k
  /* 3968 */ "sqshl\0"
496
644k
  /* 3974 */ "uqshl\0"
497
644k
  /* 3980 */ "vqshl\0"
498
644k
  /* 3986 */ "uqrshl\0"
499
644k
  /* 3993 */ "vqrshl\0"
500
644k
  /* 4000 */ "vrshl\0"
501
644k
  /* 4006 */ "vshl\0"
502
644k
  /* 4011 */ "# FEntry call\0"
503
644k
  /* 4025 */ "sqshll\0"
504
644k
  /* 4032 */ "uqshll\0"
505
644k
  /* 4039 */ "uqrshll\0"
506
644k
  /* 4047 */ "vshll\0"
507
644k
  /* 4053 */ "lsll\0"
508
644k
  /* 4058 */ "vqdmull\0"
509
644k
  /* 4066 */ "smull\0"
510
644k
  /* 4072 */ "umull\0"
511
644k
  /* 4078 */ "vmull\0"
512
644k
  /* 4084 */ "sqrshrl\0"
513
644k
  /* 4092 */ "srshrl\0"
514
644k
  /* 4099 */ "urshrl\0"
515
644k
  /* 4106 */ "asrl\0"
516
644k
  /* 4111 */ "lsrl\0"
517
644k
  /* 4116 */ "vbsl\0"
518
644k
  /* 4121 */ "vqdmlsl\0"
519
644k
  /* 4129 */ "vmlsl\0"
520
644k
  /* 4135 */ "stl\0"
521
644k
  /* 4139 */ "vcmul\0"
522
644k
  /* 4145 */ "smmul\0"
523
644k
  /* 4151 */ "vnmul\0"
524
644k
  /* 4157 */ "vmul\0"
525
644k
  /* 4162 */ "vmovl\0"
526
644k
  /* 4168 */ "vlldm\0"
527
644k
  /* 4174 */ "vminnm\0"
528
644k
  /* 4181 */ "vmaxnm\0"
529
644k
  /* 4188 */ "vscclrm\0"
530
644k
  /* 4196 */ "vrintm\0"
531
644k
  /* 4203 */ "vlstm\0"
532
644k
  /* 4209 */ "vcvtm\0"
533
644k
  /* 4215 */ "vrsubhn\0"
534
644k
  /* 4223 */ "vsubhn\0"
535
644k
  /* 4230 */ "vraddhn\0"
536
644k
  /* 4238 */ "vaddhn\0"
537
644k
  /* 4245 */ "vpmin\0"
538
644k
  /* 4251 */ "vmin\0"
539
644k
  /* 4256 */ "cmn\0"
540
644k
  /* 4260 */ "vqshrn\0"
541
644k
  /* 4267 */ "vqrshrn\0"
542
644k
  /* 4275 */ "vrshrn\0"
543
644k
  /* 4282 */ "vshrn\0"
544
644k
  /* 4288 */ "vorn\0"
545
644k
  /* 4293 */ "vtrn\0"
546
644k
  /* 4298 */ "vrintn\0"
547
644k
  /* 4305 */ "vcvtn\0"
548
644k
  /* 4311 */ "vqshrun\0"
549
644k
  /* 4319 */ "vqrshrun\0"
550
644k
  /* 4328 */ "vqmovun\0"
551
644k
  /* 4336 */ "vmvn\0"
552
644k
  /* 4341 */ "vqmovn\0"
553
644k
  /* 4348 */ "vmovn\0"
554
644k
  /* 4354 */ "trap\0"
555
644k
  /* 4359 */ "cdp\0"
556
644k
  /* 4363 */ "vzip\0"
557
644k
  /* 4368 */ "vcmp\0"
558
644k
  /* 4373 */ "pop\0"
559
644k
  /* 4377 */ "pac\tr12, lr, sp\0"
560
644k
  /* 4393 */ "pacbti\tr12, lr, sp\0"
561
644k
  /* 4412 */ "aut\tr12, lr, sp\0"
562
644k
  /* 4428 */ "lctp\0"
563
644k
  /* 4433 */ "vctp\0"
564
644k
  /* 4438 */ "vrintp\0"
565
644k
  /* 4445 */ "vcvtp\0"
566
644k
  /* 4451 */ "vddup\0"
567
644k
  /* 4457 */ "vidup\0"
568
644k
  /* 4463 */ "vdup\0"
569
644k
  /* 4468 */ "vdwdup\0"
570
644k
  /* 4475 */ "viwdup\0"
571
644k
  /* 4482 */ "vswp\0"
572
644k
  /* 4487 */ "vuzp\0"
573
644k
  /* 4492 */ "vceq\0"
574
644k
  /* 4497 */ "teq\0"
575
644k
  /* 4501 */ "smmlar\0"
576
644k
  /* 4508 */ "mcr\0"
577
644k
  /* 4512 */ "adr\0"
578
644k
  /* 4516 */ "vldr\0"
579
644k
  /* 4521 */ "sqrshr\0"
580
644k
  /* 4528 */ "srshr\0"
581
644k
  /* 4534 */ "urshr\0"
582
644k
  /* 4540 */ "vrshr\0"
583
644k
  /* 4546 */ "vshr\0"
584
644k
  /* 4551 */ "smmulr\0"
585
644k
  /* 4558 */ "veor\0"
586
644k
  /* 4563 */ "ror\0"
587
644k
  /* 4567 */ "mcrr\0"
588
644k
  /* 4572 */ "vorr\0"
589
644k
  /* 4577 */ "asr\0"
590
644k
  /* 4581 */ "smmlsr\0"
591
644k
  /* 4588 */ "vmsr\0"
592
644k
  /* 4593 */ "vbrsr\0"
593
644k
  /* 4599 */ "vrintr\0"
594
644k
  /* 4606 */ "vstr\0"
595
644k
  /* 4611 */ "vcvtr\0"
596
644k
  /* 4617 */ "vmlas\0"
597
644k
  /* 4623 */ "vfmas\0"
598
644k
  /* 4629 */ "vqabs\0"
599
644k
  /* 4635 */ "vabs\0"
600
644k
  /* 4640 */ "subs\0"
601
644k
  /* 4645 */ "vcls\0"
602
644k
  /* 4650 */ "smmls\0"
603
644k
  /* 4656 */ "vnmls\0"
604
644k
  /* 4662 */ "vmls\0"
605
644k
  /* 4667 */ "vfms\0"
606
644k
  /* 4672 */ "vfnms\0"
607
644k
  /* 4678 */ "bxns\0"
608
644k
  /* 4683 */ "blxns\0"
609
644k
  /* 4689 */ "vrecps\0"
610
644k
  /* 4696 */ "vmrs\0"
611
644k
  /* 4701 */ "asrs\0"
612
644k
  /* 4706 */ "lsrs\0"
613
644k
  /* 4711 */ "vrsqrts\0"
614
644k
  /* 4719 */ "movs\0"
615
644k
  /* 4724 */ "ssat\0"
616
644k
  /* 4729 */ "usat\0"
617
644k
  /* 4734 */ "ttat\0"
618
644k
  /* 4739 */ "smlabt\0"
619
644k
  /* 4746 */ "pkhbt\0"
620
644k
  /* 4752 */ "smlalbt\0"
621
644k
  /* 4760 */ "smulbt\0"
622
644k
  /* 4767 */ "ldrbt\0"
623
644k
  /* 4773 */ "strbt\0"
624
644k
  /* 4779 */ "ldrsbt\0"
625
644k
  /* 4786 */ "eret\0"
626
644k
  /* 4791 */ "vacgt\0"
627
644k
  /* 4797 */ "vcgt\0"
628
644k
  /* 4802 */ "ldrht\0"
629
644k
  /* 4808 */ "strht\0"
630
644k
  /* 4814 */ "ldrsht\0"
631
644k
  /* 4821 */ "rbit\0"
632
644k
  /* 4826 */ "vbit\0"
633
644k
  /* 4831 */ "vclt\0"
634
644k
  /* 4836 */ "vshllt\0"
635
644k
  /* 4843 */ "vqdmullt\0"
636
644k
  /* 4852 */ "vmullt\0"
637
644k
  /* 4859 */ "vmovlt\0"
638
644k
  /* 4866 */ "vcnt\0"
639
644k
  /* 4871 */ "hint\0"
640
644k
  /* 4876 */ "vqshrnt\0"
641
644k
  /* 4884 */ "vqrshrnt\0"
642
644k
  /* 4893 */ "vrshrnt\0"
643
644k
  /* 4901 */ "vshrnt\0"
644
644k
  /* 4908 */ "vqshrunt\0"
645
644k
  /* 4917 */ "vqrshrunt\0"
646
644k
  /* 4927 */ "vqmovunt\0"
647
644k
  /* 4936 */ "vqmovnt\0"
648
644k
  /* 4944 */ "vmovnt\0"
649
644k
  /* 4951 */ "vpnot\0"
650
644k
  /* 4957 */ "vpt\0"
651
644k
  /* 4961 */ "ldrt\0"
652
644k
  /* 4966 */ "vsqrt\0"
653
644k
  /* 4972 */ "strt\0"
654
644k
  /* 4977 */ "vpst\0"
655
644k
  /* 4982 */ "vtst\0"
656
644k
  /* 4987 */ "smlatt\0"
657
644k
  /* 4994 */ "smlaltt\0"
658
644k
  /* 5002 */ "smultt\0"
659
644k
  /* 5009 */ "ttt\0"
660
644k
  /* 5013 */ "vcvtt\0"
661
644k
  /* 5019 */ "bxaut\0"
662
644k
  /* 5025 */ "vjcvt\0"
663
644k
  /* 5031 */ "vcvt\0"
664
644k
  /* 5036 */ "movt\0"
665
644k
  /* 5041 */ "smlawt\0"
666
644k
  /* 5048 */ "smulwt\0"
667
644k
  /* 5055 */ "vext\0"
668
644k
  /* 5060 */ "vqshlu\0"
669
644k
  /* 5067 */ "vabav\0"
670
644k
  /* 5073 */ "vmladav\0"
671
644k
  /* 5081 */ "vmlaldav\0"
672
644k
  /* 5090 */ "vmlsldav\0"
673
644k
  /* 5099 */ "vmlsdav\0"
674
644k
  /* 5107 */ "vminnmav\0"
675
644k
  /* 5116 */ "vmaxnmav\0"
676
644k
  /* 5125 */ "vminav\0"
677
644k
  /* 5132 */ "vmaxav\0"
678
644k
  /* 5139 */ "vaddv\0"
679
644k
  /* 5145 */ "rev\0"
680
644k
  /* 5149 */ "sdiv\0"
681
644k
  /* 5154 */ "udiv\0"
682
644k
  /* 5159 */ "vdiv\0"
683
644k
  /* 5164 */ "vaddlv\0"
684
644k
  /* 5171 */ "vminnmv\0"
685
644k
  /* 5179 */ "vmaxnmv\0"
686
644k
  /* 5187 */ "vminv\0"
687
644k
  /* 5193 */ "vmov\0"
688
644k
  /* 5198 */ "vmaxv\0"
689
644k
  /* 5204 */ "vsubw\0"
690
644k
  /* 5210 */ "vaddw\0"
691
644k
  /* 5216 */ "pldw\0"
692
644k
  /* 5221 */ "vldrw\0"
693
644k
  /* 5227 */ "vstrw\0"
694
644k
  /* 5233 */ "movw\0"
695
644k
  /* 5238 */ "vrmlaldavhax\0"
696
644k
  /* 5251 */ "vrmlsldavhax\0"
697
644k
  /* 5264 */ "fldmiax\0"
698
644k
  /* 5272 */ "fstmiax\0"
699
644k
  /* 5280 */ "vpmax\0"
700
644k
  /* 5286 */ "vmax\0"
701
644k
  /* 5291 */ "shsax\0"
702
644k
  /* 5297 */ "uhsax\0"
703
644k
  /* 5303 */ "uqsax\0"
704
644k
  /* 5309 */ "ssax\0"
705
644k
  /* 5314 */ "usax\0"
706
644k
  /* 5319 */ "vmladavax\0"
707
644k
  /* 5329 */ "vmlaldavax\0"
708
644k
  /* 5340 */ "vmlsldavax\0"
709
644k
  /* 5351 */ "vmlsdavax\0"
710
644k
  /* 5361 */ "fldmdbx\0"
711
644k
  /* 5369 */ "fstmdbx\0"
712
644k
  /* 5377 */ "vtbx\0"
713
644k
  /* 5382 */ "smladx\0"
714
644k
  /* 5389 */ "smuadx\0"
715
644k
  /* 5396 */ "smlaldx\0"
716
644k
  /* 5404 */ "smlsldx\0"
717
644k
  /* 5412 */ "smlsdx\0"
718
644k
  /* 5419 */ "smusdx\0"
719
644k
  /* 5426 */ "ldaex\0"
720
644k
  /* 5432 */ "stlex\0"
721
644k
  /* 5438 */ "ldrex\0"
722
644k
  /* 5444 */ "clrex\0"
723
644k
  /* 5450 */ "strex\0"
724
644k
  /* 5456 */ "sbfx\0"
725
644k
  /* 5461 */ "ubfx\0"
726
644k
  /* 5466 */ "vqdmladhx\0"
727
644k
  /* 5476 */ "vqrdmladhx\0"
728
644k
  /* 5487 */ "vqdmlsdhx\0"
729
644k
  /* 5497 */ "vqrdmlsdhx\0"
730
644k
  /* 5508 */ "vrmlaldavhx\0"
731
644k
  /* 5520 */ "vrmlsldavhx\0"
732
644k
  /* 5532 */ "blx\0"
733
644k
  /* 5536 */ "bflx\0"
734
644k
  /* 5541 */ "rrx\0"
735
644k
  /* 5545 */ "shasx\0"
736
644k
  /* 5551 */ "uhasx\0"
737
644k
  /* 5557 */ "uqasx\0"
738
644k
  /* 5563 */ "sasx\0"
739
644k
  /* 5568 */ "uasx\0"
740
644k
  /* 5573 */ "vrintx\0"
741
644k
  /* 5580 */ "vmladavx\0"
742
644k
  /* 5589 */ "vmlaldavx\0"
743
644k
  /* 5599 */ "vmlsldavx\0"
744
644k
  /* 5609 */ "vmlsdavx\0"
745
644k
  /* 5618 */ "vclz\0"
746
644k
  /* 5623 */ "vrintz\0"
747
644k
};
748
644k
#endif // CAPSTONE_DIET
749
750
644k
  static const uint32_t OpInfo0[] = {
751
644k
    0U, // PHI
752
644k
    0U, // INLINEASM
753
644k
    0U, // INLINEASM_BR
754
644k
    0U, // CFI_INSTRUCTION
755
644k
    0U, // EH_LABEL
756
644k
    0U, // GC_LABEL
757
644k
    0U, // ANNOTATION_LABEL
758
644k
    0U, // KILL
759
644k
    0U, // EXTRACT_SUBREG
760
644k
    0U, // INSERT_SUBREG
761
644k
    0U, // IMPLICIT_DEF
762
644k
    0U, // SUBREG_TO_REG
763
644k
    0U, // COPY_TO_REGCLASS
764
644k
    2671U,  // DBG_VALUE
765
644k
    2728U,  // DBG_VALUE_LIST
766
644k
    2681U,  // DBG_INSTR_REF
767
644k
    2695U,  // DBG_PHI
768
644k
    2703U,  // DBG_LABEL
769
644k
    0U, // REG_SEQUENCE
770
644k
    0U, // COPY
771
644k
    2664U,  // BUNDLE
772
644k
    2713U,  // LIFETIME_START
773
644k
    2638U,  // LIFETIME_END
774
644k
    2651U,  // PSEUDO_PROBE
775
644k
    0U, // ARITH_FENCE
776
644k
    0U, // STACKMAP
777
644k
    4012U,  // FENTRY_CALL
778
644k
    0U, // PATCHPOINT
779
644k
    0U, // LOAD_STACK_GUARD
780
644k
    0U, // PREALLOCATED_SETUP
781
644k
    0U, // PREALLOCATED_ARG
782
644k
    0U, // STATEPOINT
783
644k
    0U, // LOCAL_ESCAPE
784
644k
    0U, // FAULTING_OP
785
644k
    0U, // PATCHABLE_OP
786
644k
    2230U,  // PATCHABLE_FUNCTION_ENTER
787
644k
    2150U,  // PATCHABLE_RET
788
644k
    2276U,  // PATCHABLE_FUNCTION_EXIT
789
644k
    2253U,  // PATCHABLE_TAIL_CALL
790
644k
    2205U,  // PATCHABLE_EVENT_CALL
791
644k
    2181U,  // PATCHABLE_TYPED_EVENT_CALL
792
644k
    0U, // ICALL_BRANCH_FUNNEL
793
644k
    0U, // MEMBARRIER
794
644k
    0U, // JUMP_TABLE_DEBUG_INFO
795
644k
    0U, // G_ASSERT_SEXT
796
644k
    0U, // G_ASSERT_ZEXT
797
644k
    0U, // G_ASSERT_ALIGN
798
644k
    0U, // G_ADD
799
644k
    0U, // G_SUB
800
644k
    0U, // G_MUL
801
644k
    0U, // G_SDIV
802
644k
    0U, // G_UDIV
803
644k
    0U, // G_SREM
804
644k
    0U, // G_UREM
805
644k
    0U, // G_SDIVREM
806
644k
    0U, // G_UDIVREM
807
644k
    0U, // G_AND
808
644k
    0U, // G_OR
809
644k
    0U, // G_XOR
810
644k
    0U, // G_IMPLICIT_DEF
811
644k
    0U, // G_PHI
812
644k
    0U, // G_FRAME_INDEX
813
644k
    0U, // G_GLOBAL_VALUE
814
644k
    0U, // G_CONSTANT_POOL
815
644k
    0U, // G_EXTRACT
816
644k
    0U, // G_UNMERGE_VALUES
817
644k
    0U, // G_INSERT
818
644k
    0U, // G_MERGE_VALUES
819
644k
    0U, // G_BUILD_VECTOR
820
644k
    0U, // G_BUILD_VECTOR_TRUNC
821
644k
    0U, // G_CONCAT_VECTORS
822
644k
    0U, // G_PTRTOINT
823
644k
    0U, // G_INTTOPTR
824
644k
    0U, // G_BITCAST
825
644k
    0U, // G_FREEZE
826
644k
    0U, // G_CONSTANT_FOLD_BARRIER
827
644k
    0U, // G_INTRINSIC_FPTRUNC_ROUND
828
644k
    0U, // G_INTRINSIC_TRUNC
829
644k
    0U, // G_INTRINSIC_ROUND
830
644k
    0U, // G_INTRINSIC_LRINT
831
644k
    0U, // G_INTRINSIC_ROUNDEVEN
832
644k
    0U, // G_READCYCLECOUNTER
833
644k
    0U, // G_LOAD
834
644k
    0U, // G_SEXTLOAD
835
644k
    0U, // G_ZEXTLOAD
836
644k
    0U, // G_INDEXED_LOAD
837
644k
    0U, // G_INDEXED_SEXTLOAD
838
644k
    0U, // G_INDEXED_ZEXTLOAD
839
644k
    0U, // G_STORE
840
644k
    0U, // G_INDEXED_STORE
841
644k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
842
644k
    0U, // G_ATOMIC_CMPXCHG
843
644k
    0U, // G_ATOMICRMW_XCHG
844
644k
    0U, // G_ATOMICRMW_ADD
845
644k
    0U, // G_ATOMICRMW_SUB
846
644k
    0U, // G_ATOMICRMW_AND
847
644k
    0U, // G_ATOMICRMW_NAND
848
644k
    0U, // G_ATOMICRMW_OR
849
644k
    0U, // G_ATOMICRMW_XOR
850
644k
    0U, // G_ATOMICRMW_MAX
851
644k
    0U, // G_ATOMICRMW_MIN
852
644k
    0U, // G_ATOMICRMW_UMAX
853
644k
    0U, // G_ATOMICRMW_UMIN
854
644k
    0U, // G_ATOMICRMW_FADD
855
644k
    0U, // G_ATOMICRMW_FSUB
856
644k
    0U, // G_ATOMICRMW_FMAX
857
644k
    0U, // G_ATOMICRMW_FMIN
858
644k
    0U, // G_ATOMICRMW_UINC_WRAP
859
644k
    0U, // G_ATOMICRMW_UDEC_WRAP
860
644k
    0U, // G_FENCE
861
644k
    0U, // G_PREFETCH
862
644k
    0U, // G_BRCOND
863
644k
    0U, // G_BRINDIRECT
864
644k
    0U, // G_INVOKE_REGION_START
865
644k
    0U, // G_INTRINSIC
866
644k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
867
644k
    0U, // G_INTRINSIC_CONVERGENT
868
644k
    0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
869
644k
    0U, // G_ANYEXT
870
644k
    0U, // G_TRUNC
871
644k
    0U, // G_CONSTANT
872
644k
    0U, // G_FCONSTANT
873
644k
    0U, // G_VASTART
874
644k
    0U, // G_VAARG
875
644k
    0U, // G_SEXT
876
644k
    0U, // G_SEXT_INREG
877
644k
    0U, // G_ZEXT
878
644k
    0U, // G_SHL
879
644k
    0U, // G_LSHR
880
644k
    0U, // G_ASHR
881
644k
    0U, // G_FSHL
882
644k
    0U, // G_FSHR
883
644k
    0U, // G_ROTR
884
644k
    0U, // G_ROTL
885
644k
    0U, // G_ICMP
886
644k
    0U, // G_FCMP
887
644k
    0U, // G_SELECT
888
644k
    0U, // G_UADDO
889
644k
    0U, // G_UADDE
890
644k
    0U, // G_USUBO
891
644k
    0U, // G_USUBE
892
644k
    0U, // G_SADDO
893
644k
    0U, // G_SADDE
894
644k
    0U, // G_SSUBO
895
644k
    0U, // G_SSUBE
896
644k
    0U, // G_UMULO
897
644k
    0U, // G_SMULO
898
644k
    0U, // G_UMULH
899
644k
    0U, // G_SMULH
900
644k
    0U, // G_UADDSAT
901
644k
    0U, // G_SADDSAT
902
644k
    0U, // G_USUBSAT
903
644k
    0U, // G_SSUBSAT
904
644k
    0U, // G_USHLSAT
905
644k
    0U, // G_SSHLSAT
906
644k
    0U, // G_SMULFIX
907
644k
    0U, // G_UMULFIX
908
644k
    0U, // G_SMULFIXSAT
909
644k
    0U, // G_UMULFIXSAT
910
644k
    0U, // G_SDIVFIX
911
644k
    0U, // G_UDIVFIX
912
644k
    0U, // G_SDIVFIXSAT
913
644k
    0U, // G_UDIVFIXSAT
914
644k
    0U, // G_FADD
915
644k
    0U, // G_FSUB
916
644k
    0U, // G_FMUL
917
644k
    0U, // G_FMA
918
644k
    0U, // G_FMAD
919
644k
    0U, // G_FDIV
920
644k
    0U, // G_FREM
921
644k
    0U, // G_FPOW
922
644k
    0U, // G_FPOWI
923
644k
    0U, // G_FEXP
924
644k
    0U, // G_FEXP2
925
644k
    0U, // G_FEXP10
926
644k
    0U, // G_FLOG
927
644k
    0U, // G_FLOG2
928
644k
    0U, // G_FLOG10
929
644k
    0U, // G_FLDEXP
930
644k
    0U, // G_FFREXP
931
644k
    0U, // G_FNEG
932
644k
    0U, // G_FPEXT
933
644k
    0U, // G_FPTRUNC
934
644k
    0U, // G_FPTOSI
935
644k
    0U, // G_FPTOUI
936
644k
    0U, // G_SITOFP
937
644k
    0U, // G_UITOFP
938
644k
    0U, // G_FABS
939
644k
    0U, // G_FCOPYSIGN
940
644k
    0U, // G_IS_FPCLASS
941
644k
    0U, // G_FCANONICALIZE
942
644k
    0U, // G_FMINNUM
943
644k
    0U, // G_FMAXNUM
944
644k
    0U, // G_FMINNUM_IEEE
945
644k
    0U, // G_FMAXNUM_IEEE
946
644k
    0U, // G_FMINIMUM
947
644k
    0U, // G_FMAXIMUM
948
644k
    0U, // G_GET_FPENV
949
644k
    0U, // G_SET_FPENV
950
644k
    0U, // G_RESET_FPENV
951
644k
    0U, // G_GET_FPMODE
952
644k
    0U, // G_SET_FPMODE
953
644k
    0U, // G_RESET_FPMODE
954
644k
    0U, // G_PTR_ADD
955
644k
    0U, // G_PTRMASK
956
644k
    0U, // G_SMIN
957
644k
    0U, // G_SMAX
958
644k
    0U, // G_UMIN
959
644k
    0U, // G_UMAX
960
644k
    0U, // G_ABS
961
644k
    0U, // G_LROUND
962
644k
    0U, // G_LLROUND
963
644k
    0U, // G_BR
964
644k
    0U, // G_BRJT
965
644k
    0U, // G_INSERT_VECTOR_ELT
966
644k
    0U, // G_EXTRACT_VECTOR_ELT
967
644k
    0U, // G_SHUFFLE_VECTOR
968
644k
    0U, // G_CTTZ
969
644k
    0U, // G_CTTZ_ZERO_UNDEF
970
644k
    0U, // G_CTLZ
971
644k
    0U, // G_CTLZ_ZERO_UNDEF
972
644k
    0U, // G_CTPOP
973
644k
    0U, // G_BSWAP
974
644k
    0U, // G_BITREVERSE
975
644k
    0U, // G_FCEIL
976
644k
    0U, // G_FCOS
977
644k
    0U, // G_FSIN
978
644k
    0U, // G_FSQRT
979
644k
    0U, // G_FFLOOR
980
644k
    0U, // G_FRINT
981
644k
    0U, // G_FNEARBYINT
982
644k
    0U, // G_ADDRSPACE_CAST
983
644k
    0U, // G_BLOCK_ADDR
984
644k
    0U, // G_JUMP_TABLE
985
644k
    0U, // G_DYN_STACKALLOC
986
644k
    0U, // G_STACKSAVE
987
644k
    0U, // G_STACKRESTORE
988
644k
    0U, // G_STRICT_FADD
989
644k
    0U, // G_STRICT_FSUB
990
644k
    0U, // G_STRICT_FMUL
991
644k
    0U, // G_STRICT_FDIV
992
644k
    0U, // G_STRICT_FREM
993
644k
    0U, // G_STRICT_FMA
994
644k
    0U, // G_STRICT_FSQRT
995
644k
    0U, // G_STRICT_FLDEXP
996
644k
    0U, // G_READ_REGISTER
997
644k
    0U, // G_WRITE_REGISTER
998
644k
    0U, // G_MEMCPY
999
644k
    0U, // G_MEMCPY_INLINE
1000
644k
    0U, // G_MEMMOVE
1001
644k
    0U, // G_MEMSET
1002
644k
    0U, // G_BZERO
1003
644k
    0U, // G_VECREDUCE_SEQ_FADD
1004
644k
    0U, // G_VECREDUCE_SEQ_FMUL
1005
644k
    0U, // G_VECREDUCE_FADD
1006
644k
    0U, // G_VECREDUCE_FMUL
1007
644k
    0U, // G_VECREDUCE_FMAX
1008
644k
    0U, // G_VECREDUCE_FMIN
1009
644k
    0U, // G_VECREDUCE_FMAXIMUM
1010
644k
    0U, // G_VECREDUCE_FMINIMUM
1011
644k
    0U, // G_VECREDUCE_ADD
1012
644k
    0U, // G_VECREDUCE_MUL
1013
644k
    0U, // G_VECREDUCE_AND
1014
644k
    0U, // G_VECREDUCE_OR
1015
644k
    0U, // G_VECREDUCE_XOR
1016
644k
    0U, // G_VECREDUCE_SMAX
1017
644k
    0U, // G_VECREDUCE_SMIN
1018
644k
    0U, // G_VECREDUCE_UMAX
1019
644k
    0U, // G_VECREDUCE_UMIN
1020
644k
    0U, // G_SBFX
1021
644k
    0U, // G_UBFX
1022
644k
    0U, // ABS
1023
644k
    0U, // ADDSri
1024
644k
    0U, // ADDSrr
1025
644k
    0U, // ADDSrsi
1026
644k
    0U, // ADDSrsr
1027
644k
    0U, // ADJCALLSTACKDOWN
1028
644k
    0U, // ADJCALLSTACKUP
1029
644k
    12770U, // ASRi
1030
644k
    12770U, // ASRr
1031
644k
    0U, // B
1032
644k
    0U, // BCCZi64
1033
644k
    0U, // BCCi64
1034
644k
    0U, // BLX_noip
1035
644k
    0U, // BLX_pred_noip
1036
644k
    0U, // BL_PUSHLR
1037
644k
    0U, // BMOVPCB_CALL
1038
644k
    0U, // BMOVPCRX_CALL
1039
644k
    0U, // BR_JTadd
1040
644k
    0U, // BR_JTm_i12
1041
644k
    0U, // BR_JTm_rs
1042
644k
    0U, // BR_JTr
1043
644k
    0U, // BX_CALL
1044
644k
    0U, // CMP_SWAP_16
1045
644k
    0U, // CMP_SWAP_32
1046
644k
    0U, // CMP_SWAP_64
1047
644k
    0U, // CMP_SWAP_8
1048
644k
    0U, // CONSTPOOL_ENTRY
1049
644k
    0U, // COPY_STRUCT_BYVAL_I32
1050
644k
    67130072U,  // ITasm
1051
644k
    0U, // Int_eh_sjlj_dispatchsetup
1052
644k
    0U, // Int_eh_sjlj_longjmp
1053
644k
    0U, // Int_eh_sjlj_setjmp
1054
644k
    0U, // Int_eh_sjlj_setjmp_nofp
1055
644k
    0U, // Int_eh_sjlj_setup_dispatch
1056
644k
    0U, // JUMPTABLE_ADDRS
1057
644k
    0U, // JUMPTABLE_INSTS
1058
644k
    0U, // JUMPTABLE_TBB
1059
644k
    0U, // JUMPTABLE_TBH
1060
644k
    0U, // LDMIA_RET
1061
644k
    29344U, // LDRBT_POST
1062
644k
    29094U, // LDRConstPool
1063
644k
    29379U, // LDRHTii
1064
644k
    0U, // LDRLIT_ga_abs
1065
644k
    0U, // LDRLIT_ga_pcrel
1066
644k
    0U, // LDRLIT_ga_pcrel_ldr
1067
644k
    29356U, // LDRSBTii
1068
644k
    29391U, // LDRSHTii
1069
644k
    29538U, // LDRT_POST
1070
644k
    0U, // LEApcrel
1071
644k
    0U, // LEApcrelJT
1072
644k
    0U, // LOADDUAL
1073
644k
    12318U, // LSLi
1074
644k
    12318U, // LSLr
1075
644k
    12777U, // LSRi
1076
644k
    12777U, // LSRr
1077
644k
    0U, // MEMCPY
1078
644k
    0U, // MLAv5
1079
644k
    0U, // MOVCCi
1080
644k
    0U, // MOVCCi16
1081
644k
    0U, // MOVCCi32imm
1082
644k
    0U, // MOVCCr
1083
644k
    0U, // MOVCCsi
1084
644k
    0U, // MOVCCsr
1085
644k
    0U, // MOVPCRX
1086
644k
    0U, // MOVTi16_ga_pcrel
1087
644k
    0U, // MOV_ga_pcrel
1088
644k
    0U, // MOV_ga_pcrel_ldr
1089
644k
    0U, // MOVi16_ga_pcrel
1090
644k
    0U, // MOVi32imm
1091
644k
    0U, // MOVsra_glue
1092
644k
    0U, // MOVsrl_glue
1093
644k
    0U, // MQPRCopy
1094
644k
    0U, // MQQPRLoad
1095
644k
    0U, // MQQPRStore
1096
644k
    0U, // MQQQQPRLoad
1097
644k
    0U, // MQQQQPRStore
1098
644k
    0U, // MULv5
1099
644k
    0U, // MVE_MEMCPYLOOPINST
1100
644k
    0U, // MVE_MEMSETLOOPINST
1101
644k
    0U, // MVNCCi
1102
644k
    0U, // PICADD
1103
644k
    0U, // PICLDR
1104
644k
    0U, // PICLDRB
1105
644k
    0U, // PICLDRH
1106
644k
    0U, // PICLDRSB
1107
644k
    0U, // PICLDRSH
1108
644k
    0U, // PICSTR
1109
644k
    0U, // PICSTRB
1110
644k
    0U, // PICSTRH
1111
644k
    12756U, // RORi
1112
644k
    12756U, // RORr
1113
644k
    0U, // RRX
1114
644k
    38310U, // RRXi
1115
644k
    0U, // RSBSri
1116
644k
    0U, // RSBSrsi
1117
644k
    0U, // RSBSrsr
1118
644k
    0U, // SEH_EpilogEnd
1119
644k
    0U, // SEH_EpilogStart
1120
644k
    0U, // SEH_Nop
1121
644k
    0U, // SEH_Nop_Ret
1122
644k
    0U, // SEH_PrologEnd
1123
644k
    0U, // SEH_SaveFRegs
1124
644k
    0U, // SEH_SaveLR
1125
644k
    0U, // SEH_SaveRegs
1126
644k
    0U, // SEH_SaveRegs_Ret
1127
644k
    0U, // SEH_SaveSP
1128
644k
    0U, // SEH_StackAlloc
1129
644k
    0U, // SMLALv5
1130
644k
    0U, // SMULLv5
1131
644k
    0U, // SPACE
1132
644k
    0U, // STOREDUAL
1133
644k
    29350U, // STRBT_POST
1134
644k
    0U, // STRBi_preidx
1135
644k
    0U, // STRBr_preidx
1136
644k
    0U, // STRH_preidx
1137
644k
    29549U, // STRT_POST
1138
644k
    0U, // STRi_preidx
1139
644k
    0U, // STRr_preidx
1140
644k
    0U, // SUBS_PC_LR
1141
644k
    0U, // SUBSri
1142
644k
    0U, // SUBSrr
1143
644k
    0U, // SUBSrsi
1144
644k
    0U, // SUBSrsr
1145
644k
    0U, // SpeculationBarrierISBDSBEndBB
1146
644k
    0U, // SpeculationBarrierSBEndBB
1147
644k
    0U, // TAILJMPd
1148
644k
    0U, // TAILJMPr
1149
644k
    0U, // TAILJMPr4
1150
644k
    0U, // TCRETURNdi
1151
644k
    0U, // TCRETURNri
1152
644k
    0U, // TPsoft
1153
644k
    0U, // UMLALv5
1154
644k
    0U, // UMULLv5
1155
644k
    567556U,  // VLD1LNdAsm_16
1156
644k
    1091844U, // VLD1LNdAsm_32
1157
644k
    1616132U, // VLD1LNdAsm_8
1158
644k
    567556U,  // VLD1LNdWB_fixed_Asm_16
1159
644k
    1091844U, // VLD1LNdWB_fixed_Asm_32
1160
644k
    1616132U, // VLD1LNdWB_fixed_Asm_8
1161
644k
    575748U,  // VLD1LNdWB_register_Asm_16
1162
644k
    1100036U, // VLD1LNdWB_register_Asm_32
1163
644k
    1624324U, // VLD1LNdWB_register_Asm_8
1164
644k
    567605U,  // VLD2LNdAsm_16
1165
644k
    1091893U, // VLD2LNdAsm_32
1166
644k
    1616181U, // VLD2LNdAsm_8
1167
644k
    567605U,  // VLD2LNdWB_fixed_Asm_16
1168
644k
    1091893U, // VLD2LNdWB_fixed_Asm_32
1169
644k
    1616181U, // VLD2LNdWB_fixed_Asm_8
1170
644k
    575797U,  // VLD2LNdWB_register_Asm_16
1171
644k
    1100085U, // VLD2LNdWB_register_Asm_32
1172
644k
    1624373U, // VLD2LNdWB_register_Asm_8
1173
644k
    567605U,  // VLD2LNqAsm_16
1174
644k
    1091893U, // VLD2LNqAsm_32
1175
644k
    567605U,  // VLD2LNqWB_fixed_Asm_16
1176
644k
    1091893U, // VLD2LNqWB_fixed_Asm_32
1177
644k
    575797U,  // VLD2LNqWB_register_Asm_16
1178
644k
    1100085U, // VLD2LNqWB_register_Asm_32
1179
644k
    134801754U, // VLD3DUPdAsm_16
1180
644k
    135326042U, // VLD3DUPdAsm_32
1181
644k
    135850330U, // VLD3DUPdAsm_8
1182
644k
    134801754U, // VLD3DUPdWB_fixed_Asm_16
1183
644k
    135326042U, // VLD3DUPdWB_fixed_Asm_32
1184
644k
    135850330U, // VLD3DUPdWB_fixed_Asm_8
1185
644k
    134785370U, // VLD3DUPdWB_register_Asm_16
1186
644k
    135309658U, // VLD3DUPdWB_register_Asm_32
1187
644k
    135833946U, // VLD3DUPdWB_register_Asm_8
1188
644k
    201910618U, // VLD3DUPqAsm_16
1189
644k
    202434906U, // VLD3DUPqAsm_32
1190
644k
    202959194U, // VLD3DUPqAsm_8
1191
644k
    201910618U, // VLD3DUPqWB_fixed_Asm_16
1192
644k
    202434906U, // VLD3DUPqWB_fixed_Asm_32
1193
644k
    202959194U, // VLD3DUPqWB_fixed_Asm_8
1194
644k
    201894234U, // VLD3DUPqWB_register_Asm_16
1195
644k
    202418522U, // VLD3DUPqWB_register_Asm_32
1196
644k
    202942810U, // VLD3DUPqWB_register_Asm_8
1197
644k
    567642U,  // VLD3LNdAsm_16
1198
644k
    1091930U, // VLD3LNdAsm_32
1199
644k
    1616218U, // VLD3LNdAsm_8
1200
644k
    567642U,  // VLD3LNdWB_fixed_Asm_16
1201
644k
    1091930U, // VLD3LNdWB_fixed_Asm_32
1202
644k
    1616218U, // VLD3LNdWB_fixed_Asm_8
1203
644k
    575834U,  // VLD3LNdWB_register_Asm_16
1204
644k
    1100122U, // VLD3LNdWB_register_Asm_32
1205
644k
    1624410U, // VLD3LNdWB_register_Asm_8
1206
644k
    567642U,  // VLD3LNqAsm_16
1207
644k
    1091930U, // VLD3LNqAsm_32
1208
644k
    567642U,  // VLD3LNqWB_fixed_Asm_16
1209
644k
    1091930U, // VLD3LNqWB_fixed_Asm_32
1210
644k
    575834U,  // VLD3LNqWB_register_Asm_16
1211
644k
    1100122U, // VLD3LNqWB_register_Asm_32
1212
644k
    269019482U, // VLD3dAsm_16
1213
644k
    269543770U, // VLD3dAsm_32
1214
644k
    270068058U, // VLD3dAsm_8
1215
644k
    269019482U, // VLD3dWB_fixed_Asm_16
1216
644k
    269543770U, // VLD3dWB_fixed_Asm_32
1217
644k
    270068058U, // VLD3dWB_fixed_Asm_8
1218
644k
    269003098U, // VLD3dWB_register_Asm_16
1219
644k
    269527386U, // VLD3dWB_register_Asm_32
1220
644k
    270051674U, // VLD3dWB_register_Asm_8
1221
644k
    336128346U, // VLD3qAsm_16
1222
644k
    336652634U, // VLD3qAsm_32
1223
644k
    337176922U, // VLD3qAsm_8
1224
644k
    336128346U, // VLD3qWB_fixed_Asm_16
1225
644k
    336652634U, // VLD3qWB_fixed_Asm_32
1226
644k
    337176922U, // VLD3qWB_fixed_Asm_8
1227
644k
    336111962U, // VLD3qWB_register_Asm_16
1228
644k
    336636250U, // VLD3qWB_register_Asm_32
1229
644k
    337160538U, // VLD3qWB_register_Asm_8
1230
644k
    403237238U, // VLD4DUPdAsm_16
1231
644k
    403761526U, // VLD4DUPdAsm_32
1232
644k
    404285814U, // VLD4DUPdAsm_8
1233
644k
    403237238U, // VLD4DUPdWB_fixed_Asm_16
1234
644k
    403761526U, // VLD4DUPdWB_fixed_Asm_32
1235
644k
    404285814U, // VLD4DUPdWB_fixed_Asm_8
1236
644k
    403220854U, // VLD4DUPdWB_register_Asm_16
1237
644k
    403745142U, // VLD4DUPdWB_register_Asm_32
1238
644k
    404269430U, // VLD4DUPdWB_register_Asm_8
1239
644k
    470346102U, // VLD4DUPqAsm_16
1240
644k
    470870390U, // VLD4DUPqAsm_32
1241
644k
    471394678U, // VLD4DUPqAsm_8
1242
644k
    470346102U, // VLD4DUPqWB_fixed_Asm_16
1243
644k
    470870390U, // VLD4DUPqWB_fixed_Asm_32
1244
644k
    471394678U, // VLD4DUPqWB_fixed_Asm_8
1245
644k
    470329718U, // VLD4DUPqWB_register_Asm_16
1246
644k
    470854006U, // VLD4DUPqWB_register_Asm_32
1247
644k
    471378294U, // VLD4DUPqWB_register_Asm_8
1248
644k
    567670U,  // VLD4LNdAsm_16
1249
644k
    1091958U, // VLD4LNdAsm_32
1250
644k
    1616246U, // VLD4LNdAsm_8
1251
644k
    567670U,  // VLD4LNdWB_fixed_Asm_16
1252
644k
    1091958U, // VLD4LNdWB_fixed_Asm_32
1253
644k
    1616246U, // VLD4LNdWB_fixed_Asm_8
1254
644k
    575862U,  // VLD4LNdWB_register_Asm_16
1255
644k
    1100150U, // VLD4LNdWB_register_Asm_32
1256
644k
    1624438U, // VLD4LNdWB_register_Asm_8
1257
644k
    567670U,  // VLD4LNqAsm_16
1258
644k
    1091958U, // VLD4LNqAsm_32
1259
644k
    567670U,  // VLD4LNqWB_fixed_Asm_16
1260
644k
    1091958U, // VLD4LNqWB_fixed_Asm_32
1261
644k
    575862U,  // VLD4LNqWB_register_Asm_16
1262
644k
    1100150U, // VLD4LNqWB_register_Asm_32
1263
644k
    537454966U, // VLD4dAsm_16
1264
644k
    537979254U, // VLD4dAsm_32
1265
644k
    538503542U, // VLD4dAsm_8
1266
644k
    537454966U, // VLD4dWB_fixed_Asm_16
1267
644k
    537979254U, // VLD4dWB_fixed_Asm_32
1268
644k
    538503542U, // VLD4dWB_fixed_Asm_8
1269
644k
    537438582U, // VLD4dWB_register_Asm_16
1270
644k
    537962870U, // VLD4dWB_register_Asm_32
1271
644k
    538487158U, // VLD4dWB_register_Asm_8
1272
644k
    604563830U, // VLD4qAsm_16
1273
644k
    605088118U, // VLD4qAsm_32
1274
644k
    605612406U, // VLD4qAsm_8
1275
644k
    604563830U, // VLD4qWB_fixed_Asm_16
1276
644k
    605088118U, // VLD4qWB_fixed_Asm_32
1277
644k
    605612406U, // VLD4qWB_fixed_Asm_8
1278
644k
    604547446U, // VLD4qWB_register_Asm_16
1279
644k
    605071734U, // VLD4qWB_register_Asm_32
1280
644k
    605596022U, // VLD4qWB_register_Asm_8
1281
644k
    0U, // VMOVD0
1282
644k
    0U, // VMOVDcc
1283
644k
    0U, // VMOVHcc
1284
644k
    0U, // VMOVQ0
1285
644k
    0U, // VMOVScc
1286
644k
    567567U,  // VST1LNdAsm_16
1287
644k
    1091855U, // VST1LNdAsm_32
1288
644k
    1616143U, // VST1LNdAsm_8
1289
644k
    567567U,  // VST1LNdWB_fixed_Asm_16
1290
644k
    1091855U, // VST1LNdWB_fixed_Asm_32
1291
644k
    1616143U, // VST1LNdWB_fixed_Asm_8
1292
644k
    575759U,  // VST1LNdWB_register_Asm_16
1293
644k
    1100047U, // VST1LNdWB_register_Asm_32
1294
644k
    1624335U, // VST1LNdWB_register_Asm_8
1295
644k
    567632U,  // VST2LNdAsm_16
1296
644k
    1091920U, // VST2LNdAsm_32
1297
644k
    1616208U, // VST2LNdAsm_8
1298
644k
    567632U,  // VST2LNdWB_fixed_Asm_16
1299
644k
    1091920U, // VST2LNdWB_fixed_Asm_32
1300
644k
    1616208U, // VST2LNdWB_fixed_Asm_8
1301
644k
    575824U,  // VST2LNdWB_register_Asm_16
1302
644k
    1100112U, // VST2LNdWB_register_Asm_32
1303
644k
    1624400U, // VST2LNdWB_register_Asm_8
1304
644k
    567632U,  // VST2LNqAsm_16
1305
644k
    1091920U, // VST2LNqAsm_32
1306
644k
    567632U,  // VST2LNqWB_fixed_Asm_16
1307
644k
    1091920U, // VST2LNqWB_fixed_Asm_32
1308
644k
    575824U,  // VST2LNqWB_register_Asm_16
1309
644k
    1100112U, // VST2LNqWB_register_Asm_32
1310
644k
    567653U,  // VST3LNdAsm_16
1311
644k
    1091941U, // VST3LNdAsm_32
1312
644k
    1616229U, // VST3LNdAsm_8
1313
644k
    567653U,  // VST3LNdWB_fixed_Asm_16
1314
644k
    1091941U, // VST3LNdWB_fixed_Asm_32
1315
644k
    1616229U, // VST3LNdWB_fixed_Asm_8
1316
644k
    575845U,  // VST3LNdWB_register_Asm_16
1317
644k
    1100133U, // VST3LNdWB_register_Asm_32
1318
644k
    1624421U, // VST3LNdWB_register_Asm_8
1319
644k
    567653U,  // VST3LNqAsm_16
1320
644k
    1091941U, // VST3LNqAsm_32
1321
644k
    567653U,  // VST3LNqWB_fixed_Asm_16
1322
644k
    1091941U, // VST3LNqWB_fixed_Asm_32
1323
644k
    575845U,  // VST3LNqWB_register_Asm_16
1324
644k
    1100133U, // VST3LNqWB_register_Asm_32
1325
644k
    269019493U, // VST3dAsm_16
1326
644k
    269543781U, // VST3dAsm_32
1327
644k
    270068069U, // VST3dAsm_8
1328
644k
    269019493U, // VST3dWB_fixed_Asm_16
1329
644k
    269543781U, // VST3dWB_fixed_Asm_32
1330
644k
    270068069U, // VST3dWB_fixed_Asm_8
1331
644k
    269003109U, // VST3dWB_register_Asm_16
1332
644k
    269527397U, // VST3dWB_register_Asm_32
1333
644k
    270051685U, // VST3dWB_register_Asm_8
1334
644k
    336128357U, // VST3qAsm_16
1335
644k
    336652645U, // VST3qAsm_32
1336
644k
    337176933U, // VST3qAsm_8
1337
644k
    336128357U, // VST3qWB_fixed_Asm_16
1338
644k
    336652645U, // VST3qWB_fixed_Asm_32
1339
644k
    337176933U, // VST3qWB_fixed_Asm_8
1340
644k
    336111973U, // VST3qWB_register_Asm_16
1341
644k
    336636261U, // VST3qWB_register_Asm_32
1342
644k
    337160549U, // VST3qWB_register_Asm_8
1343
644k
    567675U,  // VST4LNdAsm_16
1344
644k
    1091963U, // VST4LNdAsm_32
1345
644k
    1616251U, // VST4LNdAsm_8
1346
644k
    567675U,  // VST4LNdWB_fixed_Asm_16
1347
644k
    1091963U, // VST4LNdWB_fixed_Asm_32
1348
644k
    1616251U, // VST4LNdWB_fixed_Asm_8
1349
644k
    575867U,  // VST4LNdWB_register_Asm_16
1350
644k
    1100155U, // VST4LNdWB_register_Asm_32
1351
644k
    1624443U, // VST4LNdWB_register_Asm_8
1352
644k
    567675U,  // VST4LNqAsm_16
1353
644k
    1091963U, // VST4LNqAsm_32
1354
644k
    567675U,  // VST4LNqWB_fixed_Asm_16
1355
644k
    1091963U, // VST4LNqWB_fixed_Asm_32
1356
644k
    575867U,  // VST4LNqWB_register_Asm_16
1357
644k
    1100155U, // VST4LNqWB_register_Asm_32
1358
644k
    537454971U, // VST4dAsm_16
1359
644k
    537979259U, // VST4dAsm_32
1360
644k
    538503547U, // VST4dAsm_8
1361
644k
    537454971U, // VST4dWB_fixed_Asm_16
1362
644k
    537979259U, // VST4dWB_fixed_Asm_32
1363
644k
    538503547U, // VST4dWB_fixed_Asm_8
1364
644k
    537438587U, // VST4dWB_register_Asm_16
1365
644k
    537962875U, // VST4dWB_register_Asm_32
1366
644k
    538487163U, // VST4dWB_register_Asm_8
1367
644k
    604563835U, // VST4qAsm_16
1368
644k
    605088123U, // VST4qAsm_32
1369
644k
    605612411U, // VST4qAsm_8
1370
644k
    604563835U, // VST4qWB_fixed_Asm_16
1371
644k
    605088123U, // VST4qWB_fixed_Asm_32
1372
644k
    605612411U, // VST4qWB_fixed_Asm_8
1373
644k
    604547451U, // VST4qWB_register_Asm_16
1374
644k
    605071739U, // VST4qWB_register_Asm_32
1375
644k
    605596027U, // VST4qWB_register_Asm_8
1376
644k
    0U, // WIN__CHKSTK
1377
644k
    0U, // WIN__DBZCHK
1378
644k
    0U, // t2ABS
1379
644k
    0U, // t2ADDSri
1380
644k
    0U, // t2ADDSrr
1381
644k
    0U, // t2ADDSrs
1382
644k
    0U, // t2BF_LabelPseudo
1383
644k
    0U, // t2BR_JT
1384
644k
    0U, // t2CALL_BTI
1385
644k
    0U, // t2DoLoopStart
1386
644k
    0U, // t2DoLoopStartTP
1387
644k
    0U, // t2LDMIA_RET
1388
644k
    673246330U, // t2LDRB_OFFSET_imm
1389
644k
    740355194U, // t2LDRB_POST_imm
1390
644k
    807464058U, // t2LDRB_PRE_imm
1391
644k
    27770U, // t2LDRBpcrel
1392
644k
    29094U, // t2LDRConstPool
1393
644k
    673246848U, // t2LDRH_OFFSET_imm
1394
644k
    740355712U, // t2LDRH_POST_imm
1395
644k
    807464576U, // t2LDRH_PRE_imm
1396
644k
    28288U, // t2LDRHpcrel
1397
644k
    0U, // t2LDRLIT_ga_pcrel
1398
644k
    673246349U, // t2LDRSB_OFFSET_imm
1399
644k
    740355213U, // t2LDRSB_POST_imm
1400
644k
    807464077U, // t2LDRSB_PRE_imm
1401
644k
    27789U, // t2LDRSBpcrel
1402
644k
    673246887U, // t2LDRSH_OFFSET_imm
1403
644k
    740355751U, // t2LDRSH_POST_imm
1404
644k
    807464615U, // t2LDRSH_PRE_imm
1405
644k
    28327U, // t2LDRSHpcrel
1406
644k
    740356518U, // t2LDR_POST_imm
1407
644k
    807465382U, // t2LDR_PRE_imm
1408
644k
    0U, // t2LDRpci_pic
1409
644k
    29094U, // t2LDRpcrel
1410
644k
    0U, // t2LEApcrel
1411
644k
    0U, // t2LEApcrelJT
1412
644k
    0U, // t2LoopDec
1413
644k
    0U, // t2LoopEnd
1414
644k
    0U, // t2LoopEndDec
1415
644k
    0U, // t2MOVCCasr
1416
644k
    0U, // t2MOVCCi
1417
644k
    0U, // t2MOVCCi16
1418
644k
    0U, // t2MOVCCi32imm
1419
644k
    0U, // t2MOVCClsl
1420
644k
    0U, // t2MOVCClsr
1421
644k
    0U, // t2MOVCCr
1422
644k
    0U, // t2MOVCCror
1423
644k
    62064U, // t2MOVSsi
1424
644k
    45680U, // t2MOVSsr
1425
644k
    0U, // t2MOVTi16_ga_pcrel
1426
644k
    0U, // t2MOV_ga_pcrel
1427
644k
    0U, // t2MOVi16_ga_pcrel
1428
644k
    0U, // t2MOVi32imm
1429
644k
    62539U, // t2MOVsi
1430
644k
    46155U, // t2MOVsr
1431
644k
    0U, // t2MVNCCi
1432
644k
    0U, // t2RSBSri
1433
644k
    0U, // t2RSBSrs
1434
644k
    673246336U, // t2STRB_OFFSET_imm
1435
644k
    740355200U, // t2STRB_POST_imm
1436
644k
    807464064U, // t2STRB_PRE_imm
1437
644k
    0U, // t2STRB_preidx
1438
644k
    673246854U, // t2STRH_OFFSET_imm
1439
644k
    740355718U, // t2STRH_POST_imm
1440
644k
    807464582U, // t2STRH_PRE_imm
1441
644k
    0U, // t2STRH_preidx
1442
644k
    740356608U, // t2STR_POST_imm
1443
644k
    807465472U, // t2STR_PRE_imm
1444
644k
    0U, // t2STR_preidx
1445
644k
    0U, // t2SUBSri
1446
644k
    0U, // t2SUBSrr
1447
644k
    0U, // t2SUBSrs
1448
644k
    0U, // t2SpeculationBarrierISBDSBEndBB
1449
644k
    0U, // t2SpeculationBarrierSBEndBB
1450
644k
    0U, // t2TBB_JT
1451
644k
    0U, // t2TBH_JT
1452
644k
    0U, // t2WhileLoopSetup
1453
644k
    0U, // t2WhileLoopStart
1454
644k
    0U, // t2WhileLoopStartLR
1455
644k
    0U, // t2WhileLoopStartTP
1456
644k
    0U, // tADCS
1457
644k
    0U, // tADDSi3
1458
644k
    0U, // tADDSi8
1459
644k
    0U, // tADDSrr
1460
644k
    0U, // tADDframe
1461
644k
    0U, // tADJCALLSTACKDOWN
1462
644k
    0U, // tADJCALLSTACKUP
1463
644k
    0U, // tBLXNS_CALL
1464
644k
    0U, // tBLXr_noip
1465
644k
    0U, // tBL_PUSHLR
1466
644k
    0U, // tBRIND
1467
644k
    0U, // tBR_JTr
1468
644k
    0U, // tBXNS_RET
1469
644k
    0U, // tBX_CALL
1470
644k
    0U, // tBX_RET
1471
644k
    0U, // tBX_RET_vararg
1472
644k
    0U, // tBfar
1473
644k
    0U, // tCMP_SWAP_16
1474
644k
    0U, // tCMP_SWAP_32
1475
644k
    0U, // tCMP_SWAP_8
1476
644k
    0U, // tLDMIA_UPD
1477
644k
    29094U, // tLDRConstPool
1478
644k
    0U, // tLDRLIT_ga_abs
1479
644k
    0U, // tLDRLIT_ga_pcrel
1480
644k
    0U, // tLDR_postidx
1481
644k
    0U, // tLDRpci_pic
1482
644k
    0U, // tLEApcrel
1483
644k
    0U, // tLEApcrelJT
1484
644k
    0U, // tLSLSri
1485
644k
    0U, // tMOVCCr_pseudo
1486
644k
    0U, // tMOVi32imm
1487
644k
    0U, // tPOP_RET
1488
644k
    0U, // tRSBS
1489
644k
    0U, // tSBCS
1490
644k
    0U, // tSUBSi3
1491
644k
    0U, // tSUBSi8
1492
644k
    0U, // tSUBSrr
1493
644k
    0U, // tTAILJMPd
1494
644k
    0U, // tTAILJMPdND
1495
644k
    0U, // tTAILJMPr
1496
644k
    0U, // tTBB_JT
1497
644k
    0U, // tTBH_JT
1498
644k
    0U, // tTPsoft
1499
644k
    2632970U, // ADCri
1500
644k
    2632970U, // ADCrr
1501
644k
    2690314U, // ADCrsi
1502
644k
    77066U, // ADCrsr
1503
644k
    2633038U, // ADDri
1504
644k
    2633038U, // ADDrr
1505
644k
    2690382U, // ADDrsi
1506
644k
    77134U, // ADDrsr
1507
644k
    2650529U, // ADR
1508
644k
    875644520U, // AESD
1509
644k
    875644528U, // AESE
1510
644k
    942753365U, // AESIMC
1511
644k
    942753375U, // AESMC
1512
644k
    2633103U, // ANDri
1513
644k
    2633103U, // ANDrr
1514
644k
    2690447U, // ANDrsi
1515
644k
    77199U, // ANDrsr
1516
644k
    1010394590U,  // BF16VDOTI_VDOTD
1517
644k
    1010394590U,  // BF16VDOTI_VDOTQ
1518
644k
    1010394590U,  // BF16VDOTS_VDOTD
1519
644k
    1010394590U,  // BF16VDOTS_VDOTQ
1520
644k
    943748008U, // BF16_VCVT
1521
644k
    876670131U, // BF16_VCVTB
1522
644k
    876671894U, // BF16_VCVTT
1523
644k
    2682130U, // BFC
1524
644k
    2666240U, // BFI
1525
644k
    2632983U, // BICri
1526
644k
    2632983U, // BICrr
1527
644k
    2690327U, // BICrsi
1528
644k
    77079U, // BICrsr
1529
644k
    4802500U, // BKPT
1530
644k
    4818832U, // BL
1531
644k
    4802554U, // BLX
1532
644k
    2733469U, // BLX_pred
1533
644k
    4818938U, // BLXi
1534
644k
    1076473681U,  // BL_pred
1535
644k
    4802550U, // BX
1536
644k
    2731794U, // BXJ
1537
644k
    5362935U, // BX_RET
1538
644k
    2733303U, // BX_pred
1539
644k
    1076472756U,  // Bcc
1540
644k
    878305282U, // CDE_CX1
1541
644k
    1143515832U,  // CDE_CX1A
1542
644k
    1214375736U,  // CDE_CX1D
1543
644k
    1143515854U,  // CDE_CX1DA
1544
644k
    878305875U, // CDE_CX2
1545
644k
    1143524030U,  // CDE_CX2A
1546
644k
    1281484606U,  // CDE_CX2D
1547
644k
    1143524052U,  // CDE_CX2DA
1548
644k
    878305881U, // CDE_CX3
1549
644k
    1143605956U,  // CDE_CX3A
1550
644k
    1281484612U,  // CDE_CX3D
1551
644k
    1143605978U,  // CDE_CX3DA
1552
644k
    1012524758U,  // CDE_VCX1A_fpdp
1553
644k
    1012524758U,  // CDE_VCX1A_fpsp
1554
644k
    1143614135U,  // CDE_VCX1A_vec
1555
644k
    878305281U, // CDE_VCX1_fpdp
1556
644k
    878305281U, // CDE_VCX1_fpsp
1557
644k
    1143621908U,  // CDE_VCX1_vec
1558
644k
    1012524765U,  // CDE_VCX2A_fpdp
1559
644k
    1012524765U,  // CDE_VCX2A_fpsp
1560
644k
    1143630525U,  // CDE_VCX2A_vec
1561
644k
    878305874U, // CDE_VCX2_fpdp
1562
644k
    878305874U, // CDE_VCX2_fpsp
1563
644k
    1143613781U,  // CDE_VCX2_vec
1564
644k
    1012524772U,  // CDE_VCX3A_fpdp
1565
644k
    1012524772U,  // CDE_VCX3A_fpsp
1566
644k
    1143638723U,  // CDE_VCX3A_vec
1567
644k
    878305880U, // CDE_VCX3_fpdp
1568
644k
    878305880U, // CDE_VCX3_fpsp
1569
644k
    1143630186U,  // CDE_VCX3_vec
1570
644k
    1344934152U,  // CDP
1571
644k
    1416274495U,  // CDP2
1572
644k
    5445U,  // CLREX
1573
644k
    2651636U, // CLZ
1574
644k
    2650273U, // CMNri
1575
644k
    2650273U, // CMNzrr
1576
644k
    2683041U, // CMNzrsi
1577
644k
    2666657U, // CMNzrsr
1578
644k
    2650386U, // CMPri
1579
644k
    2650386U, // CMPrr
1580
644k
    2683154U, // CMPrsi
1581
644k
    2666770U, // CMPrsr
1582
644k
    4802484U, // CPS1p
1583
644k
    1479201365U,  // CPS2p
1584
644k
    1479201365U,  // CPS3p
1585
644k
    942753529U, // CRC32B
1586
644k
    942753537U, // CRC32CB
1587
644k
    942753647U, // CRC32CH
1588
644k
    942753767U, // CRC32CW
1589
644k
    942753639U, // CRC32H
1590
644k
    942753759U, // CRC32W
1591
644k
    2731508U, // DBG
1592
644k
    190232U,  // DMB
1593
644k
    190237U,  // DSB
1594
644k
    2634192U, // EORri
1595
644k
    2634192U, // EORrr
1596
644k
    2691536U, // EORrsi
1597
644k
    78288U, // EORrsr
1598
644k
    4838067U, // ERET
1599
644k
    1282438218U,  // FCONSTD
1600
644k
    7894090U, // FCONSTH
1601
644k
    8418378U, // FCONSTS
1602
644k
    942175474U, // FLDMXDB_UPD
1603
644k
    2733201U, // FLDMXIA
1604
644k
    942175377U, // FLDMXIA_UPD
1605
644k
    9032281U, // FMSTAT
1606
644k
    942175482U, // FSTMXDB_UPD
1607
644k
    2733209U, // FSTMXIA
1608
644k
    942175385U, // FSTMXIA_UPD
1609
644k
    2732808U, // HINT
1610
644k
    4802495U, // HLT
1611
644k
    4802355U, // HVC
1612
644k
    198434U,  // ISB
1613
644k
    2648800U, // LDA
1614
644k
    2649009U, // LDAB
1615
644k
    2651443U, // LDAEX
1616
644k
    2649320U, // LDAEXB
1617
644k
    1546153387U,  // LDAEXD
1618
644k
    2649816U, // LDAEXH
1619
644k
    2649616U, // LDAH
1620
644k
    1620223874U,  // LDC2L_OFFSET
1621
644k
    1687332738U,  // LDC2L_OPTION
1622
644k
    1687332738U,  // LDC2L_POST
1623
644k
    1754441602U,  // LDC2L_PRE
1624
644k
    1620222502U,  // LDC2_OFFSET
1625
644k
    1687331366U,  // LDC2_OPTION
1626
644k
    1687331366U,  // LDC2_POST
1627
644k
    1754440230U,  // LDC2_PRE
1628
644k
    1344843610U,  // LDCL_OFFSET
1629
644k
    1344843610U,  // LDCL_OPTION
1630
644k
    1344843610U,  // LDCL_POST
1631
644k
    1344843610U,  // LDCL_PRE
1632
644k
    1344843022U,  // LDC_OFFSET
1633
644k
    1344843022U,  // LDC_OPTION
1634
644k
    1344843022U,  // LDC_POST
1635
644k
    1344843022U,  // LDC_PRE
1636
644k
    2730724U, // LDMDA
1637
644k
    942172900U, // LDMDA_UPD
1638
644k
    2730979U, // LDMDB
1639
644k
    942173155U, // LDMDB_UPD
1640
644k
    2732107U, // LDMIA
1641
644k
    942174283U, // LDMIA_UPD
1642
644k
    2730998U, // LDMIB
1643
644k
    942173174U, // LDMIB_UPD
1644
644k
    2675360U, // LDRBT_POST_IMM
1645
644k
    2675360U, // LDRBT_POST_REG
1646
644k
    2673786U, // LDRB_POST_IMM
1647
644k
    2673786U, // LDRB_POST_REG
1648
644k
    2665594U, // LDRB_PRE_IMM
1649
644k
    2673786U, // LDRB_PRE_REG
1650
644k
    2681978U, // LDRBi12
1651
644k
    2665594U, // LDRBrs
1652
644k
    2674068U, // LDRD
1653
644k
    2755988U, // LDRD_POST
1654
644k
    2755988U, // LDRD_PRE
1655
644k
    2651455U, // LDREX
1656
644k
    2649334U, // LDREXB
1657
644k
    1546153401U,  // LDREXD
1658
644k
    2649830U, // LDREXH
1659
644k
    2666112U, // LDRH
1660
644k
    2667203U, // LDRHTi
1661
644k
    2675395U, // LDRHTr
1662
644k
    2674304U, // LDRH_POST
1663
644k
    2674304U, // LDRH_PRE
1664
644k
    2665613U, // LDRSB
1665
644k
    2667180U, // LDRSBTi
1666
644k
    2675372U, // LDRSBTr
1667
644k
    2673805U, // LDRSB_POST
1668
644k
    2673805U, // LDRSB_PRE
1669
644k
    2666151U, // LDRSH
1670
644k
    2667215U, // LDRSHTi
1671
644k
    2675407U, // LDRSHTr
1672
644k
    2674343U, // LDRSH_POST
1673
644k
    2674343U, // LDRSH_PRE
1674
644k
    2675554U, // LDRT_POST_IMM
1675
644k
    2675554U, // LDRT_POST_REG
1676
644k
    2675110U, // LDR_POST_IMM
1677
644k
    2675110U, // LDR_POST_REG
1678
644k
    2666918U, // LDR_PRE_IMM
1679
644k
    2675110U, // LDR_PRE_REG
1680
644k
    2683302U, // LDRcp
1681
644k
    2683302U, // LDRi12
1682
644k
    2666918U, // LDRrs
1683
644k
    1344934301U,  // MCR
1684
644k
    879403589U, // MCR2
1685
644k
    1344852440U,  // MCRR
1686
644k
    879403595U, // MCRR2
1687
644k
    2689828U, // MLA
1688
644k
    2667053U, // MLS
1689
644k
    10081355U,  // MOVPCLR
1690
644k
    2683821U, // MOVTi16
1691
644k
    2659403U, // MOVi
1692
644k
    2651250U, // MOVi16
1693
644k
    2659403U, // MOVr
1694
644k
    2659403U, // MOVr_TC
1695
644k
    2634827U, // MOVsi
1696
644k
    2692171U, // MOVsr
1697
644k
    1143606565U,  // MRC
1698
644k
    3793452U, // MRC2
1699
644k
    1814613289U,  // MRRC
1700
644k
    205362U,  // MRRC2
1701
644k
    2732634U, // MRS
1702
644k
    2650714U, // MRSbanked
1703
644k
    2732634U, // MRSsys
1704
644k
    1881698798U,  // MSR
1705
644k
    1948807662U,  // MSRbanked
1706
644k
    1881698798U,  // MSRi
1707
644k
    2633774U, // MUL
1708
644k
    2674699U, // MVE_ASRLi
1709
644k
    2674699U, // MVE_ASRLr
1710
644k
    942752741U, // MVE_DLSTP_16
1711
644k
    942751988U, // MVE_DLSTP_32
1712
644k
    942752350U, // MVE_DLSTP_64
1713
644k
    942753400U, // MVE_DLSTP_8
1714
644k
    1210700109U,  // MVE_LCTP
1715
644k
    10577828U,  // MVE_LETP
1716
644k
    2674646U, // MVE_LSLLi
1717
644k
    2674646U, // MVE_LSLLr
1718
644k
    2674704U, // MVE_LSRL
1719
644k
    942207402U, // MVE_SQRSHR
1720
644k
    2756597U, // MVE_SQRSHRL
1721
644k
    942206849U, // MVE_SQSHL
1722
644k
    2674618U, // MVE_SQSHLL
1723
644k
    942207409U, // MVE_SRSHR
1724
644k
    2674685U, // MVE_SRSHRL
1725
644k
    942206867U, // MVE_UQRSHL
1726
644k
    2756552U, // MVE_UQRSHLL
1727
644k
    942206855U, // MVE_UQSHL
1728
644k
    2674625U, // MVE_UQSHLL
1729
644k
    942207415U, // MVE_URSHR
1730
644k
    2674692U, // MVE_URSHRL
1731
644k
    11154380U,  // MVE_VABAVs16
1732
644k
    11678668U,  // MVE_VABAVs32
1733
644k
    12202956U,  // MVE_VABAVs8
1734
644k
    12727244U,  // MVE_VABAVu16
1735
644k
    13251532U,  // MVE_VABAVu32
1736
644k
    13775820U,  // MVE_VABAVu8
1737
644k
    8015174U, // MVE_VABDf16
1738
644k
    8539462U, // MVE_VABDf32
1739
644k
    11160902U,  // MVE_VABDs16
1740
644k
    11685190U,  // MVE_VABDs32
1741
644k
    12209478U,  // MVE_VABDs8
1742
644k
    12733766U,  // MVE_VABDu16
1743
644k
    13258054U,  // MVE_VABDu32
1744
644k
    13782342U,  // MVE_VABDu8
1745
644k
    8081948U, // MVE_VABSf16
1746
644k
    8606236U, // MVE_VABSf32
1747
644k
    11227676U,  // MVE_VABSs16
1748
644k
    11751964U,  // MVE_VABSs32
1749
644k
    12276252U,  // MVE_VABSs8
1750
644k
    14314761U,  // MVE_VADC
1751
644k
    14298874U,  // MVE_VADCI
1752
644k
    11692963U,  // MVE_VADDLVs32acc
1753
644k
    11686957U,  // MVE_VADDLVs32no_acc
1754
644k
    13265827U,  // MVE_VADDLVu32acc
1755
644k
    13259821U,  // MVE_VADDLVu32no_acc
1756
644k
    11160476U,  // MVE_VADDVs16acc
1757
644k
    11228180U,  // MVE_VADDVs16no_acc
1758
644k
    11684764U,  // MVE_VADDVs32acc
1759
644k
    11752468U,  // MVE_VADDVs32no_acc
1760
644k
    12209052U,  // MVE_VADDVs8acc
1761
644k
    12276756U,  // MVE_VADDVs8no_acc
1762
644k
    12733340U,  // MVE_VADDVu16acc
1763
644k
    12801044U,  // MVE_VADDVu16no_acc
1764
644k
    13257628U,  // MVE_VADDVu32acc
1765
644k
    13325332U,  // MVE_VADDVu32no_acc
1766
644k
    13781916U,  // MVE_VADDVu8acc
1767
644k
    13849620U,  // MVE_VADDVu8no_acc
1768
644k
    8015223U, // MVE_VADD_qr_f16
1769
644k
    8539511U, // MVE_VADD_qr_f32
1770
644k
    14830967U,  // MVE_VADD_qr_i16
1771
644k
    14306679U,  // MVE_VADD_qr_i32
1772
644k
    15355255U,  // MVE_VADD_qr_i8
1773
644k
    8015223U, // MVE_VADDf16
1774
644k
    8539511U, // MVE_VADDf32
1775
644k
    14830967U,  // MVE_VADDi16
1776
644k
    14306679U,  // MVE_VADDi32
1777
644k
    15355255U,  // MVE_VADDi8
1778
644k
    2772366U, // MVE_VAND
1779
644k
    2772246U, // MVE_VBIC
1780
644k
    14830870U,  // MVE_VBICimmi16
1781
644k
    14306582U,  // MVE_VBICimmi32
1782
644k
    676338U,  // MVE_VBRSR16
1783
644k
    1200626U, // MVE_VBRSR32
1784
644k
    1724914U, // MVE_VBRSR8
1785
644k
    8006994U, // MVE_VCADDf16
1786
644k
    8531282U, // MVE_VCADDf32
1787
644k
    14822738U,  // MVE_VCADDi16
1788
644k
    14298450U,  // MVE_VCADDi32
1789
644k
    15347026U,  // MVE_VCADDi8
1790
644k
    11227686U,  // MVE_VCLSs16
1791
644k
    11751974U,  // MVE_VCLSs32
1792
644k
    12276262U,  // MVE_VCLSs8
1793
644k
    14898675U,  // MVE_VCLZs16
1794
644k
    14374387U,  // MVE_VCLZs32
1795
644k
    15422963U,  // MVE_VCLZs8
1796
644k
    8022818U, // MVE_VCMLAf16
1797
644k
    8547106U, // MVE_VCMLAf32
1798
644k
    2021273873U,  // MVE_VCMPf16
1799
644k
    2021273873U,  // MVE_VCMPf16r
1800
644k
    2021798161U,  // MVE_VCMPf32
1801
644k
    2021798161U,  // MVE_VCMPf32r
1802
644k
    2028089617U,  // MVE_VCMPi16
1803
644k
    2028089617U,  // MVE_VCMPi16r
1804
644k
    2027565329U,  // MVE_VCMPi32
1805
644k
    2027565329U,  // MVE_VCMPi32r
1806
644k
    2028613905U,  // MVE_VCMPi8
1807
644k
    2028613905U,  // MVE_VCMPi8r
1808
644k
    2024419601U,  // MVE_VCMPs16
1809
644k
    2024419601U,  // MVE_VCMPs16r
1810
644k
    2024943889U,  // MVE_VCMPs32
1811
644k
    2024943889U,  // MVE_VCMPs32r
1812
644k
    2025468177U,  // MVE_VCMPs8
1813
644k
    2025468177U,  // MVE_VCMPs8r
1814
644k
    2025992465U,  // MVE_VCMPu16
1815
644k
    2025992465U,  // MVE_VCMPu16r
1816
644k
    2026516753U,  // MVE_VCMPu32
1817
644k
    2026516753U,  // MVE_VCMPu32r
1818
644k
    2027041041U,  // MVE_VCMPu8
1819
644k
    2027041041U,  // MVE_VCMPu8r
1820
644k
    8007724U, // MVE_VCMULf16
1821
644k
    8532012U, // MVE_VCMULf32
1822
644k
    940265810U, // MVE_VCTP16
1823
644k
    940790098U, // MVE_VCTP32
1824
644k
    955470162U, // MVE_VCTP64
1825
644k
    941314386U, // MVE_VCTP8
1826
644k
    888818867U, // MVE_VCVTf16f32bh
1827
644k
    888820630U, // MVE_VCVTf16f32th
1828
644k
    1291998120U,  // MVE_VCVTf16s16_fix
1829
644k
    1224954792U,  // MVE_VCVTf16s16n
1830
644k
    1292522408U,  // MVE_VCVTf16u16_fix
1831
644k
    1225479080U,  // MVE_VCVTf16u16n
1832
644k
    18042035U,  // MVE_VCVTf32f16bh
1833
644k
    18043798U,  // MVE_VCVTf32f16th
1834
644k
    1293570984U,  // MVE_VCVTf32s32_fix
1835
644k
    1226527656U,  // MVE_VCVTf32s32n
1836
644k
    1294095272U,  // MVE_VCVTf32u32_fix
1837
644k
    1227051944U,  // MVE_VCVTf32u32n
1838
644k
    1294619560U,  // MVE_VCVTs16f16_fix
1839
644k
    1227574128U,  // MVE_VCVTs16f16a
1840
644k
    1227575410U,  // MVE_VCVTs16f16m
1841
644k
    1227575506U,  // MVE_VCVTs16f16n
1842
644k
    1227575646U,  // MVE_VCVTs16f16p
1843
644k
    1227576232U,  // MVE_VCVTs16f16z
1844
644k
    1295143848U,  // MVE_VCVTs32f32_fix
1845
644k
    1228098416U,  // MVE_VCVTs32f32a
1846
644k
    1228099698U,  // MVE_VCVTs32f32m
1847
644k
    1228099794U,  // MVE_VCVTs32f32n
1848
644k
    1228099934U,  // MVE_VCVTs32f32p
1849
644k
    1228100520U,  // MVE_VCVTs32f32z
1850
644k
    1295668136U,  // MVE_VCVTu16f16_fix
1851
644k
    1228622704U,  // MVE_VCVTu16f16a
1852
644k
    1228623986U,  // MVE_VCVTu16f16m
1853
644k
    1228624082U,  // MVE_VCVTu16f16n
1854
644k
    1228624222U,  // MVE_VCVTu16f16p
1855
644k
    1228624808U,  // MVE_VCVTu16f16z
1856
644k
    1296192424U,  // MVE_VCVTu32f32_fix
1857
644k
    1229146992U,  // MVE_VCVTu32f32a
1858
644k
    1229148274U,  // MVE_VCVTu32f32m
1859
644k
    1229148370U,  // MVE_VCVTu32f32n
1860
644k
    1229148510U,  // MVE_VCVTu32f32p
1861
644k
    1229149096U,  // MVE_VCVTu32f32z
1862
644k
    12726628U,  // MVE_VDDUPu16
1863
644k
    13250916U,  // MVE_VDDUPu32
1864
644k
    13775204U,  // MVE_VDDUPu8
1865
644k
    741744U,  // MVE_VDUP16
1866
644k
    1266032U, // MVE_VDUP32
1867
644k
    1790320U, // MVE_VDUP8
1868
644k
    12743029U,  // MVE_VDWDUPu16
1869
644k
    13267317U,  // MVE_VDWDUPu32
1870
644k
    13791605U,  // MVE_VDWDUPu8
1871
644k
    2773455U, // MVE_VEOR
1872
644k
    8008208U, // MVE_VFMA_qr_Sf16
1873
644k
    8532496U, // MVE_VFMA_qr_Sf32
1874
644k
    8006457U, // MVE_VFMA_qr_f16
1875
644k
    8530745U, // MVE_VFMA_qr_f32
1876
644k
    8006457U, // MVE_VFMAf16
1877
644k
    8530745U, // MVE_VFMAf32
1878
644k
    8008252U, // MVE_VFMSf16
1879
644k
    8532540U, // MVE_VFMSf32
1880
644k
    11160933U,  // MVE_VHADD_qr_s16
1881
644k
    11685221U,  // MVE_VHADD_qr_s32
1882
644k
    12209509U,  // MVE_VHADD_qr_s8
1883
644k
    12733797U,  // MVE_VHADD_qr_u16
1884
644k
    13258085U,  // MVE_VHADD_qr_u32
1885
644k
    13782373U,  // MVE_VHADD_qr_u8
1886
644k
    11160933U,  // MVE_VHADDs16
1887
644k
    11685221U,  // MVE_VHADDs32
1888
644k
    12209509U,  // MVE_VHADDs8
1889
644k
    12733797U,  // MVE_VHADDu16
1890
644k
    13258085U,  // MVE_VHADDu32
1891
644k
    13782373U,  // MVE_VHADDu8
1892
644k
    11152715U,  // MVE_VHCADDs16
1893
644k
    11677003U,  // MVE_VHCADDs32
1894
644k
    12201291U,  // MVE_VHCADDs8
1895
644k
    11160777U,  // MVE_VHSUB_qr_s16
1896
644k
    11685065U,  // MVE_VHSUB_qr_s32
1897
644k
    12209353U,  // MVE_VHSUB_qr_s8
1898
644k
    12733641U,  // MVE_VHSUB_qr_u16
1899
644k
    13257929U,  // MVE_VHSUB_qr_u32
1900
644k
    13782217U,  // MVE_VHSUB_qr_u8
1901
644k
    11160777U,  // MVE_VHSUBs16
1902
644k
    11685065U,  // MVE_VHSUBs32
1903
644k
    12209353U,  // MVE_VHSUBs8
1904
644k
    12733641U,  // MVE_VHSUBu16
1905
644k
    13257929U,  // MVE_VHSUBu32
1906
644k
    13782217U,  // MVE_VHSUBu8
1907
644k
    12726634U,  // MVE_VIDUPu16
1908
644k
    13250922U,  // MVE_VIDUPu32
1909
644k
    13775210U,  // MVE_VIDUPu8
1910
644k
    12743036U,  // MVE_VIWDUPu16
1911
644k
    13267324U,  // MVE_VIWDUPu32
1912
644k
    13791612U,  // MVE_VIWDUPu8
1913
644k
    21717869U,  // MVE_VLD20_16
1914
644k
    22242157U,  // MVE_VLD20_16_wb
1915
644k
    21716999U,  // MVE_VLD20_32
1916
644k
    22241287U,  // MVE_VLD20_32_wb
1917
644k
    21718505U,  // MVE_VLD20_8
1918
644k
    22242793U,  // MVE_VLD20_8_wb
1919
644k
    21717909U,  // MVE_VLD21_16
1920
644k
    22242197U,  // MVE_VLD21_16_wb
1921
644k
    21717065U,  // MVE_VLD21_32
1922
644k
    22241353U,  // MVE_VLD21_32_wb
1923
644k
    21718541U,  // MVE_VLD21_8
1924
644k
    22242829U,  // MVE_VLD21_8_wb
1925
644k
    21726081U,  // MVE_VLD40_16
1926
644k
    22250369U,  // MVE_VLD40_16_wb
1927
644k
    21725211U,  // MVE_VLD40_32
1928
644k
    22249499U,  // MVE_VLD40_32_wb
1929
644k
    21726715U,  // MVE_VLD40_8
1930
644k
    22251003U,  // MVE_VLD40_8_wb
1931
644k
    21726121U,  // MVE_VLD41_16
1932
644k
    22250409U,  // MVE_VLD41_16_wb
1933
644k
    21725277U,  // MVE_VLD41_32
1934
644k
    22249565U,  // MVE_VLD41_32_wb
1935
644k
    21726751U,  // MVE_VLD41_8
1936
644k
    22251039U,  // MVE_VLD41_8_wb
1937
644k
    21726141U,  // MVE_VLD42_16
1938
644k
    22250429U,  // MVE_VLD42_16_wb
1939
644k
    21725323U,  // MVE_VLD42_32
1940
644k
    22249611U,  // MVE_VLD42_32_wb
1941
644k
    21726769U,  // MVE_VLD42_8
1942
644k
    22251057U,  // MVE_VLD42_8_wb
1943
644k
    21726161U,  // MVE_VLD43_16
1944
644k
    22250449U,  // MVE_VLD43_16_wb
1945
644k
    21725356U,  // MVE_VLD43_32
1946
644k
    22249644U,  // MVE_VLD43_32_wb
1947
644k
    21726787U,  // MVE_VLD43_8
1948
644k
    22251075U,  // MVE_VLD43_8_wb
1949
644k
    11160697U,  // MVE_VLDRBS16
1950
644k
    950676601U, // MVE_VLDRBS16_post
1951
644k
    950676601U, // MVE_VLDRBS16_pre
1952
644k
    11160697U,  // MVE_VLDRBS16_rq
1953
644k
    11684985U,  // MVE_VLDRBS32
1954
644k
    951200889U, // MVE_VLDRBS32_post
1955
644k
    951200889U, // MVE_VLDRBS32_pre
1956
644k
    11684985U,  // MVE_VLDRBS32_rq
1957
644k
    12733561U,  // MVE_VLDRBU16
1958
644k
    952249465U, // MVE_VLDRBU16_post
1959
644k
    952249465U, // MVE_VLDRBU16_pre
1960
644k
    12733561U,  // MVE_VLDRBU16_rq
1961
644k
    13257849U,  // MVE_VLDRBU32
1962
644k
    952773753U, // MVE_VLDRBU32_post
1963
644k
    952773753U, // MVE_VLDRBU32_pre
1964
644k
    13257849U,  // MVE_VLDRBU32_rq
1965
644k
    13782137U,  // MVE_VLDRBU8
1966
644k
    953298041U, // MVE_VLDRBU8_post
1967
644k
    953298041U, // MVE_VLDRBU8_pre
1968
644k
    13782137U,  // MVE_VLDRBU8_rq
1969
644k
    22695315U,  // MVE_VLDRDU64_qi
1970
644k
    962211219U, // MVE_VLDRDU64_qi_pre
1971
644k
    22695315U,  // MVE_VLDRDU64_rq
1972
644k
    22695315U,  // MVE_VLDRDU64_rq_u
1973
644k
    11685503U,  // MVE_VLDRHS32
1974
644k
    951201407U, // MVE_VLDRHS32_post
1975
644k
    951201407U, // MVE_VLDRHS32_pre
1976
644k
    11685503U,  // MVE_VLDRHS32_rq
1977
644k
    11685503U,  // MVE_VLDRHS32_rq_u
1978
644k
    12734079U,  // MVE_VLDRHU16
1979
644k
    952249983U, // MVE_VLDRHU16_post
1980
644k
    952249983U, // MVE_VLDRHU16_pre
1981
644k
    12734079U,  // MVE_VLDRHU16_rq
1982
644k
    12734079U,  // MVE_VLDRHU16_rq_u
1983
644k
    13258367U,  // MVE_VLDRHU32
1984
644k
    952774271U, // MVE_VLDRHU32_post
1985
644k
    952774271U, // MVE_VLDRHU32_pre
1986
644k
    13258367U,  // MVE_VLDRHU32_rq
1987
644k
    13258367U,  // MVE_VLDRHU32_rq_u
1988
644k
    13259878U,  // MVE_VLDRWU32
1989
644k
    952775782U, // MVE_VLDRWU32_post
1990
644k
    952775782U, // MVE_VLDRWU32_pre
1991
644k
    13259878U,  // MVE_VLDRWU32_qi
1992
644k
    952775782U, // MVE_VLDRWU32_qi_pre
1993
644k
    13259878U,  // MVE_VLDRWU32_rq
1994
644k
    13259878U,  // MVE_VLDRWU32_rq_u
1995
644k
    950686733U, // MVE_VMAXAVs16
1996
644k
    951211021U, // MVE_VMAXAVs32
1997
644k
    951735309U, // MVE_VMAXAVs8
1998
644k
    11160491U,  // MVE_VMAXAs16
1999
644k
    11684779U,  // MVE_VMAXAs32
2000
644k
    12209067U,  // MVE_VMAXAs8
2001
644k
    947540989U, // MVE_VMAXNMAVf16
2002
644k
    948065277U, // MVE_VMAXNMAVf32
2003
644k
    8014668U, // MVE_VMAXNMAf16
2004
644k
    8538956U, // MVE_VMAXNMAf32
2005
644k
    947541052U, // MVE_VMAXNMVf16
2006
644k
    948065340U, // MVE_VMAXNMVf32
2007
644k
    8015958U, // MVE_VMAXNMf16
2008
644k
    8540246U, // MVE_VMAXNMf32
2009
644k
    950686799U, // MVE_VMAXVs16
2010
644k
    951211087U, // MVE_VMAXVs32
2011
644k
    951735375U, // MVE_VMAXVs8
2012
644k
    952259663U, // MVE_VMAXVu16
2013
644k
    952783951U, // MVE_VMAXVu32
2014
644k
    953308239U, // MVE_VMAXVu8
2015
644k
    11162791U,  // MVE_VMAXs16
2016
644k
    11687079U,  // MVE_VMAXs32
2017
644k
    12211367U,  // MVE_VMAXs8
2018
644k
    12735655U,  // MVE_VMAXu16
2019
644k
    13259943U,  // MVE_VMAXu32
2020
644k
    13784231U,  // MVE_VMAXu8
2021
644k
    950686726U, // MVE_VMINAVs16
2022
644k
    951211014U, // MVE_VMINAVs32
2023
644k
    951735302U, // MVE_VMINAVs8
2024
644k
    11160404U,  // MVE_VMINAs16
2025
644k
    11684692U,  // MVE_VMINAs32
2026
644k
    12208980U,  // MVE_VMINAs8
2027
644k
    947540980U, // MVE_VMINNMAVf16
2028
644k
    948065268U, // MVE_VMINNMAVf32
2029
644k
    8014660U, // MVE_VMINNMAf16
2030
644k
    8538948U, // MVE_VMINNMAf32
2031
644k
    947541044U, // MVE_VMINNMVf16
2032
644k
    948065332U, // MVE_VMINNMVf32
2033
644k
    8015951U, // MVE_VMINNMf16
2034
644k
    8540239U, // MVE_VMINNMf32
2035
644k
    950686788U, // MVE_VMINVs16
2036
644k
    951211076U, // MVE_VMINVs32
2037
644k
    951735364U, // MVE_VMINVs8
2038
644k
    952259652U, // MVE_VMINVu16
2039
644k
    952783940U, // MVE_VMINVu32
2040
644k
    953308228U, // MVE_VMINVu8
2041
644k
    11161756U,  // MVE_VMINs16
2042
644k
    11686044U,  // MVE_VMINs32
2043
644k
    12210332U,  // MVE_VMINs8
2044
644k
    12734620U,  // MVE_VMINu16
2045
644k
    13258908U,  // MVE_VMINu32
2046
644k
    13783196U,  // MVE_VMINu8
2047
644k
    11152246U,  // MVE_VMLADAVas16
2048
644k
    11676534U,  // MVE_VMLADAVas32
2049
644k
    12200822U,  // MVE_VMLADAVas8
2050
644k
    12725110U,  // MVE_VMLADAVau16
2051
644k
    13249398U,  // MVE_VMLADAVau32
2052
644k
    13773686U,  // MVE_VMLADAVau8
2053
644k
    11154632U,  // MVE_VMLADAVaxs16
2054
644k
    11678920U,  // MVE_VMLADAVaxs32
2055
644k
    12203208U,  // MVE_VMLADAVaxs8
2056
644k
    11162578U,  // MVE_VMLADAVs16
2057
644k
    11686866U,  // MVE_VMLADAVs32
2058
644k
    12211154U,  // MVE_VMLADAVs8
2059
644k
    12735442U,  // MVE_VMLADAVu16
2060
644k
    13259730U,  // MVE_VMLADAVu32
2061
644k
    13784018U,  // MVE_VMLADAVu8
2062
644k
    11163085U,  // MVE_VMLADAVxs16
2063
644k
    11687373U,  // MVE_VMLADAVxs32
2064
644k
    12211661U,  // MVE_VMLADAVxs8
2065
644k
    11176831U,  // MVE_VMLALDAVas16
2066
644k
    11701119U,  // MVE_VMLALDAVas32
2067
644k
    12749695U,  // MVE_VMLALDAVau16
2068
644k
    13273983U,  // MVE_VMLALDAVau32
2069
644k
    11179218U,  // MVE_VMLALDAVaxs16
2070
644k
    11703506U,  // MVE_VMLALDAVaxs32
2071
644k
    11154394U,  // MVE_VMLALDAVs16
2072
644k
    11678682U,  // MVE_VMLALDAVs32
2073
644k
    12727258U,  // MVE_VMLALDAVu16
2074
644k
    13251546U,  // MVE_VMLALDAVu32
2075
644k
    11154902U,  // MVE_VMLALDAVxs16
2076
644k
    11679190U,  // MVE_VMLALDAVxs32
2077
644k
    14823946U,  // MVE_VMLAS_qr_i16
2078
644k
    14299658U,  // MVE_VMLAS_qr_i32
2079
644k
    15348234U,  // MVE_VMLAS_qr_i8
2080
644k
    14822196U,  // MVE_VMLA_qr_i16
2081
644k
    14297908U,  // MVE_VMLA_qr_i32
2082
644k
    15346484U,  // MVE_VMLA_qr_i8
2083
644k
    11152275U,  // MVE_VMLSDAVas16
2084
644k
    11676563U,  // MVE_VMLSDAVas32
2085
644k
    12200851U,  // MVE_VMLSDAVas8
2086
644k
    11154664U,  // MVE_VMLSDAVaxs16
2087
644k
    11678952U,  // MVE_VMLSDAVaxs32
2088
644k
    12203240U,  // MVE_VMLSDAVaxs8
2089
644k
    11162604U,  // MVE_VMLSDAVs16
2090
644k
    11686892U,  // MVE_VMLSDAVs32
2091
644k
    12211180U,  // MVE_VMLSDAVs8
2092
644k
    11163114U,  // MVE_VMLSDAVxs16
2093
644k
    11687402U,  // MVE_VMLSDAVxs32
2094
644k
    12211690U,  // MVE_VMLSDAVxs8
2095
644k
    11176841U,  // MVE_VMLSLDAVas16
2096
644k
    11701129U,  // MVE_VMLSLDAVas32
2097
644k
    11179229U,  // MVE_VMLSLDAVaxs16
2098
644k
    11703517U,  // MVE_VMLSLDAVaxs32
2099
644k
    11154403U,  // MVE_VMLSLDAVs16
2100
644k
    11678691U,  // MVE_VMLSLDAVs32
2101
644k
    11154912U,  // MVE_VMLSLDAVxs16
2102
644k
    11679200U,  // MVE_VMLSLDAVxs32
2103
644k
    11226142U,  // MVE_VMOVLs16bh
2104
644k
    11227900U,  // MVE_VMOVLs16th
2105
644k
    12274718U,  // MVE_VMOVLs8bh
2106
644k
    12276476U,  // MVE_VMOVLs8th
2107
644k
    12799006U,  // MVE_VMOVLu16bh
2108
644k
    12800764U,  // MVE_VMOVLu16th
2109
644k
    13847582U,  // MVE_VMOVLu8bh
2110
644k
    13849340U,  // MVE_VMOVLu8th
2111
644k
    14830701U,  // MVE_VMOVNi16bh
2112
644k
    14832465U,  // MVE_VMOVNi16th
2113
644k
    14306413U,  // MVE_VMOVNi32bh
2114
644k
    14308177U,  // MVE_VMOVNi32th
2115
644k
    1111114U, // MVE_VMOV_from_lane_32
2116
644k
    11072586U,  // MVE_VMOV_from_lane_s16
2117
644k
    12121162U,  // MVE_VMOV_from_lane_s8
2118
644k
    12645450U,  // MVE_VMOV_from_lane_u16
2119
644k
    13694026U,  // MVE_VMOV_from_lane_u8
2120
644k
    2757706U, // MVE_VMOV_q_rr
2121
644k
    2675786U, // MVE_VMOV_rr_q
2122
644k
    570442U,  // MVE_VMOV_to_lane_16
2123
644k
    1094730U, // MVE_VMOV_to_lane_32
2124
644k
    1619018U, // MVE_VMOV_to_lane_8
2125
644k
    8606794U, // MVE_VMOVimmf32
2126
644k
    14898250U,  // MVE_VMOVimmi16
2127
644k
    14373962U,  // MVE_VMOVimmi32
2128
644k
    2103661642U,  // MVE_VMOVimmi64
2129
644k
    15422538U,  // MVE_VMOVimmi8
2130
644k
    11161209U,  // MVE_VMULHs16
2131
644k
    11685497U,  // MVE_VMULHs32
2132
644k
    12209785U,  // MVE_VMULHs8
2133
644k
    12734073U,  // MVE_VMULHu16
2134
644k
    13258361U,  // MVE_VMULHu32
2135
644k
    13782649U,  // MVE_VMULHu8
2136
644k
    23743506U,  // MVE_VMULLBp16
2137
644k
    24267794U,  // MVE_VMULLBp8
2138
644k
    11160594U,  // MVE_VMULLBs16
2139
644k
    11684882U,  // MVE_VMULLBs32
2140
644k
    12209170U,  // MVE_VMULLBs8
2141
644k
    12733458U,  // MVE_VMULLBu16
2142
644k
    13257746U,  // MVE_VMULLBu32
2143
644k
    13782034U,  // MVE_VMULLBu8
2144
644k
    23745269U,  // MVE_VMULLTp16
2145
644k
    24269557U,  // MVE_VMULLTp8
2146
644k
    11162357U,  // MVE_VMULLTs16
2147
644k
    11686645U,  // MVE_VMULLTs32
2148
644k
    12210933U,  // MVE_VMULLTs8
2149
644k
    12735221U,  // MVE_VMULLTu16
2150
644k
    13259509U,  // MVE_VMULLTu32
2151
644k
    13783797U,  // MVE_VMULLTu8
2152
644k
    8015934U, // MVE_VMUL_qr_f16
2153
644k
    8540222U, // MVE_VMUL_qr_f32
2154
644k
    14831678U,  // MVE_VMUL_qr_i16
2155
644k
    14307390U,  // MVE_VMUL_qr_i32
2156
644k
    15355966U,  // MVE_VMUL_qr_i8
2157
644k
    8015934U, // MVE_VMULf16
2158
644k
    8540222U, // MVE_VMULf32
2159
644k
    14831678U,  // MVE_VMULi16
2160
644k
    14307390U,  // MVE_VMULi32
2161
644k
    15355966U,  // MVE_VMULi8
2162
644k
    2838769U, // MVE_VMVN
2163
644k
    14897393U,  // MVE_VMVNimmi16
2164
644k
    14373105U,  // MVE_VMVNimmi32
2165
644k
    8080899U, // MVE_VNEGf16
2166
644k
    8605187U, // MVE_VNEGf32
2167
644k
    11226627U,  // MVE_VNEGs16
2168
644k
    11750915U,  // MVE_VNEGs32
2169
644k
    12275203U,  // MVE_VNEGs8
2170
644k
    2773185U, // MVE_VORN
2171
644k
    2773469U, // MVE_VORR
2172
644k
    14832093U,  // MVE_VORRimmi16
2173
644k
    14307805U,  // MVE_VORRimmi32
2174
644k
    1210798936U,  // MVE_VPNOT
2175
644k
    2772855U, // MVE_VPSEL
2176
644k
    1210823538U,  // MVE_VPST
2177
644k
    2028712798U,  // MVE_VPTv16i8
2178
644k
    2028712798U,  // MVE_VPTv16i8r
2179
644k
    2025567070U,  // MVE_VPTv16s8
2180
644k
    2025567070U,  // MVE_VPTv16s8r
2181
644k
    2027139934U,  // MVE_VPTv16u8
2182
644k
    2027139934U,  // MVE_VPTv16u8r
2183
644k
    2021897054U,  // MVE_VPTv4f32
2184
644k
    2021897054U,  // MVE_VPTv4f32r
2185
644k
    2027664222U,  // MVE_VPTv4i32
2186
644k
    2027664222U,  // MVE_VPTv4i32r
2187
644k
    2025042782U,  // MVE_VPTv4s32
2188
644k
    2025042782U,  // MVE_VPTv4s32r
2189
644k
    2026615646U,  // MVE_VPTv4u32
2190
644k
    2026615646U,  // MVE_VPTv4u32r
2191
644k
    2021372766U,  // MVE_VPTv8f16
2192
644k
    2021372766U,  // MVE_VPTv8f16r
2193
644k
    2028188510U,  // MVE_VPTv8i16
2194
644k
    2028188510U,  // MVE_VPTv8i16r
2195
644k
    2024518494U,  // MVE_VPTv8s16
2196
644k
    2024518494U,  // MVE_VPTv8s16r
2197
644k
    2026091358U,  // MVE_VPTv8u16
2198
644k
    2026091358U,  // MVE_VPTv8u16r
2199
644k
    11227670U,  // MVE_VQABSs16
2200
644k
    11751958U,  // MVE_VQABSs32
2201
644k
    12276246U,  // MVE_VQABSs8
2202
644k
    11160945U,  // MVE_VQADD_qr_s16
2203
644k
    11685233U,  // MVE_VQADD_qr_s32
2204
644k
    12209521U,  // MVE_VQADD_qr_s8
2205
644k
    12733809U,  // MVE_VQADD_qr_u16
2206
644k
    13258097U,  // MVE_VQADD_qr_u32
2207
644k
    13782385U,  // MVE_VQADD_qr_u8
2208
644k
    11160945U,  // MVE_VQADDs16
2209
644k
    11685233U,  // MVE_VQADDs32
2210
644k
    12209521U,  // MVE_VQADDs8
2211
644k
    12733809U,  // MVE_VQADDu16
2212
644k
    13258097U,  // MVE_VQADDu32
2213
644k
    13782385U,  // MVE_VQADDu8
2214
644k
    11154779U,  // MVE_VQDMLADHXs16
2215
644k
    11679067U,  // MVE_VQDMLADHXs32
2216
644k
    12203355U,  // MVE_VQDMLADHXs8
2217
644k
    11152950U,  // MVE_VQDMLADHs16
2218
644k
    11677238U,  // MVE_VQDMLADHs32
2219
644k
    12201526U,  // MVE_VQDMLADHs8
2220
644k
    11152917U,  // MVE_VQDMLAH_qrs16
2221
644k
    11677205U,  // MVE_VQDMLAH_qrs32
2222
644k
    12201493U,  // MVE_VQDMLAH_qrs8
2223
644k
    11153035U,  // MVE_VQDMLASH_qrs16
2224
644k
    11677323U,  // MVE_VQDMLASH_qrs32
2225
644k
    12201611U,  // MVE_VQDMLASH_qrs8
2226
644k
    11154800U,  // MVE_VQDMLSDHXs16
2227
644k
    11679088U,  // MVE_VQDMLSDHXs32
2228
644k
    12203376U,  // MVE_VQDMLSDHXs8
2229
644k
    11152969U,  // MVE_VQDMLSDHs16
2230
644k
    11677257U,  // MVE_VQDMLSDHs32
2231
644k
    12201545U,  // MVE_VQDMLSDHs8
2232
644k
    11161185U,  // MVE_VQDMULH_qr_s16
2233
644k
    11685473U,  // MVE_VQDMULH_qr_s32
2234
644k
    12209761U,  // MVE_VQDMULH_qr_s8
2235
644k
    11161185U,  // MVE_VQDMULHi16
2236
644k
    11685473U,  // MVE_VQDMULHi32
2237
644k
    12209761U,  // MVE_VQDMULHi8
2238
644k
    11160585U,  // MVE_VQDMULL_qr_s16bh
2239
644k
    11162348U,  // MVE_VQDMULL_qr_s16th
2240
644k
    11684873U,  // MVE_VQDMULL_qr_s32bh
2241
644k
    11686636U,  // MVE_VQDMULL_qr_s32th
2242
644k
    11160585U,  // MVE_VQDMULLs16bh
2243
644k
    11162348U,  // MVE_VQDMULLs16th
2244
644k
    11684873U,  // MVE_VQDMULLs32bh
2245
644k
    11686636U,  // MVE_VQDMULLs32th
2246
644k
    11160677U,  // MVE_VQMOVNs16bh
2247
644k
    11162441U,  // MVE_VQMOVNs16th
2248
644k
    11684965U,  // MVE_VQMOVNs32bh
2249
644k
    11686729U,  // MVE_VQMOVNs32th
2250
644k
    12733541U,  // MVE_VQMOVNu16bh
2251
644k
    12735305U,  // MVE_VQMOVNu16th
2252
644k
    13257829U,  // MVE_VQMOVNu32bh
2253
644k
    13259593U,  // MVE_VQMOVNu32th
2254
644k
    11160668U,  // MVE_VQMOVUNs16bh
2255
644k
    11162432U,  // MVE_VQMOVUNs16th
2256
644k
    11684956U,  // MVE_VQMOVUNs32bh
2257
644k
    11686720U,  // MVE_VQMOVUNs32th
2258
644k
    11226621U,  // MVE_VQNEGs16
2259
644k
    11750909U,  // MVE_VQNEGs32
2260
644k
    12275197U,  // MVE_VQNEGs8
2261
644k
    11154789U,  // MVE_VQRDMLADHXs16
2262
644k
    11679077U,  // MVE_VQRDMLADHXs32
2263
644k
    12203365U,  // MVE_VQRDMLADHXs8
2264
644k
    11152959U,  // MVE_VQRDMLADHs16
2265
644k
    11677247U,  // MVE_VQRDMLADHs32
2266
644k
    12201535U,  // MVE_VQRDMLADHs8
2267
644k
    11152925U,  // MVE_VQRDMLAH_qrs16
2268
644k
    11677213U,  // MVE_VQRDMLAH_qrs32
2269
644k
    12201501U,  // MVE_VQRDMLAH_qrs8
2270
644k
    11153044U,  // MVE_VQRDMLASH_qrs16
2271
644k
    11677332U,  // MVE_VQRDMLASH_qrs32
2272
644k
    12201620U,  // MVE_VQRDMLASH_qrs8
2273
644k
    11154810U,  // MVE_VQRDMLSDHXs16
2274
644k
    11679098U,  // MVE_VQRDMLSDHXs32
2275
644k
    12203386U,  // MVE_VQRDMLSDHXs8
2276
644k
    11152978U,  // MVE_VQRDMLSDHs16
2277
644k
    11677266U,  // MVE_VQRDMLSDHs32
2278
644k
    12201554U,  // MVE_VQRDMLSDHs8
2279
644k
    11161193U,  // MVE_VQRDMULH_qr_s16
2280
644k
    11685481U,  // MVE_VQRDMULH_qr_s32
2281
644k
    12209769U,  // MVE_VQRDMULH_qr_s8
2282
644k
    11161193U,  // MVE_VQRDMULHi16
2283
644k
    11685481U,  // MVE_VQRDMULHi32
2284
644k
    12209769U,  // MVE_VQRDMULHi8
2285
644k
    11161498U,  // MVE_VQRSHL_by_vecs16
2286
644k
    11685786U,  // MVE_VQRSHL_by_vecs32
2287
644k
    12210074U,  // MVE_VQRSHL_by_vecs8
2288
644k
    12734362U,  // MVE_VQRSHL_by_vecu16
2289
644k
    13258650U,  // MVE_VQRSHL_by_vecu32
2290
644k
    13782938U,  // MVE_VQRSHL_by_vecu8
2291
644k
    11161498U,  // MVE_VQRSHL_qrs16
2292
644k
    11685786U,  // MVE_VQRSHL_qrs32
2293
644k
    12210074U,  // MVE_VQRSHL_qrs8
2294
644k
    12734362U,  // MVE_VQRSHL_qru16
2295
644k
    13258650U,  // MVE_VQRSHL_qru32
2296
644k
    13782938U,  // MVE_VQRSHL_qru8
2297
644k
    11152433U,  // MVE_VQRSHRNbhs16
2298
644k
    11676721U,  // MVE_VQRSHRNbhs32
2299
644k
    12725297U,  // MVE_VQRSHRNbhu16
2300
644k
    13249585U,  // MVE_VQRSHRNbhu32
2301
644k
    11154197U,  // MVE_VQRSHRNths16
2302
644k
    11678485U,  // MVE_VQRSHRNths32
2303
644k
    12727061U,  // MVE_VQRSHRNthu16
2304
644k
    13251349U,  // MVE_VQRSHRNthu32
2305
644k
    11152466U,  // MVE_VQRSHRUNs16bh
2306
644k
    11154230U,  // MVE_VQRSHRUNs16th
2307
644k
    11676754U,  // MVE_VQRSHRUNs32bh
2308
644k
    11678518U,  // MVE_VQRSHRUNs32th
2309
644k
    11162565U,  // MVE_VQSHLU_imms16
2310
644k
    11686853U,  // MVE_VQSHLU_imms32
2311
644k
    12211141U,  // MVE_VQSHLU_imms8
2312
644k
    11161485U,  // MVE_VQSHL_by_vecs16
2313
644k
    11685773U,  // MVE_VQSHL_by_vecs32
2314
644k
    12210061U,  // MVE_VQSHL_by_vecs8
2315
644k
    12734349U,  // MVE_VQSHL_by_vecu16
2316
644k
    13258637U,  // MVE_VQSHL_by_vecu32
2317
644k
    13782925U,  // MVE_VQSHL_by_vecu8
2318
644k
    11161485U,  // MVE_VQSHL_qrs16
2319
644k
    11685773U,  // MVE_VQSHL_qrs32
2320
644k
    12210061U,  // MVE_VQSHL_qrs8
2321
644k
    12734349U,  // MVE_VQSHL_qru16
2322
644k
    13258637U,  // MVE_VQSHL_qru32
2323
644k
    13782925U,  // MVE_VQSHL_qru8
2324
644k
    11161485U,  // MVE_VQSHLimms16
2325
644k
    11685773U,  // MVE_VQSHLimms32
2326
644k
    12210061U,  // MVE_VQSHLimms8
2327
644k
    12734349U,  // MVE_VQSHLimmu16
2328
644k
    13258637U,  // MVE_VQSHLimmu32
2329
644k
    13782925U,  // MVE_VQSHLimmu8
2330
644k
    11152425U,  // MVE_VQSHRNbhs16
2331
644k
    11676713U,  // MVE_VQSHRNbhs32
2332
644k
    12725289U,  // MVE_VQSHRNbhu16
2333
644k
    13249577U,  // MVE_VQSHRNbhu32
2334
644k
    11154189U,  // MVE_VQSHRNths16
2335
644k
    11678477U,  // MVE_VQSHRNths32
2336
644k
    12727053U,  // MVE_VQSHRNthu16
2337
644k
    13251341U,  // MVE_VQSHRNthu32
2338
644k
    11152457U,  // MVE_VQSHRUNs16bh
2339
644k
    11154221U,  // MVE_VQSHRUNs16th
2340
644k
    11676745U,  // MVE_VQSHRUNs32bh
2341
644k
    11678509U,  // MVE_VQSHRUNs32th
2342
644k
    11160783U,  // MVE_VQSUB_qr_s16
2343
644k
    11685071U,  // MVE_VQSUB_qr_s32
2344
644k
    12209359U,  // MVE_VQSUB_qr_s8
2345
644k
    12733647U,  // MVE_VQSUB_qr_u16
2346
644k
    13257935U,  // MVE_VQSUB_qr_u32
2347
644k
    13782223U,  // MVE_VQSUB_qr_u8
2348
644k
    11160783U,  // MVE_VQSUBs16
2349
644k
    11685071U,  // MVE_VQSUBs32
2350
644k
    12209359U,  // MVE_VQSUBs8
2351
644k
    12733647U,  // MVE_VQSUBu16
2352
644k
    13257935U,  // MVE_VQSUBu32
2353
644k
    13782223U,  // MVE_VQSUBu8
2354
644k
    1788408U, // MVE_VREV16_8
2355
644k
    739609U,  // MVE_VREV32_16
2356
644k
    1788185U, // MVE_VREV32_8
2357
644k
    739695U,  // MVE_VREV64_16
2358
644k
    1263983U, // MVE_VREV64_32
2359
644k
    1788271U, // MVE_VREV64_8
2360
644k
    11160926U,  // MVE_VRHADDs16
2361
644k
    11685214U,  // MVE_VRHADDs32
2362
644k
    12209502U,  // MVE_VRHADDs8
2363
644k
    12733790U,  // MVE_VRHADDu16
2364
644k
    13258078U,  // MVE_VRHADDu32
2365
644k
    13782366U,  // MVE_VRHADDu8
2366
644k
    8080229U, // MVE_VRINTf16A
2367
644k
    8081509U, // MVE_VRINTf16M
2368
644k
    8081611U, // MVE_VRINTf16N
2369
644k
    8081751U, // MVE_VRINTf16P
2370
644k
    8082886U, // MVE_VRINTf16X
2371
644k
    8082936U, // MVE_VRINTf16Z
2372
644k
    8604517U, // MVE_VRINTf32A
2373
644k
    8605797U, // MVE_VRINTf32M
2374
644k
    8605899U, // MVE_VRINTf32N
2375
644k
    8606039U, // MVE_VRINTf32P
2376
644k
    8607174U, // MVE_VRINTf32X
2377
644k
    8607224U, // MVE_VRINTf32Z
2378
644k
    11700976U,  // MVE_VRMLALDAVHas32
2379
644k
    13273840U,  // MVE_VRMLALDAVHau32
2380
644k
    11703415U,  // MVE_VRMLALDAVHaxs32
2381
644k
    11677378U,  // MVE_VRMLALDAVHs32
2382
644k
    13250242U,  // MVE_VRMLALDAVHu32
2383
644k
    11679109U,  // MVE_VRMLALDAVHxs32
2384
644k
    11700988U,  // MVE_VRMLSLDAVHas32
2385
644k
    11703428U,  // MVE_VRMLSLDAVHaxs32
2386
644k
    11677389U,  // MVE_VRMLSLDAVHs32
2387
644k
    11679121U,  // MVE_VRMLSLDAVHxs32
2388
644k
    11161202U,  // MVE_VRMULHs16
2389
644k
    11685490U,  // MVE_VRMULHs32
2390
644k
    12209778U,  // MVE_VRMULHs8
2391
644k
    12734066U,  // MVE_VRMULHu16
2392
644k
    13258354U,  // MVE_VRMULHu32
2393
644k
    13782642U,  // MVE_VRMULHu8
2394
644k
    11161505U,  // MVE_VRSHL_by_vecs16
2395
644k
    11685793U,  // MVE_VRSHL_by_vecs32
2396
644k
    12210081U,  // MVE_VRSHL_by_vecs8
2397
644k
    12734369U,  // MVE_VRSHL_by_vecu16
2398
644k
    13258657U,  // MVE_VRSHL_by_vecu32
2399
644k
    13782945U,  // MVE_VRSHL_by_vecu8
2400
644k
    11161505U,  // MVE_VRSHL_qrs16
2401
644k
    11685793U,  // MVE_VRSHL_qrs32
2402
644k
    12210081U,  // MVE_VRSHL_qrs8
2403
644k
    12734369U,  // MVE_VRSHL_qru16
2404
644k
    13258657U,  // MVE_VRSHL_qru32
2405
644k
    13782945U,  // MVE_VRSHL_qru8
2406
644k
    14822458U,  // MVE_VRSHRNi16bh
2407
644k
    14824222U,  // MVE_VRSHRNi16th
2408
644k
    14298170U,  // MVE_VRSHRNi32bh
2409
644k
    14299934U,  // MVE_VRSHRNi32th
2410
644k
    11162045U,  // MVE_VRSHR_imms16
2411
644k
    11686333U,  // MVE_VRSHR_imms32
2412
644k
    12210621U,  // MVE_VRSHR_imms8
2413
644k
    12734909U,  // MVE_VRSHR_immu16
2414
644k
    13259197U,  // MVE_VRSHR_immu32
2415
644k
    13783485U,  // MVE_VRSHR_immu8
2416
644k
    14314756U,  // MVE_VSBC
2417
644k
    14298868U,  // MVE_VSBCI
2418
644k
    875195675U, // MVE_VSHLC
2419
644k
    11160578U,  // MVE_VSHLL_imms16bh
2420
644k
    11162341U,  // MVE_VSHLL_imms16th
2421
644k
    12209154U,  // MVE_VSHLL_imms8bh
2422
644k
    12210917U,  // MVE_VSHLL_imms8th
2423
644k
    12733442U,  // MVE_VSHLL_immu16bh
2424
644k
    12735205U,  // MVE_VSHLL_immu16th
2425
644k
    13782018U,  // MVE_VSHLL_immu8bh
2426
644k
    13783781U,  // MVE_VSHLL_immu8th
2427
644k
    11226114U,  // MVE_VSHLL_lws16bh
2428
644k
    11227877U,  // MVE_VSHLL_lws16th
2429
644k
    12274690U,  // MVE_VSHLL_lws8bh
2430
644k
    12276453U,  // MVE_VSHLL_lws8th
2431
644k
    12798978U,  // MVE_VSHLL_lwu16bh
2432
644k
    12800741U,  // MVE_VSHLL_lwu16th
2433
644k
    13847554U,  // MVE_VSHLL_lwu8bh
2434
644k
    13849317U,  // MVE_VSHLL_lwu8th
2435
644k
    11161511U,  // MVE_VSHL_by_vecs16
2436
644k
    11685799U,  // MVE_VSHL_by_vecs32
2437
644k
    12210087U,  // MVE_VSHL_by_vecs8
2438
644k
    12734375U,  // MVE_VSHL_by_vecu16
2439
644k
    13258663U,  // MVE_VSHL_by_vecu32
2440
644k
    13782951U,  // MVE_VSHL_by_vecu8
2441
644k
    14831527U,  // MVE_VSHL_immi16
2442
644k
    14307239U,  // MVE_VSHL_immi32
2443
644k
    15355815U,  // MVE_VSHL_immi8
2444
644k
    11161511U,  // MVE_VSHL_qrs16
2445
644k
    11685799U,  // MVE_VSHL_qrs32
2446
644k
    12210087U,  // MVE_VSHL_qrs8
2447
644k
    12734375U,  // MVE_VSHL_qru16
2448
644k
    13258663U,  // MVE_VSHL_qru32
2449
644k
    13782951U,  // MVE_VSHL_qru8
2450
644k
    14822466U,  // MVE_VSHRNi16bh
2451
644k
    14824230U,  // MVE_VSHRNi16th
2452
644k
    14298178U,  // MVE_VSHRNi32bh
2453
644k
    14299942U,  // MVE_VSHRNi32th
2454
644k
    11162051U,  // MVE_VSHR_imms16
2455
644k
    11686339U,  // MVE_VSHR_imms32
2456
644k
    12210627U,  // MVE_VSHR_imms8
2457
644k
    12734915U,  // MVE_VSHR_immu16
2458
644k
    13259203U,  // MVE_VSHR_immu32
2459
644k
    13783491U,  // MVE_VSHR_immu8
2460
644k
    667400U,  // MVE_VSLIimm16
2461
644k
    1191688U, // MVE_VSLIimm32
2462
644k
    1715976U, // MVE_VSLIimm8
2463
644k
    667405U,  // MVE_VSRIimm16
2464
644k
    1191693U, // MVE_VSRIimm32
2465
644k
    1715981U, // MVE_VSRIimm8
2466
644k
    24863607U,  // MVE_VST20_16
2467
644k
    246647U,  // MVE_VST20_16_wb
2468
644k
    24862737U,  // MVE_VST20_32
2469
644k
    245777U,  // MVE_VST20_32_wb
2470
644k
    24864242U,  // MVE_VST20_8
2471
644k
    247282U,  // MVE_VST20_8_wb
2472
644k
    24863647U,  // MVE_VST21_16
2473
644k
    246687U,  // MVE_VST21_16_wb
2474
644k
    24862803U,  // MVE_VST21_32
2475
644k
    245843U,  // MVE_VST21_32_wb
2476
644k
    24864278U,  // MVE_VST21_8
2477
644k
    247318U,  // MVE_VST21_8_wb
2478
644k
    24871819U,  // MVE_VST40_16
2479
644k
    254859U,  // MVE_VST40_16_wb
2480
644k
    24870949U,  // MVE_VST40_32
2481
644k
    253989U,  // MVE_VST40_32_wb
2482
644k
    24872452U,  // MVE_VST40_8
2483
644k
    255492U,  // MVE_VST40_8_wb
2484
644k
    24871859U,  // MVE_VST41_16
2485
644k
    254899U,  // MVE_VST41_16_wb
2486
644k
    24871015U,  // MVE_VST41_32
2487
644k
    254055U,  // MVE_VST41_32_wb
2488
644k
    24872488U,  // MVE_VST41_8
2489
644k
    255528U,  // MVE_VST41_8_wb
2490
644k
    24871879U,  // MVE_VST42_16
2491
644k
    254919U,  // MVE_VST42_16_wb
2492
644k
    24871061U,  // MVE_VST42_32
2493
644k
    254101U,  // MVE_VST42_32_wb
2494
644k
    24872506U,  // MVE_VST42_8
2495
644k
    255546U,  // MVE_VST42_8_wb
2496
644k
    24871899U,  // MVE_VST43_16
2497
644k
    254939U,  // MVE_VST43_16_wb
2498
644k
    24871094U,  // MVE_VST43_32
2499
644k
    254134U,  // MVE_VST43_32_wb
2500
644k
    24872524U,  // MVE_VST43_8
2501
644k
    255564U,  // MVE_VST43_8_wb
2502
644k
    674943U,  // MVE_VSTRB16
2503
644k
    940190847U, // MVE_VSTRB16_post
2504
644k
    940190847U, // MVE_VSTRB16_pre
2505
644k
    674943U,  // MVE_VSTRB16_rq
2506
644k
    1199231U, // MVE_VSTRB32
2507
644k
    940715135U, // MVE_VSTRB32_post
2508
644k
    940715135U, // MVE_VSTRB32_pre
2509
644k
    1199231U, // MVE_VSTRB32_rq
2510
644k
    1723519U, // MVE_VSTRB8_rq
2511
644k
    1723519U, // MVE_VSTRBU8
2512
644k
    941239423U, // MVE_VSTRBU8_post
2513
644k
    941239423U, // MVE_VSTRBU8_pre
2514
644k
    15879577U,  // MVE_VSTRD64_qi
2515
644k
    955395481U, // MVE_VSTRD64_qi_pre
2516
644k
    15879577U,  // MVE_VSTRD64_rq
2517
644k
    15879577U,  // MVE_VSTRD64_rq_u
2518
644k
    675461U,  // MVE_VSTRH16_rq
2519
644k
    675461U,  // MVE_VSTRH16_rq_u
2520
644k
    1199749U, // MVE_VSTRH32
2521
644k
    940715653U, // MVE_VSTRH32_post
2522
644k
    940715653U, // MVE_VSTRH32_pre
2523
644k
    1199749U, // MVE_VSTRH32_rq
2524
644k
    1199749U, // MVE_VSTRH32_rq_u
2525
644k
    675461U,  // MVE_VSTRHU16
2526
644k
    940191365U, // MVE_VSTRHU16_post
2527
644k
    940191365U, // MVE_VSTRHU16_pre
2528
644k
    1201260U, // MVE_VSTRW32_qi
2529
644k
    940717164U, // MVE_VSTRW32_qi_pre
2530
644k
    1201260U, // MVE_VSTRW32_rq
2531
644k
    1201260U, // MVE_VSTRW32_rq_u
2532
644k
    1201260U, // MVE_VSTRWU32
2533
644k
    940717164U, // MVE_VSTRWU32_post
2534
644k
    940717164U, // MVE_VSTRWU32_pre
2535
644k
    8015061U, // MVE_VSUB_qr_f16
2536
644k
    8539349U, // MVE_VSUB_qr_f32
2537
644k
    14830805U,  // MVE_VSUB_qr_i16
2538
644k
    14306517U,  // MVE_VSUB_qr_i32
2539
644k
    15355093U,  // MVE_VSUB_qr_i8
2540
644k
    8015061U, // MVE_VSUBf16
2541
644k
    8539349U, // MVE_VSUBf32
2542
644k
    14830805U,  // MVE_VSUBi16
2543
644k
    14306517U,  // MVE_VSUBi32
2544
644k
    15355093U,  // MVE_VSUBi8
2545
644k
    942752751U, // MVE_WLSTP_16
2546
644k
    942751998U, // MVE_WLSTP_32
2547
644k
    942752360U, // MVE_WLSTP_64
2548
644k
    942753409U, // MVE_WLSTP_8
2549
644k
    2658546U, // MVNi
2550
644k
    2658546U, // MVNr
2551
644k
    2633970U, // MVNsi
2552
644k
    2691314U, // MVNsr
2553
644k
    942752186U, // NEON_VMAXNMNDf
2554
644k
    942753081U, // NEON_VMAXNMNDh
2555
644k
    942752186U, // NEON_VMAXNMNQf
2556
644k
    942753081U, // NEON_VMAXNMNQh
2557
644k
    942752174U, // NEON_VMINNMNDf
2558
644k
    942753069U, // NEON_VMINNMNDh
2559
644k
    942752174U, // NEON_VMINNMNQf
2560
644k
    942753069U, // NEON_VMINNMNQh
2561
644k
    2634206U, // ORRri
2562
644k
    2634206U, // ORRrr
2563
644k
    2691550U, // ORRrsi
2564
644k
    78302U, // ORRrsr
2565
644k
    2667147U, // PKHBT
2566
644k
    2665630U, // PKHTB
2567
644k
    264176U,  // PLDWi12
2568
644k
    272368U,  // PLDWrs
2569
644k
    264010U,  // PLDi12
2570
644k
    272202U,  // PLDrs
2571
644k
    264056U,  // PLIi12
2572
644k
    272248U,  // PLIrs
2573
644k
    2682226U, // QADD
2574
644k
    2681301U, // QADD16
2575
644k
    2681404U, // QADD8
2576
644k
    2684343U, // QASX
2577
644k
    2682200U, // QDADD
2578
644k
    2682051U, // QDSUB
2579
644k
    2684089U, // QSAX
2580
644k
    2682064U, // QSUB
2581
644k
    2681263U, // QSUB16
2582
644k
    2681365U, // QSUB8
2583
644k
    2650838U, // RBIT
2584
644k
    2651162U, // REV
2585
644k
    2648569U, // REV16
2586
644k
    2649778U, // REVSH
2587
644k
    4802283U, // RFEDA
2588
644k
    25249515U,  // RFEDA_UPD
2589
644k
    4802314U, // RFEDB
2590
644k
    25249546U,  // RFEDB_UPD
2591
644k
    4802290U, // RFEIA
2592
644k
    25249522U,  // RFEIA_UPD
2593
644k
    4802321U, // RFEIB
2594
644k
    25249553U,  // RFEIB_UPD
2595
644k
    2632847U, // RSBri
2596
644k
    2632847U, // RSBrr
2597
644k
    2690191U, // RSBrsi
2598
644k
    76943U, // RSBrsr
2599
644k
    2633006U, // RSCri
2600
644k
    2633006U, // RSCrr
2601
644k
    2690350U, // RSCrsi
2602
644k
    77102U, // RSCrsr
2603
644k
    2681308U, // SADD16
2604
644k
    2681410U, // SADD8
2605
644k
    2684348U, // SASX
2606
644k
    3206U,  // SB
2607
644k
    2632965U, // SBCri
2608
644k
    2632965U, // SBCrr
2609
644k
    2690309U, // SBCrsi
2610
644k
    77061U, // SBCrsr
2611
644k
    2667857U, // SBFX
2612
644k
    2683934U, // SDIV
2613
644k
    2682745U, // SEL
2614
644k
    280399U,  // SETEND
2615
644k
    4802460U, // SETPAN
2616
644k
    875643072U, // SHA1C
2617
644k
    942751946U, // SHA1H
2618
644k
    875643104U, // SHA1M
2619
644k
    875643114U, // SHA1P
2620
644k
    875642927U, // SHA1SU0
2621
644k
    875642993U, // SHA1SU1
2622
644k
    875643092U, // SHA256H
2623
644k
    875643039U, // SHA256H2
2624
644k
    875642939U, // SHA256SU0
2625
644k
    875643005U, // SHA256SU1
2626
644k
    2681284U, // SHADD16
2627
644k
    2681389U, // SHADD8
2628
644k
    2684330U, // SHASX
2629
644k
    2684076U, // SHSAX
2630
644k
    2681246U, // SHSUB16
2631
644k
    2681350U, // SHSUB8
2632
644k
    2731297U, // SMC
2633
644k
    2665410U, // SMLABB
2634
644k
    2667140U, // SMLABT
2635
644k
    2665786U, // SMLAD
2636
644k
    2667783U, // SMLADX
2637
644k
    290621U,  // SMLAL
2638
644k
    2755529U, // SMLALBB
2639
644k
    2757265U, // SMLALBT
2640
644k
    2755964U, // SMLALD
2641
644k
    2757909U, // SMLALDX
2642
644k
    2755748U, // SMLALTB
2643
644k
    2757507U, // SMLALTT
2644
644k
    2665623U, // SMLATB
2645
644k
    2667388U, // SMLATT
2646
644k
    2665690U, // SMLAWB
2647
644k
    2667442U, // SMLAWT
2648
644k
    2665887U, // SMLSD
2649
644k
    2667813U, // SMLSDX
2650
644k
    2755975U, // SMLSLD
2651
644k
    2757917U, // SMLSLDX
2652
644k
    2665256U, // SMMLA
2653
644k
    2666902U, // SMMLAR
2654
644k
    2667051U, // SMMLS
2655
644k
    2666982U, // SMMLSR
2656
644k
    2682930U, // SMMUL
2657
644k
    2683336U, // SMMULR
2658
644k
    2682176U, // SMUAD
2659
644k
    2684174U, // SMUADX
2660
644k
    2681809U, // SMULBB
2661
644k
    2683545U, // SMULBT
2662
644k
    2691043U, // SMULL
2663
644k
    2682028U, // SMULTB
2664
644k
    2683787U, // SMULTT
2665
644k
    2682081U, // SMULWB
2666
644k
    2683833U, // SMULWT
2667
644k
    2682277U, // SMUSD
2668
644k
    2684204U, // SMUSDX
2669
644k
    4802618U, // SRSDA
2670
644k
    4802570U, // SRSDA_UPD
2671
644k
    4802640U, // SRSDB
2672
644k
    4802594U, // SRSDB_UPD
2673
644k
    4802629U, // SRSIA
2674
644k
    4802582U, // SRSIA_UPD
2675
644k
    4802651U, // SRSIB
2676
644k
    4802606U, // SRSIB_UPD
2677
644k
    2667125U, // SSAT
2678
644k
    2681322U, // SSAT16
2679
644k
    2684094U, // SSAX
2680
644k
    2681270U, // SSUB16
2681
644k
    2681371U, // SSUB8
2682
644k
    1620223881U,  // STC2L_OFFSET
2683
644k
    1687332745U,  // STC2L_OPTION
2684
644k
    1687332745U,  // STC2L_POST
2685
644k
    1754441609U,  // STC2L_PRE
2686
644k
    1620222521U,  // STC2_OFFSET
2687
644k
    1687331385U,  // STC2_OPTION
2688
644k
    1687331385U,  // STC2_POST
2689
644k
    1754440249U,  // STC2_PRE
2690
644k
    1344843615U,  // STCL_OFFSET
2691
644k
    1344843615U,  // STCL_OPTION
2692
644k
    1344843615U,  // STCL_POST
2693
644k
    1344843615U,  // STCL_PRE
2694
644k
    1344843058U,  // STC_OFFSET
2695
644k
    1344843058U,  // STC_OPTION
2696
644k
    1344843058U,  // STC_POST
2697
644k
    1344843058U,  // STC_PRE
2698
644k
    2650152U, // STL
2699
644k
    2649113U, // STLB
2700
644k
    2684217U, // STLEX
2701
644k
    2682095U, // STLEXB
2702
644k
    2682290U, // STLEXD
2703
644k
    2682591U, // STLEXH
2704
644k
    2649692U, // STLH
2705
644k
    2730730U, // STMDA
2706
644k
    942172906U, // STMDA_UPD
2707
644k
    2730986U, // STMDB
2708
644k
    942173162U, // STMDB_UPD
2709
644k
    2732142U, // STMIA
2710
644k
    942174318U, // STMIA_UPD
2711
644k
    2731004U, // STMIB
2712
644k
    942173180U, // STMIB_UPD
2713
644k
    942199462U, // STRBT_POST_IMM
2714
644k
    942199462U, // STRBT_POST_REG
2715
644k
    942197888U, // STRB_POST_IMM
2716
644k
    942197888U, // STRB_POST_REG
2717
644k
    942189696U, // STRB_PRE_IMM
2718
644k
    942197888U, // STRB_PRE_REG
2719
644k
    2681984U, // STRBi12
2720
644k
    2665600U, // STRBrs
2721
644k
    2674074U, // STRD
2722
644k
    942280090U, // STRD_POST
2723
644k
    942280090U, // STRD_PRE
2724
644k
    2684235U, // STREX
2725
644k
    2682109U, // STREXB
2726
644k
    2682304U, // STREXD
2727
644k
    2682605U, // STREXH
2728
644k
    2666118U, // STRH
2729
644k
    942191305U, // STRHTi
2730
644k
    942199497U, // STRHTr
2731
644k
    942198406U, // STRH_POST
2732
644k
    942198406U, // STRH_PRE
2733
644k
    942199661U, // STRT_POST_IMM
2734
644k
    942199661U, // STRT_POST_REG
2735
644k
    942199296U, // STR_POST_IMM
2736
644k
    942199296U, // STR_POST_REG
2737
644k
    942191104U, // STR_PRE_IMM
2738
644k
    942199296U, // STR_PRE_REG
2739
644k
    2683392U, // STRi12
2740
644k
    2667008U, // STRrs
2741
644k
    2632901U, // SUBri
2742
644k
    2632901U, // SUBrr
2743
644k
    2690245U, // SUBrsi
2744
644k
    76997U, // SUBrsr
2745
644k
    2731318U, // SVC
2746
644k
    2683268U, // SWP
2747
644k
    2681972U, // SWPB
2748
644k
    2665398U, // SXTAB
2749
644k
    2664832U, // SXTAB16
2750
644k
    2666022U, // SXTAH
2751
644k
    2682041U, // SXTB
2752
644k
    2681232U, // SXTB16
2753
644k
    2682552U, // SXTH
2754
644k
    2650514U, // TEQri
2755
644k
    2650514U, // TEQrr
2756
644k
    2683282U, // TEQrsi
2757
644k
    2666898U, // TEQrsr
2758
644k
    4355U,  // TRAP
2759
644k
    4355U,  // TRAPNaCl
2760
644k
    296743U,  // TSB
2761
644k
    2651000U, // TSTri
2762
644k
    2651000U, // TSTrr
2763
644k
    2683768U, // TSTrsi
2764
644k
    2667384U, // TSTrsr
2765
644k
    2681315U, // UADD16
2766
644k
    2681416U, // UADD8
2767
644k
    2684353U, // UASX
2768
644k
    2667862U, // UBFX
2769
644k
    4802395U, // UDF
2770
644k
    2683939U, // UDIV
2771
644k
    2681292U, // UHADD16
2772
644k
    2681396U, // UHADD8
2773
644k
    2684336U, // UHASX
2774
644k
    2684082U, // UHSAX
2775
644k
    2681254U, // UHSUB16
2776
644k
    2681357U, // UHSUB8
2777
644k
    2756386U, // UMAAL
2778
644k
    290627U,  // UMLAL
2779
644k
    2691049U, // UMULL
2780
644k
    2681300U, // UQADD16
2781
644k
    2681403U, // UQADD8
2782
644k
    2684342U, // UQASX
2783
644k
    2684088U, // UQSAX
2784
644k
    2681262U, // UQSUB16
2785
644k
    2681364U, // UQSUB8
2786
644k
    2681383U, // USAD8
2787
644k
    2664959U, // USADA8
2788
644k
    2667130U, // USAT
2789
644k
    2681329U, // USAT16
2790
644k
    2684099U, // USAX
2791
644k
    2681277U, // USUB16
2792
644k
    2681377U, // USUB8
2793
644k
    2665404U, // UXTAB
2794
644k
    2664840U, // UXTAB16
2795
644k
    2666028U, // UXTAH
2796
644k
    2682046U, // UXTB
2797
644k
    2681239U, // UXTB16
2798
644k
    2682557U, // UXTH
2799
644k
    11579176U,  // VABALsv2i64
2800
644k
    11054888U,  // VABALsv4i32
2801
644k
    12103464U,  // VABALsv8i16
2802
644k
    13152040U,  // VABALuv2i64
2803
644k
    12627752U,  // VABALuv4i32
2804
644k
    13676328U,  // VABALuv8i16
2805
644k
    12102345U,  // VABAsv16i8
2806
644k
    11578057U,  // VABAsv2i32
2807
644k
    11053769U,  // VABAsv4i16
2808
644k
    11578057U,  // VABAsv4i32
2809
644k
    11053769U,  // VABAsv8i16
2810
644k
    12102345U,  // VABAsv8i8
2811
644k
    13675209U,  // VABAuv16i8
2812
644k
    13150921U,  // VABAuv2i32
2813
644k
    12626633U,  // VABAuv4i16
2814
644k
    13150921U,  // VABAuv4i32
2815
644k
    12626633U,  // VABAuv8i16
2816
644k
    13675209U,  // VABAuv8i8
2817
644k
    11595620U,  // VABDLsv2i64
2818
644k
    11071332U,  // VABDLsv4i32
2819
644k
    12119908U,  // VABDLsv8i16
2820
644k
    13168484U,  // VABDLuv2i64
2821
644k
    12644196U,  // VABDLuv4i32
2822
644k
    13692772U,  // VABDLuv8i16
2823
644k
    8449350U, // VABDfd
2824
644k
    8449350U, // VABDfq
2825
644k
    7925062U, // VABDhd
2826
644k
    7925062U, // VABDhq
2827
644k
    12119366U,  // VABDsv16i8
2828
644k
    11595078U,  // VABDsv2i32
2829
644k
    11070790U,  // VABDsv4i16
2830
644k
    11595078U,  // VABDsv4i32
2831
644k
    11070790U,  // VABDsv8i16
2832
644k
    12119366U,  // VABDsv8i8
2833
644k
    13692230U,  // VABDuv16i8
2834
644k
    13167942U,  // VABDuv2i32
2835
644k
    12643654U,  // VABDuv4i16
2836
644k
    13167942U,  // VABDuv4i32
2837
644k
    12643654U,  // VABDuv8i16
2838
644k
    13692230U,  // VABDuv8i8
2839
644k
    1282437660U,  // VABSD
2840
644k
    7893532U, // VABSH
2841
644k
    8417820U, // VABSS
2842
644k
    8417820U, // VABSfd
2843
644k
    8417820U, // VABSfq
2844
644k
    7893532U, // VABShd
2845
644k
    7893532U, // VABShq
2846
644k
    12087836U,  // VABSv16i8
2847
644k
    11563548U,  // VABSv2i32
2848
644k
    11039260U,  // VABSv4i16
2849
644k
    11563548U,  // VABSv4i32
2850
644k
    11039260U,  // VABSv8i16
2851
644k
    12087836U,  // VABSv8i8
2852
644k
    8449479U, // VACGEfd
2853
644k
    8449479U, // VACGEfq
2854
644k
    7925191U, // VACGEhd
2855
644k
    7925191U, // VACGEhq
2856
644k
    8450744U, // VACGTfd
2857
644k
    8450744U, // VACGTfq
2858
644k
    7926456U, // VACGThd
2859
644k
    7926456U, // VACGThq
2860
644k
    1282469239U,  // VADDD
2861
644k
    7925111U, // VADDH
2862
644k
    962654351U, // VADDHNv2i32
2863
644k
    14217359U,  // VADDHNv4i16
2864
644k
    14741647U,  // VADDHNv8i8
2865
644k
    11595633U,  // VADDLsv2i64
2866
644k
    11071345U,  // VADDLsv4i32
2867
644k
    12119921U,  // VADDLsv8i16
2868
644k
    13168497U,  // VADDLuv2i64
2869
644k
    12644209U,  // VADDLuv4i32
2870
644k
    13692785U,  // VADDLuv8i16
2871
644k
    8449399U, // VADDS
2872
644k
    11596891U,  // VADDWsv2i64
2873
644k
    11072603U,  // VADDWsv4i32
2874
644k
    12121179U,  // VADDWsv8i16
2875
644k
    13169755U,  // VADDWuv2i64
2876
644k
    12645467U,  // VADDWuv4i32
2877
644k
    13694043U,  // VADDWuv8i16
2878
644k
    8449399U, // VADDfd
2879
644k
    8449399U, // VADDfq
2880
644k
    7925111U, // VADDhd
2881
644k
    7925111U, // VADDhq
2882
644k
    15265143U,  // VADDv16i8
2883
644k
    962653559U, // VADDv1i64
2884
644k
    14216567U,  // VADDv2i32
2885
644k
    962653559U, // VADDv2i64
2886
644k
    14740855U,  // VADDv4i16
2887
644k
    14216567U,  // VADDv4i32
2888
644k
    14740855U,  // VADDv8i16
2889
644k
    15265143U,  // VADDv8i8
2890
644k
    2682254U, // VANDd
2891
644k
    2682254U, // VANDq
2892
644k
    1010394566U,  // VBF16MALBQ
2893
644k
    1010394566U,  // VBF16MALBQI
2894
644k
    1010394578U,  // VBF16MALTQ
2895
644k
    1010394578U,  // VBF16MALTQI
2896
644k
    2682134U, // VBICd
2897
644k
    14216470U,  // VBICiv2i32
2898
644k
    14740758U,  // VBICiv4i16
2899
644k
    14216470U,  // VBICiv4i32
2900
644k
    14740758U,  // VBICiv8i16
2901
644k
    2682134U, // VBICq
2902
644k
    2665967U, // VBIFd
2903
644k
    2665967U, // VBIFq
2904
644k
    2667227U, // VBITd
2905
644k
    2667227U, // VBITq
2906
644k
    2666517U, // VBSLd
2907
644k
    2666517U, // VBSLq
2908
644k
    0U, // VBSPd
2909
644k
    0U, // VBSPq
2910
644k
    942752151U, // VCADDv2f32
2911
644k
    942753024U, // VCADDv4f16
2912
644k
    942752151U, // VCADDv4f32
2913
644k
    942753024U, // VCADDv8f16
2914
644k
    8450445U, // VCEQfd
2915
644k
    8450445U, // VCEQfq
2916
644k
    7926157U, // VCEQhd
2917
644k
    7926157U, // VCEQhq
2918
644k
    15266189U,  // VCEQv16i8
2919
644k
    14217613U,  // VCEQv2i32
2920
644k
    14741901U,  // VCEQv4i16
2921
644k
    14217613U,  // VCEQv4i32
2922
644k
    14741901U,  // VCEQv8i16
2923
644k
    15266189U,  // VCEQv8i8
2924
644k
    15233421U,  // VCEQzv16i8
2925
644k
    8417677U, // VCEQzv2f32
2926
644k
    14184845U,  // VCEQzv2i32
2927
644k
    7893389U, // VCEQzv4f16
2928
644k
    8417677U, // VCEQzv4f32
2929
644k
    14709133U,  // VCEQzv4i16
2930
644k
    14184845U,  // VCEQzv4i32
2931
644k
    7893389U, // VCEQzv8f16
2932
644k
    14709133U,  // VCEQzv8i16
2933
644k
    15233421U,  // VCEQzv8i8
2934
644k
    8449485U, // VCGEfd
2935
644k
    8449485U, // VCGEfq
2936
644k
    7925197U, // VCGEhd
2937
644k
    7925197U, // VCGEhq
2938
644k
    12119501U,  // VCGEsv16i8
2939
644k
    11595213U,  // VCGEsv2i32
2940
644k
    11070925U,  // VCGEsv4i16
2941
644k
    11595213U,  // VCGEsv4i32
2942
644k
    11070925U,  // VCGEsv8i16
2943
644k
    12119501U,  // VCGEsv8i8
2944
644k
    13692365U,  // VCGEuv16i8
2945
644k
    13168077U,  // VCGEuv2i32
2946
644k
    12643789U,  // VCGEuv4i16
2947
644k
    13168077U,  // VCGEuv4i32
2948
644k
    12643789U,  // VCGEuv8i16
2949
644k
    13692365U,  // VCGEuv8i8
2950
644k
    12086733U,  // VCGEzv16i8
2951
644k
    8416717U, // VCGEzv2f32
2952
644k
    11562445U,  // VCGEzv2i32
2953
644k
    7892429U, // VCGEzv4f16
2954
644k
    8416717U, // VCGEzv4f32
2955
644k
    11038157U,  // VCGEzv4i16
2956
644k
    11562445U,  // VCGEzv4i32
2957
644k
    7892429U, // VCGEzv8f16
2958
644k
    11038157U,  // VCGEzv8i16
2959
644k
    12086733U,  // VCGEzv8i8
2960
644k
    8450750U, // VCGTfd
2961
644k
    8450750U, // VCGTfq
2962
644k
    7926462U, // VCGThd
2963
644k
    7926462U, // VCGThq
2964
644k
    12120766U,  // VCGTsv16i8
2965
644k
    11596478U,  // VCGTsv2i32
2966
644k
    11072190U,  // VCGTsv4i16
2967
644k
    11596478U,  // VCGTsv4i32
2968
644k
    11072190U,  // VCGTsv8i16
2969
644k
    12120766U,  // VCGTsv8i8
2970
644k
    13693630U,  // VCGTuv16i8
2971
644k
    13169342U,  // VCGTuv2i32
2972
644k
    12645054U,  // VCGTuv4i16
2973
644k
    13169342U,  // VCGTuv4i32
2974
644k
    12645054U,  // VCGTuv8i16
2975
644k
    13693630U,  // VCGTuv8i8
2976
644k
    12087998U,  // VCGTzv16i8
2977
644k
    8417982U, // VCGTzv2f32
2978
644k
    11563710U,  // VCGTzv2i32
2979
644k
    7893694U, // VCGTzv4f16
2980
644k
    8417982U, // VCGTzv4f32
2981
644k
    11039422U,  // VCGTzv4i16
2982
644k
    11563710U,  // VCGTzv4i32
2983
644k
    7893694U, // VCGTzv8f16
2984
644k
    11039422U,  // VCGTzv8i16
2985
644k
    12087998U,  // VCGTzv8i8
2986
644k
    12086738U,  // VCLEzv16i8
2987
644k
    8416722U, // VCLEzv2f32
2988
644k
    11562450U,  // VCLEzv2i32
2989
644k
    7892434U, // VCLEzv4f16
2990
644k
    8416722U, // VCLEzv4f32
2991
644k
    11038162U,  // VCLEzv4i16
2992
644k
    11562450U,  // VCLEzv4i32
2993
644k
    7892434U, // VCLEzv8f16
2994
644k
    11038162U,  // VCLEzv8i16
2995
644k
    12086738U,  // VCLEzv8i8
2996
644k
    12087846U,  // VCLSv16i8
2997
644k
    11563558U,  // VCLSv2i32
2998
644k
    11039270U,  // VCLSv4i16
2999
644k
    11563558U,  // VCLSv4i32
3000
644k
    11039270U,  // VCLSv8i16
3001
644k
    12087846U,  // VCLSv8i8
3002
644k
    12088032U,  // VCLTzv16i8
3003
644k
    8418016U, // VCLTzv2f32
3004
644k
    11563744U,  // VCLTzv2i32
3005
644k
    7893728U, // VCLTzv4f16
3006
644k
    8418016U, // VCLTzv4f32
3007
644k
    11039456U,  // VCLTzv4i16
3008
644k
    11563744U,  // VCLTzv4i32
3009
644k
    7893728U, // VCLTzv8f16
3010
644k
    11039456U,  // VCLTzv8i16
3011
644k
    12088032U,  // VCLTzv8i8
3012
644k
    15234547U,  // VCLZv16i8
3013
644k
    14185971U,  // VCLZv2i32
3014
644k
    14710259U,  // VCLZv4i16
3015
644k
    14185971U,  // VCLZv4i32
3016
644k
    14710259U,  // VCLZv8i16
3017
644k
    15234547U,  // VCLZv8i8
3018
644k
    875643264U, // VCMLAv2f32
3019
644k
    875643264U, // VCMLAv2f32_indexed
3020
644k
    875644137U, // VCMLAv4f16
3021
644k
    875644137U, // VCMLAv4f16_indexed
3022
644k
    875643264U, // VCMLAv4f32
3023
644k
    875643264U, // VCMLAv4f32_indexed
3024
644k
    875644137U, // VCMLAv8f16
3025
644k
    875644137U, // VCMLAv8f16_indexed
3026
644k
    1282437393U,  // VCMPD
3027
644k
    1282436574U,  // VCMPED
3028
644k
    7892446U, // VCMPEH
3029
644k
    8416734U, // VCMPES
3030
644k
    2154933726U,  // VCMPEZD
3031
644k
    7974366U, // VCMPEZH
3032
644k
    8498654U, // VCMPEZS
3033
644k
    7893265U, // VCMPH
3034
644k
    8417553U, // VCMPS
3035
644k
    2154934545U,  // VCMPZD
3036
644k
    7975185U, // VCMPZH
3037
644k
    8499473U, // VCMPZS
3038
644k
    1602307U, // VCNTd
3039
644k
    1602307U, // VCNTq
3040
644k
    942752008U, // VCVTANSDf
3041
644k
    942752881U, // VCVTANSDh
3042
644k
    942752008U, // VCVTANSQf
3043
644k
    942752881U, // VCVTANSQh
3044
644k
    942752068U, // VCVTANUDf
3045
644k
    942752941U, // VCVTANUDh
3046
644k
    942752068U, // VCVTANUQf
3047
644k
    942752941U, // VCVTANUQh
3048
644k
    942752370U, // VCVTASD
3049
644k
    942752761U, // VCVTASH
3050
644k
    942752008U, // VCVTASS
3051
644k
    942752430U, // VCVTAUD
3052
644k
    942752821U, // VCVTAUH
3053
644k
    942752068U, // VCVTAUS
3054
644k
    25750707U,  // VCVTBDH
3055
644k
    26242227U,  // VCVTBHD
3056
644k
    17853619U,  // VCVTBHS
3057
644k
    888728755U, // VCVTBSH
3058
644k
    26768296U,  // VCVTDS
3059
644k
    942752023U, // VCVTMNSDf
3060
644k
    942752896U, // VCVTMNSDh
3061
644k
    942752023U, // VCVTMNSQf
3062
644k
    942752896U, // VCVTMNSQh
3063
644k
    942752083U, // VCVTMNUDf
3064
644k
    942752956U, // VCVTMNUDh
3065
644k
    942752083U, // VCVTMNUQf
3066
644k
    942752956U, // VCVTMNUQh
3067
644k
    942752385U, // VCVTMSD
3068
644k
    942752776U, // VCVTMSH
3069
644k
    942752023U, // VCVTMSS
3070
644k
    942752445U, // VCVTMUD
3071
644k
    942752836U, // VCVTMUH
3072
644k
    942752083U, // VCVTMUS
3073
644k
    942752038U, // VCVTNNSDf
3074
644k
    942752911U, // VCVTNNSDh
3075
644k
    942752038U, // VCVTNNSQf
3076
644k
    942752911U, // VCVTNNSQh
3077
644k
    942752098U, // VCVTNNUDf
3078
644k
    942752971U, // VCVTNNUDh
3079
644k
    942752098U, // VCVTNNUQf
3080
644k
    942752971U, // VCVTNNUQh
3081
644k
    942752400U, // VCVTNSD
3082
644k
    942752791U, // VCVTNSH
3083
644k
    942752038U, // VCVTNSS
3084
644k
    942752460U, // VCVTNUD
3085
644k
    942752851U, // VCVTNUH
3086
644k
    942752098U, // VCVTNUS
3087
644k
    942752053U, // VCVTPNSDf
3088
644k
    942752926U, // VCVTPNSDh
3089
644k
    942752053U, // VCVTPNSQf
3090
644k
    942752926U, // VCVTPNSQh
3091
644k
    942752113U, // VCVTPNUDf
3092
644k
    942752986U, // VCVTPNUDh
3093
644k
    942752113U, // VCVTPNUQf
3094
644k
    942752986U, // VCVTPNUQh
3095
644k
    942752415U, // VCVTPSD
3096
644k
    942752806U, // VCVTPSH
3097
644k
    942752053U, // VCVTPSS
3098
644k
    942752475U, // VCVTPUD
3099
644k
    942752866U, // VCVTPUH
3100
644k
    942752113U, // VCVTPUS
3101
644k
    27292584U,  // VCVTSD
3102
644k
    25752470U,  // VCVTTDH
3103
644k
    26243990U,  // VCVTTHD
3104
644k
    17855382U,  // VCVTTHS
3105
644k
    888730518U, // VCVTTSH
3106
644k
    955806632U, // VCVTf2h
3107
644k
    1227912104U,  // VCVTf2sd
3108
644k
    1227912104U,  // VCVTf2sq
3109
644k
    1228960680U,  // VCVTf2ud
3110
644k
    1228960680U,  // VCVTf2uq
3111
644k
    1295053736U,  // VCVTf2xsd
3112
644k
    1295053736U,  // VCVTf2xsq
3113
644k
    1296102312U,  // VCVTf2xud
3114
644k
    1296102312U,  // VCVTf2xuq
3115
644k
    17855400U,  // VCVTh2f
3116
644k
    1227387816U,  // VCVTh2sd
3117
644k
    1227387816U,  // VCVTh2sq
3118
644k
    1228436392U,  // VCVTh2ud
3119
644k
    1228436392U,  // VCVTh2uq
3120
644k
    1294529448U,  // VCVTh2xsd
3121
644k
    1294529448U,  // VCVTh2xsq
3122
644k
    1295578024U,  // VCVTh2xud
3123
644k
    1295578024U,  // VCVTh2xuq
3124
644k
    1226339240U,  // VCVTs2fd
3125
644k
    1226339240U,  // VCVTs2fq
3126
644k
    1224766376U,  // VCVTs2hd
3127
644k
    1224766376U,  // VCVTs2hq
3128
644k
    1226863528U,  // VCVTu2fd
3129
644k
    1226863528U,  // VCVTu2fq
3130
644k
    1225290664U,  // VCVTu2hd
3131
644k
    1225290664U,  // VCVTu2hq
3132
644k
    1293480872U,  // VCVTxs2fd
3133
644k
    1293480872U,  // VCVTxs2fq
3134
644k
    1291908008U,  // VCVTxs2hd
3135
644k
    1291908008U,  // VCVTxs2hq
3136
644k
    1294005160U,  // VCVTxu2fd
3137
644k
    1294005160U,  // VCVTxu2fq
3138
644k
    1292432296U,  // VCVTxu2hd
3139
644k
    1292432296U,  // VCVTxu2hq
3140
644k
    1282470952U,  // VDIVD
3141
644k
    7926824U, // VDIVH
3142
644k
    8451112U, // VDIVS
3143
644k
    553328U,  // VDUP16d
3144
644k
    553328U,  // VDUP16q
3145
644k
    1077616U, // VDUP32d
3146
644k
    1077616U, // VDUP32q
3147
644k
    1601904U, // VDUP8d
3148
644k
    1601904U, // VDUP8q
3149
644k
    586096U,  // VDUPLN16d
3150
644k
    586096U,  // VDUPLN16q
3151
644k
    1110384U, // VDUPLN32d
3152
644k
    1110384U, // VDUPLN32q
3153
644k
    1634672U, // VDUPLN8d
3154
644k
    1634672U, // VDUPLN8q
3155
644k
    2683343U, // VEORd
3156
644k
    2683343U, // VEORq
3157
644k
    570304U,  // VEXTd16
3158
644k
    1094592U, // VEXTd32
3159
644k
    1618880U, // VEXTd8
3160
644k
    570304U,  // VEXTq16
3161
644k
    1094592U, // VEXTq32
3162
644k
    15774656U,  // VEXTq64
3163
644k
    1618880U, // VEXTq8
3164
644k
    1282452281U,  // VFMAD
3165
644k
    7908153U, // VFMAH
3166
644k
    942753047U, // VFMALD
3167
644k
    942753047U, // VFMALDI
3168
644k
    942753047U, // VFMALQ
3169
644k
    942753047U, // VFMALQI
3170
644k
    8432441U, // VFMAS
3171
644k
    8432441U, // VFMAfd
3172
644k
    8432441U, // VFMAfq
3173
644k
    7908153U, // VFMAhd
3174
644k
    7908153U, // VFMAhq
3175
644k
    1282454076U,  // VFMSD
3176
644k
    7909948U, // VFMSH
3177
644k
    942753058U, // VFMSLD
3178
644k
    942753058U, // VFMSLDI
3179
644k
    942753058U, // VFMSLQ
3180
644k
    942753058U, // VFMSLQI
3181
644k
    8434236U, // VFMSS
3182
644k
    8434236U, // VFMSfd
3183
644k
    8434236U, // VFMSfq
3184
644k
    7909948U, // VFMShd
3185
644k
    7909948U, // VFMShq
3186
644k
    1282452286U,  // VFNMAD
3187
644k
    7908158U, // VFNMAH
3188
644k
    8432446U, // VFNMAS
3189
644k
    1282454081U,  // VFNMSD
3190
644k
    7909953U, // VFNMSH
3191
644k
    8434241U, // VFNMSS
3192
644k
    942752526U, // VFP_VMAXNMD
3193
644k
    942753081U, // VFP_VMAXNMH
3194
644k
    942752186U, // VFP_VMAXNMS
3195
644k
    942752514U, // VFP_VMINNMD
3196
644k
    942753069U, // VFP_VMINNMH
3197
644k
    942752174U, // VFP_VMINNMS
3198
644k
    1111114U, // VGETLNi32
3199
644k
    11072586U,  // VGETLNs16
3200
644k
    12121162U,  // VGETLNs8
3201
644k
    12645450U,  // VGETLNu16
3202
644k
    13694026U,  // VGETLNu8
3203
644k
    12119397U,  // VHADDsv16i8
3204
644k
    11595109U,  // VHADDsv2i32
3205
644k
    11070821U,  // VHADDsv4i16
3206
644k
    11595109U,  // VHADDsv4i32
3207
644k
    11070821U,  // VHADDsv8i16
3208
644k
    12119397U,  // VHADDsv8i8
3209
644k
    13692261U,  // VHADDuv16i8
3210
644k
    13167973U,  // VHADDuv2i32
3211
644k
    12643685U,  // VHADDuv4i16
3212
644k
    13167973U,  // VHADDuv4i32
3213
644k
    12643685U,  // VHADDuv8i16
3214
644k
    13692261U,  // VHADDuv8i8
3215
644k
    12119241U,  // VHSUBsv16i8
3216
644k
    11594953U,  // VHSUBsv2i32
3217
644k
    11070665U,  // VHSUBsv4i16
3218
644k
    11594953U,  // VHSUBsv4i32
3219
644k
    11070665U,  // VHSUBsv8i16
3220
644k
    12119241U,  // VHSUBsv8i8
3221
644k
    13692105U,  // VHSUBuv16i8
3222
644k
    13167817U,  // VHSUBuv2i32
3223
644k
    12643529U,  // VHSUBuv4i16
3224
644k
    13167817U,  // VHSUBuv4i32
3225
644k
    12643529U,  // VHSUBuv8i16
3226
644k
    13692105U,  // VHSUBuv8i8
3227
644k
    875644277U, // VINSH
3228
644k
    1235776418U,  // VJCVT
3229
644k
    2215176452U,  // VLD1DUPd16
3230
644k
    2215160068U,  // VLD1DUPd16wb_fixed
3231
644k
    2215168260U,  // VLD1DUPd16wb_register
3232
644k
    2215700740U,  // VLD1DUPd32
3233
644k
    2215684356U,  // VLD1DUPd32wb_fixed
3234
644k
    2215692548U,  // VLD1DUPd32wb_register
3235
644k
    2216225028U,  // VLD1DUPd8
3236
644k
    2216208644U,  // VLD1DUPd8wb_fixed
3237
644k
    2216216836U,  // VLD1DUPd8wb_register
3238
644k
    2282285316U,  // VLD1DUPq16
3239
644k
    2282268932U,  // VLD1DUPq16wb_fixed
3240
644k
    2282277124U,  // VLD1DUPq16wb_register
3241
644k
    2282809604U,  // VLD1DUPq32
3242
644k
    2282793220U,  // VLD1DUPq32wb_fixed
3243
644k
    2282801412U,  // VLD1DUPq32wb_register
3244
644k
    2283333892U,  // VLD1DUPq8
3245
644k
    2283317508U,  // VLD1DUPq8wb_fixed
3246
644k
    2283325700U,  // VLD1DUPq8wb_register
3247
644k
    28363012U,  // VLD1LNd16
3248
644k
    28616964U,  // VLD1LNd16_UPD
3249
644k
    28887300U,  // VLD1LNd32
3250
644k
    29141252U,  // VLD1LNd32_UPD
3251
644k
    29411588U,  // VLD1LNd8
3252
644k
    29665540U,  // VLD1LNd8_UPD
3253
644k
    0U, // VLD1LNq16Pseudo
3254
644k
    0U, // VLD1LNq16Pseudo_UPD
3255
644k
    0U, // VLD1LNq32Pseudo
3256
644k
    0U, // VLD1LNq32Pseudo_UPD
3257
644k
    0U, // VLD1LNq8Pseudo
3258
644k
    0U, // VLD1LNq8Pseudo_UPD
3259
644k
    2349394180U,  // VLD1d16
3260
644k
    537454852U, // VLD1d16Q
3261
644k
    0U, // VLD1d16QPseudo
3262
644k
    0U, // VLD1d16QPseudoWB_fixed
3263
644k
    0U, // VLD1d16QPseudoWB_register
3264
644k
    537438468U, // VLD1d16Qwb_fixed
3265
644k
    537446660U, // VLD1d16Qwb_register
3266
644k
    269019396U, // VLD1d16T
3267
644k
    0U, // VLD1d16TPseudo
3268
644k
    0U, // VLD1d16TPseudoWB_fixed
3269
644k
    0U, // VLD1d16TPseudoWB_register
3270
644k
    269003012U, // VLD1d16Twb_fixed
3271
644k
    269011204U, // VLD1d16Twb_register
3272
644k
    2349377796U,  // VLD1d16wb_fixed
3273
644k
    2349385988U,  // VLD1d16wb_register
3274
644k
    2349918468U,  // VLD1d32
3275
644k
    537979140U, // VLD1d32Q
3276
644k
    0U, // VLD1d32QPseudo
3277
644k
    0U, // VLD1d32QPseudoWB_fixed
3278
644k
    0U, // VLD1d32QPseudoWB_register
3279
644k
    537962756U, // VLD1d32Qwb_fixed
3280
644k
    537970948U, // VLD1d32Qwb_register
3281
644k
    269543684U, // VLD1d32T
3282
644k
    0U, // VLD1d32TPseudo
3283
644k
    0U, // VLD1d32TPseudoWB_fixed
3284
644k
    0U, // VLD1d32TPseudoWB_register
3285
644k
    269527300U, // VLD1d32Twb_fixed
3286
644k
    269535492U, // VLD1d32Twb_register
3287
644k
    2349902084U,  // VLD1d32wb_fixed
3288
644k
    2349910276U,  // VLD1d32wb_register
3289
644k
    2364598532U,  // VLD1d64
3290
644k
    552659204U, // VLD1d64Q
3291
644k
    0U, // VLD1d64QPseudo
3292
644k
    0U, // VLD1d64QPseudoWB_fixed
3293
644k
    0U, // VLD1d64QPseudoWB_register
3294
644k
    552642820U, // VLD1d64Qwb_fixed
3295
644k
    552651012U, // VLD1d64Qwb_register
3296
644k
    284223748U, // VLD1d64T
3297
644k
    0U, // VLD1d64TPseudo
3298
644k
    0U, // VLD1d64TPseudoWB_fixed
3299
644k
    0U, // VLD1d64TPseudoWB_register
3300
644k
    284207364U, // VLD1d64Twb_fixed
3301
644k
    284215556U, // VLD1d64Twb_register
3302
644k
    2364582148U,  // VLD1d64wb_fixed
3303
644k
    2364590340U,  // VLD1d64wb_register
3304
644k
    2350442756U,  // VLD1d8
3305
644k
    538503428U, // VLD1d8Q
3306
644k
    0U, // VLD1d8QPseudo
3307
644k
    0U, // VLD1d8QPseudoWB_fixed
3308
644k
    0U, // VLD1d8QPseudoWB_register
3309
644k
    538487044U, // VLD1d8Qwb_fixed
3310
644k
    538495236U, // VLD1d8Qwb_register
3311
644k
    270067972U, // VLD1d8T
3312
644k
    0U, // VLD1d8TPseudo
3313
644k
    0U, // VLD1d8TPseudoWB_fixed
3314
644k
    0U, // VLD1d8TPseudoWB_register
3315
644k
    270051588U, // VLD1d8Twb_fixed
3316
644k
    270059780U, // VLD1d8Twb_register
3317
644k
    2350426372U,  // VLD1d8wb_fixed
3318
644k
    2350434564U,  // VLD1d8wb_register
3319
644k
    2416503044U,  // VLD1q16
3320
644k
    0U, // VLD1q16HighQPseudo
3321
644k
    0U, // VLD1q16HighQPseudo_UPD
3322
644k
    0U, // VLD1q16HighTPseudo
3323
644k
    0U, // VLD1q16HighTPseudo_UPD
3324
644k
    0U, // VLD1q16LowQPseudo_UPD
3325
644k
    0U, // VLD1q16LowTPseudo_UPD
3326
644k
    2416486660U,  // VLD1q16wb_fixed
3327
644k
    2416494852U,  // VLD1q16wb_register
3328
644k
    2417027332U,  // VLD1q32
3329
644k
    0U, // VLD1q32HighQPseudo
3330
644k
    0U, // VLD1q32HighQPseudo_UPD
3331
644k
    0U, // VLD1q32HighTPseudo
3332
644k
    0U, // VLD1q32HighTPseudo_UPD
3333
644k
    0U, // VLD1q32LowQPseudo_UPD
3334
644k
    0U, // VLD1q32LowTPseudo_UPD
3335
644k
    2417010948U,  // VLD1q32wb_fixed
3336
644k
    2417019140U,  // VLD1q32wb_register
3337
644k
    2431707396U,  // VLD1q64
3338
644k
    0U, // VLD1q64HighQPseudo
3339
644k
    0U, // VLD1q64HighQPseudo_UPD
3340
644k
    0U, // VLD1q64HighTPseudo
3341
644k
    0U, // VLD1q64HighTPseudo_UPD
3342
644k
    0U, // VLD1q64LowQPseudo_UPD
3343
644k
    0U, // VLD1q64LowTPseudo_UPD
3344
644k
    2431691012U,  // VLD1q64wb_fixed
3345
644k
    2431699204U,  // VLD1q64wb_register
3346
644k
    2417551620U,  // VLD1q8
3347
644k
    0U, // VLD1q8HighQPseudo
3348
644k
    0U, // VLD1q8HighQPseudo_UPD
3349
644k
    0U, // VLD1q8HighTPseudo
3350
644k
    0U, // VLD1q8HighTPseudo_UPD
3351
644k
    0U, // VLD1q8LowQPseudo_UPD
3352
644k
    0U, // VLD1q8LowTPseudo_UPD
3353
644k
    2417535236U,  // VLD1q8wb_fixed
3354
644k
    2417543428U,  // VLD1q8wb_register
3355
644k
    2282285365U,  // VLD2DUPd16
3356
644k
    2282268981U,  // VLD2DUPd16wb_fixed
3357
644k
    2282277173U,  // VLD2DUPd16wb_register
3358
644k
    2483611957U,  // VLD2DUPd16x2
3359
644k
    2483595573U,  // VLD2DUPd16x2wb_fixed
3360
644k
    2483603765U,  // VLD2DUPd16x2wb_register
3361
644k
    2282809653U,  // VLD2DUPd32
3362
644k
    2282793269U,  // VLD2DUPd32wb_fixed
3363
644k
    2282801461U,  // VLD2DUPd32wb_register
3364
644k
    2484136245U,  // VLD2DUPd32x2
3365
644k
    2484119861U,  // VLD2DUPd32x2wb_fixed
3366
644k
    2484128053U,  // VLD2DUPd32x2wb_register
3367
644k
    2283333941U,  // VLD2DUPd8
3368
644k
    2283317557U,  // VLD2DUPd8wb_fixed
3369
644k
    2283325749U,  // VLD2DUPd8wb_register
3370
644k
    2484660533U,  // VLD2DUPd8x2
3371
644k
    2484644149U,  // VLD2DUPd8x2wb_fixed
3372
644k
    2484652341U,  // VLD2DUPd8x2wb_register
3373
644k
    0U, // VLD2DUPq16EvenPseudo
3374
644k
    0U, // VLD2DUPq16OddPseudo
3375
644k
    0U, // VLD2DUPq16OddPseudoWB_fixed
3376
644k
    0U, // VLD2DUPq16OddPseudoWB_register
3377
644k
    0U, // VLD2DUPq32EvenPseudo
3378
644k
    0U, // VLD2DUPq32OddPseudo
3379
644k
    0U, // VLD2DUPq32OddPseudoWB_fixed
3380
644k
    0U, // VLD2DUPq32OddPseudoWB_register
3381
644k
    0U, // VLD2DUPq8EvenPseudo
3382
644k
    0U, // VLD2DUPq8OddPseudo
3383
644k
    0U, // VLD2DUPq8OddPseudoWB_fixed
3384
644k
    0U, // VLD2DUPq8OddPseudoWB_register
3385
644k
    28617013U,  // VLD2LNd16
3386
644k
    0U, // VLD2LNd16Pseudo
3387
644k
    0U, // VLD2LNd16Pseudo_UPD
3388
644k
    28625205U,  // VLD2LNd16_UPD
3389
644k
    29141301U,  // VLD2LNd32
3390
644k
    0U, // VLD2LNd32Pseudo
3391
644k
    0U, // VLD2LNd32Pseudo_UPD
3392
644k
    29149493U,  // VLD2LNd32_UPD
3393
644k
    29665589U,  // VLD2LNd8
3394
644k
    0U, // VLD2LNd8Pseudo
3395
644k
    0U, // VLD2LNd8Pseudo_UPD
3396
644k
    29673781U,  // VLD2LNd8_UPD
3397
644k
    28617013U,  // VLD2LNq16
3398
644k
    0U, // VLD2LNq16Pseudo
3399
644k
    0U, // VLD2LNq16Pseudo_UPD
3400
644k
    28625205U,  // VLD2LNq16_UPD
3401
644k
    29141301U,  // VLD2LNq32
3402
644k
    0U, // VLD2LNq32Pseudo
3403
644k
    0U, // VLD2LNq32Pseudo_UPD
3404
644k
    29149493U,  // VLD2LNq32_UPD
3405
644k
    2550720821U,  // VLD2b16
3406
644k
    2550704437U,  // VLD2b16wb_fixed
3407
644k
    2550712629U,  // VLD2b16wb_register
3408
644k
    2551245109U,  // VLD2b32
3409
644k
    2551228725U,  // VLD2b32wb_fixed
3410
644k
    2551236917U,  // VLD2b32wb_register
3411
644k
    2551769397U,  // VLD2b8
3412
644k
    2551753013U,  // VLD2b8wb_fixed
3413
644k
    2551761205U,  // VLD2b8wb_register
3414
644k
    2416503093U,  // VLD2d16
3415
644k
    2416486709U,  // VLD2d16wb_fixed
3416
644k
    2416494901U,  // VLD2d16wb_register
3417
644k
    2417027381U,  // VLD2d32
3418
644k
    2417010997U,  // VLD2d32wb_fixed
3419
644k
    2417019189U,  // VLD2d32wb_register
3420
644k
    2417551669U,  // VLD2d8
3421
644k
    2417535285U,  // VLD2d8wb_fixed
3422
644k
    2417543477U,  // VLD2d8wb_register
3423
644k
    537454901U, // VLD2q16
3424
644k
    0U, // VLD2q16Pseudo
3425
644k
    0U, // VLD2q16PseudoWB_fixed
3426
644k
    0U, // VLD2q16PseudoWB_register
3427
644k
    537438517U, // VLD2q16wb_fixed
3428
644k
    537446709U, // VLD2q16wb_register
3429
644k
    537979189U, // VLD2q32
3430
644k
    0U, // VLD2q32Pseudo
3431
644k
    0U, // VLD2q32PseudoWB_fixed
3432
644k
    0U, // VLD2q32PseudoWB_register
3433
644k
    537962805U, // VLD2q32wb_fixed
3434
644k
    537970997U, // VLD2q32wb_register
3435
644k
    538503477U, // VLD2q8
3436
644k
    0U, // VLD2q8Pseudo
3437
644k
    0U, // VLD2q8PseudoWB_fixed
3438
644k
    0U, // VLD2q8PseudoWB_register
3439
644k
    538487093U, // VLD2q8wb_fixed
3440
644k
    538495285U, // VLD2q8wb_register
3441
644k
    28363098U,  // VLD3DUPd16
3442
644k
    0U, // VLD3DUPd16Pseudo
3443
644k
    0U, // VLD3DUPd16Pseudo_UPD
3444
644k
    28617050U,  // VLD3DUPd16_UPD
3445
644k
    28887386U,  // VLD3DUPd32
3446
644k
    0U, // VLD3DUPd32Pseudo
3447
644k
    0U, // VLD3DUPd32Pseudo_UPD
3448
644k
    29141338U,  // VLD3DUPd32_UPD
3449
644k
    29411674U,  // VLD3DUPd8
3450
644k
    0U, // VLD3DUPd8Pseudo
3451
644k
    0U, // VLD3DUPd8Pseudo_UPD
3452
644k
    29665626U,  // VLD3DUPd8_UPD
3453
644k
    28363098U,  // VLD3DUPq16
3454
644k
    0U, // VLD3DUPq16EvenPseudo
3455
644k
    0U, // VLD3DUPq16OddPseudo
3456
644k
    0U, // VLD3DUPq16OddPseudo_UPD
3457
644k
    28617050U,  // VLD3DUPq16_UPD
3458
644k
    28887386U,  // VLD3DUPq32
3459
644k
    0U, // VLD3DUPq32EvenPseudo
3460
644k
    0U, // VLD3DUPq32OddPseudo
3461
644k
    0U, // VLD3DUPq32OddPseudo_UPD
3462
644k
    29141338U,  // VLD3DUPq32_UPD
3463
644k
    29411674U,  // VLD3DUPq8
3464
644k
    0U, // VLD3DUPq8EvenPseudo
3465
644k
    0U, // VLD3DUPq8OddPseudo
3466
644k
    0U, // VLD3DUPq8OddPseudo_UPD
3467
644k
    29665626U,  // VLD3DUPq8_UPD
3468
644k
    28625242U,  // VLD3LNd16
3469
644k
    0U, // VLD3LNd16Pseudo
3470
644k
    0U, // VLD3LNd16Pseudo_UPD
3471
644k
    28633434U,  // VLD3LNd16_UPD
3472
644k
    29149530U,  // VLD3LNd32
3473
644k
    0U, // VLD3LNd32Pseudo
3474
644k
    0U, // VLD3LNd32Pseudo_UPD
3475
644k
    29157722U,  // VLD3LNd32_UPD
3476
644k
    29673818U,  // VLD3LNd8
3477
644k
    0U, // VLD3LNd8Pseudo
3478
644k
    0U, // VLD3LNd8Pseudo_UPD
3479
644k
    29682010U,  // VLD3LNd8_UPD
3480
644k
    28625242U,  // VLD3LNq16
3481
644k
    0U, // VLD3LNq16Pseudo
3482
644k
    0U, // VLD3LNq16Pseudo_UPD
3483
644k
    28633434U,  // VLD3LNq16_UPD
3484
644k
    29149530U,  // VLD3LNq32
3485
644k
    0U, // VLD3LNq32Pseudo
3486
644k
    0U, // VLD3LNq32Pseudo_UPD
3487
644k
    29157722U,  // VLD3LNq32_UPD
3488
644k
    28363098U,  // VLD3d16
3489
644k
    0U, // VLD3d16Pseudo
3490
644k
    0U, // VLD3d16Pseudo_UPD
3491
644k
    28617050U,  // VLD3d16_UPD
3492
644k
    28887386U,  // VLD3d32
3493
644k
    0U, // VLD3d32Pseudo
3494
644k
    0U, // VLD3d32Pseudo_UPD
3495
644k
    29141338U,  // VLD3d32_UPD
3496
644k
    29411674U,  // VLD3d8
3497
644k
    0U, // VLD3d8Pseudo
3498
644k
    0U, // VLD3d8Pseudo_UPD
3499
644k
    29665626U,  // VLD3d8_UPD
3500
644k
    28363098U,  // VLD3q16
3501
644k
    0U, // VLD3q16Pseudo_UPD
3502
644k
    28617050U,  // VLD3q16_UPD
3503
644k
    0U, // VLD3q16oddPseudo
3504
644k
    0U, // VLD3q16oddPseudo_UPD
3505
644k
    28887386U,  // VLD3q32
3506
644k
    0U, // VLD3q32Pseudo_UPD
3507
644k
    29141338U,  // VLD3q32_UPD
3508
644k
    0U, // VLD3q32oddPseudo
3509
644k
    0U, // VLD3q32oddPseudo_UPD
3510
644k
    29411674U,  // VLD3q8
3511
644k
    0U, // VLD3q8Pseudo_UPD
3512
644k
    29665626U,  // VLD3q8_UPD
3513
644k
    0U, // VLD3q8oddPseudo
3514
644k
    0U, // VLD3q8oddPseudo_UPD
3515
644k
    28445046U,  // VLD4DUPd16
3516
644k
    0U, // VLD4DUPd16Pseudo
3517
644k
    0U, // VLD4DUPd16Pseudo_UPD
3518
644k
    28641654U,  // VLD4DUPd16_UPD
3519
644k
    28969334U,  // VLD4DUPd32
3520
644k
    0U, // VLD4DUPd32Pseudo
3521
644k
    0U, // VLD4DUPd32Pseudo_UPD
3522
644k
    29165942U,  // VLD4DUPd32_UPD
3523
644k
    29493622U,  // VLD4DUPd8
3524
644k
    0U, // VLD4DUPd8Pseudo
3525
644k
    0U, // VLD4DUPd8Pseudo_UPD
3526
644k
    29690230U,  // VLD4DUPd8_UPD
3527
644k
    28445046U,  // VLD4DUPq16
3528
644k
    0U, // VLD4DUPq16EvenPseudo
3529
644k
    0U, // VLD4DUPq16OddPseudo
3530
644k
    0U, // VLD4DUPq16OddPseudo_UPD
3531
644k
    28641654U,  // VLD4DUPq16_UPD
3532
644k
    28969334U,  // VLD4DUPq32
3533
644k
    0U, // VLD4DUPq32EvenPseudo
3534
644k
    0U, // VLD4DUPq32OddPseudo
3535
644k
    0U, // VLD4DUPq32OddPseudo_UPD
3536
644k
    29165942U,  // VLD4DUPq32_UPD
3537
644k
    29493622U,  // VLD4DUPq8
3538
644k
    0U, // VLD4DUPq8EvenPseudo
3539
644k
    0U, // VLD4DUPq8OddPseudo
3540
644k
    0U, // VLD4DUPq8OddPseudo_UPD
3541
644k
    29690230U,  // VLD4DUPq8_UPD
3542
644k
    28633462U,  // VLD4LNd16
3543
644k
    0U, // VLD4LNd16Pseudo
3544
644k
    0U, // VLD4LNd16Pseudo_UPD
3545
644k
    28649846U,  // VLD4LNd16_UPD
3546
644k
    29157750U,  // VLD4LNd32
3547
644k
    0U, // VLD4LNd32Pseudo
3548
644k
    0U, // VLD4LNd32Pseudo_UPD
3549
644k
    29174134U,  // VLD4LNd32_UPD
3550
644k
    29682038U,  // VLD4LNd8
3551
644k
    0U, // VLD4LNd8Pseudo
3552
644k
    0U, // VLD4LNd8Pseudo_UPD
3553
644k
    29698422U,  // VLD4LNd8_UPD
3554
644k
    28633462U,  // VLD4LNq16
3555
644k
    0U, // VLD4LNq16Pseudo
3556
644k
    0U, // VLD4LNq16Pseudo_UPD
3557
644k
    28649846U,  // VLD4LNq16_UPD
3558
644k
    29157750U,  // VLD4LNq32
3559
644k
    0U, // VLD4LNq32Pseudo
3560
644k
    0U, // VLD4LNq32Pseudo_UPD
3561
644k
    29174134U,  // VLD4LNq32_UPD
3562
644k
    28445046U,  // VLD4d16
3563
644k
    0U, // VLD4d16Pseudo
3564
644k
    0U, // VLD4d16Pseudo_UPD
3565
644k
    28641654U,  // VLD4d16_UPD
3566
644k
    28969334U,  // VLD4d32
3567
644k
    0U, // VLD4d32Pseudo
3568
644k
    0U, // VLD4d32Pseudo_UPD
3569
644k
    29165942U,  // VLD4d32_UPD
3570
644k
    29493622U,  // VLD4d8
3571
644k
    0U, // VLD4d8Pseudo
3572
644k
    0U, // VLD4d8Pseudo_UPD
3573
644k
    29690230U,  // VLD4d8_UPD
3574
644k
    28445046U,  // VLD4q16
3575
644k
    0U, // VLD4q16Pseudo_UPD
3576
644k
    28641654U,  // VLD4q16_UPD
3577
644k
    0U, // VLD4q16oddPseudo
3578
644k
    0U, // VLD4q16oddPseudo_UPD
3579
644k
    28969334U,  // VLD4q32
3580
644k
    0U, // VLD4q32Pseudo_UPD
3581
644k
    29165942U,  // VLD4q32_UPD
3582
644k
    0U, // VLD4q32oddPseudo
3583
644k
    0U, // VLD4q32oddPseudo_UPD
3584
644k
    29493622U,  // VLD4q8
3585
644k
    0U, // VLD4q8Pseudo_UPD
3586
644k
    29690230U,  // VLD4q8_UPD
3587
644k
    0U, // VLD4q8oddPseudo
3588
644k
    0U, // VLD4q8oddPseudo_UPD
3589
644k
    942173154U, // VLDMDDB_UPD
3590
644k
    2730766U, // VLDMDIA
3591
644k
    942172942U, // VLDMDIA_UPD
3592
644k
    0U, // VLDMQIA
3593
644k
    942173154U, // VLDMSDB_UPD
3594
644k
    2730766U, // VLDMSIA
3595
644k
    942172942U, // VLDMSIA_UPD
3596
644k
    2683301U, // VLDRD
3597
644k
    586149U,  // VLDRH
3598
644k
    2683301U, // VLDRS
3599
644k
    2647159205U,  // VLDR_FPCXTNS_off
3600
644k
    768143781U, // VLDR_FPCXTNS_post
3601
644k
    2714300837U,  // VLDR_FPCXTNS_pre
3602
644k
    2647683493U,  // VLDR_FPCXTS_off
3603
644k
    768668069U, // VLDR_FPCXTS_post
3604
644k
    2714825125U,  // VLDR_FPCXTS_pre
3605
644k
    2648207781U,  // VLDR_FPSCR_NZCVQC_off
3606
644k
    769192357U, // VLDR_FPSCR_NZCVQC_post
3607
644k
    2715349413U,  // VLDR_FPSCR_NZCVQC_pre
3608
644k
    2648732069U,  // VLDR_FPSCR_off
3609
644k
    769716645U, // VLDR_FPSCR_post
3610
644k
    2715873701U,  // VLDR_FPSCR_pre
3611
644k
    2783506853U,  // VLDR_P0_off
3612
644k
    1709748645U,  // VLDR_P0_post
3613
644k
    2850599333U,  // VLDR_P0_pre
3614
644k
    2649780645U,  // VLDR_VPR_off
3615
644k
    770765221U, // VLDR_VPR_post
3616
644k
    2716922277U,  // VLDR_VPR_pre
3617
644k
    2732105U, // VLLDM
3618
644k
    2732140U, // VLSTM
3619
644k
    8451239U, // VMAXfd
3620
644k
    8451239U, // VMAXfq
3621
644k
    7926951U, // VMAXhd
3622
644k
    7926951U, // VMAXhq
3623
644k
    12121255U,  // VMAXsv16i8
3624
644k
    11596967U,  // VMAXsv2i32
3625
644k
    11072679U,  // VMAXsv4i16
3626
644k
    11596967U,  // VMAXsv4i32
3627
644k
    11072679U,  // VMAXsv8i16
3628
644k
    12121255U,  // VMAXsv8i8
3629
644k
    13694119U,  // VMAXuv16i8
3630
644k
    13169831U,  // VMAXuv2i32
3631
644k
    12645543U,  // VMAXuv4i16
3632
644k
    13169831U,  // VMAXuv4i32
3633
644k
    12645543U,  // VMAXuv8i16
3634
644k
    13694119U,  // VMAXuv8i8
3635
644k
    8450204U, // VMINfd
3636
644k
    8450204U, // VMINfq
3637
644k
    7925916U, // VMINhd
3638
644k
    7925916U, // VMINhq
3639
644k
    12120220U,  // VMINsv16i8
3640
644k
    11595932U,  // VMINsv2i32
3641
644k
    11071644U,  // VMINsv4i16
3642
644k
    11595932U,  // VMINsv4i32
3643
644k
    11071644U,  // VMINsv8i16
3644
644k
    12120220U,  // VMINsv8i8
3645
644k
    13693084U,  // VMINuv16i8
3646
644k
    13168796U,  // VMINuv2i32
3647
644k
    12644508U,  // VMINuv4i16
3648
644k
    13168796U,  // VMINuv4i32
3649
644k
    12644508U,  // VMINuv8i16
3650
644k
    13693084U,  // VMINuv8i8
3651
644k
    1282452276U,  // VMLAD
3652
644k
    7908148U, // VMLAH
3653
644k
    11587401U,  // VMLALslsv2i32
3654
644k
    11063113U,  // VMLALslsv4i16
3655
644k
    13160265U,  // VMLALsluv2i32
3656
644k
    12635977U,  // VMLALsluv4i16
3657
644k
    11579209U,  // VMLALsv2i64
3658
644k
    11054921U,  // VMLALsv4i32
3659
644k
    12103497U,  // VMLALsv8i16
3660
644k
    13152073U,  // VMLALuv2i64
3661
644k
    12627785U,  // VMLALuv4i32
3662
644k
    13676361U,  // VMLALuv8i16
3663
644k
    8432436U, // VMLAS
3664
644k
    8432436U, // VMLAfd
3665
644k
    8432436U, // VMLAfq
3666
644k
    7908148U, // VMLAhd
3667
644k
    7908148U, // VMLAhq
3668
644k
    8440628U, // VMLAslfd
3669
644k
    8440628U, // VMLAslfq
3670
644k
    7916340U, // VMLAslhd
3671
644k
    7916340U, // VMLAslhq
3672
644k
    14207796U,  // VMLAslv2i32
3673
644k
    14732084U,  // VMLAslv4i16
3674
644k
    14207796U,  // VMLAslv4i32
3675
644k
    14732084U,  // VMLAslv8i16
3676
644k
    15248180U,  // VMLAv16i8
3677
644k
    14199604U,  // VMLAv2i32
3678
644k
    14723892U,  // VMLAv4i16
3679
644k
    14199604U,  // VMLAv4i32
3680
644k
    14723892U,  // VMLAv8i16
3681
644k
    15248180U,  // VMLAv8i8
3682
644k
    1282454071U,  // VMLSD
3683
644k
    7909943U, // VMLSH
3684
644k
    11587618U,  // VMLSLslsv2i32
3685
644k
    11063330U,  // VMLSLslsv4i16
3686
644k
    13160482U,  // VMLSLsluv2i32
3687
644k
    12636194U,  // VMLSLsluv4i16
3688
644k
    11579426U,  // VMLSLsv2i64
3689
644k
    11055138U,  // VMLSLsv4i32
3690
644k
    12103714U,  // VMLSLsv8i16
3691
644k
    13152290U,  // VMLSLuv2i64
3692
644k
    12628002U,  // VMLSLuv4i32
3693
644k
    13676578U,  // VMLSLuv8i16
3694
644k
    8434231U, // VMLSS
3695
644k
    8434231U, // VMLSfd
3696
644k
    8434231U, // VMLSfq
3697
644k
    7909943U, // VMLShd
3698
644k
    7909943U, // VMLShq
3699
644k
    8442423U, // VMLSslfd
3700
644k
    8442423U, // VMLSslfq
3701
644k
    7918135U, // VMLSslhd
3702
644k
    7918135U, // VMLSslhq
3703
644k
    14209591U,  // VMLSslv2i32
3704
644k
    14733879U,  // VMLSslv4i16
3705
644k
    14209591U,  // VMLSslv4i32
3706
644k
    14733879U,  // VMLSslv8i16
3707
644k
    15249975U,  // VMLSv16i8
3708
644k
    14201399U,  // VMLSv2i32
3709
644k
    14725687U,  // VMLSv4i16
3710
644k
    14201399U,  // VMLSv4i32
3711
644k
    14725687U,  // VMLSv8i16
3712
644k
    15249975U,  // VMLSv8i8
3713
644k
    1010394554U,  // VMMLA
3714
644k
    1282438218U,  // VMOVD
3715
644k
    2683978U, // VMOVDRR
3716
644k
    942753187U, // VMOVH
3717
644k
    7894090U, // VMOVHR
3718
644k
    11563075U,  // VMOVLsv2i64
3719
644k
    11038787U,  // VMOVLsv4i32
3720
644k
    12087363U,  // VMOVLsv8i16
3721
644k
    13135939U,  // VMOVLuv2i64
3722
644k
    12611651U,  // VMOVLuv4i32
3723
644k
    13660227U,  // VMOVLuv8i16
3724
644k
    962621693U, // VMOVNv2i32
3725
644k
    14184701U,  // VMOVNv4i16
3726
644k
    14708989U,  // VMOVNv8i8
3727
644k
    7894090U, // VMOVRH
3728
644k
    2683978U, // VMOVRRD
3729
644k
    2667594U, // VMOVRRS
3730
644k
    2651210U, // VMOVRS
3731
644k
    8418378U, // VMOVS
3732
644k
    2651210U, // VMOVSR
3733
644k
    2667594U, // VMOVSRR
3734
644k
    15234122U,  // VMOVv16i8
3735
644k
    2103473226U,  // VMOVv1i64
3736
644k
    8418378U, // VMOVv2f32
3737
644k
    14185546U,  // VMOVv2i32
3738
644k
    2103473226U,  // VMOVv2i64
3739
644k
    8418378U, // VMOVv4f32
3740
644k
    14709834U,  // VMOVv4i16
3741
644k
    14185546U,  // VMOVv4i32
3742
644k
    14709834U,  // VMOVv8i16
3743
644k
    15234122U,  // VMOVv8i8
3744
644k
    2732633U, // VMRS
3745
644k
    2732633U, // VMRS_FPCXTNS
3746
644k
    2732633U, // VMRS_FPCXTS
3747
644k
    2732633U, // VMRS_FPEXC
3748
644k
    2732633U, // VMRS_FPINST
3749
644k
    2732633U, // VMRS_FPINST2
3750
644k
    2650713U, // VMRS_FPSCR_NZCVQC
3751
644k
    2732633U, // VMRS_FPSID
3752
644k
    2732633U, // VMRS_MVFR0
3753
644k
    2732633U, // VMRS_MVFR1
3754
644k
    2732633U, // VMRS_MVFR2
3755
644k
    2650713U, // VMRS_P0
3756
644k
    2732633U, // VMRS_VPR
3757
644k
    31568365U,  // VMSR
3758
644k
    29995501U,  // VMSR_FPCXTNS
3759
644k
    30519789U,  // VMSR_FPCXTS
3760
644k
    33141229U,  // VMSR_FPEXC
3761
644k
    33665517U,  // VMSR_FPINST
3762
644k
    34189805U,  // VMSR_FPINST2
3763
644k
    970486253U, // VMSR_FPSCR_NZCVQC
3764
644k
    34714093U,  // VMSR_FPSID
3765
644k
    971534829U, // VMSR_P0
3766
644k
    32616941U,  // VMSR_VPR
3767
644k
    1282469950U,  // VMULD
3768
644k
    7925822U, // VMULH
3769
644k
    942752610U, // VMULLp64
3770
644k
    24178671U,  // VMULLp8
3771
644k
    11579375U,  // VMULLslsv2i32
3772
644k
    11055087U,  // VMULLslsv4i16
3773
644k
    13152239U,  // VMULLsluv2i32
3774
644k
    12627951U,  // VMULLsluv4i16
3775
644k
    11595759U,  // VMULLsv2i64
3776
644k
    11071471U,  // VMULLsv4i32
3777
644k
    12120047U,  // VMULLsv8i16
3778
644k
    13168623U,  // VMULLuv2i64
3779
644k
    12644335U,  // VMULLuv4i32
3780
644k
    13692911U,  // VMULLuv8i16
3781
644k
    8450110U, // VMULS
3782
644k
    8450110U, // VMULfd
3783
644k
    8450110U, // VMULfq
3784
644k
    7925822U, // VMULhd
3785
644k
    7925822U, // VMULhq
3786
644k
    24178750U,  // VMULpd
3787
644k
    24178750U,  // VMULpq
3788
644k
    8433726U, // VMULslfd
3789
644k
    8433726U, // VMULslfq
3790
644k
    7909438U, // VMULslhd
3791
644k
    7909438U, // VMULslhq
3792
644k
    14200894U,  // VMULslv2i32
3793
644k
    14725182U,  // VMULslv4i16
3794
644k
    14200894U,  // VMULslv4i32
3795
644k
    14725182U,  // VMULslv8i16
3796
644k
    15265854U,  // VMULv16i8
3797
644k
    14217278U,  // VMULv2i32
3798
644k
    14741566U,  // VMULv4i16
3799
644k
    14217278U,  // VMULv4i32
3800
644k
    14741566U,  // VMULv8i16
3801
644k
    15265854U,  // VMULv8i8
3802
644k
    2650353U, // VMVNd
3803
644k
    2650353U, // VMVNq
3804
644k
    14184689U,  // VMVNv2i32
3805
644k
    14708977U,  // VMVNv4i16
3806
644k
    14184689U,  // VMVNv4i32
3807
644k
    14708977U,  // VMVNv8i16
3808
644k
    1282436611U,  // VNEGD
3809
644k
    7892483U, // VNEGH
3810
644k
    8416771U, // VNEGS
3811
644k
    8416771U, // VNEGf32q
3812
644k
    8416771U, // VNEGfd
3813
644k
    7892483U, // VNEGhd
3814
644k
    7892483U, // VNEGhq
3815
644k
    11038211U,  // VNEGs16d
3816
644k
    11038211U,  // VNEGs16q
3817
644k
    11562499U,  // VNEGs32d
3818
644k
    11562499U,  // VNEGs32q
3819
644k
    12086787U,  // VNEGs8d
3820
644k
    12086787U,  // VNEGs8q
3821
644k
    1282452270U,  // VNMLAD
3822
644k
    7908142U, // VNMLAH
3823
644k
    8432430U, // VNMLAS
3824
644k
    1282454065U,  // VNMLSD
3825
644k
    7909937U, // VNMLSH
3826
644k
    8434225U, // VNMLSS
3827
644k
    1282469944U,  // VNMULD
3828
644k
    7925816U, // VNMULH
3829
644k
    8450104U, // VNMULS
3830
644k
    2683073U, // VORNd
3831
644k
    2683073U, // VORNq
3832
644k
    2683357U, // VORRd
3833
644k
    14217693U,  // VORRiv2i32
3834
644k
    14741981U,  // VORRiv4i16
3835
644k
    14217693U,  // VORRiv4i32
3836
644k
    14741981U,  // VORRiv8i16
3837
644k
    2683357U, // VORRq
3838
644k
    12119854U,  // VPADALsv16i8
3839
644k
    11595566U,  // VPADALsv2i32
3840
644k
    11071278U,  // VPADALsv4i16
3841
644k
    11595566U,  // VPADALsv4i32
3842
644k
    11071278U,  // VPADALsv8i16
3843
644k
    12119854U,  // VPADALsv8i8
3844
644k
    13692718U,  // VPADALuv16i8
3845
644k
    13168430U,  // VPADALuv2i32
3846
644k
    12644142U,  // VPADALuv4i16
3847
644k
    13168430U,  // VPADALuv4i32
3848
644k
    12644142U,  // VPADALuv8i16
3849
644k
    13692718U,  // VPADALuv8i8
3850
644k
    12087146U,  // VPADDLsv16i8
3851
644k
    11562858U,  // VPADDLsv2i32
3852
644k
    11038570U,  // VPADDLsv4i16
3853
644k
    11562858U,  // VPADDLsv4i32
3854
644k
    11038570U,  // VPADDLsv8i16
3855
644k
    12087146U,  // VPADDLsv8i8
3856
644k
    13660010U,  // VPADDLuv16i8
3857
644k
    13135722U,  // VPADDLuv2i32
3858
644k
    12611434U,  // VPADDLuv4i16
3859
644k
    13135722U,  // VPADDLuv4i32
3860
644k
    12611434U,  // VPADDLuv8i16
3861
644k
    13660010U,  // VPADDLuv8i8
3862
644k
    8449387U, // VPADDf
3863
644k
    7925099U, // VPADDh
3864
644k
    14740843U,  // VPADDi16
3865
644k
    14216555U,  // VPADDi32
3866
644k
    15265131U,  // VPADDi8
3867
644k
    8451233U, // VPMAXf
3868
644k
    7926945U, // VPMAXh
3869
644k
    11072673U,  // VPMAXs16
3870
644k
    11596961U,  // VPMAXs32
3871
644k
    12121249U,  // VPMAXs8
3872
644k
    12645537U,  // VPMAXu16
3873
644k
    13169825U,  // VPMAXu32
3874
644k
    13694113U,  // VPMAXu8
3875
644k
    8450198U, // VPMINf
3876
644k
    7925910U, // VPMINh
3877
644k
    11071638U,  // VPMINs16
3878
644k
    11595926U,  // VPMINs32
3879
644k
    12120214U,  // VPMINs8
3880
644k
    12644502U,  // VPMINu16
3881
644k
    13168790U,  // VPMINu32
3882
644k
    13693078U,  // VPMINu8
3883
644k
    12087830U,  // VQABSv16i8
3884
644k
    11563542U,  // VQABSv2i32
3885
644k
    11039254U,  // VQABSv4i16
3886
644k
    11563542U,  // VQABSv4i32
3887
644k
    11039254U,  // VQABSv8i16
3888
644k
    12087830U,  // VQABSv8i8
3889
644k
    12119409U,  // VQADDsv16i8
3890
644k
    974712177U, // VQADDsv1i64
3891
644k
    11595121U,  // VQADDsv2i32
3892
644k
    974712177U, // VQADDsv2i64
3893
644k
    11070833U,  // VQADDsv4i16
3894
644k
    11595121U,  // VQADDsv4i32
3895
644k
    11070833U,  // VQADDsv8i16
3896
644k
    12119409U,  // VQADDsv8i8
3897
644k
    13692273U,  // VQADDuv16i8
3898
644k
    22605169U,  // VQADDuv1i64
3899
644k
    13167985U,  // VQADDuv2i32
3900
644k
    22605169U,  // VQADDuv2i64
3901
644k
    12643697U,  // VQADDuv4i16
3902
644k
    13167985U,  // VQADDuv4i32
3903
644k
    12643697U,  // VQADDuv8i16
3904
644k
    13692273U,  // VQADDuv8i8
3905
644k
    11587381U,  // VQDMLALslv2i32
3906
644k
    11063093U,  // VQDMLALslv4i16
3907
644k
    11579189U,  // VQDMLALv2i64
3908
644k
    11054901U,  // VQDMLALv4i32
3909
644k
    11587610U,  // VQDMLSLslv2i32
3910
644k
    11063322U,  // VQDMLSLslv4i16
3911
644k
    11579418U,  // VQDMLSLv2i64
3912
644k
    11055130U,  // VQDMLSLv4i32
3913
644k
    11578977U,  // VQDMULHslv2i32
3914
644k
    11054689U,  // VQDMULHslv4i16
3915
644k
    11578977U,  // VQDMULHslv4i32
3916
644k
    11054689U,  // VQDMULHslv8i16
3917
644k
    11595361U,  // VQDMULHv2i32
3918
644k
    11071073U,  // VQDMULHv4i16
3919
644k
    11595361U,  // VQDMULHv4i32
3920
644k
    11071073U,  // VQDMULHv8i16
3921
644k
    11579355U,  // VQDMULLslv2i32
3922
644k
    11055067U,  // VQDMULLslv4i16
3923
644k
    11595739U,  // VQDMULLv2i64
3924
644k
    11071451U,  // VQDMULLv4i32
3925
644k
    974680297U, // VQMOVNsuv2i32
3926
644k
    11563241U,  // VQMOVNsuv4i16
3927
644k
    11038953U,  // VQMOVNsuv8i8
3928
644k
    974680310U, // VQMOVNsv2i32
3929
644k
    11563254U,  // VQMOVNsv4i16
3930
644k
    11038966U,  // VQMOVNsv8i8
3931
644k
    22573302U,  // VQMOVNuv2i32
3932
644k
    13136118U,  // VQMOVNuv4i16
3933
644k
    12611830U,  // VQMOVNuv8i8
3934
644k
    12086781U,  // VQNEGv16i8
3935
644k
    11562493U,  // VQNEGv2i32
3936
644k
    11038205U,  // VQNEGv4i16
3937
644k
    11562493U,  // VQNEGv4i32
3938
644k
    11038205U,  // VQNEGv8i16
3939
644k
    12086781U,  // VQNEGv8i8
3940
644k
    11587101U,  // VQRDMLAHslv2i32
3941
644k
    11062813U,  // VQRDMLAHslv4i16
3942
644k
    11587101U,  // VQRDMLAHslv4i32
3943
644k
    11062813U,  // VQRDMLAHslv8i16
3944
644k
    11578909U,  // VQRDMLAHv2i32
3945
644k
    11054621U,  // VQRDMLAHv4i16
3946
644k
    11578909U,  // VQRDMLAHv4i32
3947
644k
    11054621U,  // VQRDMLAHv8i16
3948
644k
    11587230U,  // VQRDMLSHslv2i32
3949
644k
    11062942U,  // VQRDMLSHslv4i16
3950
644k
    11587230U,  // VQRDMLSHslv4i32
3951
644k
    11062942U,  // VQRDMLSHslv8i16
3952
644k
    11579038U,  // VQRDMLSHv2i32
3953
644k
    11054750U,  // VQRDMLSHv4i16
3954
644k
    11579038U,  // VQRDMLSHv4i32
3955
644k
    11054750U,  // VQRDMLSHv8i16
3956
644k
    11578985U,  // VQRDMULHslv2i32
3957
644k
    11054697U,  // VQRDMULHslv4i16
3958
644k
    11578985U,  // VQRDMULHslv4i32
3959
644k
    11054697U,  // VQRDMULHslv8i16
3960
644k
    11595369U,  // VQRDMULHv2i32
3961
644k
    11071081U,  // VQRDMULHv4i16
3962
644k
    11595369U,  // VQRDMULHv4i32
3963
644k
    11071081U,  // VQRDMULHv8i16
3964
644k
    12119962U,  // VQRSHLsv16i8
3965
644k
    974712730U, // VQRSHLsv1i64
3966
644k
    11595674U,  // VQRSHLsv2i32
3967
644k
    974712730U, // VQRSHLsv2i64
3968
644k
    11071386U,  // VQRSHLsv4i16
3969
644k
    11595674U,  // VQRSHLsv4i32
3970
644k
    11071386U,  // VQRSHLsv8i16
3971
644k
    12119962U,  // VQRSHLsv8i8
3972
644k
    13692826U,  // VQRSHLuv16i8
3973
644k
    22605722U,  // VQRSHLuv1i64
3974
644k
    13168538U,  // VQRSHLuv2i32
3975
644k
    22605722U,  // VQRSHLuv2i64
3976
644k
    12644250U,  // VQRSHLuv4i16
3977
644k
    13168538U,  // VQRSHLuv4i32
3978
644k
    12644250U,  // VQRSHLuv8i16
3979
644k
    13692826U,  // VQRSHLuv8i8
3980
644k
    974713004U, // VQRSHRNsv2i32
3981
644k
    11595948U,  // VQRSHRNsv4i16
3982
644k
    11071660U,  // VQRSHRNsv8i8
3983
644k
    22605996U,  // VQRSHRNuv2i32
3984
644k
    13168812U,  // VQRSHRNuv4i16
3985
644k
    12644524U,  // VQRSHRNuv8i8
3986
644k
    974713056U, // VQRSHRUNv2i32
3987
644k
    11596000U,  // VQRSHRUNv4i16
3988
644k
    11071712U,  // VQRSHRUNv8i8
3989
644k
    12119949U,  // VQSHLsiv16i8
3990
644k
    974712717U, // VQSHLsiv1i64
3991
644k
    11595661U,  // VQSHLsiv2i32
3992
644k
    974712717U, // VQSHLsiv2i64
3993
644k
    11071373U,  // VQSHLsiv4i16
3994
644k
    11595661U,  // VQSHLsiv4i32
3995
644k
    11071373U,  // VQSHLsiv8i16
3996
644k
    12119949U,  // VQSHLsiv8i8
3997
644k
    12121029U,  // VQSHLsuv16i8
3998
644k
    974713797U, // VQSHLsuv1i64
3999
644k
    11596741U,  // VQSHLsuv2i32
4000
644k
    974713797U, // VQSHLsuv2i64
4001
644k
    11072453U,  // VQSHLsuv4i16
4002
644k
    11596741U,  // VQSHLsuv4i32
4003
644k
    11072453U,  // VQSHLsuv8i16
4004
644k
    12121029U,  // VQSHLsuv8i8
4005
644k
    12119949U,  // VQSHLsv16i8
4006
644k
    974712717U, // VQSHLsv1i64
4007
644k
    11595661U,  // VQSHLsv2i32
4008
644k
    974712717U, // VQSHLsv2i64
4009
644k
    11071373U,  // VQSHLsv4i16
4010
644k
    11595661U,  // VQSHLsv4i32
4011
644k
    11071373U,  // VQSHLsv8i16
4012
644k
    12119949U,  // VQSHLsv8i8
4013
644k
    13692813U,  // VQSHLuiv16i8
4014
644k
    22605709U,  // VQSHLuiv1i64
4015
644k
    13168525U,  // VQSHLuiv2i32
4016
644k
    22605709U,  // VQSHLuiv2i64
4017
644k
    12644237U,  // VQSHLuiv4i16
4018
644k
    13168525U,  // VQSHLuiv4i32
4019
644k
    12644237U,  // VQSHLuiv8i16
4020
644k
    13692813U,  // VQSHLuiv8i8
4021
644k
    13692813U,  // VQSHLuv16i8
4022
644k
    22605709U,  // VQSHLuv1i64
4023
644k
    13168525U,  // VQSHLuv2i32
4024
644k
    22605709U,  // VQSHLuv2i64
4025
644k
    12644237U,  // VQSHLuv4i16
4026
644k
    13168525U,  // VQSHLuv4i32
4027
644k
    12644237U,  // VQSHLuv8i16
4028
644k
    13692813U,  // VQSHLuv8i8
4029
644k
    974712997U, // VQSHRNsv2i32
4030
644k
    11595941U,  // VQSHRNsv4i16
4031
644k
    11071653U,  // VQSHRNsv8i8
4032
644k
    22605989U,  // VQSHRNuv2i32
4033
644k
    13168805U,  // VQSHRNuv4i16
4034
644k
    12644517U,  // VQSHRNuv8i8
4035
644k
    974713048U, // VQSHRUNv2i32
4036
644k
    11595992U,  // VQSHRUNv4i16
4037
644k
    11071704U,  // VQSHRUNv8i8
4038
644k
    12119247U,  // VQSUBsv16i8
4039
644k
    974712015U, // VQSUBsv1i64
4040
644k
    11594959U,  // VQSUBsv2i32
4041
644k
    974712015U, // VQSUBsv2i64
4042
644k
    11070671U,  // VQSUBsv4i16
4043
644k
    11594959U,  // VQSUBsv4i32
4044
644k
    11070671U,  // VQSUBsv8i16
4045
644k
    12119247U,  // VQSUBsv8i8
4046
644k
    13692111U,  // VQSUBuv16i8
4047
644k
    22605007U,  // VQSUBuv1i64
4048
644k
    13167823U,  // VQSUBuv2i32
4049
644k
    22605007U,  // VQSUBuv2i64
4050
644k
    12643535U,  // VQSUBuv4i16
4051
644k
    13167823U,  // VQSUBuv4i32
4052
644k
    12643535U,  // VQSUBuv8i16
4053
644k
    13692111U,  // VQSUBuv8i8
4054
644k
    962654343U, // VRADDHNv2i32
4055
644k
    14217351U,  // VRADDHNv4i16
4056
644k
    14741639U,  // VRADDHNv8i8
4057
644k
    13135319U,  // VRECPEd
4058
644k
    8416727U, // VRECPEfd
4059
644k
    8416727U, // VRECPEfq
4060
644k
    7892439U, // VRECPEhd
4061
644k
    7892439U, // VRECPEhq
4062
644k
    13135319U,  // VRECPEq
4063
644k
    8450642U, // VRECPSfd
4064
644k
    8450642U, // VRECPSfq
4065
644k
    7926354U, // VRECPShd
4066
644k
    7926354U, // VRECPShq
4067
644k
    1599992U, // VREV16d8
4068
644k
    1599992U, // VREV16q8
4069
644k
    551193U,  // VREV32d16
4070
644k
    1599769U, // VREV32d8
4071
644k
    551193U,  // VREV32q16
4072
644k
    1599769U, // VREV32q8
4073
644k
    551279U,  // VREV64d16
4074
644k
    1075567U, // VREV64d32
4075
644k
    1599855U, // VREV64d8
4076
644k
    551279U,  // VREV64q16
4077
644k
    1075567U, // VREV64q32
4078
644k
    1599855U, // VREV64q8
4079
644k
    12119390U,  // VRHADDsv16i8
4080
644k
    11595102U,  // VRHADDsv2i32
4081
644k
    11070814U,  // VRHADDsv4i16
4082
644k
    11595102U,  // VRHADDsv4i32
4083
644k
    11070814U,  // VRHADDsv8i16
4084
644k
    12119390U,  // VRHADDsv8i8
4085
644k
    13692254U,  // VRHADDuv16i8
4086
644k
    13167966U,  // VRHADDuv2i32
4087
644k
    12643678U,  // VRHADDuv4i16
4088
644k
    13167966U,  // VRHADDuv4i32
4089
644k
    12643678U,  // VRHADDuv8i16
4090
644k
    13692254U,  // VRHADDuv8i8
4091
644k
    942752490U, // VRINTAD
4092
644k
    942753012U, // VRINTAH
4093
644k
    942752139U, // VRINTANDf
4094
644k
    942753012U, // VRINTANDh
4095
644k
    942752139U, // VRINTANQf
4096
644k
    942753012U, // VRINTANQh
4097
644k
    942752139U, // VRINTAS
4098
644k
    942752538U, // VRINTMD
4099
644k
    942753093U, // VRINTMH
4100
644k
    942752198U, // VRINTMNDf
4101
644k
    942753093U, // VRINTMNDh
4102
644k
    942752198U, // VRINTMNQf
4103
644k
    942753093U, // VRINTMNQh
4104
644k
    942752198U, // VRINTMS
4105
644k
    942752550U, // VRINTND
4106
644k
    942753105U, // VRINTNH
4107
644k
    942752210U, // VRINTNNDf
4108
644k
    942753105U, // VRINTNNDh
4109
644k
    942752210U, // VRINTNNQf
4110
644k
    942753105U, // VRINTNNQh
4111
644k
    942752210U, // VRINTNS
4112
644k
    942752562U, // VRINTPD
4113
644k
    942753117U, // VRINTPH
4114
644k
    942752222U, // VRINTPNDf
4115
644k
    942753117U, // VRINTPNDh
4116
644k
    942752222U, // VRINTPNQf
4117
644k
    942753117U, // VRINTPNQh
4118
644k
    942752222U, // VRINTPS
4119
644k
    1282437624U,  // VRINTRD
4120
644k
    7893496U, // VRINTRH
4121
644k
    8417784U, // VRINTRS
4122
644k
    1282438598U,  // VRINTXD
4123
644k
    7894470U, // VRINTXH
4124
644k
    942752270U, // VRINTXNDf
4125
644k
    942753175U, // VRINTXNDh
4126
644k
    942752270U, // VRINTXNQf
4127
644k
    942753175U, // VRINTXNQh
4128
644k
    8418758U, // VRINTXS
4129
644k
    1282438648U,  // VRINTZD
4130
644k
    7894520U, // VRINTZH
4131
644k
    942752282U, // VRINTZNDf
4132
644k
    942753198U, // VRINTZNDh
4133
644k
    942752282U, // VRINTZNQf
4134
644k
    942753198U, // VRINTZNQh
4135
644k
    8418808U, // VRINTZS
4136
644k
    12119969U,  // VRSHLsv16i8
4137
644k
    974712737U, // VRSHLsv1i64
4138
644k
    11595681U,  // VRSHLsv2i32
4139
644k
    974712737U, // VRSHLsv2i64
4140
644k
    11071393U,  // VRSHLsv4i16
4141
644k
    11595681U,  // VRSHLsv4i32
4142
644k
    11071393U,  // VRSHLsv8i16
4143
644k
    12119969U,  // VRSHLsv8i8
4144
644k
    13692833U,  // VRSHLuv16i8
4145
644k
    22605729U,  // VRSHLuv1i64
4146
644k
    13168545U,  // VRSHLuv2i32
4147
644k
    22605729U,  // VRSHLuv2i64
4148
644k
    12644257U,  // VRSHLuv4i16
4149
644k
    13168545U,  // VRSHLuv4i32
4150
644k
    12644257U,  // VRSHLuv8i16
4151
644k
    13692833U,  // VRSHLuv8i8
4152
644k
    962654388U, // VRSHRNv2i32
4153
644k
    14217396U,  // VRSHRNv4i16
4154
644k
    14741684U,  // VRSHRNv8i8
4155
644k
    12120509U,  // VRSHRsv16i8
4156
644k
    974713277U, // VRSHRsv1i64
4157
644k
    11596221U,  // VRSHRsv2i32
4158
644k
    974713277U, // VRSHRsv2i64
4159
644k
    11071933U,  // VRSHRsv4i16
4160
644k
    11596221U,  // VRSHRsv4i32
4161
644k
    11071933U,  // VRSHRsv8i16
4162
644k
    12120509U,  // VRSHRsv8i8
4163
644k
    13693373U,  // VRSHRuv16i8
4164
644k
    22606269U,  // VRSHRuv1i64
4165
644k
    13169085U,  // VRSHRuv2i32
4166
644k
    22606269U,  // VRSHRuv2i64
4167
644k
    12644797U,  // VRSHRuv4i16
4168
644k
    13169085U,  // VRSHRuv4i32
4169
644k
    12644797U,  // VRSHRuv8i16
4170
644k
    13693373U,  // VRSHRuv8i8
4171
644k
    13135332U,  // VRSQRTEd
4172
644k
    8416740U, // VRSQRTEfd
4173
644k
    8416740U, // VRSQRTEfq
4174
644k
    7892452U, // VRSQRTEhd
4175
644k
    7892452U, // VRSQRTEhq
4176
644k
    13135332U,  // VRSQRTEq
4177
644k
    8450664U, // VRSQRTSfd
4178
644k
    8450664U, // VRSQRTSfq
4179
644k
    7926376U, // VRSQRTShd
4180
644k
    7926376U, // VRSQRTShq
4181
644k
    12102490U,  // VRSRAsv16i8
4182
644k
    907586394U, // VRSRAsv1i64
4183
644k
    11578202U,  // VRSRAsv2i32
4184
644k
    907586394U, // VRSRAsv2i64
4185
644k
    11053914U,  // VRSRAsv4i16
4186
644k
    11578202U,  // VRSRAsv4i32
4187
644k
    11053914U,  // VRSRAsv8i16
4188
644k
    12102490U,  // VRSRAsv8i8
4189
644k
    13675354U,  // VRSRAuv16i8
4190
644k
    22588250U,  // VRSRAuv1i64
4191
644k
    13151066U,  // VRSRAuv2i32
4192
644k
    22588250U,  // VRSRAuv2i64
4193
644k
    12626778U,  // VRSRAuv4i16
4194
644k
    13151066U,  // VRSRAuv4i32
4195
644k
    12626778U,  // VRSRAuv8i16
4196
644k
    13675354U,  // VRSRAuv8i8
4197
644k
    962654328U, // VRSUBHNv2i32
4198
644k
    14217336U,  // VRSUBHNv4i16
4199
644k
    14741624U,  // VRSUBHNv8i8
4200
644k
    2888421469U,  // VSCCLRMD
4201
644k
    2888421469U,  // VSCCLRMS
4202
644k
    1010394796U,  // VSDOTD
4203
644k
    1010394796U,  // VSDOTDI
4204
644k
    1010394796U,  // VSDOTQ
4205
644k
    1010394796U,  // VSDOTQI
4206
644k
    942752574U, // VSELEQD
4207
644k
    942753129U, // VSELEQH
4208
644k
    942752234U, // VSELEQS
4209
644k
    942752502U, // VSELGED
4210
644k
    942753035U, // VSELGEH
4211
644k
    942752162U, // VSELGES
4212
644k
    942752598U, // VSELGTD
4213
644k
    942753163U, // VSELGTH
4214
644k
    942752258U, // VSELGTS
4215
644k
    942752586U, // VSELVSD
4216
644k
    942753151U, // VSELVSH
4217
644k
    942752246U, // VSELVSS
4218
644k
    570442U,  // VSETLNi16
4219
644k
    1094730U, // VSETLNi32
4220
644k
    1619018U, // VSETLNi8
4221
644k
    14741456U,  // VSHLLi16
4222
644k
    14217168U,  // VSHLLi32
4223
644k
    15265744U,  // VSHLLi8
4224
644k
    11595728U,  // VSHLLsv2i64
4225
644k
    11071440U,  // VSHLLsv4i32
4226
644k
    12120016U,  // VSHLLsv8i16
4227
644k
    13168592U,  // VSHLLuv2i64
4228
644k
    12644304U,  // VSHLLuv4i32
4229
644k
    13692880U,  // VSHLLuv8i16
4230
644k
    15265703U,  // VSHLiv16i8
4231
644k
    962654119U, // VSHLiv1i64
4232
644k
    14217127U,  // VSHLiv2i32
4233
644k
    962654119U, // VSHLiv2i64
4234
644k
    14741415U,  // VSHLiv4i16
4235
644k
    14217127U,  // VSHLiv4i32
4236
644k
    14741415U,  // VSHLiv8i16
4237
644k
    15265703U,  // VSHLiv8i8
4238
644k
    12119975U,  // VSHLsv16i8
4239
644k
    974712743U, // VSHLsv1i64
4240
644k
    11595687U,  // VSHLsv2i32
4241
644k
    974712743U, // VSHLsv2i64
4242
644k
    11071399U,  // VSHLsv4i16
4243
644k
    11595687U,  // VSHLsv4i32
4244
644k
    11071399U,  // VSHLsv8i16
4245
644k
    12119975U,  // VSHLsv8i8
4246
644k
    13692839U,  // VSHLuv16i8
4247
644k
    22605735U,  // VSHLuv1i64
4248
644k
    13168551U,  // VSHLuv2i32
4249
644k
    22605735U,  // VSHLuv2i64
4250
644k
    12644263U,  // VSHLuv4i16
4251
644k
    13168551U,  // VSHLuv4i32
4252
644k
    12644263U,  // VSHLuv8i16
4253
644k
    13692839U,  // VSHLuv8i8
4254
644k
    962654395U, // VSHRNv2i32
4255
644k
    14217403U,  // VSHRNv4i16
4256
644k
    14741691U,  // VSHRNv8i8
4257
644k
    12120515U,  // VSHRsv16i8
4258
644k
    974713283U, // VSHRsv1i64
4259
644k
    11596227U,  // VSHRsv2i32
4260
644k
    974713283U, // VSHRsv2i64
4261
644k
    11071939U,  // VSHRsv4i16
4262
644k
    11596227U,  // VSHRsv4i32
4263
644k
    11071939U,  // VSHRsv8i16
4264
644k
    12120515U,  // VSHRsv8i8
4265
644k
    13693379U,  // VSHRuv16i8
4266
644k
    22606275U,  // VSHRuv1i64
4267
644k
    13169091U,  // VSHRuv2i32
4268
644k
    22606275U,  // VSHRuv2i64
4269
644k
    12644803U,  // VSHRuv4i16
4270
644k
    13169091U,  // VSHRuv4i32
4271
644k
    12644803U,  // VSHRuv8i16
4272
644k
    13693379U,  // VSHRuv8i8
4273
644k
    35713960U,  // VSHTOD
4274
644k
    1291908008U,  // VSHTOH
4275
644k
    36238248U,  // VSHTOS
4276
644k
    1244689320U,  // VSITOD
4277
644k
    1245213608U,  // VSITOH
4278
644k
    1226339240U,  // VSITOS
4279
644k
    1617672U, // VSLIv16i8
4280
644k
    15773448U,  // VSLIv1i64
4281
644k
    1093384U, // VSLIv2i32
4282
644k
    15773448U,  // VSLIv2i64
4283
644k
    569096U,  // VSLIv4i16
4284
644k
    1093384U, // VSLIv4i32
4285
644k
    569096U,  // VSLIv8i16
4286
644k
    1617672U, // VSLIv8i8
4287
644k
    1311830952U,  // VSLTOD
4288
644k
    1312355240U,  // VSLTOH
4289
644k
    1293480872U,  // VSLTOS
4290
644k
    1010394774U,  // VSMMLA
4291
644k
    1282437991U,  // VSQRTD
4292
644k
    7893863U, // VSQRTH
4293
644k
    8418151U, // VSQRTS
4294
644k
    12102496U,  // VSRAsv16i8
4295
644k
    907586400U, // VSRAsv1i64
4296
644k
    11578208U,  // VSRAsv2i32
4297
644k
    907586400U, // VSRAsv2i64
4298
644k
    11053920U,  // VSRAsv4i16
4299
644k
    11578208U,  // VSRAsv4i32
4300
644k
    11053920U,  // VSRAsv8i16
4301
644k
    12102496U,  // VSRAsv8i8
4302
644k
    13675360U,  // VSRAuv16i8
4303
644k
    22588256U,  // VSRAuv1i64
4304
644k
    13151072U,  // VSRAuv2i32
4305
644k
    22588256U,  // VSRAuv2i64
4306
644k
    12626784U,  // VSRAuv4i16
4307
644k
    13151072U,  // VSRAuv4i32
4308
644k
    12626784U,  // VSRAuv8i16
4309
644k
    13675360U,  // VSRAuv8i8
4310
644k
    1617677U, // VSRIv16i8
4311
644k
    15773453U,  // VSRIv1i64
4312
644k
    1093389U, // VSRIv2i32
4313
644k
    15773453U,  // VSRIv2i64
4314
644k
    569101U,  // VSRIv4i16
4315
644k
    1093389U, // VSRIv4i32
4316
644k
    569101U,  // VSRIv8i16
4317
644k
    1617677U, // VSRIv8i8
4318
644k
    900770063U, // VST1LNd16
4319
644k
    2981234959U,  // VST1LNd16_UPD
4320
644k
    901294351U, // VST1LNd32
4321
644k
    2981759247U,  // VST1LNd32_UPD
4322
644k
    901818639U, // VST1LNd8
4323
644k
    2982283535U,  // VST1LNd8_UPD
4324
644k
    0U, // VST1LNq16Pseudo
4325
644k
    0U, // VST1LNq16Pseudo_UPD
4326
644k
    0U, // VST1LNq32Pseudo
4327
644k
    0U, // VST1LNq32Pseudo_UPD
4328
644k
    0U, // VST1LNq8Pseudo
4329
644k
    0U, // VST1LNq8Pseudo_UPD
4330
644k
    3020482831U,  // VST1d16
4331
644k
    3087591695U,  // VST1d16Q
4332
644k
    0U, // VST1d16QPseudo
4333
644k
    0U, // VST1d16QPseudoWB_fixed
4334
644k
    0U, // VST1d16QPseudoWB_register
4335
644k
    3154684175U,  // VST1d16Qwb_fixed
4336
644k
    3221801231U,  // VST1d16Qwb_register
4337
644k
    3288918287U,  // VST1d16T
4338
644k
    0U, // VST1d16TPseudo
4339
644k
    0U, // VST1d16TPseudoWB_fixed
4340
644k
    0U, // VST1d16TPseudoWB_register
4341
644k
    3356010767U,  // VST1d16Twb_fixed
4342
644k
    3423127823U,  // VST1d16Twb_register
4343
644k
    3490228495U,  // VST1d16wb_fixed
4344
644k
    3557345551U,  // VST1d16wb_register
4345
644k
    3021007119U,  // VST1d32
4346
644k
    3088115983U,  // VST1d32Q
4347
644k
    0U, // VST1d32QPseudo
4348
644k
    0U, // VST1d32QPseudoWB_fixed
4349
644k
    0U, // VST1d32QPseudoWB_register
4350
644k
    3155208463U,  // VST1d32Qwb_fixed
4351
644k
    3222325519U,  // VST1d32Qwb_register
4352
644k
    3289442575U,  // VST1d32T
4353
644k
    0U, // VST1d32TPseudo
4354
644k
    0U, // VST1d32TPseudoWB_fixed
4355
644k
    0U, // VST1d32TPseudoWB_register
4356
644k
    3356535055U,  // VST1d32Twb_fixed
4357
644k
    3423652111U,  // VST1d32Twb_register
4358
644k
    3490752783U,  // VST1d32wb_fixed
4359
644k
    3557869839U,  // VST1d32wb_register
4360
644k
    3035687183U,  // VST1d64
4361
644k
    3102796047U,  // VST1d64Q
4362
644k
    0U, // VST1d64QPseudo
4363
644k
    0U, // VST1d64QPseudoWB_fixed
4364
644k
    0U, // VST1d64QPseudoWB_register
4365
644k
    3169888527U,  // VST1d64Qwb_fixed
4366
644k
    3237005583U,  // VST1d64Qwb_register
4367
644k
    3304122639U,  // VST1d64T
4368
644k
    0U, // VST1d64TPseudo
4369
644k
    0U, // VST1d64TPseudoWB_fixed
4370
644k
    0U, // VST1d64TPseudoWB_register
4371
644k
    3371215119U,  // VST1d64Twb_fixed
4372
644k
    3438332175U,  // VST1d64Twb_register
4373
644k
    3505432847U,  // VST1d64wb_fixed
4374
644k
    3572549903U,  // VST1d64wb_register
4375
644k
    3021531407U,  // VST1d8
4376
644k
    3088640271U,  // VST1d8Q
4377
644k
    0U, // VST1d8QPseudo
4378
644k
    0U, // VST1d8QPseudoWB_fixed
4379
644k
    0U, // VST1d8QPseudoWB_register
4380
644k
    3155732751U,  // VST1d8Qwb_fixed
4381
644k
    3222849807U,  // VST1d8Qwb_register
4382
644k
    3289966863U,  // VST1d8T
4383
644k
    0U, // VST1d8TPseudo
4384
644k
    0U, // VST1d8TPseudoWB_fixed
4385
644k
    0U, // VST1d8TPseudoWB_register
4386
644k
    3357059343U,  // VST1d8Twb_fixed
4387
644k
    3424176399U,  // VST1d8Twb_register
4388
644k
    3491277071U,  // VST1d8wb_fixed
4389
644k
    3558394127U,  // VST1d8wb_register
4390
644k
    3624462607U,  // VST1q16
4391
644k
    0U, // VST1q16HighQPseudo
4392
644k
    0U, // VST1q16HighQPseudo_UPD
4393
644k
    0U, // VST1q16HighTPseudo
4394
644k
    0U, // VST1q16HighTPseudo_UPD
4395
644k
    0U, // VST1q16LowQPseudo_UPD
4396
644k
    0U, // VST1q16LowTPseudo_UPD
4397
644k
    3691555087U,  // VST1q16wb_fixed
4398
644k
    3758672143U,  // VST1q16wb_register
4399
644k
    3624986895U,  // VST1q32
4400
644k
    0U, // VST1q32HighQPseudo
4401
644k
    0U, // VST1q32HighQPseudo_UPD
4402
644k
    0U, // VST1q32HighTPseudo
4403
644k
    0U, // VST1q32HighTPseudo_UPD
4404
644k
    0U, // VST1q32LowQPseudo_UPD
4405
644k
    0U, // VST1q32LowTPseudo_UPD
4406
644k
    3692079375U,  // VST1q32wb_fixed
4407
644k
    3759196431U,  // VST1q32wb_register
4408
644k
    3639666959U,  // VST1q64
4409
644k
    0U, // VST1q64HighQPseudo
4410
644k
    0U, // VST1q64HighQPseudo_UPD
4411
644k
    0U, // VST1q64HighTPseudo
4412
644k
    0U, // VST1q64HighTPseudo_UPD
4413
644k
    0U, // VST1q64LowQPseudo_UPD
4414
644k
    0U, // VST1q64LowTPseudo_UPD
4415
644k
    3706759439U,  // VST1q64wb_fixed
4416
644k
    3773876495U,  // VST1q64wb_register
4417
644k
    3625511183U,  // VST1q8
4418
644k
    0U, // VST1q8HighQPseudo
4419
644k
    0U, // VST1q8HighQPseudo_UPD
4420
644k
    0U, // VST1q8HighTPseudo
4421
644k
    0U, // VST1q8HighTPseudo_UPD
4422
644k
    0U, // VST1q8LowQPseudo_UPD
4423
644k
    0U, // VST1q8LowTPseudo_UPD
4424
644k
    3692603663U,  // VST1q8wb_fixed
4425
644k
    3759720719U,  // VST1q8wb_register
4426
644k
    900778320U, // VST2LNd16
4427
644k
    0U, // VST2LNd16Pseudo
4428
644k
    0U, // VST2LNd16Pseudo_UPD
4429
644k
    2981407056U,  // VST2LNd16_UPD
4430
644k
    901302608U, // VST2LNd32
4431
644k
    0U, // VST2LNd32Pseudo
4432
644k
    0U, // VST2LNd32Pseudo_UPD
4433
644k
    2981931344U,  // VST2LNd32_UPD
4434
644k
    901826896U, // VST2LNd8
4435
644k
    0U, // VST2LNd8Pseudo
4436
644k
    0U, // VST2LNd8Pseudo_UPD
4437
644k
    2982455632U,  // VST2LNd8_UPD
4438
644k
    900778320U, // VST2LNq16
4439
644k
    0U, // VST2LNq16Pseudo
4440
644k
    0U, // VST2LNq16Pseudo_UPD
4441
644k
    2981407056U,  // VST2LNq16_UPD
4442
644k
    901302608U, // VST2LNq32
4443
644k
    0U, // VST2LNq32Pseudo
4444
644k
    0U, // VST2LNq32Pseudo_UPD
4445
644k
    2981931344U,  // VST2LNq32_UPD
4446
644k
    3825789264U,  // VST2b16
4447
644k
    3892881744U,  // VST2b16wb_fixed
4448
644k
    3959998800U,  // VST2b16wb_register
4449
644k
    3826313552U,  // VST2b32
4450
644k
    3893406032U,  // VST2b32wb_fixed
4451
644k
    3960523088U,  // VST2b32wb_register
4452
644k
    3826837840U,  // VST2b8
4453
644k
    3893930320U,  // VST2b8wb_fixed
4454
644k
    3961047376U,  // VST2b8wb_register
4455
644k
    3624462672U,  // VST2d16
4456
644k
    3691555152U,  // VST2d16wb_fixed
4457
644k
    3758672208U,  // VST2d16wb_register
4458
644k
    3624986960U,  // VST2d32
4459
644k
    3692079440U,  // VST2d32wb_fixed
4460
644k
    3759196496U,  // VST2d32wb_register
4461
644k
    3625511248U,  // VST2d8
4462
644k
    3692603728U,  // VST2d8wb_fixed
4463
644k
    3759720784U,  // VST2d8wb_register
4464
644k
    3087591760U,  // VST2q16
4465
644k
    0U, // VST2q16Pseudo
4466
644k
    0U, // VST2q16PseudoWB_fixed
4467
644k
    0U, // VST2q16PseudoWB_register
4468
644k
    3154684240U,  // VST2q16wb_fixed
4469
644k
    3221801296U,  // VST2q16wb_register
4470
644k
    3088116048U,  // VST2q32
4471
644k
    0U, // VST2q32Pseudo
4472
644k
    0U, // VST2q32PseudoWB_fixed
4473
644k
    0U, // VST2q32PseudoWB_register
4474
644k
    3155208528U,  // VST2q32wb_fixed
4475
644k
    3222325584U,  // VST2q32wb_register
4476
644k
    3088640336U,  // VST2q8
4477
644k
    0U, // VST2q8Pseudo
4478
644k
    0U, // VST2q8PseudoWB_fixed
4479
644k
    0U, // VST2q8PseudoWB_register
4480
644k
    3155732816U,  // VST2q8wb_fixed
4481
644k
    3222849872U,  // VST2q8wb_register
4482
644k
    900860261U, // VST3LNd16
4483
644k
    0U, // VST3LNd16Pseudo
4484
644k
    0U, // VST3LNd16Pseudo_UPD
4485
644k
    2981431653U,  // VST3LNd16_UPD
4486
644k
    901384549U, // VST3LNd32
4487
644k
    0U, // VST3LNd32Pseudo
4488
644k
    0U, // VST3LNd32Pseudo_UPD
4489
644k
    2981955941U,  // VST3LNd32_UPD
4490
644k
    901908837U, // VST3LNd8
4491
644k
    0U, // VST3LNd8Pseudo
4492
644k
    0U, // VST3LNd8Pseudo_UPD
4493
644k
    2982480229U,  // VST3LNd8_UPD
4494
644k
    900860261U, // VST3LNq16
4495
644k
    0U, // VST3LNq16Pseudo
4496
644k
    0U, // VST3LNq16Pseudo_UPD
4497
644k
    2981431653U,  // VST3LNq16_UPD
4498
644k
    901384549U, // VST3LNq32
4499
644k
    0U, // VST3LNq32Pseudo
4500
644k
    0U, // VST3LNq32Pseudo_UPD
4501
644k
    2981955941U,  // VST3LNq32_UPD
4502
644k
    900778341U, // VST3d16
4503
644k
    0U, // VST3d16Pseudo
4504
644k
    0U, // VST3d16Pseudo_UPD
4505
644k
    2981407077U,  // VST3d16_UPD
4506
644k
    901302629U, // VST3d32
4507
644k
    0U, // VST3d32Pseudo
4508
644k
    0U, // VST3d32Pseudo_UPD
4509
644k
    2981931365U,  // VST3d32_UPD
4510
644k
    901826917U, // VST3d8
4511
644k
    0U, // VST3d8Pseudo
4512
644k
    0U, // VST3d8Pseudo_UPD
4513
644k
    2982455653U,  // VST3d8_UPD
4514
644k
    900778341U, // VST3q16
4515
644k
    0U, // VST3q16Pseudo_UPD
4516
644k
    2981407077U,  // VST3q16_UPD
4517
644k
    0U, // VST3q16oddPseudo
4518
644k
    0U, // VST3q16oddPseudo_UPD
4519
644k
    901302629U, // VST3q32
4520
644k
    0U, // VST3q32Pseudo_UPD
4521
644k
    2981931365U,  // VST3q32_UPD
4522
644k
    0U, // VST3q32oddPseudo
4523
644k
    0U, // VST3q32oddPseudo_UPD
4524
644k
    901826917U, // VST3q8
4525
644k
    0U, // VST3q8Pseudo_UPD
4526
644k
    2982455653U,  // VST3q8_UPD
4527
644k
    0U, // VST3q8oddPseudo
4528
644k
    0U, // VST3q8oddPseudo_UPD
4529
644k
    901032315U, // VST4LNd16
4530
644k
    0U, // VST4LNd16Pseudo
4531
644k
    0U, // VST4LNd16Pseudo_UPD
4532
644k
    2981415291U,  // VST4LNd16_UPD
4533
644k
    901556603U, // VST4LNd32
4534
644k
    0U, // VST4LNd32Pseudo
4535
644k
    0U, // VST4LNd32Pseudo_UPD
4536
644k
    2981939579U,  // VST4LNd32_UPD
4537
644k
    902080891U, // VST4LNd8
4538
644k
    0U, // VST4LNd8Pseudo
4539
644k
    0U, // VST4LNd8Pseudo_UPD
4540
644k
    2982463867U,  // VST4LNd8_UPD
4541
644k
    901032315U, // VST4LNq16
4542
644k
    0U, // VST4LNq16Pseudo
4543
644k
    0U, // VST4LNq16Pseudo_UPD
4544
644k
    2981415291U,  // VST4LNq16_UPD
4545
644k
    901556603U, // VST4LNq32
4546
644k
    0U, // VST4LNq32Pseudo
4547
644k
    0U, // VST4LNq32Pseudo_UPD
4548
644k
    2981939579U,  // VST4LNq32_UPD
4549
644k
    900860283U, // VST4d16
4550
644k
    0U, // VST4d16Pseudo
4551
644k
    0U, // VST4d16Pseudo_UPD
4552
644k
    2981431675U,  // VST4d16_UPD
4553
644k
    901384571U, // VST4d32
4554
644k
    0U, // VST4d32Pseudo
4555
644k
    0U, // VST4d32Pseudo_UPD
4556
644k
    2981955963U,  // VST4d32_UPD
4557
644k
    901908859U, // VST4d8
4558
644k
    0U, // VST4d8Pseudo
4559
644k
    0U, // VST4d8Pseudo_UPD
4560
644k
    2982480251U,  // VST4d8_UPD
4561
644k
    900860283U, // VST4q16
4562
644k
    0U, // VST4q16Pseudo_UPD
4563
644k
    2981431675U,  // VST4q16_UPD
4564
644k
    0U, // VST4q16oddPseudo
4565
644k
    0U, // VST4q16oddPseudo_UPD
4566
644k
    901384571U, // VST4q32
4567
644k
    0U, // VST4q32Pseudo_UPD
4568
644k
    2981955963U,  // VST4q32_UPD
4569
644k
    0U, // VST4q32oddPseudo
4570
644k
    0U, // VST4q32oddPseudo_UPD
4571
644k
    901908859U, // VST4q8
4572
644k
    0U, // VST4q8Pseudo_UPD
4573
644k
    2982480251U,  // VST4q8_UPD
4574
644k
    0U, // VST4q8oddPseudo
4575
644k
    0U, // VST4q8oddPseudo_UPD
4576
644k
    942173161U, // VSTMDDB_UPD
4577
644k
    2730773U, // VSTMDIA
4578
644k
    942172949U, // VSTMDIA_UPD
4579
644k
    0U, // VSTMQIA
4580
644k
    942173161U, // VSTMSDB_UPD
4581
644k
    2730773U, // VSTMSIA
4582
644k
    942172949U, // VSTMSIA_UPD
4583
644k
    2683391U, // VSTRD
4584
644k
    586239U,  // VSTRH
4585
644k
    2683391U, // VSTRS
4586
644k
    2647159295U,  // VSTR_FPCXTNS_off
4587
644k
    768143871U, // VSTR_FPCXTNS_post
4588
644k
    2714300927U,  // VSTR_FPCXTNS_pre
4589
644k
    2647683583U,  // VSTR_FPCXTS_off
4590
644k
    768668159U, // VSTR_FPCXTS_post
4591
644k
    2714825215U,  // VSTR_FPCXTS_pre
4592
644k
    2648207871U,  // VSTR_FPSCR_NZCVQC_off
4593
644k
    769192447U, // VSTR_FPSCR_NZCVQC_post
4594
644k
    2715349503U,  // VSTR_FPSCR_NZCVQC_pre
4595
644k
    2648732159U,  // VSTR_FPSCR_off
4596
644k
    769716735U, // VSTR_FPSCR_post
4597
644k
    2715873791U,  // VSTR_FPSCR_pre
4598
644k
    2783506943U,  // VSTR_P0_off
4599
644k
    1709748735U,  // VSTR_P0_post
4600
644k
    2850599423U,  // VSTR_P0_pre
4601
644k
    2649780735U,  // VSTR_VPR_off
4602
644k
    770765311U, // VSTR_VPR_post
4603
644k
    2716922367U,  // VSTR_VPR_pre
4604
644k
    1282469077U,  // VSUBD
4605
644k
    7924949U, // VSUBH
4606
644k
    962654336U, // VSUBHNv2i32
4607
644k
    14217344U,  // VSUBHNv4i16
4608
644k
    14741632U,  // VSUBHNv8i8
4609
644k
    11595604U,  // VSUBLsv2i64
4610
644k
    11071316U,  // VSUBLsv4i32
4611
644k
    12119892U,  // VSUBLsv8i16
4612
644k
    13168468U,  // VSUBLuv2i64
4613
644k
    12644180U,  // VSUBLuv4i32
4614
644k
    13692756U,  // VSUBLuv8i16
4615
644k
    8449237U, // VSUBS
4616
644k
    11596885U,  // VSUBWsv2i64
4617
644k
    11072597U,  // VSUBWsv4i32
4618
644k
    12121173U,  // VSUBWsv8i16
4619
644k
    13169749U,  // VSUBWuv2i64
4620
644k
    12645461U,  // VSUBWuv4i32
4621
644k
    13694037U,  // VSUBWuv8i16
4622
644k
    8449237U, // VSUBfd
4623
644k
    8449237U, // VSUBfq
4624
644k
    7924949U, // VSUBhd
4625
644k
    7924949U, // VSUBhq
4626
644k
    15264981U,  // VSUBv16i8
4627
644k
    962653397U, // VSUBv1i64
4628
644k
    14216405U,  // VSUBv2i32
4629
644k
    962653397U, // VSUBv2i64
4630
644k
    14740693U,  // VSUBv4i16
4631
644k
    14216405U,  // VSUBv4i32
4632
644k
    14740693U,  // VSUBv8i16
4633
644k
    15264981U,  // VSUBv8i8
4634
644k
    1010394817U,  // VSUDOTDI
4635
644k
    1010394817U,  // VSUDOTQI
4636
644k
    2666883U, // VSWPd
4637
644k
    2666883U, // VSWPq
4638
644k
    1634127U, // VTBL1
4639
644k
    1634127U, // VTBL2
4640
644k
    1634127U, // VTBL3
4641
644k
    0U, // VTBL3Pseudo
4642
644k
    1634127U, // VTBL4
4643
644k
    0U, // VTBL4Pseudo
4644
644k
    1619202U, // VTBX1
4645
644k
    1619202U, // VTBX2
4646
644k
    1619202U, // VTBX3
4647
644k
    0U, // VTBX3Pseudo
4648
644k
    1619202U, // VTBX4
4649
644k
    0U, // VTBX4Pseudo
4650
644k
    37811112U,  // VTOSHD
4651
644k
    1294529448U,  // VTOSHH
4652
644k
    38335400U,  // VTOSHS
4653
644k
    1235776004U,  // VTOSIRD
4654
644k
    1246786052U,  // VTOSIRH
4655
644k
    1227911684U,  // VTOSIRS
4656
644k
    1235776424U,  // VTOSIZD
4657
644k
    1246786472U,  // VTOSIZH
4658
644k
    1227912104U,  // VTOSIZS
4659
644k
    1302918056U,  // VTOSLD
4660
644k
    1313928104U,  // VTOSLH
4661
644k
    1295053736U,  // VTOSLS
4662
644k
    39383976U,  // VTOUHD
4663
644k
    1295578024U,  // VTOUHH
4664
644k
    39908264U,  // VTOUHS
4665
644k
    1248358916U,  // VTOUIRD
4666
644k
    1248883204U,  // VTOUIRH
4667
644k
    1228960260U,  // VTOUIRS
4668
644k
    1248359336U,  // VTOUIZD
4669
644k
    1248883624U,  // VTOUIZH
4670
644k
    1228960680U,  // VTOUIZS
4671
644k
    1315500968U,  // VTOULD
4672
644k
    1316025256U,  // VTOULH
4673
644k
    1296102312U,  // VTOULS
4674
644k
    569542U,  // VTRNd16
4675
644k
    1093830U, // VTRNd32
4676
644k
    1618118U, // VTRNd8
4677
644k
    569542U,  // VTRNq16
4678
644k
    1093830U, // VTRNq32
4679
644k
    1618118U, // VTRNq8
4680
644k
    1635191U, // VTSTv16i8
4681
644k
    1110903U, // VTSTv2i32
4682
644k
    586615U,  // VTSTv4i16
4683
644k
    1110903U, // VTSTv4i32
4684
644k
    586615U,  // VTSTv8i16
4685
644k
    1635191U, // VTSTv8i8
4686
644k
    1010394828U,  // VUDOTD
4687
644k
    1010394828U,  // VUDOTDI
4688
644k
    1010394828U,  // VUDOTQ
4689
644k
    1010394828U,  // VUDOTQI
4690
644k
    41481128U,  // VUHTOD
4691
644k
    1292432296U,  // VUHTOH
4692
644k
    42005416U,  // VUHTOS
4693
644k
    1250456488U,  // VUITOD
4694
644k
    1250980776U,  // VUITOH
4695
644k
    1226863528U,  // VUITOS
4696
644k
    1317598120U,  // VULTOD
4697
644k
    1318122408U,  // VULTOH
4698
644k
    1294005160U,  // VULTOS
4699
644k
    1010394806U,  // VUMMLA
4700
644k
    1010394785U,  // VUSDOTD
4701
644k
    1010394785U,  // VUSDOTDI
4702
644k
    1010394785U,  // VUSDOTQ
4703
644k
    1010394785U,  // VUSDOTQI
4704
644k
    1010394762U,  // VUSMMLA
4705
644k
    569736U,  // VUZPd16
4706
644k
    1618312U, // VUZPd8
4707
644k
    569736U,  // VUZPq16
4708
644k
    1094024U, // VUZPq32
4709
644k
    1618312U, // VUZPq8
4710
644k
    569612U,  // VZIPd16
4711
644k
    1618188U, // VZIPd8
4712
644k
    569612U,  // VZIPq16
4713
644k
    1093900U, // VZIPq32
4714
644k
    1618188U, // VZIPq8
4715
644k
    2730724U, // sysLDMDA
4716
644k
    942172900U, // sysLDMDA_UPD
4717
644k
    2730979U, // sysLDMDB
4718
644k
    942173155U, // sysLDMDB_UPD
4719
644k
    2732107U, // sysLDMIA
4720
644k
    942174283U, // sysLDMIA_UPD
4721
644k
    2730998U, // sysLDMIB
4722
644k
    942173174U, // sysLDMIB_UPD
4723
644k
    2730730U, // sysSTMDA
4724
644k
    942172906U, // sysSTMDA_UPD
4725
644k
    2730986U, // sysSTMDB
4726
644k
    942173162U, // sysSTMDB_UPD
4727
644k
    2732142U, // sysSTMIA
4728
644k
    942174318U, // sysSTMIA_UPD
4729
644k
    2731004U, // sysSTMIB
4730
644k
    942173180U, // sysSTMIB_UPD
4731
644k
    2632970U, // t2ADCri
4732
644k
    43527434U,  // t2ADCrr
4733
644k
    43584778U,  // t2ADCrs
4734
644k
    43527502U,  // t2ADDri
4735
644k
    2683996U, // t2ADDri12
4736
644k
    43527502U,  // t2ADDrr
4737
644k
    43584846U,  // t2ADDrs
4738
644k
    43527502U,  // t2ADDspImm
4739
644k
    2683996U, // t2ADDspImm12
4740
644k
    43544993U,  // t2ADR
4741
644k
    2633103U, // t2ANDri
4742
644k
    43527567U,  // t2ANDrr
4743
644k
    43584911U,  // t2ANDrs
4744
644k
    43528674U,  // t2ASRri
4745
644k
    43528674U,  // t2ASRrr
4746
644k
    4413U,  // t2AUT
4747
644k
    875154955U, // t2AUTG
4748
644k
    1117367220U,  // t2B
4749
644k
    2682130U, // t2BFC
4750
644k
    2666240U, // t2BFI
4751
644k
    1076391805U,  // t2BFLi
4752
644k
    1076393377U,  // t2BFLr
4753
644k
    1076391404U,  // t2BFi
4754
644k
    4029777812U,  // t2BFic
4755
644k
    1076393298U,  // t2BFr
4756
644k
    2632983U, // t2BICri
4757
644k
    43527447U,  // t2BICrr
4758
644k
    43584791U,  // t2BICrs
4759
644k
    1917U,  // t2BTI
4760
644k
    875156380U, // t2BXAUT
4761
644k
    2731794U, // t2BXJ
4762
644k
    1117367220U,  // t2Bcc
4763
644k
    1344934152U,  // t2CDP
4764
644k
    1344932154U,  // t2CDP2
4765
644k
    4838725U, // t2CLREX
4766
644k
    2888421472U,  // t2CLRM
4767
644k
    2651636U, // t2CLZ
4768
644k
    43544737U,  // t2CMNri
4769
644k
    43544737U,  // t2CMNzrr
4770
644k
    43577505U,  // t2CMNzrs
4771
644k
    43544850U,  // t2CMPri
4772
644k
    43544850U,  // t2CMPrr
4773
644k
    43577618U,  // t2CMPrs
4774
644k
    4802484U, // t2CPS1p
4775
644k
    1520095829U,  // t2CPS2p
4776
644k
    1479201365U,  // t2CPS3p
4777
644k
    942753529U, // t2CRC32B
4778
644k
    942753537U, // t2CRC32CB
4779
644k
    942753647U, // t2CRC32CH
4780
644k
    942753767U, // t2CRC32CW
4781
644k
    942753639U, // t2CRC32H
4782
644k
    942753759U, // t2CRC32W
4783
644k
    942753686U, // t2CSEL
4784
644k
    942753580U, // t2CSINC
4785
644k
    942753738U, // t2CSINV
4786
644k
    942753632U, // t2CSNEG
4787
644k
    2731508U, // t2DBG
4788
644k
    4835593U, // t2DCPS1
4789
644k
    4835658U, // t2DCPS2
4790
644k
    4835679U, // t2DCPS3
4791
644k
    942753706U, // t2DLS
4792
644k
    4096371749U,  // t2DMB
4793
644k
    4096371845U,  // t2DSB
4794
644k
    2634192U, // t2EORri
4795
644k
    43528656U,  // t2EORrr
4796
644k
    43586000U,  // t2EORrs
4797
644k
    43627272U,  // t2HINT
4798
644k
    4802513U, // t2HVC
4799
644k
    4163480713U,  // t2ISB
4800
644k
    69751512U,  // t2IT
4801
644k
    0U, // t2Int_eh_sjlj_setjmp
4802
644k
    0U, // t2Int_eh_sjlj_setjmp_nofp
4803
644k
    2648800U, // t2LDA
4804
644k
    2649009U, // t2LDAB
4805
644k
    2651443U, // t2LDAEX
4806
644k
    2649320U, // t2LDAEXB
4807
644k
    2682283U, // t2LDAEXD
4808
644k
    2649816U, // t2LDAEXH
4809
644k
    2649616U, // t2LDAH
4810
644k
    1344843542U,  // t2LDC2L_OFFSET
4811
644k
    1344843542U,  // t2LDC2L_OPTION
4812
644k
    1344843542U,  // t2LDC2L_POST
4813
644k
    1344843542U,  // t2LDC2L_PRE
4814
644k
    1344842016U,  // t2LDC2_OFFSET
4815
644k
    1344842016U,  // t2LDC2_OPTION
4816
644k
    1344842016U,  // t2LDC2_POST
4817
644k
    1344842016U,  // t2LDC2_PRE
4818
644k
    1344843610U,  // t2LDCL_OFFSET
4819
644k
    1344843610U,  // t2LDCL_OPTION
4820
644k
    1344843610U,  // t2LDCL_POST
4821
644k
    1344843610U,  // t2LDCL_PRE
4822
644k
    1344843022U,  // t2LDC_OFFSET
4823
644k
    1344843022U,  // t2LDC_OPTION
4824
644k
    1344843022U,  // t2LDC_POST
4825
644k
    1344843022U,  // t2LDC_PRE
4826
644k
    2730979U, // t2LDMDB
4827
644k
    942173155U, // t2LDMDB_UPD
4828
644k
    43626571U,  // t2LDMIA
4829
644k
    983068747U, // t2LDMIA_UPD
4830
644k
    2683552U, // t2LDRBT
4831
644k
    2665594U, // t2LDRB_POST
4832
644k
    2665594U, // t2LDRB_PRE
4833
644k
    43576442U,  // t2LDRBi12
4834
644k
    2681978U, // t2LDRBi8
4835
644k
    43543674U,  // t2LDRBpci
4836
644k
    43560058U,  // t2LDRBs
4837
644k
    2674068U, // t2LDRD_POST
4838
644k
    2674068U, // t2LDRD_PRE
4839
644k
    2665876U, // t2LDRDi8
4840
644k
    2684223U, // t2LDREX
4841
644k
    2649334U, // t2LDREXB
4842
644k
    2682297U, // t2LDREXD
4843
644k
    2649830U, // t2LDREXH
4844
644k
    2683587U, // t2LDRHT
4845
644k
    2666112U, // t2LDRH_POST
4846
644k
    2666112U, // t2LDRH_PRE
4847
644k
    43576960U,  // t2LDRHi12
4848
644k
    2682496U, // t2LDRHi8
4849
644k
    43544192U,  // t2LDRHpci
4850
644k
    43560576U,  // t2LDRHs
4851
644k
    2683564U, // t2LDRSBT
4852
644k
    2665613U, // t2LDRSB_POST
4853
644k
    2665613U, // t2LDRSB_PRE
4854
644k
    43576461U,  // t2LDRSBi12
4855
644k
    2681997U, // t2LDRSBi8
4856
644k
    43543693U,  // t2LDRSBpci
4857
644k
    43560077U,  // t2LDRSBs
4858
644k
    2683599U, // t2LDRSHT
4859
644k
    2666151U, // t2LDRSH_POST
4860
644k
    2666151U, // t2LDRSH_PRE
4861
644k
    43576999U,  // t2LDRSHi12
4862
644k
    2682535U, // t2LDRSHi8
4863
644k
    43544231U,  // t2LDRSHpci
4864
644k
    43560615U,  // t2LDRSHs
4865
644k
    2683746U, // t2LDRT
4866
644k
    2666918U, // t2LDR_POST
4867
644k
    2666918U, // t2LDR_PRE
4868
644k
    43577766U,  // t2LDRi12
4869
644k
    2683302U, // t2LDRi8
4870
644k
    43544998U,  // t2LDRpci
4871
644k
    43561382U,  // t2LDRs
4872
644k
    4818775U, // t2LE
4873
644k
    10577751U,  // t2LEUpdate
4874
644k
    43528222U,  // t2LSLri
4875
644k
    43528222U,  // t2LSLrr
4876
644k
    43528681U,  // t2LSRri
4877
644k
    43528681U,  // t2LSRrr
4878
644k
    1344934301U,  // t2MCR
4879
644k
    1344932159U,  // t2MCR2
4880
644k
    1344852440U,  // t2MCRR
4881
644k
    1344850244U,  // t2MCRR2
4882
644k
    2665252U, // t2MLA
4883
644k
    2667053U, // t2MLS
4884
644k
    2683821U, // t2MOVTi16
4885
644k
    43553867U,  // t2MOVi
4886
644k
    2651250U, // t2MOVi16
4887
644k
    43553867U,  // t2MOVr
4888
644k
    43545182U,  // t2MOVsra_glue
4889
644k
    43545187U,  // t2MOVsrl_glue
4890
644k
    1143606565U,  // t2MRC
4891
644k
    1143605541U,  // t2MRC2
4892
644k
    1814613289U,  // t2MRRC
4893
644k
    1814612266U,  // t2MRRC2
4894
644k
    2732634U, // t2MRS_AR
4895
644k
    2650714U, // t2MRS_M
4896
644k
    2650714U, // t2MRSbanked
4897
644k
    2732634U, // t2MRSsys_AR
4898
644k
    1881698798U,  // t2MSR_AR
4899
644k
    1881698798U,  // t2MSR_M
4900
644k
    1948807662U,  // t2MSRbanked
4901
644k
    2682926U, // t2MUL
4902
644k
    2658546U, // t2MVNi
4903
644k
    43553010U,  // t2MVNr
4904
644k
    43528434U,  // t2MVNs
4905
644k
    2633922U, // t2ORNri
4906
644k
    2633922U, // t2ORNrr
4907
644k
    2691266U, // t2ORNrs
4908
644k
    2634206U, // t2ORRri
4909
644k
    43528670U,  // t2ORRrr
4910
644k
    43586014U,  // t2ORRrs
4911
644k
    4378U,  // t2PAC
4912
644k
    4394U,  // t2PACBTI
4913
644k
    2731512U, // t2PACG
4914
644k
    2667147U, // t2PKHBT
4915
644k
    2665630U, // t2PKHTB
4916
644k
    4230509665U,  // t2PLDWi12
4917
644k
    2651233U, // t2PLDWi8
4918
644k
    69792865U,  // t2PLDWs
4919
644k
    4230507907U,  // t2PLDi12
4920
644k
    2649475U, // t2PLDi8
4921
644k
    136949123U, // t2PLDpci
4922
644k
    69791107U,  // t2PLDs
4923
644k
    4230508292U,  // t2PLIi12
4924
644k
    2649860U, // t2PLIi8
4925
644k
    136949508U, // t2PLIpci
4926
644k
    69791492U,  // t2PLIs
4927
644k
    2682226U, // t2QADD
4928
644k
    2681301U, // t2QADD16
4929
644k
    2681404U, // t2QADD8
4930
644k
    2684343U, // t2QASX
4931
644k
    2682200U, // t2QDADD
4932
644k
    2682051U, // t2QDSUB
4933
644k
    2684089U, // t2QSAX
4934
644k
    2682064U, // t2QSUB
4935
644k
    2681263U, // t2QSUB16
4936
644k
    2681365U, // t2QSUB8
4937
644k
    2650838U, // t2RBIT
4938
644k
    43545626U,  // t2REV
4939
644k
    43543033U,  // t2REV16
4940
644k
    43544242U,  // t2REVSH
4941
644k
    2730972U, // t2RFEDB
4942
644k
    2730972U, // t2RFEDBW
4943
644k
    2730760U, // t2RFEIA
4944
644k
    2730760U, // t2RFEIAW
4945
644k
    43528660U,  // t2RORri
4946
644k
    43528660U,  // t2RORrr
4947
644k
    2659750U, // t2RRX
4948
644k
    43527311U,  // t2RSBri
4949
644k
    2632847U, // t2RSBrr
4950
644k
    2690191U, // t2RSBrs
4951
644k
    2681308U, // t2SADD16
4952
644k
    2681410U, // t2SADD8
4953
644k
    2684348U, // t2SASX
4954
644k
    3206U,  // t2SB
4955
644k
    2632965U, // t2SBCri
4956
644k
    43527429U,  // t2SBCrr
4957
644k
    43584773U,  // t2SBCrs
4958
644k
    2667857U, // t2SBFX
4959
644k
    2683934U, // t2SDIV
4960
644k
    2682745U, // t2SEL
4961
644k
    4802460U, // t2SETPAN
4962
644k
    4836872U, // t2SG
4963
644k
    2681284U, // t2SHADD16
4964
644k
    2681389U, // t2SHADD8
4965
644k
    2684330U, // t2SHASX
4966
644k
    2684076U, // t2SHSAX
4967
644k
    2681246U, // t2SHSUB16
4968
644k
    2681350U, // t2SHSUB8
4969
644k
    2731297U, // t2SMC
4970
644k
    2665410U, // t2SMLABB
4971
644k
    2667140U, // t2SMLABT
4972
644k
    2665786U, // t2SMLAD
4973
644k
    2667783U, // t2SMLADX
4974
644k
    2756413U, // t2SMLAL
4975
644k
    2755529U, // t2SMLALBB
4976
644k
    2757265U, // t2SMLALBT
4977
644k
    2755964U, // t2SMLALD
4978
644k
    2757909U, // t2SMLALDX
4979
644k
    2755748U, // t2SMLALTB
4980
644k
    2757507U, // t2SMLALTT
4981
644k
    2665623U, // t2SMLATB
4982
644k
    2667388U, // t2SMLATT
4983
644k
    2665690U, // t2SMLAWB
4984
644k
    2667442U, // t2SMLAWT
4985
644k
    2665887U, // t2SMLSD
4986
644k
    2667813U, // t2SMLSDX
4987
644k
    2755975U, // t2SMLSLD
4988
644k
    2757917U, // t2SMLSLDX
4989
644k
    2665256U, // t2SMMLA
4990
644k
    2666902U, // t2SMMLAR
4991
644k
    2667051U, // t2SMMLS
4992
644k
    2666982U, // t2SMMLSR
4993
644k
    2682930U, // t2SMMUL
4994
644k
    2683336U, // t2SMMULR
4995
644k
    2682176U, // t2SMUAD
4996
644k
    2684174U, // t2SMUADX
4997
644k
    2681809U, // t2SMULBB
4998
644k
    2683545U, // t2SMULBT
4999
644k
    2666467U, // t2SMULL
5000
644k
    2682028U, // t2SMULTB
5001
644k
    2683787U, // t2SMULTT
5002
644k
    2682081U, // t2SMULWB
5003
644k
    2683833U, // t2SMULWT
5004
644k
    2682277U, // t2SMUSD
5005
644k
    2684204U, // t2SMUSDX
5006
644k
    44149744U,  // t2SRSDB
5007
644k
    44674032U,  // t2SRSDB_UPD
5008
644k
    44149532U,  // t2SRSIA
5009
644k
    44673820U,  // t2SRSIA_UPD
5010
644k
    2667125U, // t2SSAT
5011
644k
    2681322U, // t2SSAT16
5012
644k
    2684094U, // t2SSAX
5013
644k
    2681270U, // t2SSUB16
5014
644k
    2681371U, // t2SSUB8
5015
644k
    1344843548U,  // t2STC2L_OFFSET
5016
644k
    1344843548U,  // t2STC2L_OPTION
5017
644k
    1344843548U,  // t2STC2L_POST
5018
644k
    1344843548U,  // t2STC2L_PRE
5019
644k
    1344842032U,  // t2STC2_OFFSET
5020
644k
    1344842032U,  // t2STC2_OPTION
5021
644k
    1344842032U,  // t2STC2_POST
5022
644k
    1344842032U,  // t2STC2_PRE
5023
644k
    1344843615U,  // t2STCL_OFFSET
5024
644k
    1344843615U,  // t2STCL_OPTION
5025
644k
    1344843615U,  // t2STCL_POST
5026
644k
    1344843615U,  // t2STCL_PRE
5027
644k
    1344843058U,  // t2STC_OFFSET
5028
644k
    1344843058U,  // t2STC_OPTION
5029
644k
    1344843058U,  // t2STC_POST
5030
644k
    1344843058U,  // t2STC_PRE
5031
644k
    2650152U, // t2STL
5032
644k
    2649113U, // t2STLB
5033
644k
    2684217U, // t2STLEX
5034
644k
    2682095U, // t2STLEXB
5035
644k
    2665906U, // t2STLEXD
5036
644k
    2682591U, // t2STLEXH
5037
644k
    2649692U, // t2STLH
5038
644k
    2730986U, // t2STMDB
5039
644k
    942173162U, // t2STMDB_UPD
5040
644k
    43626606U,  // t2STMIA
5041
644k
    983068782U, // t2STMIA_UPD
5042
644k
    2683558U, // t2STRBT
5043
644k
    942189696U, // t2STRB_POST
5044
644k
    942189696U, // t2STRB_PRE
5045
644k
    43576448U,  // t2STRBi12
5046
644k
    2681984U, // t2STRBi8
5047
644k
    43560064U,  // t2STRBs
5048
644k
    942198170U, // t2STRD_POST
5049
644k
    942198170U, // t2STRD_PRE
5050
644k
    2665882U, // t2STRDi8
5051
644k
    2667851U, // t2STREX
5052
644k
    2682109U, // t2STREXB
5053
644k
    2665920U, // t2STREXD
5054
644k
    2682605U, // t2STREXH
5055
644k
    2683593U, // t2STRHT
5056
644k
    942190214U, // t2STRH_POST
5057
644k
    942190214U, // t2STRH_PRE
5058
644k
    43576966U,  // t2STRHi12
5059
644k
    2682502U, // t2STRHi8
5060
644k
    43560582U,  // t2STRHs
5061
644k
    2683757U, // t2STRT
5062
644k
    942191104U, // t2STR_POST
5063
644k
    942191104U, // t2STR_PRE
5064
644k
    43577856U,  // t2STRi12
5065
644k
    2683392U, // t2STRi8
5066
644k
    43561472U,  // t2STRs
5067
644k
    45199905U,  // t2SUBS_PC_LR
5068
644k
    43527365U,  // t2SUBri
5069
644k
    2683990U, // t2SUBri12
5070
644k
    43527365U,  // t2SUBrr
5071
644k
    43584709U,  // t2SUBrs
5072
644k
    43527365U,  // t2SUBspImm
5073
644k
    2683990U, // t2SUBspImm12
5074
644k
    2665398U, // t2SXTAB
5075
644k
    2664832U, // t2SXTAB16
5076
644k
    2666022U, // t2SXTAH
5077
644k
    43576505U,  // t2SXTB
5078
644k
    2681232U, // t2SXTB16
5079
644k
    43577016U,  // t2SXTH
5080
644k
    203975640U, // t2TBB
5081
644k
    271085106U, // t2TBH
5082
644k
    43544978U,  // t2TEQri
5083
644k
    43544978U,  // t2TEQrr
5084
644k
    43577746U,  // t2TEQrs
5085
644k
    338275475U, // t2TSB
5086
644k
    43545464U,  // t2TSTri
5087
644k
    43545464U,  // t2TSTrr
5088
644k
    43578232U,  // t2TSTrs
5089
644k
    2651008U, // t2TT
5090
644k
    2648940U, // t2TTA
5091
644k
    2650751U, // t2TTAT
5092
644k
    2651026U, // t2TTT
5093
644k
    2681315U, // t2UADD16
5094
644k
    2681416U, // t2UADD8
5095
644k
    2684353U, // t2UASX
5096
644k
    2667862U, // t2UBFX
5097
644k
    4802520U, // t2UDF
5098
644k
    2683939U, // t2UDIV
5099
644k
    2681292U, // t2UHADD16
5100
644k
    2681396U, // t2UHADD8
5101
644k
    2684336U, // t2UHASX
5102
644k
    2684082U, // t2UHSAX
5103
644k
    2681254U, // t2UHSUB16
5104
644k
    2681357U, // t2UHSUB8
5105
644k
    2756386U, // t2UMAAL
5106
644k
    2756419U, // t2UMLAL
5107
644k
    2666473U, // t2UMULL
5108
644k
    2681300U, // t2UQADD16
5109
644k
    2681403U, // t2UQADD8
5110
644k
    2684342U, // t2UQASX
5111
644k
    2684088U, // t2UQSAX
5112
644k
    2681262U, // t2UQSUB16
5113
644k
    2681364U, // t2UQSUB8
5114
644k
    2681383U, // t2USAD8
5115
644k
    2664959U, // t2USADA8
5116
644k
    2667130U, // t2USAT
5117
644k
    2681329U, // t2USAT16
5118
644k
    2684099U, // t2USAX
5119
644k
    2681277U, // t2USUB16
5120
644k
    2681377U, // t2USUB8
5121
644k
    2665404U, // t2UXTAB
5122
644k
    2664840U, // t2UXTAB16
5123
644k
    2666028U, // t2UXTAH
5124
644k
    43576510U,  // t2UXTB
5125
644k
    2681239U, // t2UXTB16
5126
644k
    43577021U,  // t2UXTH
5127
644k
    942753711U, // t2WLS
5128
644k
    1052593418U,  // tADC
5129
644k
    2682190U, // tADDhirr
5130
644k
    918375758U, // tADDi3
5131
644k
    1052593486U,  // tADDi8
5132
644k
    2682190U, // tADDrSP
5133
644k
    2682190U, // tADDrSPi
5134
644k
    918375758U, // tADDrr
5135
644k
    2682190U, // tADDspi
5136
644k
    2682190U, // tADDspr
5137
644k
    2650529U, // tADR
5138
644k
    1052593551U,  // tAND
5139
644k
    918376930U, // tASRri
5140
644k
    1052594658U,  // tASRrr
5141
644k
    1076472756U,  // tB
5142
644k
    1052593431U,  // tBIC
5143
644k
    4802500U, // tBKPT
5144
644k
    405393233U, // tBL
5145
644k
    875156044U, // tBLXNSr
5146
644k
    405394845U, // tBLXi
5147
644k
    875156893U, // tBLXr
5148
644k
    2733303U, // tBX
5149
644k
    2732615U, // tBXNS
5150
644k
    1076472756U,  // tBcc
5151
644k
    4029761540U,  // tCBNZ
5152
644k
    4029761535U,  // tCBZ
5153
644k
    2650273U, // tCMNz
5154
644k
    2650386U, // tCMPhir
5155
644k
    2650386U, // tCMPi8
5156
644k
    2650386U, // tCMPr
5157
644k
    1476579925U,  // tCPS
5158
644k
    1052594640U,  // tEOR
5159
644k
    2732808U, // tHINT
5160
644k
    4802495U, // tHLT
5161
644k
    0U, // tInt_WIN_eh_sjlj_longjmp
5162
644k
    0U, // tInt_eh_sjlj_longjmp
5163
644k
    0U, // tInt_eh_sjlj_setjmp
5164
644k
    2732107U, // tLDMIA
5165
644k
    2681978U, // tLDRBi
5166
644k
    2681978U, // tLDRBr
5167
644k
    2682496U, // tLDRHi
5168
644k
    2682496U, // tLDRHr
5169
644k
    2681997U, // tLDRSB
5170
644k
    2682535U, // tLDRSH
5171
644k
    2683302U, // tLDRi
5172
644k
    2650534U, // tLDRpci
5173
644k
    2683302U, // tLDRr
5174
644k
    2683302U, // tLDRspi
5175
644k
    918376478U, // tLSLri
5176
644k
    1052594206U,  // tLSLrr
5177
644k
    918376937U, // tLSRri
5178
644k
    1052594665U,  // tLSRrr
5179
644k
    942753721U, // tMOVSr
5180
644k
    1254446155U,  // tMOVi8
5181
644k
    2651211U, // tMOVr
5182
644k
    918376494U, // tMUL
5183
644k
    1254445298U,  // tMVN
5184
644k
    1052594654U,  // tORR
5185
644k
    0U, // tPICADD
5186
644k
    2888421654U,  // tPOP
5187
644k
    2888421037U,  // tPUSH
5188
644k
    2651162U, // tREV
5189
644k
    2648569U, // tREV16
5190
644k
    2649778U, // tREVSH
5191
644k
    1052594644U,  // tROR
5192
644k
    2193968271U,  // tRSB
5193
644k
    1052593413U,  // tSBC
5194
644k
    280399U,  // tSETEND
5195
644k
    942174318U, // tSTMIA_UPD
5196
644k
    2681984U, // tSTRBi
5197
644k
    2681984U, // tSTRBr
5198
644k
    2682502U, // tSTRHi
5199
644k
    2682502U, // tSTRHr
5200
644k
    2683392U, // tSTRi
5201
644k
    2683392U, // tSTRr
5202
644k
    2683392U, // tSTRspi
5203
644k
    918375621U, // tSUBi3
5204
644k
    1052593349U,  // tSUBi8
5205
644k
    918375621U, // tSUBrr
5206
644k
    2682053U, // tSUBspi
5207
644k
    2731318U, // tSVC
5208
644k
    2649273U, // tSXTB
5209
644k
    2649784U, // tSXTH
5210
644k
    4355U,  // tTRAP
5211
644k
    2651000U, // tTST
5212
644k
    4802395U, // tUDF
5213
644k
    2649278U, // tUXTB
5214
644k
    2649789U, // tUXTH
5215
644k
    2298U,  // t__brkdiv0
5216
644k
  };
5217
5218
644k
  static const uint32_t OpInfo1[] = {
5219
644k
    0U, // PHI
5220
644k
    0U, // INLINEASM
5221
644k
    0U, // INLINEASM_BR
5222
644k
    0U, // CFI_INSTRUCTION
5223
644k
    0U, // EH_LABEL
5224
644k
    0U, // GC_LABEL
5225
644k
    0U, // ANNOTATION_LABEL
5226
644k
    0U, // KILL
5227
644k
    0U, // EXTRACT_SUBREG
5228
644k
    0U, // INSERT_SUBREG
5229
644k
    0U, // IMPLICIT_DEF
5230
644k
    0U, // SUBREG_TO_REG
5231
644k
    0U, // COPY_TO_REGCLASS
5232
644k
    0U, // DBG_VALUE
5233
644k
    0U, // DBG_VALUE_LIST
5234
644k
    0U, // DBG_INSTR_REF
5235
644k
    0U, // DBG_PHI
5236
644k
    0U, // DBG_LABEL
5237
644k
    0U, // REG_SEQUENCE
5238
644k
    0U, // COPY
5239
644k
    0U, // BUNDLE
5240
644k
    0U, // LIFETIME_START
5241
644k
    0U, // LIFETIME_END
5242
644k
    0U, // PSEUDO_PROBE
5243
644k
    0U, // ARITH_FENCE
5244
644k
    0U, // STACKMAP
5245
644k
    0U, // FENTRY_CALL
5246
644k
    0U, // PATCHPOINT
5247
644k
    0U, // LOAD_STACK_GUARD
5248
644k
    0U, // PREALLOCATED_SETUP
5249
644k
    0U, // PREALLOCATED_ARG
5250
644k
    0U, // STATEPOINT
5251
644k
    0U, // LOCAL_ESCAPE
5252
644k
    0U, // FAULTING_OP
5253
644k
    0U, // PATCHABLE_OP
5254
644k
    0U, // PATCHABLE_FUNCTION_ENTER
5255
644k
    0U, // PATCHABLE_RET
5256
644k
    0U, // PATCHABLE_FUNCTION_EXIT
5257
644k
    0U, // PATCHABLE_TAIL_CALL
5258
644k
    0U, // PATCHABLE_EVENT_CALL
5259
644k
    0U, // PATCHABLE_TYPED_EVENT_CALL
5260
644k
    0U, // ICALL_BRANCH_FUNNEL
5261
644k
    0U, // MEMBARRIER
5262
644k
    0U, // JUMP_TABLE_DEBUG_INFO
5263
644k
    0U, // G_ASSERT_SEXT
5264
644k
    0U, // G_ASSERT_ZEXT
5265
644k
    0U, // G_ASSERT_ALIGN
5266
644k
    0U, // G_ADD
5267
644k
    0U, // G_SUB
5268
644k
    0U, // G_MUL
5269
644k
    0U, // G_SDIV
5270
644k
    0U, // G_UDIV
5271
644k
    0U, // G_SREM
5272
644k
    0U, // G_UREM
5273
644k
    0U, // G_SDIVREM
5274
644k
    0U, // G_UDIVREM
5275
644k
    0U, // G_AND
5276
644k
    0U, // G_OR
5277
644k
    0U, // G_XOR
5278
644k
    0U, // G_IMPLICIT_DEF
5279
644k
    0U, // G_PHI
5280
644k
    0U, // G_FRAME_INDEX
5281
644k
    0U, // G_GLOBAL_VALUE
5282
644k
    0U, // G_CONSTANT_POOL
5283
644k
    0U, // G_EXTRACT
5284
644k
    0U, // G_UNMERGE_VALUES
5285
644k
    0U, // G_INSERT
5286
644k
    0U, // G_MERGE_VALUES
5287
644k
    0U, // G_BUILD_VECTOR
5288
644k
    0U, // G_BUILD_VECTOR_TRUNC
5289
644k
    0U, // G_CONCAT_VECTORS
5290
644k
    0U, // G_PTRTOINT
5291
644k
    0U, // G_INTTOPTR
5292
644k
    0U, // G_BITCAST
5293
644k
    0U, // G_FREEZE
5294
644k
    0U, // G_CONSTANT_FOLD_BARRIER
5295
644k
    0U, // G_INTRINSIC_FPTRUNC_ROUND
5296
644k
    0U, // G_INTRINSIC_TRUNC
5297
644k
    0U, // G_INTRINSIC_ROUND
5298
644k
    0U, // G_INTRINSIC_LRINT
5299
644k
    0U, // G_INTRINSIC_ROUNDEVEN
5300
644k
    0U, // G_READCYCLECOUNTER
5301
644k
    0U, // G_LOAD
5302
644k
    0U, // G_SEXTLOAD
5303
644k
    0U, // G_ZEXTLOAD
5304
644k
    0U, // G_INDEXED_LOAD
5305
644k
    0U, // G_INDEXED_SEXTLOAD
5306
644k
    0U, // G_INDEXED_ZEXTLOAD
5307
644k
    0U, // G_STORE
5308
644k
    0U, // G_INDEXED_STORE
5309
644k
    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5310
644k
    0U, // G_ATOMIC_CMPXCHG
5311
644k
    0U, // G_ATOMICRMW_XCHG
5312
644k
    0U, // G_ATOMICRMW_ADD
5313
644k
    0U, // G_ATOMICRMW_SUB
5314
644k
    0U, // G_ATOMICRMW_AND
5315
644k
    0U, // G_ATOMICRMW_NAND
5316
644k
    0U, // G_ATOMICRMW_OR
5317
644k
    0U, // G_ATOMICRMW_XOR
5318
644k
    0U, // G_ATOMICRMW_MAX
5319
644k
    0U, // G_ATOMICRMW_MIN
5320
644k
    0U, // G_ATOMICRMW_UMAX
5321
644k
    0U, // G_ATOMICRMW_UMIN
5322
644k
    0U, // G_ATOMICRMW_FADD
5323
644k
    0U, // G_ATOMICRMW_FSUB
5324
644k
    0U, // G_ATOMICRMW_FMAX
5325
644k
    0U, // G_ATOMICRMW_FMIN
5326
644k
    0U, // G_ATOMICRMW_UINC_WRAP
5327
644k
    0U, // G_ATOMICRMW_UDEC_WRAP
5328
644k
    0U, // G_FENCE
5329
644k
    0U, // G_PREFETCH
5330
644k
    0U, // G_BRCOND
5331
644k
    0U, // G_BRINDIRECT
5332
644k
    0U, // G_INVOKE_REGION_START
5333
644k
    0U, // G_INTRINSIC
5334
644k
    0U, // G_INTRINSIC_W_SIDE_EFFECTS
5335
644k
    0U, // G_INTRINSIC_CONVERGENT
5336
644k
    0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
5337
644k
    0U, // G_ANYEXT
5338
644k
    0U, // G_TRUNC
5339
644k
    0U, // G_CONSTANT
5340
644k
    0U, // G_FCONSTANT
5341
644k
    0U, // G_VASTART
5342
644k
    0U, // G_VAARG
5343
644k
    0U, // G_SEXT
5344
644k
    0U, // G_SEXT_INREG
5345
644k
    0U, // G_ZEXT
5346
644k
    0U, // G_SHL
5347
644k
    0U, // G_LSHR
5348
644k
    0U, // G_ASHR
5349
644k
    0U, // G_FSHL
5350
644k
    0U, // G_FSHR
5351
644k
    0U, // G_ROTR
5352
644k
    0U, // G_ROTL
5353
644k
    0U, // G_ICMP
5354
644k
    0U, // G_FCMP
5355
644k
    0U, // G_SELECT
5356
644k
    0U, // G_UADDO
5357
644k
    0U, // G_UADDE
5358
644k
    0U, // G_USUBO
5359
644k
    0U, // G_USUBE
5360
644k
    0U, // G_SADDO
5361
644k
    0U, // G_SADDE
5362
644k
    0U, // G_SSUBO
5363
644k
    0U, // G_SSUBE
5364
644k
    0U, // G_UMULO
5365
644k
    0U, // G_SMULO
5366
644k
    0U, // G_UMULH
5367
644k
    0U, // G_SMULH
5368
644k
    0U, // G_UADDSAT
5369
644k
    0U, // G_SADDSAT
5370
644k
    0U, // G_USUBSAT
5371
644k
    0U, // G_SSUBSAT
5372
644k
    0U, // G_USHLSAT
5373
644k
    0U, // G_SSHLSAT
5374
644k
    0U, // G_SMULFIX
5375
644k
    0U, // G_UMULFIX
5376
644k
    0U, // G_SMULFIXSAT
5377
644k
    0U, // G_UMULFIXSAT
5378
644k
    0U, // G_SDIVFIX
5379
644k
    0U, // G_UDIVFIX
5380
644k
    0U, // G_SDIVFIXSAT
5381
644k
    0U, // G_UDIVFIXSAT
5382
644k
    0U, // G_FADD
5383
644k
    0U, // G_FSUB
5384
644k
    0U, // G_FMUL
5385
644k
    0U, // G_FMA
5386
644k
    0U, // G_FMAD
5387
644k
    0U, // G_FDIV
5388
644k
    0U, // G_FREM
5389
644k
    0U, // G_FPOW
5390
644k
    0U, // G_FPOWI
5391
644k
    0U, // G_FEXP
5392
644k
    0U, // G_FEXP2
5393
644k
    0U, // G_FEXP10
5394
644k
    0U, // G_FLOG
5395
644k
    0U, // G_FLOG2
5396
644k
    0U, // G_FLOG10
5397
644k
    0U, // G_FLDEXP
5398
644k
    0U, // G_FFREXP
5399
644k
    0U, // G_FNEG
5400
644k
    0U, // G_FPEXT
5401
644k
    0U, // G_FPTRUNC
5402
644k
    0U, // G_FPTOSI
5403
644k
    0U, // G_FPTOUI
5404
644k
    0U, // G_SITOFP
5405
644k
    0U, // G_UITOFP
5406
644k
    0U, // G_FABS
5407
644k
    0U, // G_FCOPYSIGN
5408
644k
    0U, // G_IS_FPCLASS
5409
644k
    0U, // G_FCANONICALIZE
5410
644k
    0U, // G_FMINNUM
5411
644k
    0U, // G_FMAXNUM
5412
644k
    0U, // G_FMINNUM_IEEE
5413
644k
    0U, // G_FMAXNUM_IEEE
5414
644k
    0U, // G_FMINIMUM
5415
644k
    0U, // G_FMAXIMUM
5416
644k
    0U, // G_GET_FPENV
5417
644k
    0U, // G_SET_FPENV
5418
644k
    0U, // G_RESET_FPENV
5419
644k
    0U, // G_GET_FPMODE
5420
644k
    0U, // G_SET_FPMODE
5421
644k
    0U, // G_RESET_FPMODE
5422
644k
    0U, // G_PTR_ADD
5423
644k
    0U, // G_PTRMASK
5424
644k
    0U, // G_SMIN
5425
644k
    0U, // G_SMAX
5426
644k
    0U, // G_UMIN
5427
644k
    0U, // G_UMAX
5428
644k
    0U, // G_ABS
5429
644k
    0U, // G_LROUND
5430
644k
    0U, // G_LLROUND
5431
644k
    0U, // G_BR
5432
644k
    0U, // G_BRJT
5433
644k
    0U, // G_INSERT_VECTOR_ELT
5434
644k
    0U, // G_EXTRACT_VECTOR_ELT
5435
644k
    0U, // G_SHUFFLE_VECTOR
5436
644k
    0U, // G_CTTZ
5437
644k
    0U, // G_CTTZ_ZERO_UNDEF
5438
644k
    0U, // G_CTLZ
5439
644k
    0U, // G_CTLZ_ZERO_UNDEF
5440
644k
    0U, // G_CTPOP
5441
644k
    0U, // G_BSWAP
5442
644k
    0U, // G_BITREVERSE
5443
644k
    0U, // G_FCEIL
5444
644k
    0U, // G_FCOS
5445
644k
    0U, // G_FSIN
5446
644k
    0U, // G_FSQRT
5447
644k
    0U, // G_FFLOOR
5448
644k
    0U, // G_FRINT
5449
644k
    0U, // G_FNEARBYINT
5450
644k
    0U, // G_ADDRSPACE_CAST
5451
644k
    0U, // G_BLOCK_ADDR
5452
644k
    0U, // G_JUMP_TABLE
5453
644k
    0U, // G_DYN_STACKALLOC
5454
644k
    0U, // G_STACKSAVE
5455
644k
    0U, // G_STACKRESTORE
5456
644k
    0U, // G_STRICT_FADD
5457
644k
    0U, // G_STRICT_FSUB
5458
644k
    0U, // G_STRICT_FMUL
5459
644k
    0U, // G_STRICT_FDIV
5460
644k
    0U, // G_STRICT_FREM
5461
644k
    0U, // G_STRICT_FMA
5462
644k
    0U, // G_STRICT_FSQRT
5463
644k
    0U, // G_STRICT_FLDEXP
5464
644k
    0U, // G_READ_REGISTER
5465
644k
    0U, // G_WRITE_REGISTER
5466
644k
    0U, // G_MEMCPY
5467
644k
    0U, // G_MEMCPY_INLINE
5468
644k
    0U, // G_MEMMOVE
5469
644k
    0U, // G_MEMSET
5470
644k
    0U, // G_BZERO
5471
644k
    0U, // G_VECREDUCE_SEQ_FADD
5472
644k
    0U, // G_VECREDUCE_SEQ_FMUL
5473
644k
    0U, // G_VECREDUCE_FADD
5474
644k
    0U, // G_VECREDUCE_FMUL
5475
644k
    0U, // G_VECREDUCE_FMAX
5476
644k
    0U, // G_VECREDUCE_FMIN
5477
644k
    0U, // G_VECREDUCE_FMAXIMUM
5478
644k
    0U, // G_VECREDUCE_FMINIMUM
5479
644k
    0U, // G_VECREDUCE_ADD
5480
644k
    0U, // G_VECREDUCE_MUL
5481
644k
    0U, // G_VECREDUCE_AND
5482
644k
    0U, // G_VECREDUCE_OR
5483
644k
    0U, // G_VECREDUCE_XOR
5484
644k
    0U, // G_VECREDUCE_SMAX
5485
644k
    0U, // G_VECREDUCE_SMIN
5486
644k
    0U, // G_VECREDUCE_UMAX
5487
644k
    0U, // G_VECREDUCE_UMIN
5488
644k
    0U, // G_SBFX
5489
644k
    0U, // G_UBFX
5490
644k
    0U, // ABS
5491
644k
    0U, // ADDSri
5492
644k
    0U, // ADDSrr
5493
644k
    0U, // ADDSrsi
5494
644k
    0U, // ADDSrsr
5495
644k
    0U, // ADJCALLSTACKDOWN
5496
644k
    0U, // ADJCALLSTACKUP
5497
644k
    0U, // ASRi
5498
644k
    0U, // ASRr
5499
644k
    0U, // B
5500
644k
    0U, // BCCZi64
5501
644k
    0U, // BCCi64
5502
644k
    0U, // BLX_noip
5503
644k
    0U, // BLX_pred_noip
5504
644k
    0U, // BL_PUSHLR
5505
644k
    0U, // BMOVPCB_CALL
5506
644k
    0U, // BMOVPCRX_CALL
5507
644k
    0U, // BR_JTadd
5508
644k
    0U, // BR_JTm_i12
5509
644k
    0U, // BR_JTm_rs
5510
644k
    0U, // BR_JTr
5511
644k
    0U, // BX_CALL
5512
644k
    0U, // CMP_SWAP_16
5513
644k
    0U, // CMP_SWAP_32
5514
644k
    0U, // CMP_SWAP_64
5515
644k
    0U, // CMP_SWAP_8
5516
644k
    0U, // CONSTPOOL_ENTRY
5517
644k
    0U, // COPY_STRUCT_BYVAL_I32
5518
644k
    0U, // ITasm
5519
644k
    0U, // Int_eh_sjlj_dispatchsetup
5520
644k
    0U, // Int_eh_sjlj_longjmp
5521
644k
    0U, // Int_eh_sjlj_setjmp
5522
644k
    0U, // Int_eh_sjlj_setjmp_nofp
5523
644k
    0U, // Int_eh_sjlj_setup_dispatch
5524
644k
    0U, // JUMPTABLE_ADDRS
5525
644k
    0U, // JUMPTABLE_INSTS
5526
644k
    0U, // JUMPTABLE_TBB
5527
644k
    0U, // JUMPTABLE_TBH
5528
644k
    0U, // LDMIA_RET
5529
644k
    128U, // LDRBT_POST
5530
644k
    16384U, // LDRConstPool
5531
644k
    128U, // LDRHTii
5532
644k
    0U, // LDRLIT_ga_abs
5533
644k
    0U, // LDRLIT_ga_pcrel
5534
644k
    0U, // LDRLIT_ga_pcrel_ldr
5535
644k
    128U, // LDRSBTii
5536
644k
    128U, // LDRSHTii
5537
644k
    128U, // LDRT_POST
5538
644k
    0U, // LEApcrel
5539
644k
    0U, // LEApcrelJT
5540
644k
    0U, // LOADDUAL
5541
644k
    0U, // LSLi
5542
644k
    0U, // LSLr
5543
644k
    0U, // LSRi
5544
644k
    0U, // LSRr
5545
644k
    0U, // MEMCPY
5546
644k
    0U, // MLAv5
5547
644k
    0U, // MOVCCi
5548
644k
    0U, // MOVCCi16
5549
644k
    0U, // MOVCCi32imm
5550
644k
    0U, // MOVCCr
5551
644k
    0U, // MOVCCsi
5552
644k
    0U, // MOVCCsr
5553
644k
    0U, // MOVPCRX
5554
644k
    0U, // MOVTi16_ga_pcrel
5555
644k
    0U, // MOV_ga_pcrel
5556
644k
    0U, // MOV_ga_pcrel_ldr
5557
644k
    0U, // MOVi16_ga_pcrel
5558
644k
    0U, // MOVi32imm
5559
644k
    0U, // MOVsra_glue
5560
644k
    0U, // MOVsrl_glue
5561
644k
    0U, // MQPRCopy
5562
644k
    0U, // MQQPRLoad
5563
644k
    0U, // MQQPRStore
5564
644k
    0U, // MQQQQPRLoad
5565
644k
    0U, // MQQQQPRStore
5566
644k
    0U, // MULv5
5567
644k
    0U, // MVE_MEMCPYLOOPINST
5568
644k
    0U, // MVE_MEMSETLOOPINST
5569
644k
    0U, // MVNCCi
5570
644k
    0U, // PICADD
5571
644k
    0U, // PICLDR
5572
644k
    0U, // PICLDRB
5573
644k
    0U, // PICLDRH
5574
644k
    0U, // PICLDRSB
5575
644k
    0U, // PICLDRSH
5576
644k
    0U, // PICSTR
5577
644k
    0U, // PICSTRB
5578
644k
    0U, // PICSTRH
5579
644k
    0U, // RORi
5580
644k
    0U, // RORr
5581
644k
    0U, // RRX
5582
644k
    16384U, // RRXi
5583
644k
    0U, // RSBSri
5584
644k
    0U, // RSBSrsi
5585
644k
    0U, // RSBSrsr
5586
644k
    0U, // SEH_EpilogEnd
5587
644k
    0U, // SEH_EpilogStart
5588
644k
    0U, // SEH_Nop
5589
644k
    0U, // SEH_Nop_Ret
5590
644k
    0U, // SEH_PrologEnd
5591
644k
    0U, // SEH_SaveFRegs
5592
644k
    0U, // SEH_SaveLR
5593
644k
    0U, // SEH_SaveRegs
5594
644k
    0U, // SEH_SaveRegs_Ret
5595
644k
    0U, // SEH_SaveSP
5596
644k
    0U, // SEH_StackAlloc
5597
644k
    0U, // SMLALv5
5598
644k
    0U, // SMULLv5
5599
644k
    0U, // SPACE
5600
644k
    0U, // STOREDUAL
5601
644k
    128U, // STRBT_POST
5602
644k
    0U, // STRBi_preidx
5603
644k
    0U, // STRBr_preidx
5604
644k
    0U, // STRH_preidx
5605
644k
    128U, // STRT_POST
5606
644k
    0U, // STRi_preidx
5607
644k
    0U, // STRr_preidx
5608
644k
    0U, // SUBS_PC_LR
5609
644k
    0U, // SUBSri
5610
644k
    0U, // SUBSrr
5611
644k
    0U, // SUBSrsi
5612
644k
    0U, // SUBSrsr
5613
644k
    0U, // SpeculationBarrierISBDSBEndBB
5614
644k
    0U, // SpeculationBarrierSBEndBB
5615
644k
    0U, // TAILJMPd
5616
644k
    0U, // TAILJMPr
5617
644k
    0U, // TAILJMPr4
5618
644k
    0U, // TCRETURNdi
5619
644k
    0U, // TCRETURNri
5620
644k
    0U, // TPsoft
5621
644k
    0U, // UMLALv5
5622
644k
    0U, // UMULLv5
5623
644k
    16640U, // VLD1LNdAsm_16
5624
644k
    16640U, // VLD1LNdAsm_32
5625
644k
    16640U, // VLD1LNdAsm_8
5626
644k
    33024U, // VLD1LNdWB_fixed_Asm_16
5627
644k
    33024U, // VLD1LNdWB_fixed_Asm_32
5628
644k
    33024U, // VLD1LNdWB_fixed_Asm_8
5629
644k
    524544U,  // VLD1LNdWB_register_Asm_16
5630
644k
    524544U,  // VLD1LNdWB_register_Asm_32
5631
644k
    524544U,  // VLD1LNdWB_register_Asm_8
5632
644k
    16640U, // VLD2LNdAsm_16
5633
644k
    16640U, // VLD2LNdAsm_32
5634
644k
    16640U, // VLD2LNdAsm_8
5635
644k
    33024U, // VLD2LNdWB_fixed_Asm_16
5636
644k
    33024U, // VLD2LNdWB_fixed_Asm_32
5637
644k
    33024U, // VLD2LNdWB_fixed_Asm_8
5638
644k
    524544U,  // VLD2LNdWB_register_Asm_16
5639
644k
    524544U,  // VLD2LNdWB_register_Asm_32
5640
644k
    524544U,  // VLD2LNdWB_register_Asm_8
5641
644k
    16640U, // VLD2LNqAsm_16
5642
644k
    16640U, // VLD2LNqAsm_32
5643
644k
    33024U, // VLD2LNqWB_fixed_Asm_16
5644
644k
    33024U, // VLD2LNqWB_fixed_Asm_32
5645
644k
    524544U,  // VLD2LNqWB_register_Asm_16
5646
644k
    524544U,  // VLD2LNqWB_register_Asm_32
5647
644k
    2U, // VLD3DUPdAsm_16
5648
644k
    2U, // VLD3DUPdAsm_32
5649
644k
    2U, // VLD3DUPdAsm_8
5650
644k
    4U, // VLD3DUPdWB_fixed_Asm_16
5651
644k
    4U, // VLD3DUPdWB_fixed_Asm_32
5652
644k
    4U, // VLD3DUPdWB_fixed_Asm_8
5653
644k
    16768U, // VLD3DUPdWB_register_Asm_16
5654
644k
    16768U, // VLD3DUPdWB_register_Asm_32
5655
644k
    16768U, // VLD3DUPdWB_register_Asm_8
5656
644k
    2U, // VLD3DUPqAsm_16
5657
644k
    2U, // VLD3DUPqAsm_32
5658
644k
    2U, // VLD3DUPqAsm_8
5659
644k
    4U, // VLD3DUPqWB_fixed_Asm_16
5660
644k
    4U, // VLD3DUPqWB_fixed_Asm_32
5661
644k
    4U, // VLD3DUPqWB_fixed_Asm_8
5662
644k
    16768U, // VLD3DUPqWB_register_Asm_16
5663
644k
    16768U, // VLD3DUPqWB_register_Asm_32
5664
644k
    16768U, // VLD3DUPqWB_register_Asm_8
5665
644k
    16640U, // VLD3LNdAsm_16
5666
644k
    16640U, // VLD3LNdAsm_32
5667
644k
    16640U, // VLD3LNdAsm_8
5668
644k
    33024U, // VLD3LNdWB_fixed_Asm_16
5669
644k
    33024U, // VLD3LNdWB_fixed_Asm_32
5670
644k
    33024U, // VLD3LNdWB_fixed_Asm_8
5671
644k
    524544U,  // VLD3LNdWB_register_Asm_16
5672
644k
    524544U,  // VLD3LNdWB_register_Asm_32
5673
644k
    524544U,  // VLD3LNdWB_register_Asm_8
5674
644k
    16640U, // VLD3LNqAsm_16
5675
644k
    16640U, // VLD3LNqAsm_32
5676
644k
    33024U, // VLD3LNqWB_fixed_Asm_16
5677
644k
    33024U, // VLD3LNqWB_fixed_Asm_32
5678
644k
    524544U,  // VLD3LNqWB_register_Asm_16
5679
644k
    524544U,  // VLD3LNqWB_register_Asm_32
5680
644k
    518U, // VLD3dAsm_16
5681
644k
    518U, // VLD3dAsm_32
5682
644k
    518U, // VLD3dAsm_8
5683
644k
    646U, // VLD3dWB_fixed_Asm_16
5684
644k
    646U, // VLD3dWB_fixed_Asm_32
5685
644k
    646U, // VLD3dWB_fixed_Asm_8
5686
644k
    49926U, // VLD3dWB_register_Asm_16
5687
644k
    49926U, // VLD3dWB_register_Asm_32
5688
644k
    49926U, // VLD3dWB_register_Asm_8
5689
644k
    2U, // VLD3qAsm_16
5690
644k
    2U, // VLD3qAsm_32
5691
644k
    2U, // VLD3qAsm_8
5692
644k
    4U, // VLD3qWB_fixed_Asm_16
5693
644k
    4U, // VLD3qWB_fixed_Asm_32
5694
644k
    4U, // VLD3qWB_fixed_Asm_8
5695
644k
    16768U, // VLD3qWB_register_Asm_16
5696
644k
    16768U, // VLD3qWB_register_Asm_32
5697
644k
    16768U, // VLD3qWB_register_Asm_8
5698
644k
    2U, // VLD4DUPdAsm_16
5699
644k
    2U, // VLD4DUPdAsm_32
5700
644k
    2U, // VLD4DUPdAsm_8
5701
644k
    4U, // VLD4DUPdWB_fixed_Asm_16
5702
644k
    4U, // VLD4DUPdWB_fixed_Asm_32
5703
644k
    4U, // VLD4DUPdWB_fixed_Asm_8
5704
644k
    16768U, // VLD4DUPdWB_register_Asm_16
5705
644k
    16768U, // VLD4DUPdWB_register_Asm_32
5706
644k
    16768U, // VLD4DUPdWB_register_Asm_8
5707
644k
    2U, // VLD4DUPqAsm_16
5708
644k
    2U, // VLD4DUPqAsm_32
5709
644k
    2U, // VLD4DUPqAsm_8
5710
644k
    4U, // VLD4DUPqWB_fixed_Asm_16
5711
644k
    4U, // VLD4DUPqWB_fixed_Asm_32
5712
644k
    4U, // VLD4DUPqWB_fixed_Asm_8
5713
644k
    16768U, // VLD4DUPqWB_register_Asm_16
5714
644k
    16768U, // VLD4DUPqWB_register_Asm_32
5715
644k
    16768U, // VLD4DUPqWB_register_Asm_8
5716
644k
    16640U, // VLD4LNdAsm_16
5717
644k
    16640U, // VLD4LNdAsm_32
5718
644k
    16640U, // VLD4LNdAsm_8
5719
644k
    33024U, // VLD4LNdWB_fixed_Asm_16
5720
644k
    33024U, // VLD4LNdWB_fixed_Asm_32
5721
644k
    33024U, // VLD4LNdWB_fixed_Asm_8
5722
644k
    524544U,  // VLD4LNdWB_register_Asm_16
5723
644k
    524544U,  // VLD4LNdWB_register_Asm_32
5724
644k
    524544U,  // VLD4LNdWB_register_Asm_8
5725
644k
    16640U, // VLD4LNqAsm_16
5726
644k
    16640U, // VLD4LNqAsm_32
5727
644k
    33024U, // VLD4LNqWB_fixed_Asm_16
5728
644k
    33024U, // VLD4LNqWB_fixed_Asm_32
5729
644k
    524544U,  // VLD4LNqWB_register_Asm_16
5730
644k
    524544U,  // VLD4LNqWB_register_Asm_32
5731
644k
    518U, // VLD4dAsm_16
5732
644k
    518U, // VLD4dAsm_32
5733
644k
    518U, // VLD4dAsm_8
5734
644k
    646U, // VLD4dWB_fixed_Asm_16
5735
644k
    646U, // VLD4dWB_fixed_Asm_32
5736
644k
    646U, // VLD4dWB_fixed_Asm_8
5737
644k
    49926U, // VLD4dWB_register_Asm_16
5738
644k
    49926U, // VLD4dWB_register_Asm_32
5739
644k
    49926U, // VLD4dWB_register_Asm_8
5740
644k
    2U, // VLD4qAsm_16
5741
644k
    2U, // VLD4qAsm_32
5742
644k
    2U, // VLD4qAsm_8
5743
644k
    4U, // VLD4qWB_fixed_Asm_16
5744
644k
    4U, // VLD4qWB_fixed_Asm_32
5745
644k
    4U, // VLD4qWB_fixed_Asm_8
5746
644k
    16768U, // VLD4qWB_register_Asm_16
5747
644k
    16768U, // VLD4qWB_register_Asm_32
5748
644k
    16768U, // VLD4qWB_register_Asm_8
5749
644k
    0U, // VMOVD0
5750
644k
    0U, // VMOVDcc
5751
644k
    0U, // VMOVHcc
5752
644k
    0U, // VMOVQ0
5753
644k
    0U, // VMOVScc
5754
644k
    16640U, // VST1LNdAsm_16
5755
644k
    16640U, // VST1LNdAsm_32
5756
644k
    16640U, // VST1LNdAsm_8
5757
644k
    33024U, // VST1LNdWB_fixed_Asm_16
5758
644k
    33024U, // VST1LNdWB_fixed_Asm_32
5759
644k
    33024U, // VST1LNdWB_fixed_Asm_8
5760
644k
    524544U,  // VST1LNdWB_register_Asm_16
5761
644k
    524544U,  // VST1LNdWB_register_Asm_32
5762
644k
    524544U,  // VST1LNdWB_register_Asm_8
5763
644k
    16640U, // VST2LNdAsm_16
5764
644k
    16640U, // VST2LNdAsm_32
5765
644k
    16640U, // VST2LNdAsm_8
5766
644k
    33024U, // VST2LNdWB_fixed_Asm_16
5767
644k
    33024U, // VST2LNdWB_fixed_Asm_32
5768
644k
    33024U, // VST2LNdWB_fixed_Asm_8
5769
644k
    524544U,  // VST2LNdWB_register_Asm_16
5770
644k
    524544U,  // VST2LNdWB_register_Asm_32
5771
644k
    524544U,  // VST2LNdWB_register_Asm_8
5772
644k
    16640U, // VST2LNqAsm_16
5773
644k
    16640U, // VST2LNqAsm_32
5774
644k
    33024U, // VST2LNqWB_fixed_Asm_16
5775
644k
    33024U, // VST2LNqWB_fixed_Asm_32
5776
644k
    524544U,  // VST2LNqWB_register_Asm_16
5777
644k
    524544U,  // VST2LNqWB_register_Asm_32
5778
644k
    16640U, // VST3LNdAsm_16
5779
644k
    16640U, // VST3LNdAsm_32
5780
644k
    16640U, // VST3LNdAsm_8
5781
644k
    33024U, // VST3LNdWB_fixed_Asm_16
5782
644k
    33024U, // VST3LNdWB_fixed_Asm_32
5783
644k
    33024U, // VST3LNdWB_fixed_Asm_8
5784
644k
    524544U,  // VST3LNdWB_register_Asm_16
5785
644k
    524544U,  // VST3LNdWB_register_Asm_32
5786
644k
    524544U,  // VST3LNdWB_register_Asm_8
5787
644k
    16640U, // VST3LNqAsm_16
5788
644k
    16640U, // VST3LNqAsm_32
5789
644k
    33024U, // VST3LNqWB_fixed_Asm_16
5790
644k
    33024U, // VST3LNqWB_fixed_Asm_32
5791
644k
    524544U,  // VST3LNqWB_register_Asm_16
5792
644k
    524544U,  // VST3LNqWB_register_Asm_32
5793
644k
    518U, // VST3dAsm_16
5794
644k
    518U, // VST3dAsm_32
5795
644k
    518U, // VST3dAsm_8
5796
644k
    646U, // VST3dWB_fixed_Asm_16
5797
644k
    646U, // VST3dWB_fixed_Asm_32
5798
644k
    646U, // VST3dWB_fixed_Asm_8
5799
644k
    49926U, // VST3dWB_register_Asm_16
5800
644k
    49926U, // VST3dWB_register_Asm_32
5801
644k
    49926U, // VST3dWB_register_Asm_8
5802
644k
    2U, // VST3qAsm_16
5803
644k
    2U, // VST3qAsm_32
5804
644k
    2U, // VST3qAsm_8
5805
644k
    4U, // VST3qWB_fixed_Asm_16
5806
644k
    4U, // VST3qWB_fixed_Asm_32
5807
644k
    4U, // VST3qWB_fixed_Asm_8
5808
644k
    16768U, // VST3qWB_register_Asm_16
5809
644k
    16768U, // VST3qWB_register_Asm_32
5810
644k
    16768U, // VST3qWB_register_Asm_8
5811
644k
    16640U, // VST4LNdAsm_16
5812
644k
    16640U, // VST4LNdAsm_32
5813
644k
    16640U, // VST4LNdAsm_8
5814
644k
    33024U, // VST4LNdWB_fixed_Asm_16
5815
644k
    33024U, // VST4LNdWB_fixed_Asm_32
5816
644k
    33024U, // VST4LNdWB_fixed_Asm_8
5817
644k
    524544U,  // VST4LNdWB_register_Asm_16
5818
644k
    524544U,  // VST4LNdWB_register_Asm_32
5819
644k
    524544U,  // VST4LNdWB_register_Asm_8
5820
644k
    16640U, // VST4LNqAsm_16
5821
644k
    16640U, // VST4LNqAsm_32
5822
644k
    33024U, // VST4LNqWB_fixed_Asm_16
5823
644k
    33024U, // VST4LNqWB_fixed_Asm_32
5824
644k
    524544U,  // VST4LNqWB_register_Asm_16
5825
644k
    524544U,  // VST4LNqWB_register_Asm_32
5826
644k
    518U, // VST4dAsm_16
5827
644k
    518U, // VST4dAsm_32
5828
644k
    518U, // VST4dAsm_8
5829
644k
    646U, // VST4dWB_fixed_Asm_16
5830
644k
    646U, // VST4dWB_fixed_Asm_32
5831
644k
    646U, // VST4dWB_fixed_Asm_8
5832
644k
    49926U, // VST4dWB_register_Asm_16
5833
644k
    49926U, // VST4dWB_register_Asm_32
5834
644k
    49926U, // VST4dWB_register_Asm_8
5835
644k
    2U, // VST4qAsm_16
5836
644k
    2U, // VST4qAsm_32
5837
644k
    2U, // VST4qAsm_8
5838
644k
    4U, // VST4qWB_fixed_Asm_16
5839
644k
    4U, // VST4qWB_fixed_Asm_32
5840
644k
    4U, // VST4qWB_fixed_Asm_8
5841
644k
    16768U, // VST4qWB_register_Asm_16
5842
644k
    16768U, // VST4qWB_register_Asm_32
5843
644k
    16768U, // VST4qWB_register_Asm_8
5844
644k
    0U, // WIN__CHKSTK
5845
644k
    0U, // WIN__DBZCHK
5846
644k
    0U, // t2ABS
5847
644k
    0U, // t2ADDSri
5848
644k
    0U, // t2ADDSrr
5849
644k
    0U, // t2ADDSrs
5850
644k
    0U, // t2BF_LabelPseudo
5851
644k
    0U, // t2BR_JT
5852
644k
    0U, // t2CALL_BTI
5853
644k
    0U, // t2DoLoopStart
5854
644k
    0U, // t2DoLoopStartTP
5855
644k
    0U, // t2LDMIA_RET
5856
644k
    0U, // t2LDRB_OFFSET_imm
5857
644k
    896U, // t2LDRB_POST_imm
5858
644k
    0U, // t2LDRB_PRE_imm
5859
644k
    16384U, // t2LDRBpcrel
5860
644k
    16384U, // t2LDRConstPool
5861
644k
    0U, // t2LDRH_OFFSET_imm
5862
644k
    896U, // t2LDRH_POST_imm
5863
644k
    0U, // t2LDRH_PRE_imm
5864
644k
    16384U, // t2LDRHpcrel
5865
644k
    0U, // t2LDRLIT_ga_pcrel
5866
644k
    0U, // t2LDRSB_OFFSET_imm
5867
644k
    896U, // t2LDRSB_POST_imm
5868
644k
    0U, // t2LDRSB_PRE_imm
5869
644k
    16384U, // t2LDRSBpcrel
5870
644k
    0U, // t2LDRSH_OFFSET_imm
5871
644k
    896U, // t2LDRSH_POST_imm
5872
644k
    0U, // t2LDRSH_PRE_imm
5873
644k
    16384U, // t2LDRSHpcrel
5874
644k
    896U, // t2LDR_POST_imm
5875
644k
    0U, // t2LDR_PRE_imm
5876
644k
    0U, // t2LDRpci_pic
5877
644k
    16384U, // t2LDRpcrel
5878
644k
    0U, // t2LEApcrel
5879
644k
    0U, // t2LEApcrelJT
5880
644k
    0U, // t2LoopDec
5881
644k
    0U, // t2LoopEnd
5882
644k
    0U, // t2LoopEndDec
5883
644k
    0U, // t2MOVCCasr
5884
644k
    0U, // t2MOVCCi
5885
644k
    0U, // t2MOVCCi16
5886
644k
    0U, // t2MOVCCi32imm
5887
644k
    0U, // t2MOVCClsl
5888
644k
    0U, // t2MOVCClsr
5889
644k
    0U, // t2MOVCCr
5890
644k
    0U, // t2MOVCCror
5891
644k
    1024U,  // t2MOVSsi
5892
644k
    1152U,  // t2MOVSsr
5893
644k
    0U, // t2MOVTi16_ga_pcrel
5894
644k
    0U, // t2MOV_ga_pcrel
5895
644k
    0U, // t2MOVi16_ga_pcrel
5896
644k
    0U, // t2MOVi32imm
5897
644k
    1024U,  // t2MOVsi
5898
644k
    1152U,  // t2MOVsr
5899
644k
    0U, // t2MVNCCi
5900
644k
    0U, // t2RSBSri
5901
644k
    0U, // t2RSBSrs
5902
644k
    0U, // t2STRB_OFFSET_imm
5903
644k
    896U, // t2STRB_POST_imm
5904
644k
    0U, // t2STRB_PRE_imm
5905
644k
    0U, // t2STRB_preidx
5906
644k
    0U, // t2STRH_OFFSET_imm
5907
644k
    896U, // t2STRH_POST_imm
5908
644k
    0U, // t2STRH_PRE_imm
5909
644k
    0U, // t2STRH_preidx
5910
644k
    896U, // t2STR_POST_imm
5911
644k
    0U, // t2STR_PRE_imm
5912
644k
    0U, // t2STR_preidx
5913
644k
    0U, // t2SUBSri
5914
644k
    0U, // t2SUBSrr
5915
644k
    0U, // t2SUBSrs
5916
644k
    0U, // t2SpeculationBarrierISBDSBEndBB
5917
644k
    0U, // t2SpeculationBarrierSBEndBB
5918
644k
    0U, // t2TBB_JT
5919
644k
    0U, // t2TBH_JT
5920
644k
    0U, // t2WhileLoopSetup
5921
644k
    0U, // t2WhileLoopStart
5922
644k
    0U, // t2WhileLoopStartLR
5923
644k
    0U, // t2WhileLoopStartTP
5924
644k
    0U, // tADCS
5925
644k
    0U, // tADDSi3
5926
644k
    0U, // tADDSi8
5927
644k
    0U, // tADDSrr
5928
644k
    0U, // tADDframe
5929
644k
    0U, // tADJCALLSTACKDOWN
5930
644k
    0U, // tADJCALLSTACKUP
5931
644k
    0U, // tBLXNS_CALL
5932
644k
    0U, // tBLXr_noip
5933
644k
    0U, // tBL_PUSHLR
5934
644k
    0U, // tBRIND
5935
644k
    0U, // tBR_JTr
5936
644k
    0U, // tBXNS_RET
5937
644k
    0U, // tBX_CALL
5938
644k
    0U, // tBX_RET
5939
644k
    0U, // tBX_RET_vararg
5940
644k
    0U, // tBfar
5941
644k
    0U, // tCMP_SWAP_16
5942
644k
    0U, // tCMP_SWAP_32
5943
644k
    0U, // tCMP_SWAP_8
5944
644k
    0U, // tLDMIA_UPD
5945
644k
    16384U, // tLDRConstPool
5946
644k
    0U, // tLDRLIT_ga_abs
5947
644k
    0U, // tLDRLIT_ga_pcrel
5948
644k
    0U, // tLDR_postidx
5949
644k
    0U, // tLDRpci_pic
5950
644k
    0U, // tLEApcrel
5951
644k
    0U, // tLEApcrelJT
5952
644k
    0U, // tLSLSri
5953
644k
    0U, // tMOVCCr_pseudo
5954
644k
    0U, // tMOVi32imm
5955
644k
    0U, // tPOP_RET
5956
644k
    0U, // tRSBS
5957
644k
    0U, // tSBCS
5958
644k
    0U, // tSUBSi3
5959
644k
    0U, // tSUBSi8
5960
644k
    0U, // tSUBSrr
5961
644k
    0U, // tTAILJMPd
5962
644k
    0U, // tTAILJMPdND
5963
644k
    0U, // tTAILJMPr
5964
644k
    0U, // tTBB_JT
5965
644k
    0U, // tTBH_JT
5966
644k
    0U, // tTPsoft
5967
644k
    1048576U, // ADCri
5968
644k
    0U, // ADCrr
5969
644k
    1572864U, // ADCrsi
5970
644k
    0U, // ADCrsr
5971
644k
    1048576U, // ADDri
5972
644k
    0U, // ADDrr
5973
644k
    1572864U, // ADDrsi
5974
644k
    0U, // ADDrsr
5975
644k
    1280U,  // ADR
5976
644k
    2U, // AESD
5977
644k
    2U, // AESE
5978
644k
    2U, // AESIMC
5979
644k
    2U, // AESMC
5980
644k
    1048576U, // ANDri
5981
644k
    0U, // ANDrr
5982
644k
    1572864U, // ANDrsi
5983
644k
    0U, // ANDrsr
5984
644k
    520U, // BF16VDOTI_VDOTD
5985
644k
    520U, // BF16VDOTI_VDOTQ
5986
644k
    2U, // BF16VDOTS_VDOTD
5987
644k
    2U, // BF16VDOTS_VDOTQ
5988
644k
    2U, // BF16_VCVT
5989
644k
    2U, // BF16_VCVTB
5990
644k
    2U, // BF16_VCVTT
5991
644k
    1408U,  // BFC
5992
644k
    2098688U, // BFI
5993
644k
    1048576U, // BICri
5994
644k
    0U, // BICrr
5995
644k
    1572864U, // BICrsi
5996
644k
    0U, // BICrsr
5997
644k
    0U, // BKPT
5998
644k
    0U, // BL
5999
644k
    0U, // BLX
6000
644k
    2U, // BLX_pred
6001
644k
    0U, // BLXi
6002
644k
    2U, // BL_pred
6003
644k
    0U, // BX
6004
644k
    2U, // BXJ
6005
644k
    0U, // BX_RET
6006
644k
    2U, // BX_pred
6007
644k
    2U, // Bcc
6008
644k
    2U, // CDE_CX1
6009
644k
    16778U, // CDE_CX1A
6010
644k
    0U, // CDE_CX1D
6011
644k
    524U, // CDE_CX1DA
6012
644k
    16768U, // CDE_CX2
6013
644k
    524682U,  // CDE_CX2A
6014
644k
    526U, // CDE_CX2D
6015
644k
    2687756U, // CDE_CX2DA
6016
644k
    524672U,  // CDE_CX3
6017
644k
    34079114U,  // CDE_CX3A
6018
644k
    2687758U, // CDE_CX3D
6019
644k
    70320908U,  // CDE_CX3DA
6020
644k
    2U, // CDE_VCX1A_fpdp
6021
644k
    2U, // CDE_VCX1A_fpsp
6022
644k
    16778U, // CDE_VCX1A_vec
6023
644k
    2U, // CDE_VCX1_fpdp
6024
644k
    2U, // CDE_VCX1_fpsp
6025
644k
    17930U, // CDE_VCX1_vec
6026
644k
    18048U, // CDE_VCX2A_fpdp
6027
644k
    18048U, // CDE_VCX2A_fpsp
6028
644k
    524682U,  // CDE_VCX2A_vec
6029
644k
    16768U, // CDE_VCX2_fpdp
6030
644k
    16768U, // CDE_VCX2_fpsp
6031
644k
    3671562U, // CDE_VCX2_vec
6032
644k
    4195968U, // CDE_VCX3A_fpdp
6033
644k
    4195968U, // CDE_VCX3A_fpsp
6034
644k
    34079114U,  // CDE_VCX3A_vec
6035
644k
    524672U,  // CDE_VCX3_fpdp
6036
644k
    524672U,  // CDE_VCX3_fpsp
6037
644k
    37225994U,  // CDE_VCX3_vec
6038
644k
    82704U, // CDP
6039
644k
    0U, // CDP2
6040
644k
    0U, // CLREX
6041
644k
    16384U, // CLZ
6042
644k
    1792U,  // CMNri
6043
644k
    16384U, // CMNzrr
6044
644k
    1920U,  // CMNzrsi
6045
644k
    1152U,  // CMNzrsr
6046
644k
    1792U,  // CMPri
6047
644k
    16384U, // CMPrr
6048
644k
    1920U,  // CMPrsi
6049
644k
    1152U,  // CMPrsr
6050
644k
    0U, // CPS1p
6051
644k
    2U, // CPS2p
6052
644k
    17920U, // CPS3p
6053
644k
    17920U, // CRC32B
6054
644k
    17920U, // CRC32CB
6055
644k
    17920U, // CRC32CH
6056
644k
    17920U, // CRC32CW
6057
644k
    17920U, // CRC32H
6058
644k
    17920U, // CRC32W
6059
644k
    2U, // DBG
6060
644k
    0U, // DMB
6061
644k
    0U, // DSB
6062
644k
    1048576U, // EORri
6063
644k
    0U, // EORrr
6064
644k
    1572864U, // EORrsi
6065
644k
    0U, // EORrsr
6066
644k
    0U, // ERET
6067
644k
    18U,  // FCONSTD
6068
644k
    2048U,  // FCONSTH
6069
644k
    2048U,  // FCONSTS
6070
644k
    532U, // FLDMXDB_UPD
6071
644k
    18560U, // FLDMXIA
6072
644k
    532U, // FLDMXIA_UPD
6073
644k
    0U, // FMSTAT
6074
644k
    532U, // FSTMXDB_UPD
6075
644k
    18560U, // FSTMXIA
6076
644k
    532U, // FSTMXIA_UPD
6077
644k
    2U, // HINT
6078
644k
    0U, // HLT
6079
644k
    0U, // HVC
6080
644k
    0U, // ISB
6081
644k
    128U, // LDA
6082
644k
    128U, // LDAB
6083
644k
    128U, // LDAEX
6084
644k
    128U, // LDAEXB
6085
644k
    0U, // LDAEXD
6086
644k
    128U, // LDAEXH
6087
644k
    128U, // LDAH
6088
644k
    0U, // LDC2L_OFFSET
6089
644k
    2304U,  // LDC2L_OPTION
6090
644k
    2432U,  // LDC2L_POST
6091
644k
    0U, // LDC2L_PRE
6092
644k
    0U, // LDC2_OFFSET
6093
644k
    2304U,  // LDC2_OPTION
6094
644k
    2432U,  // LDC2_POST
6095
644k
    0U, // LDC2_PRE
6096
644k
    2582U,  // LDCL_OFFSET
6097
644k
    4721302U, // LDCL_OPTION
6098
644k
    5245590U, // LDCL_POST
6099
644k
    2838U,  // LDCL_PRE
6100
644k
    2582U,  // LDC_OFFSET
6101
644k
    4721302U, // LDC_OPTION
6102
644k
    5245590U, // LDC_POST
6103
644k
    2838U,  // LDC_PRE
6104
644k
    18560U, // LDMDA
6105
644k
    532U, // LDMDA_UPD
6106
644k
    18560U, // LDMDB
6107
644k
    532U, // LDMDB_UPD
6108
644k
    18560U, // LDMIA
6109
644k
    532U, // LDMIA_UPD
6110
644k
    18560U, // LDMIB
6111
644k
    532U, // LDMIB_UPD
6112
644k
    5769856U, // LDRBT_POST_IMM
6113
644k
    5769856U, // LDRBT_POST_REG
6114
644k
    5769856U, // LDRB_POST_IMM
6115
644k
    5769856U, // LDRB_POST_REG
6116
644k
    2944U,  // LDRB_PRE_IMM
6117
644k
    3072U,  // LDRB_PRE_REG
6118
644k
    3200U,  // LDRBi12
6119
644k
    3328U,  // LDRBrs
6120
644k
    6291456U, // LDRD
6121
644k
    40370176U,  // LDRD_POST
6122
644k
    7340032U, // LDRD_PRE
6123
644k
    128U, // LDREX
6124
644k
    128U, // LDREXB
6125
644k
    0U, // LDREXD
6126
644k
    128U, // LDREXH
6127
644k
    3456U,  // LDRH
6128
644k
    7867008U, // LDRHTi
6129
644k
    8391296U, // LDRHTr
6130
644k
    8915584U, // LDRH_POST
6131
644k
    3584U,  // LDRH_PRE
6132
644k
    3456U,  // LDRSB
6133
644k
    7867008U, // LDRSBTi
6134
644k
    8391296U, // LDRSBTr
6135
644k
    8915584U, // LDRSB_POST
6136
644k
    3584U,  // LDRSB_PRE
6137
644k
    3456U,  // LDRSH
6138
644k
    7867008U, // LDRSHTi
6139
644k
    8391296U, // LDRSHTr
6140
644k
    8915584U, // LDRSH_POST
6141
644k
    3584U,  // LDRSH_PRE
6142
644k
    5769856U, // LDRT_POST_IMM
6143
644k
    5769856U, // LDRT_POST_REG
6144
644k
    5769856U, // LDR_POST_IMM
6145
644k
    5769856U, // LDR_POST_REG
6146
644k
    2944U,  // LDR_PRE_IMM
6147
644k
    3072U,  // LDR_PRE_REG
6148
644k
    3200U,  // LDRcp
6149
644k
    3200U,  // LDRi12
6150
644k
    3328U,  // LDRrs
6151
644k
    103908112U, // MCR
6152
644k
    3712U,  // MCR2
6153
644k
    137462544U, // MCRR
6154
644k
    9437568U, // MCRR2
6155
644k
    33554432U,  // MLA
6156
644k
    33554432U,  // MLS
6157
644k
    0U, // MOVPCLR
6158
644k
    17920U, // MOVTi16
6159
644k
    1792U,  // MOVi
6160
644k
    16384U, // MOVi16
6161
644k
    16384U, // MOVr
6162
644k
    16384U, // MOVr_TC
6163
644k
    1920U,  // MOVsi
6164
644k
    1152U,  // MOVsr
6165
644k
    115480U,  // MRC
6166
644k
    3712U,  // MRC2
6167
644k
    0U, // MRRC
6168
644k
    0U, // MRRC2
6169
644k
    26U,  // MRS
6170
644k
    3840U,  // MRSbanked
6171
644k
    28U,  // MRSsys
6172
644k
    528U, // MSR
6173
644k
    0U, // MSRbanked
6174
644k
    30U,  // MSRi
6175
644k
    0U, // MUL
6176
644k
    524288U,  // MVE_ASRLi
6177
644k
    524288U,  // MVE_ASRLr
6178
644k
    2U, // MVE_DLSTP_16
6179
644k
    2U, // MVE_DLSTP_32
6180
644k
    2U, // MVE_DLSTP_64
6181
644k
    2U, // MVE_DLSTP_8
6182
644k
    0U, // MVE_LCTP
6183
644k
    0U, // MVE_LETP
6184
644k
    524288U,  // MVE_LSLLi
6185
644k
    524288U,  // MVE_LSLLr
6186
644k
    524288U,  // MVE_LSRL
6187
644k
    17920U, // MVE_SQRSHR
6188
644k
    9961472U, // MVE_SQRSHRL
6189
644k
    17920U, // MVE_SQSHL
6190
644k
    524288U,  // MVE_SQSHLL
6191
644k
    17920U, // MVE_SRSHR
6192
644k
    524288U,  // MVE_SRSHRL
6193
644k
    17920U, // MVE_UQRSHL
6194
644k
    9961472U, // MVE_UQRSHLL
6195
644k
    17920U, // MVE_UQSHL
6196
644k
    524288U,  // MVE_UQSHLL
6197
644k
    17920U, // MVE_URSHR
6198
644k
    524288U,  // MVE_URSHRL
6199
644k
    3671552U, // MVE_VABAVs16
6200
644k
    3671552U, // MVE_VABAVs32
6201
644k
    3671552U, // MVE_VABAVs8
6202
644k
    3671552U, // MVE_VABAVu16
6203
644k
    3671552U, // MVE_VABAVu32
6204
644k
    3671552U, // MVE_VABAVu8
6205
644k
    0U, // MVE_VABDf16
6206
644k
    0U, // MVE_VABDf32
6207
644k
    0U, // MVE_VABDs16
6208
644k
    0U, // MVE_VABDs32
6209
644k
    0U, // MVE_VABDs8
6210
644k
    0U, // MVE_VABDu16
6211
644k
    0U, // MVE_VABDu32
6212
644k
    0U, // MVE_VABDu8
6213
644k
    16384U, // MVE_VABSf16
6214
644k
    16384U, // MVE_VABSf32
6215
644k
    16384U, // MVE_VABSs16
6216
644k
    16384U, // MVE_VABSs32
6217
644k
    16384U, // MVE_VABSs8
6218
644k
    3671552U, // MVE_VADC
6219
644k
    3671552U, // MVE_VADCI
6220
644k
    524288U,  // MVE_VADDLVs32acc
6221
644k
    0U, // MVE_VADDLVs32no_acc
6222
644k
    524288U,  // MVE_VADDLVu32acc
6223
644k
    0U, // MVE_VADDLVu32no_acc
6224
644k
    17920U, // MVE_VADDVs16acc
6225
644k
    16384U, // MVE_VADDVs16no_acc
6226
644k
    17920U, // MVE_VADDVs32acc
6227
644k
    16384U, // MVE_VADDVs32no_acc
6228
644k
    17920U, // MVE_VADDVs8acc
6229
644k
    16384U, // MVE_VADDVs8no_acc
6230
644k
    17920U, // MVE_VADDVu16acc
6231
644k
    16384U, // MVE_VADDVu16no_acc
6232
644k
    17920U, // MVE_VADDVu32acc
6233
644k
    16384U, // MVE_VADDVu32no_acc
6234
644k
    17920U, // MVE_VADDVu8acc
6235
644k
    16384U, // MVE_VADDVu8no_acc
6236
644k
    0U, // MVE_VADD_qr_f16
6237
644k
    0U, // MVE_VADD_qr_f32
6238
644k
    0U, // MVE_VADD_qr_i16
6239
644k
    0U, // MVE_VADD_qr_i32
6240
644k
    0U, // MVE_VADD_qr_i8
6241
644k
    0U, // MVE_VADDf16
6242
644k
    0U, // MVE_VADDf32
6243
644k
    0U, // MVE_VADDi16
6244
644k
    0U, // MVE_VADDi32
6245
644k
    0U, // MVE_VADDi8
6246
644k
    0U, // MVE_VAND
6247
644k
    0U, // MVE_VBIC
6248
644k
    3968U,  // MVE_VBICimmi16
6249
644k
    3968U,  // MVE_VBICimmi32
6250
644k
    0U, // MVE_VBRSR16
6251
644k
    0U, // MVE_VBRSR32
6252
644k
    0U, // MVE_VBRSR8
6253
644k
    33554432U,  // MVE_VCADDf16
6254
644k
    33554432U,  // MVE_VCADDf32
6255
644k
    33554432U,  // MVE_VCADDi16
6256
644k
    33554432U,  // MVE_VCADDi32
6257
644k
    33554432U,  // MVE_VCADDi8
6258
644k
    16384U, // MVE_VCLSs16
6259
644k
    16384U, // MVE_VCLSs32
6260
644k
    16384U, // MVE_VCLSs8
6261
644k
    16384U, // MVE_VCLZs16
6262
644k
    16384U, // MVE_VCLZs32
6263
644k
    16384U, // MVE_VCLZs8
6264
644k
    37225984U,  // MVE_VCMLAf16
6265
644k
    37225984U,  // MVE_VCMLAf32
6266
644k
    0U, // MVE_VCMPf16
6267
644k
    0U, // MVE_VCMPf16r
6268
644k
    0U, // MVE_VCMPf32
6269
644k
    0U, // MVE_VCMPf32r
6270
644k
    0U, // MVE_VCMPi16
6271
644k
    0U, // MVE_VCMPi16r
6272
644k
    0U, // MVE_VCMPi32
6273
644k
    0U, // MVE_VCMPi32r
6274
644k
    0U, // MVE_VCMPi8
6275
644k
    0U, // MVE_VCMPi8r
6276
644k
    0U, // MVE_VCMPs16
6277
644k
    0U, // MVE_VCMPs16r
6278
644k
    0U, // MVE_VCMPs32
6279
644k
    0U, // MVE_VCMPs32r
6280
644k
    0U, // MVE_VCMPs8
6281
644k
    0U, // MVE_VCMPs8r
6282
644k
    0U, // MVE_VCMPu16
6283
644k
    0U, // MVE_VCMPu16r
6284
644k
    0U, // MVE_VCMPu32
6285
644k
    0U, // MVE_VCMPu32r
6286
644k
    0U, // MVE_VCMPu8
6287
644k
    0U, // MVE_VCMPu8r
6288
644k
    33554432U,  // MVE_VCMULf16
6289
644k
    33554432U,  // MVE_VCMULf32
6290
644k
    2U, // MVE_VCTP16
6291
644k
    2U, // MVE_VCTP32
6292
644k
    2U, // MVE_VCTP64
6293
644k
    2U, // MVE_VCTP8
6294
644k
    2U, // MVE_VCVTf16f32bh
6295
644k
    2U, // MVE_VCVTf16f32th
6296
644k
    536U, // MVE_VCVTf16s16_fix
6297
644k
    0U, // MVE_VCVTf16s16n
6298
644k
    536U, // MVE_VCVTf16u16_fix
6299
644k
    0U, // MVE_VCVTf16u16n
6300
644k
    0U, // MVE_VCVTf32f16bh
6301
644k
    0U, // MVE_VCVTf32f16th
6302
644k
    536U, // MVE_VCVTf32s32_fix
6303
644k
    0U, // MVE_VCVTf32s32n
6304
644k
    536U, // MVE_VCVTf32u32_fix
6305
644k
    0U, // MVE_VCVTf32u32n
6306
644k
    536U, // MVE_VCVTs16f16_fix
6307
644k
    0U, // MVE_VCVTs16f16a
6308
644k
    0U, // MVE_VCVTs16f16m
6309
644k
    0U, // MVE_VCVTs16f16n
6310
644k
    0U, // MVE_VCVTs16f16p
6311
644k
    0U, // MVE_VCVTs16f16z
6312
644k
    536U, // MVE_VCVTs32f32_fix
6313
644k
    0U, // MVE_VCVTs32f32a
6314
644k
    0U, // MVE_VCVTs32f32m
6315
644k
    0U, // MVE_VCVTs32f32n
6316
644k
    0U, // MVE_VCVTs32f32p
6317
644k
    0U, // MVE_VCVTs32f32z
6318
644k
    536U, // MVE_VCVTu16f16_fix
6319
644k
    0U, // MVE_VCVTu16f16a
6320
644k
    0U, // MVE_VCVTu16f16m
6321
644k
    0U, // MVE_VCVTu16f16n
6322
644k
    0U, // MVE_VCVTu16f16p
6323
644k
    0U, // MVE_VCVTu16f16z
6324
644k
    536U, // MVE_VCVTu32f32_fix
6325
644k
    0U, // MVE_VCVTu32f32a
6326
644k
    0U, // MVE_VCVTu32f32m
6327
644k
    0U, // MVE_VCVTu32f32n
6328
644k
    0U, // MVE_VCVTu32f32p
6329
644k
    0U, // MVE_VCVTu32f32z
6330
644k
    3670016U, // MVE_VDDUPu16
6331
644k
    3670016U, // MVE_VDDUPu32
6332
644k
    3670016U, // MVE_VDDUPu8
6333
644k
    16384U, // MVE_VDUP16
6334
644k
    16384U, // MVE_VDUP32
6335
644k
    16384U, // MVE_VDUP8
6336
644k
    37224448U,  // MVE_VDWDUPu16
6337
644k
    37224448U,  // MVE_VDWDUPu32
6338
644k
    37224448U,  // MVE_VDWDUPu8
6339
644k
    0U, // MVE_VEOR
6340
644k
    3671552U, // MVE_VFMA_qr_Sf16
6341
644k
    3671552U, // MVE_VFMA_qr_Sf32
6342
644k
    3671552U, // MVE_VFMA_qr_f16
6343
644k
    3671552U, // MVE_VFMA_qr_f32
6344
644k
    3671552U, // MVE_VFMAf16
6345
644k
    3671552U, // MVE_VFMAf32
6346
644k
    3671552U, // MVE_VFMSf16
6347
644k
    3671552U, // MVE_VFMSf32
6348
644k
    0U, // MVE_VHADD_qr_s16
6349
644k
    0U, // MVE_VHADD_qr_s32
6350
644k
    0U, // MVE_VHADD_qr_s8
6351
644k
    0U, // MVE_VHADD_qr_u16
6352
644k
    0U, // MVE_VHADD_qr_u32
6353
644k
    0U, // MVE_VHADD_qr_u8
6354
644k
    0U, // MVE_VHADDs16
6355
644k
    0U, // MVE_VHADDs32
6356
644k
    0U, // MVE_VHADDs8
6357
644k
    0U, // MVE_VHADDu16
6358
644k
    0U, // MVE_VHADDu32
6359
644k
    0U, // MVE_VHADDu8
6360
644k
    33554432U,  // MVE_VHCADDs16
6361
644k
    33554432U,  // MVE_VHCADDs32
6362
644k
    33554432U,  // MVE_VHCADDs8
6363
644k
    0U, // MVE_VHSUB_qr_s16
6364
644k
    0U, // MVE_VHSUB_qr_s32
6365
644k
    0U, // MVE_VHSUB_qr_s8
6366
644k
    0U, // MVE_VHSUB_qr_u16
6367
644k
    0U, // MVE_VHSUB_qr_u32
6368
644k
    0U, // MVE_VHSUB_qr_u8
6369
644k
    0U, // MVE_VHSUBs16
6370
644k
    0U, // MVE_VHSUBs32
6371
644k
    0U, // MVE_VHSUBs8
6372
644k
    0U, // MVE_VHSUBu16
6373
644k
    0U, // MVE_VHSUBu32
6374
644k
    0U, // MVE_VHSUBu8
6375
644k
    3670016U, // MVE_VIDUPu16
6376
644k
    3670016U, // MVE_VIDUPu32
6377
644k
    3670016U, // MVE_VIDUPu8
6378
644k
    37224448U,  // MVE_VIWDUPu16
6379
644k
    37224448U,  // MVE_VIWDUPu32
6380
644k
    37224448U,  // MVE_VIWDUPu8
6381
644k
    0U, // MVE_VLD20_16
6382
644k
    0U, // MVE_VLD20_16_wb
6383
644k
    0U, // MVE_VLD20_32
6384
644k
    0U, // MVE_VLD20_32_wb
6385
644k
    0U, // MVE_VLD20_8
6386
644k
    0U, // MVE_VLD20_8_wb
6387
644k
    0U, // MVE_VLD21_16
6388
644k
    0U, // MVE_VLD21_16_wb
6389
644k
    0U, // MVE_VLD21_32
6390
644k
    0U, // MVE_VLD21_32_wb
6391
644k
    0U, // MVE_VLD21_8
6392
644k
    0U, // MVE_VLD21_8_wb
6393
644k
    0U, // MVE_VLD40_16
6394
644k
    0U, // MVE_VLD40_16_wb
6395
644k
    0U, // MVE_VLD40_32
6396
644k
    0U, // MVE_VLD40_32_wb
6397
644k
    0U, // MVE_VLD40_8
6398
644k
    0U, // MVE_VLD40_8_wb
6399
644k
    0U, // MVE_VLD41_16
6400
644k
    0U, // MVE_VLD41_16_wb
6401
644k
    0U, // MVE_VLD41_32
6402
644k
    0U, // MVE_VLD41_32_wb
6403
644k
    0U, // MVE_VLD41_8
6404
644k
    0U, // MVE_VLD41_8_wb
6405
644k
    0U, // MVE_VLD42_16
6406
644k
    0U, // MVE_VLD42_16_wb
6407
644k
    0U, // MVE_VLD42_32
6408
644k
    0U, // MVE_VLD42_32_wb
6409
644k
    0U, // MVE_VLD42_8
6410
644k
    0U, // MVE_VLD42_8_wb
6411
644k
    0U, // MVE_VLD43_16
6412
644k
    0U, // MVE_VLD43_16_wb
6413
644k
    0U, // MVE_VLD43_32
6414
644k
    0U, // MVE_VLD43_32_wb
6415
644k
    0U, // MVE_VLD43_8
6416
644k
    0U, // MVE_VLD43_8_wb
6417
644k
    4096U,  // MVE_VLDRBS16
6418
644k
    133760U,  // MVE_VLDRBS16_post
6419
644k
    4224U,  // MVE_VLDRBS16_pre
6420
644k
    4352U,  // MVE_VLDRBS16_rq
6421
644k
    4096U,  // MVE_VLDRBS32
6422
644k
    133760U,  // MVE_VLDRBS32_post
6423
644k
    4224U,  // MVE_VLDRBS32_pre
6424
644k
    4352U,  // MVE_VLDRBS32_rq
6425
644k
    4096U,  // MVE_VLDRBU16
6426
644k
    133760U,  // MVE_VLDRBU16_post
6427
644k
    4224U,  // MVE_VLDRBU16_pre
6428
644k
    4352U,  // MVE_VLDRBU16_rq
6429
644k
    4096U,  // MVE_VLDRBU32
6430
644k
    133760U,  // MVE_VLDRBU32_post
6431
644k
    4224U,  // MVE_VLDRBU32_pre
6432
644k
    4352U,  // MVE_VLDRBU32_rq
6433
644k
    4096U,  // MVE_VLDRBU8
6434
644k
    133760U,  // MVE_VLDRBU8_post
6435
644k
    4480U,  // MVE_VLDRBU8_pre
6436
644k
    4352U,  // MVE_VLDRBU8_rq
6437
644k
    4096U,  // MVE_VLDRDU64_qi
6438
644k
    4224U,  // MVE_VLDRDU64_qi_pre
6439
644k
    4608U,  // MVE_VLDRDU64_rq
6440
644k
    4352U,  // MVE_VLDRDU64_rq_u
6441
644k
    4096U,  // MVE_VLDRHS32
6442
644k
    133760U,  // MVE_VLDRHS32_post
6443
644k
    4224U,  // MVE_VLDRHS32_pre
6444
644k
    4736U,  // MVE_VLDRHS32_rq
6445
644k
    4352U,  // MVE_VLDRHS32_rq_u
6446
644k
    4096U,  // MVE_VLDRHU16
6447
644k
    133760U,  // MVE_VLDRHU16_post
6448
644k
    4480U,  // MVE_VLDRHU16_pre
6449
644k
    4736U,  // MVE_VLDRHU16_rq
6450
644k
    4352U,  // MVE_VLDRHU16_rq_u
6451
644k
    4096U,  // MVE_VLDRHU32
6452
644k
    133760U,  // MVE_VLDRHU32_post
6453
644k
    4224U,  // MVE_VLDRHU32_pre
6454
644k
    4736U,  // MVE_VLDRHU32_rq
6455
644k
    4352U,  // MVE_VLDRHU32_rq_u
6456
644k
    4096U,  // MVE_VLDRWU32
6457
644k
    133760U,  // MVE_VLDRWU32_post
6458
644k
    4480U,  // MVE_VLDRWU32_pre
6459
644k
    4096U,  // MVE_VLDRWU32_qi
6460
644k
    4224U,  // MVE_VLDRWU32_qi_pre
6461
644k
    4864U,  // MVE_VLDRWU32_rq
6462
644k
    4352U,  // MVE_VLDRWU32_rq_u
6463
644k
    17920U, // MVE_VMAXAVs16
6464
644k
    17920U, // MVE_VMAXAVs32
6465
644k
    17920U, // MVE_VMAXAVs8
6466
644k
    17920U, // MVE_VMAXAs16
6467
644k
    17920U, // MVE_VMAXAs32
6468
644k
    17920U, // MVE_VMAXAs8
6469
644k
    17920U, // MVE_VMAXNMAVf16
6470
644k
    17920U, // MVE_VMAXNMAVf32
6471
644k
    17920U, // MVE_VMAXNMAf16
6472
644k
    17920U, // MVE_VMAXNMAf32
6473
644k
    17920U, // MVE_VMAXNMVf16
6474
644k
    17920U, // MVE_VMAXNMVf32
6475
644k
    0U, // MVE_VMAXNMf16
6476
644k
    0U, // MVE_VMAXNMf32
6477
644k
    17920U, // MVE_VMAXVs16
6478
644k
    17920U, // MVE_VMAXVs32
6479
644k
    17920U, // MVE_VMAXVs8
6480
644k
    17920U, // MVE_VMAXVu16
6481
644k
    17920U, // MVE_VMAXVu32
6482
644k
    17920U, // MVE_VMAXVu8
6483
644k
    0U, // MVE_VMAXs16
6484
644k
    0U, // MVE_VMAXs32
6485
644k
    0U, // MVE_VMAXs8
6486
644k
    0U, // MVE_VMAXu16
6487
644k
    0U, // MVE_VMAXu32
6488
644k
    0U, // MVE_VMAXu8
6489
644k
    17920U, // MVE_VMINAVs16
6490
644k
    17920U, // MVE_VMINAVs32
6491
644k
    17920U, // MVE_VMINAVs8
6492
644k
    17920U, // MVE_VMINAs16
6493
644k
    17920U, // MVE_VMINAs32
6494
644k
    17920U, // MVE_VMINAs8
6495
644k
    17920U, // MVE_VMINNMAVf16
6496
644k
    17920U, // MVE_VMINNMAVf32
6497
644k
    17920U, // MVE_VMINNMAf16
6498
644k
    17920U, // MVE_VMINNMAf32
6499
644k
    17920U, // MVE_VMINNMVf16
6500
644k
    17920U, // MVE_VMINNMVf32
6501
644k
    0U, // MVE_VMINNMf16
6502
644k
    0U, // MVE_VMINNMf32
6503
644k
    17920U, // MVE_VMINVs16
6504
644k
    17920U, // MVE_VMINVs32
6505
644k
    17920U, // MVE_VMINVs8
6506
644k
    17920U, // MVE_VMINVu16
6507
644k
    17920U, // MVE_VMINVu32
6508
644k
    17920U, // MVE_VMINVu8
6509
644k
    0U, // MVE_VMINs16
6510
644k
    0U, // MVE_VMINs32
6511
644k
    0U, // MVE_VMINs8
6512
644k
    0U, // MVE_VMINu16
6513
644k
    0U, // MVE_VMINu32
6514
644k
    0U, // MVE_VMINu8
6515
644k
    3671552U, // MVE_VMLADAVas16
6516
644k
    3671552U, // MVE_VMLADAVas32
6517
644k
    3671552U, // MVE_VMLADAVas8
6518
644k
    3671552U, // MVE_VMLADAVau16
6519
644k
    3671552U, // MVE_VMLADAVau32
6520
644k
    3671552U, // MVE_VMLADAVau8
6521
644k
    3671552U, // MVE_VMLADAVaxs16
6522
644k
    3671552U, // MVE_VMLADAVaxs32
6523
644k
    3671552U, // MVE_VMLADAVaxs8
6524
644k
    0U, // MVE_VMLADAVs16
6525
644k
    0U, // MVE_VMLADAVs32
6526
644k
    0U, // MVE_VMLADAVs8
6527
644k
    0U, // MVE_VMLADAVu16
6528
644k
    0U, // MVE_VMLADAVu32
6529
644k
    0U, // MVE_VMLADAVu8
6530
644k
    0U, // MVE_VMLADAVxs16
6531
644k
    0U, // MVE_VMLADAVxs32
6532
644k
    0U, // MVE_VMLADAVxs8
6533
644k
    34078720U,  // MVE_VMLALDAVas16
6534
644k
    34078720U,  // MVE_VMLALDAVas32
6535
644k
    34078720U,  // MVE_VMLALDAVau16
6536
644k
    34078720U,  // MVE_VMLALDAVau32
6537
644k
    34078720U,  // MVE_VMLALDAVaxs16
6538
644k
    34078720U,  // MVE_VMLALDAVaxs32
6539
644k
    33554432U,  // MVE_VMLALDAVs16
6540
644k
    33554432U,  // MVE_VMLALDAVs32
6541
644k
    33554432U,  // MVE_VMLALDAVu16
6542
644k
    33554432U,  // MVE_VMLALDAVu32
6543
644k
    33554432U,  // MVE_VMLALDAVxs16
6544
644k
    33554432U,  // MVE_VMLALDAVxs32
6545
644k
    3671552U, // MVE_VMLAS_qr_i16
6546
644k
    3671552U, // MVE_VMLAS_qr_i32
6547
644k
    3671552U, // MVE_VMLAS_qr_i8
6548
644k
    3671552U, // MVE_VMLA_qr_i16
6549
644k
    3671552U, // MVE_VMLA_qr_i32
6550
644k
    3671552U, // MVE_VMLA_qr_i8
6551
644k
    3671552U, // MVE_VMLSDAVas16
6552
644k
    3671552U, // MVE_VMLSDAVas32
6553
644k
    3671552U, // MVE_VMLSDAVas8
6554
644k
    3671552U, // MVE_VMLSDAVaxs16
6555
644k
    3671552U, // MVE_VMLSDAVaxs32
6556
644k
    3671552U, // MVE_VMLSDAVaxs8
6557
644k
    0U, // MVE_VMLSDAVs16
6558
644k
    0U, // MVE_VMLSDAVs32
6559
644k
    0U, // MVE_VMLSDAVs8
6560
644k
    0U, // MVE_VMLSDAVxs16
6561
644k
    0U, // MVE_VMLSDAVxs32
6562
644k
    0U, // MVE_VMLSDAVxs8
6563
644k
    34078720U,  // MVE_VMLSLDAVas16
6564
644k
    34078720U,  // MVE_VMLSLDAVas32
6565
644k
    34078720U,  // MVE_VMLSLDAVaxs16
6566
644k
    34078720U,  // MVE_VMLSLDAVaxs32
6567
644k
    33554432U,  // MVE_VMLSLDAVs16
6568
644k
    33554432U,  // MVE_VMLSLDAVs32
6569
644k
    33554432U,  // MVE_VMLSLDAVxs16
6570
644k
    33554432U,  // MVE_VMLSLDAVxs32
6571
644k
    16384U, // MVE_VMOVLs16bh
6572
644k
    16384U, // MVE_VMOVLs16th
6573
644k
    16384U, // MVE_VMOVLs8bh
6574
644k
    16384U, // MVE_VMOVLs8th
6575
644k
    16384U, // MVE_VMOVLu16bh
6576
644k
    16384U, // MVE_VMOVLu16th
6577
644k
    16384U, // MVE_VMOVLu8bh
6578
644k
    16384U, // MVE_VMOVLu8th
6579
644k
    17920U, // MVE_VMOVNi16bh
6580
644k
    17920U, // MVE_VMOVNi16th
6581
644k
    17920U, // MVE_VMOVNi32bh
6582
644k
    17920U, // MVE_VMOVNi32th
6583
644k
    147456U,  // MVE_VMOV_from_lane_32
6584
644k
    147456U,  // MVE_VMOV_from_lane_s16
6585
644k
    147456U,  // MVE_VMOV_from_lane_s8
6586
644k
    147456U,  // MVE_VMOV_from_lane_u16
6587
644k
    147456U,  // MVE_VMOV_from_lane_u8
6588
644k
    10650376U,  // MVE_VMOV_q_rr
6589
644k
    167772160U, // MVE_VMOV_rr_q
6590
644k
    32U,  // MVE_VMOV_to_lane_16
6591
644k
    32U,  // MVE_VMOV_to_lane_32
6592
644k
    32U,  // MVE_VMOV_to_lane_8
6593
644k
    2048U,  // MVE_VMOVimmf32
6594
644k
    4992U,  // MVE_VMOVimmi16
6595
644k
    4992U,  // MVE_VMOVimmi32
6596
644k
    0U, // MVE_VMOVimmi64
6597
644k
    4992U,  // MVE_VMOVimmi8
6598
644k
    0U, // MVE_VMULHs16
6599
644k
    0U, // MVE_VMULHs32
6600
644k
    0U, // MVE_VMULHs8
6601
644k
    0U, // MVE_VMULHu16
6602
644k
    0U, // MVE_VMULHu32
6603
644k
    0U, // MVE_VMULHu8
6604
644k
    0U, // MVE_VMULLBp16
6605
644k
    0U, // MVE_VMULLBp8
6606
644k
    0U, // MVE_VMULLBs16
6607
644k
    0U, // MVE_VMULLBs32
6608
644k
    0U, // MVE_VMULLBs8
6609
644k
    0U, // MVE_VMULLBu16
6610
644k
    0U, // MVE_VMULLBu32
6611
644k
    0U, // MVE_VMULLBu8
6612
644k
    0U, // MVE_VMULLTp16
6613
644k
    0U, // MVE_VMULLTp8
6614
644k
    0U, // MVE_VMULLTs16
6615
644k
    0U, // MVE_VMULLTs32
6616
644k
    0U, // MVE_VMULLTs8
6617
644k
    0U, // MVE_VMULLTu16
6618
644k
    0U, // MVE_VMULLTu32
6619
644k
    0U, // MVE_VMULLTu8
6620
644k
    0U, // MVE_VMUL_qr_f16
6621
644k
    0U, // MVE_VMUL_qr_f32
6622
644k
    0U, // MVE_VMUL_qr_i16
6623
644k
    0U, // MVE_VMUL_qr_i32
6624
644k
    0U, // MVE_VMUL_qr_i8
6625
644k
    0U, // MVE_VMULf16
6626
644k
    0U, // MVE_VMULf32
6627
644k
    0U, // MVE_VMULi16
6628
644k
    0U, // MVE_VMULi32
6629
644k
    0U, // MVE_VMULi8
6630
644k
    16384U, // MVE_VMVN
6631
644k
    4992U,  // MVE_VMVNimmi16
6632
644k
    4992U,  // MVE_VMVNimmi32
6633
644k
    16384U, // MVE_VNEGf16
6634
644k
    16384U, // MVE_VNEGf32
6635
644k
    16384U, // MVE_VNEGs16
6636
644k
    16384U, // MVE_VNEGs32
6637
644k
    16384U, // MVE_VNEGs8
6638
644k
    0U, // MVE_VORN
6639
644k
    0U, // MVE_VORR
6640
644k
    3968U,  // MVE_VORRimmi16
6641
644k
    3968U,  // MVE_VORRimmi32
6642
644k
    0U, // MVE_VPNOT
6643
644k
    0U, // MVE_VPSEL
6644
644k
    0U, // MVE_VPST
6645
644k
    0U, // MVE_VPTv16i8
6646
644k
    0U, // MVE_VPTv16i8r
6647
644k
    0U, // MVE_VPTv16s8
6648
644k
    0U, // MVE_VPTv16s8r
6649
644k
    0U, // MVE_VPTv16u8
6650
644k
    0U, // MVE_VPTv16u8r
6651
644k
    0U, // MVE_VPTv4f32
6652
644k
    0U, // MVE_VPTv4f32r
6653
644k
    0U, // MVE_VPTv4i32
6654
644k
    0U, // MVE_VPTv4i32r
6655
644k
    0U, // MVE_VPTv4s32
6656
644k
    0U, // MVE_VPTv4s32r
6657
644k
    0U, // MVE_VPTv4u32
6658
644k
    0U, // MVE_VPTv4u32r
6659
644k
    0U, // MVE_VPTv8f16
6660
644k
    0U, // MVE_VPTv8f16r
6661
644k
    0U, // MVE_VPTv8i16
6662
644k
    0U, // MVE_VPTv8i16r
6663
644k
    0U, // MVE_VPTv8s16
6664
644k
    0U, // MVE_VPTv8s16r
6665
644k
    0U, // MVE_VPTv8u16
6666
644k
    0U, // MVE_VPTv8u16r
6667
644k
    16384U, // MVE_VQABSs16
6668
644k
    16384U, // MVE_VQABSs32
6669
644k
    16384U, // MVE_VQABSs8
6670
644k
    0U, // MVE_VQADD_qr_s16
6671
644k
    0U, // MVE_VQADD_qr_s32
6672
644k
    0U, // MVE_VQADD_qr_s8
6673
644k
    0U, // MVE_VQADD_qr_u16
6674
644k
    0U, // MVE_VQADD_qr_u32
6675
644k
    0U, // MVE_VQADD_qr_u8
6676
644k
    0U, // MVE_VQADDs16
6677
644k
    0U, // MVE_VQADDs32
6678
644k
    0U, // MVE_VQADDs8
6679
644k
    0U, // MVE_VQADDu16
6680
644k
    0U, // MVE_VQADDu32
6681
644k
    0U, // MVE_VQADDu8
6682
644k
    3671552U, // MVE_VQDMLADHXs16
6683
644k
    3671552U, // MVE_VQDMLADHXs32
6684
644k
    3671552U, // MVE_VQDMLADHXs8
6685
644k
    3671552U, // MVE_VQDMLADHs16
6686
644k
    3671552U, // MVE_VQDMLADHs32
6687
644k
    3671552U, // MVE_VQDMLADHs8
6688
644k
    3671552U, // MVE_VQDMLAH_qrs16
6689
644k
    3671552U, // MVE_VQDMLAH_qrs32
6690
644k
    3671552U, // MVE_VQDMLAH_qrs8
6691
644k
    3671552U, // MVE_VQDMLASH_qrs16
6692
644k
    3671552U, // MVE_VQDMLASH_qrs32
6693
644k
    3671552U, // MVE_VQDMLASH_qrs8
6694
644k
    3671552U, // MVE_VQDMLSDHXs16
6695
644k
    3671552U, // MVE_VQDMLSDHXs32
6696
644k
    3671552U, // MVE_VQDMLSDHXs8
6697
644k
    3671552U, // MVE_VQDMLSDHs16
6698
644k
    3671552U, // MVE_VQDMLSDHs32
6699
644k
    3671552U, // MVE_VQDMLSDHs8
6700
644k
    0U, // MVE_VQDMULH_qr_s16
6701
644k
    0U, // MVE_VQDMULH_qr_s32
6702
644k
    0U, // MVE_VQDMULH_qr_s8
6703
644k
    0U, // MVE_VQDMULHi16
6704
644k
    0U, // MVE_VQDMULHi32
6705
644k
    0U, // MVE_VQDMULHi8
6706
644k
    0U, // MVE_VQDMULL_qr_s16bh
6707
644k
    0U, // MVE_VQDMULL_qr_s16th
6708
644k
    0U, // MVE_VQDMULL_qr_s32bh
6709
644k
    0U, // MVE_VQDMULL_qr_s32th
6710
644k
    0U, // MVE_VQDMULLs16bh
6711
644k
    0U, // MVE_VQDMULLs16th
6712
644k
    0U, // MVE_VQDMULLs32bh
6713
644k
    0U, // MVE_VQDMULLs32th
6714
644k
    17920U, // MVE_VQMOVNs16bh
6715
644k
    17920U, // MVE_VQMOVNs16th
6716
644k
    17920U, // MVE_VQMOVNs32bh
6717
644k
    17920U, // MVE_VQMOVNs32th
6718
644k
    17920U, // MVE_VQMOVNu16bh
6719
644k
    17920U, // MVE_VQMOVNu16th
6720
644k
    17920U, // MVE_VQMOVNu32bh
6721
644k
    17920U, // MVE_VQMOVNu32th
6722
644k
    17920U, // MVE_VQMOVUNs16bh
6723
644k
    17920U, // MVE_VQMOVUNs16th
6724
644k
    17920U, // MVE_VQMOVUNs32bh
6725
644k
    17920U, // MVE_VQMOVUNs32th
6726
644k
    16384U, // MVE_VQNEGs16
6727
644k
    16384U, // MVE_VQNEGs32
6728
644k
    16384U, // MVE_VQNEGs8
6729
644k
    3671552U, // MVE_VQRDMLADHXs16
6730
644k
    3671552U, // MVE_VQRDMLADHXs32
6731
644k
    3671552U, // MVE_VQRDMLADHXs8
6732
644k
    3671552U, // MVE_VQRDMLADHs16
6733
644k
    3671552U, // MVE_VQRDMLADHs32
6734
644k
    3671552U, // MVE_VQRDMLADHs8
6735
644k
    3671552U, // MVE_VQRDMLAH_qrs16
6736
644k
    3671552U, // MVE_VQRDMLAH_qrs32
6737
644k
    3671552U, // MVE_VQRDMLAH_qrs8
6738
644k
    3671552U, // MVE_VQRDMLASH_qrs16
6739
644k
    3671552U, // MVE_VQRDMLASH_qrs32
6740
644k
    3671552U, // MVE_VQRDMLASH_qrs8
6741
644k
    3671552U, // MVE_VQRDMLSDHXs16
6742
644k
    3671552U, // MVE_VQRDMLSDHXs32
6743
644k
    3671552U, // MVE_VQRDMLSDHXs8
6744
644k
    3671552U, // MVE_VQRDMLSDHs16
6745
644k
    3671552U, // MVE_VQRDMLSDHs32
6746
644k
    3671552U, // MVE_VQRDMLSDHs8
6747
644k
    0U, // MVE_VQRDMULH_qr_s16
6748
644k
    0U, // MVE_VQRDMULH_qr_s32
6749
644k
    0U, // MVE_VQRDMULH_qr_s8
6750
644k
    0U, // MVE_VQRDMULHi16
6751
644k
    0U, // MVE_VQRDMULHi32
6752
644k
    0U, // MVE_VQRDMULHi8
6753
644k
    0U, // MVE_VQRSHL_by_vecs16
6754
644k
    0U, // MVE_VQRSHL_by_vecs32
6755
644k
    0U, // MVE_VQRSHL_by_vecs8
6756
644k
    0U, // MVE_VQRSHL_by_vecu16
6757
644k
    0U, // MVE_VQRSHL_by_vecu32
6758
644k
    0U, // MVE_VQRSHL_by_vecu8
6759
644k
    17920U, // MVE_VQRSHL_qrs16
6760
644k
    17920U, // MVE_VQRSHL_qrs32
6761
644k
    17920U, // MVE_VQRSHL_qrs8
6762
644k
    17920U, // MVE_VQRSHL_qru16
6763
644k
    17920U, // MVE_VQRSHL_qru32
6764
644k
    17920U, // MVE_VQRSHL_qru8
6765
644k
    3671552U, // MVE_VQRSHRNbhs16
6766
644k
    3671552U, // MVE_VQRSHRNbhs32
6767
644k
    3671552U, // MVE_VQRSHRNbhu16
6768
644k
    3671552U, // MVE_VQRSHRNbhu32
6769
644k
    3671552U, // MVE_VQRSHRNths16
6770
644k
    3671552U, // MVE_VQRSHRNths32
6771
644k
    3671552U, // MVE_VQRSHRNthu16
6772
644k
    3671552U, // MVE_VQRSHRNthu32
6773
644k
    3671552U, // MVE_VQRSHRUNs16bh
6774
644k
    3671552U, // MVE_VQRSHRUNs16th
6775
644k
    3671552U, // MVE_VQRSHRUNs32bh
6776
644k
    3671552U, // MVE_VQRSHRUNs32th
6777
644k
    0U, // MVE_VQSHLU_imms16
6778
644k
    0U, // MVE_VQSHLU_imms32
6779
644k
    0U, // MVE_VQSHLU_imms8
6780
644k
    0U, // MVE_VQSHL_by_vecs16
6781
644k
    0U, // MVE_VQSHL_by_vecs32
6782
644k
    0U, // MVE_VQSHL_by_vecs8
6783
644k
    0U, // MVE_VQSHL_by_vecu16
6784
644k
    0U, // MVE_VQSHL_by_vecu32
6785
644k
    0U, // MVE_VQSHL_by_vecu8
6786
644k
    17920U, // MVE_VQSHL_qrs16
6787
644k
    17920U, // MVE_VQSHL_qrs32
6788
644k
    17920U, // MVE_VQSHL_qrs8
6789
644k
    17920U, // MVE_VQSHL_qru16
6790
644k
    17920U, // MVE_VQSHL_qru32
6791
644k
    17920U, // MVE_VQSHL_qru8
6792
644k
    0U, // MVE_VQSHLimms16
6793
644k
    0U, // MVE_VQSHLimms32
6794
644k
    0U, // MVE_VQSHLimms8
6795
644k
    0U, // MVE_VQSHLimmu16
6796
644k
    0U, // MVE_VQSHLimmu32
6797
644k
    0U, // MVE_VQSHLimmu8
6798
644k
    3671552U, // MVE_VQSHRNbhs16
6799
644k
    3671552U, // MVE_VQSHRNbhs32
6800
644k
    3671552U, // MVE_VQSHRNbhu16
6801
644k
    3671552U, // MVE_VQSHRNbhu32
6802
644k
    3671552U, // MVE_VQSHRNths16
6803
644k
    3671552U, // MVE_VQSHRNths32
6804
644k
    3671552U, // MVE_VQSHRNthu16
6805
644k
    3671552U, // MVE_VQSHRNthu32
6806
644k
    3671552U, // MVE_VQSHRUNs16bh
6807
644k
    3671552U, // MVE_VQSHRUNs16th
6808
644k
    3671552U, // MVE_VQSHRUNs32bh
6809
644k
    3671552U, // MVE_VQSHRUNs32th
6810
644k
    0U, // MVE_VQSUB_qr_s16
6811
644k
    0U, // MVE_VQSUB_qr_s32
6812
644k
    0U, // MVE_VQSUB_qr_s8
6813
644k
    0U, // MVE_VQSUB_qr_u16
6814
644k
    0U, // MVE_VQSUB_qr_u32
6815
644k
    0U, // MVE_VQSUB_qr_u8
6816
644k
    0U, // MVE_VQSUBs16
6817
644k
    0U, // MVE_VQSUBs32
6818
644k
    0U, // MVE_VQSUBs8
6819
644k
    0U, // MVE_VQSUBu16
6820
644k
    0U, // MVE_VQSUBu32
6821
644k
    0U, // MVE_VQSUBu8
6822
644k
    16384U, // MVE_VREV16_8
6823
644k
    16384U, // MVE_VREV32_16
6824
644k
    16384U, // MVE_VREV32_8
6825
644k
    16384U, // MVE_VREV64_16
6826
644k
    16384U, // MVE_VREV64_32
6827
644k
    16384U, // MVE_VREV64_8
6828
644k
    0U, // MVE_VRHADDs16
6829
644k
    0U, // MVE_VRHADDs32
6830
644k
    0U, // MVE_VRHADDs8
6831
644k
    0U, // MVE_VRHADDu16
6832
644k
    0U, // MVE_VRHADDu32
6833
644k
    0U, // MVE_VRHADDu8
6834
644k
    16384U, // MVE_VRINTf16A
6835
644k
    16384U, // MVE_VRINTf16M
6836
644k
    16384U, // MVE_VRINTf16N
6837
644k
    16384U, // MVE_VRINTf16P
6838
644k
    16384U, // MVE_VRINTf16X
6839
644k
    16384U, // MVE_VRINTf16Z
6840
644k
    16384U, // MVE_VRINTf32A
6841
644k
    16384U, // MVE_VRINTf32M
6842
644k
    16384U, // MVE_VRINTf32N
6843
644k
    16384U, // MVE_VRINTf32P
6844
644k
    16384U, // MVE_VRINTf32X
6845
644k
    16384U, // MVE_VRINTf32Z
6846
644k
    34078720U,  // MVE_VRMLALDAVHas32
6847
644k
    34078720U,  // MVE_VRMLALDAVHau32
6848
644k
    34078720U,  // MVE_VRMLALDAVHaxs32
6849
644k
    33554432U,  // MVE_VRMLALDAVHs32
6850
644k
    33554432U,  // MVE_VRMLALDAVHu32
6851
644k
    33554432U,  // MVE_VRMLALDAVHxs32
6852
644k
    34078720U,  // MVE_VRMLSLDAVHas32
6853
644k
    34078720U,  // MVE_VRMLSLDAVHaxs32
6854
644k
    33554432U,  // MVE_VRMLSLDAVHs32
6855
644k
    33554432U,  // MVE_VRMLSLDAVHxs32
6856
644k
    0U, // MVE_VRMULHs16
6857
644k
    0U, // MVE_VRMULHs32
6858
644k
    0U, // MVE_VRMULHs8
6859
644k
    0U, // MVE_VRMULHu16
6860
644k
    0U, // MVE_VRMULHu32
6861
644k
    0U, // MVE_VRMULHu8
6862
644k
    0U, // MVE_VRSHL_by_vecs16
6863
644k
    0U, // MVE_VRSHL_by_vecs32
6864
644k
    0U, // MVE_VRSHL_by_vecs8
6865
644k
    0U, // MVE_VRSHL_by_vecu16
6866
644k
    0U, // MVE_VRSHL_by_vecu32
6867
644k
    0U, // MVE_VRSHL_by_vecu8
6868
644k
    17920U, // MVE_VRSHL_qrs16
6869
644k
    17920U, // MVE_VRSHL_qrs32
6870
644k
    17920U, // MVE_VRSHL_qrs8
6871
644k
    17920U, // MVE_VRSHL_qru16
6872
644k
    17920U, // MVE_VRSHL_qru32
6873
644k
    17920U, // MVE_VRSHL_qru8
6874
644k
    3671552U, // MVE_VRSHRNi16bh
6875
644k
    3671552U, // MVE_VRSHRNi16th
6876
644k
    3671552U, // MVE_VRSHRNi32bh
6877
644k
    3671552U, // MVE_VRSHRNi32th
6878
644k
    0U, // MVE_VRSHR_imms16
6879
644k
    0U, // MVE_VRSHR_imms32
6880
644k
    0U, // MVE_VRSHR_imms8
6881
644k
    0U, // MVE_VRSHR_immu16
6882
644k
    0U, // MVE_VRSHR_immu32
6883
644k
    0U, // MVE_VRSHR_immu8
6884
644k
    3671552U, // MVE_VSBC
6885
644k
    3671552U, // MVE_VSBCI
6886
644k
    524672U,  // MVE_VSHLC
6887
644k
    0U, // MVE_VSHLL_imms16bh
6888
644k
    0U, // MVE_VSHLL_imms16th
6889
644k
    0U, // MVE_VSHLL_imms8bh
6890
644k
    0U, // MVE_VSHLL_imms8th
6891
644k
    0U, // MVE_VSHLL_immu16bh
6892
644k
    0U, // MVE_VSHLL_immu16th
6893
644k
    0U, // MVE_VSHLL_immu8bh
6894
644k
    0U, // MVE_VSHLL_immu8th
6895
644k
    180224U,  // MVE_VSHLL_lws16bh
6896
644k
    180224U,  // MVE_VSHLL_lws16th
6897
644k
    196608U,  // MVE_VSHLL_lws8bh
6898
644k
    196608U,  // MVE_VSHLL_lws8th
6899
644k
    180224U,  // MVE_VSHLL_lwu16bh
6900
644k
    180224U,  // MVE_VSHLL_lwu16th
6901
644k
    196608U,  // MVE_VSHLL_lwu8bh
6902
644k
    196608U,  // MVE_VSHLL_lwu8th
6903
644k
    0U, // MVE_VSHL_by_vecs16
6904
644k
    0U, // MVE_VSHL_by_vecs32
6905
644k
    0U, // MVE_VSHL_by_vecs8
6906
644k
    0U, // MVE_VSHL_by_vecu16
6907
644k
    0U, // MVE_VSHL_by_vecu32
6908
644k
    0U, // MVE_VSHL_by_vecu8
6909
644k
    0U, // MVE_VSHL_immi16
6910
644k
    0U, // MVE_VSHL_immi32
6911
644k
    0U, // MVE_VSHL_immi8
6912
644k
    17920U, // MVE_VSHL_qrs16
6913
644k
    17920U, // MVE_VSHL_qrs32
6914
644k
    17920U, // MVE_VSHL_qrs8
6915
644k
    17920U, // MVE_VSHL_qru16
6916
644k
    17920U, // MVE_VSHL_qru32
6917
644k
    17920U, // MVE_VSHL_qru8
6918
644k
    3671552U, // MVE_VSHRNi16bh
6919
644k
    3671552U, // MVE_VSHRNi16th
6920
644k
    3671552U, // MVE_VSHRNi32bh
6921
644k
    3671552U, // MVE_VSHRNi32th
6922
644k
    0U, // MVE_VSHR_imms16
6923
644k
    0U, // MVE_VSHR_imms32
6924
644k
    0U, // MVE_VSHR_imms8
6925
644k
    0U, // MVE_VSHR_immu16
6926
644k
    0U, // MVE_VSHR_immu32
6927
644k
    0U, // MVE_VSHR_immu8
6928
644k
    3671552U, // MVE_VSLIimm16
6929
644k
    3671552U, // MVE_VSLIimm32
6930
644k
    3671552U, // MVE_VSLIimm8
6931
644k
    3671552U, // MVE_VSRIimm16
6932
644k
    3671552U, // MVE_VSRIimm32
6933
644k
    3671552U, // MVE_VSRIimm8
6934
644k
    0U, // MVE_VST20_16
6935
644k
    0U, // MVE_VST20_16_wb
6936
644k
    0U, // MVE_VST20_32
6937
644k
    0U, // MVE_VST20_32_wb
6938
644k
    0U, // MVE_VST20_8
6939
644k
    0U, // MVE_VST20_8_wb
6940
644k
    0U, // MVE_VST21_16
6941
644k
    0U, // MVE_VST21_16_wb
6942
644k
    0U, // MVE_VST21_32
6943
644k
    0U, // MVE_VST21_32_wb
6944
644k
    0U, // MVE_VST21_8
6945
644k
    0U, // MVE_VST21_8_wb
6946
644k
    0U, // MVE_VST40_16
6947
644k
    0U, // MVE_VST40_16_wb
6948
644k
    0U, // MVE_VST40_32
6949
644k
    0U, // MVE_VST40_32_wb
6950
644k
    0U, // MVE_VST40_8
6951
644k
    0U, // MVE_VST40_8_wb
6952
644k
    0U, // MVE_VST41_16
6953
644k
    0U, // MVE_VST41_16_wb
6954
644k
    0U, // MVE_VST41_32
6955
644k
    0U, // MVE_VST41_32_wb
6956
644k
    0U, // MVE_VST41_8
6957
644k
    0U, // MVE_VST41_8_wb
6958
644k
    0U, // MVE_VST42_16
6959
644k
    0U, // MVE_VST42_16_wb
6960
644k
    0U, // MVE_VST42_32
6961
644k
    0U, // MVE_VST42_32_wb
6962
644k
    0U, // MVE_VST42_8
6963
644k
    0U, // MVE_VST42_8_wb
6964
644k
    0U, // MVE_VST43_16
6965
644k
    0U, // MVE_VST43_16_wb
6966
644k
    0U, // MVE_VST43_32
6967
644k
    0U, // MVE_VST43_32_wb
6968
644k
    0U, // MVE_VST43_8
6969
644k
    0U, // MVE_VST43_8_wb
6970
644k
    4096U,  // MVE_VSTRB16
6971
644k
    133760U,  // MVE_VSTRB16_post
6972
644k
    4224U,  // MVE_VSTRB16_pre
6973
644k
    4352U,  // MVE_VSTRB16_rq
6974
644k
    4096U,  // MVE_VSTRB32
6975
644k
    133760U,  // MVE_VSTRB32_post
6976
644k
    4224U,  // MVE_VSTRB32_pre
6977
644k
    4352U,  // MVE_VSTRB32_rq
6978
644k
    4352U,  // MVE_VSTRB8_rq
6979
644k
    4096U,  // MVE_VSTRBU8
6980
644k
    133760U,  // MVE_VSTRBU8_post
6981
644k
    4480U,  // MVE_VSTRBU8_pre
6982
644k
    4096U,  // MVE_VSTRD64_qi
6983
644k
    4224U,  // MVE_VSTRD64_qi_pre
6984
644k
    4608U,  // MVE_VSTRD64_rq
6985
644k
    4352U,  // MVE_VSTRD64_rq_u
6986
644k
    4736U,  // MVE_VSTRH16_rq
6987
644k
    4352U,  // MVE_VSTRH16_rq_u
6988
644k
    4096U,  // MVE_VSTRH32
6989
644k
    133760U,  // MVE_VSTRH32_post
6990
644k
    4224U,  // MVE_VSTRH32_pre
6991
644k
    4736U,  // MVE_VSTRH32_rq
6992
644k
    4352U,  // MVE_VSTRH32_rq_u
6993
644k
    4096U,  // MVE_VSTRHU16
6994
644k
    133760U,  // MVE_VSTRHU16_post
6995
644k
    4480U,  // MVE_VSTRHU16_pre
6996
644k
    4096U,  // MVE_VSTRW32_qi
6997
644k
    4224U,  // MVE_VSTRW32_qi_pre
6998
644k
    4864U,  // MVE_VSTRW32_rq
6999
644k
    4352U,  // MVE_VSTRW32_rq_u
7000
644k
    4096U,  // MVE_VSTRWU32
7001
644k
    133760U,  // MVE_VSTRWU32_post
7002
644k
    4480U,  // MVE_VSTRWU32_pre
7003
644k
    0U, // MVE_VSUB_qr_f16
7004
644k
    0U, // MVE_VSUB_qr_f32
7005
644k
    0U, // MVE_VSUB_qr_i16
7006
644k
    0U, // MVE_VSUB_qr_i32
7007
644k
    0U, // MVE_VSUB_qr_i8
7008
644k
    0U, // MVE_VSUBf16
7009
644k
    0U, // MVE_VSUBf32
7010
644k
    0U, // MVE_VSUBi16
7011
644k
    0U, // MVE_VSUBi32
7012
644k
    0U, // MVE_VSUBi8
7013
644k
    21504U, // MVE_WLSTP_16
7014
644k
    21504U, // MVE_WLSTP_32
7015
644k
    21504U, // MVE_WLSTP_64
7016
644k
    21504U, // MVE_WLSTP_8
7017
644k
    1792U,  // MVNi
7018
644k
    16384U, // MVNr
7019
644k
    1920U,  // MVNsi
7020
644k
    1152U,  // MVNsr
7021
644k
    17920U, // NEON_VMAXNMNDf
7022
644k
    17920U, // NEON_VMAXNMNDh
7023
644k
    17920U, // NEON_VMAXNMNQf
7024
644k
    17920U, // NEON_VMAXNMNQh
7025
644k
    17920U, // NEON_VMINNMNDf
7026
644k
    17920U, // NEON_VMINNMNDh
7027
644k
    17920U, // NEON_VMINNMNQf
7028
644k
    17920U, // NEON_VMINNMNQh
7029
644k
    1048576U, // ORRri
7030
644k
    0U, // ORRrr
7031
644k
    1572864U, // ORRrsi
7032
644k
    0U, // ORRrsr
7033
644k
    201326592U, // PKHBT
7034
644k
    234881024U, // PKHTB
7035
644k
    0U, // PLDWi12
7036
644k
    0U, // PLDWrs
7037
644k
    0U, // PLDi12
7038
644k
    0U, // PLDrs
7039
644k
    0U, // PLIi12
7040
644k
    0U, // PLIrs
7041
644k
    0U, // QADD
7042
644k
    0U, // QADD16
7043
644k
    0U, // QADD8
7044
644k
    0U, // QASX
7045
644k
    0U, // QDADD
7046
644k
    0U, // QDSUB
7047
644k
    0U, // QSAX
7048
644k
    0U, // QSUB
7049
644k
    0U, // QSUB16
7050
644k
    0U, // QSUB8
7051
644k
    16384U, // RBIT
7052
644k
    16384U, // REV
7053
644k
    16384U, // REV16
7054
644k
    16384U, // REVSH
7055
644k
    0U, // RFEDA
7056
644k
    0U, // RFEDA_UPD
7057
644k
    0U, // RFEDB
7058
644k
    0U, // RFEDB_UPD
7059
644k
    0U, // RFEIA
7060
644k
    0U, // RFEIA_UPD
7061
644k
    0U, // RFEIB
7062
644k
    0U, // RFEIB_UPD
7063
644k
    1048576U, // RSBri
7064
644k
    0U, // RSBrr
7065
644k
    1572864U, // RSBrsi
7066
644k
    0U, // RSBrsr
7067
644k
    1048576U, // RSCri
7068
644k
    0U, // RSCrr
7069
644k
    1572864U, // RSCrsi
7070
644k
    0U, // RSCrsr
7071
644k
    0U, // SADD16
7072
644k
    0U, // SADD8
7073
644k
    0U, // SASX
7074
644k
    0U, // SB
7075
644k
    1048576U, // SBCri
7076
644k
    0U, // SBCrr
7077
644k
    1572864U, // SBCrsi
7078
644k
    0U, // SBCrsr
7079
644k
    33554432U,  // SBFX
7080
644k
    0U, // SDIV
7081
644k
    0U, // SEL
7082
644k
    0U, // SETEND
7083
644k
    0U, // SETPAN
7084
644k
    16768U, // SHA1C
7085
644k
    2U, // SHA1H
7086
644k
    16768U, // SHA1M
7087
644k
    16768U, // SHA1P
7088
644k
    16768U, // SHA1SU0
7089
644k
    2U, // SHA1SU1
7090
644k
    16768U, // SHA256H
7091
644k
    16768U, // SHA256H2
7092
644k
    2U, // SHA256SU0
7093
644k
    16768U, // SHA256SU1
7094
644k
    0U, // SHADD16
7095
644k
    0U, // SHADD8
7096
644k
    0U, // SHASX
7097
644k
    0U, // SHSAX
7098
644k
    0U, // SHSUB16
7099
644k
    0U, // SHSUB8
7100
644k
    2U, // SMC
7101
644k
    33554432U,  // SMLABB
7102
644k
    33554432U,  // SMLABT
7103
644k
    33554432U,  // SMLAD
7104
644k
    33554432U,  // SMLADX
7105
644k
    0U, // SMLAL
7106
644k
    33554432U,  // SMLALBB
7107
644k
    33554432U,  // SMLALBT
7108
644k
    33554432U,  // SMLALD
7109
644k
    33554432U,  // SMLALDX
7110
644k
    33554432U,  // SMLALTB
7111
644k
    33554432U,  // SMLALTT
7112
644k
    33554432U,  // SMLATB
7113
644k
    33554432U,  // SMLATT
7114
644k
    33554432U,  // SMLAWB
7115
644k
    33554432U,  // SMLAWT
7116
644k
    33554432U,  // SMLSD
7117
644k
    33554432U,  // SMLSDX
7118
644k
    33554432U,  // SMLSLD
7119
644k
    33554432U,  // SMLSLDX
7120
644k
    33554432U,  // SMMLA
7121
644k
    33554432U,  // SMMLAR
7122
644k
    33554432U,  // SMMLS
7123
644k
    33554432U,  // SMMLSR
7124
644k
    0U, // SMMUL
7125
644k
    0U, // SMMULR
7126
644k
    0U, // SMUAD
7127
644k
    0U, // SMUADX
7128
644k
    0U, // SMULBB
7129
644k
    0U, // SMULBT
7130
644k
    33554432U,  // SMULL
7131
644k
    0U, // SMULTB
7132
644k
    0U, // SMULTT
7133
644k
    0U, // SMULWB
7134
644k
    0U, // SMULWT
7135
644k
    0U, // SMUSD
7136
644k
    0U, // SMUSDX
7137
644k
    0U, // SRSDA
7138
644k
    0U, // SRSDA_UPD
7139
644k
    0U, // SRSDB
7140
644k
    0U, // SRSDB_UPD
7141
644k
    0U, // SRSIA
7142
644k
    0U, // SRSIA_UPD
7143
644k
    0U, // SRSIB
7144
644k
    0U, // SRSIB_UPD
7145
644k
    218240U,  // SSAT
7146
644k
    21632U, // SSAT16
7147
644k
    0U, // SSAX
7148
644k
    0U, // SSUB16
7149
644k
    0U, // SSUB8
7150
644k
    0U, // STC2L_OFFSET
7151
644k
    2304U,  // STC2L_OPTION
7152
644k
    2432U,  // STC2L_POST
7153
644k
    0U, // STC2L_PRE
7154
644k
    0U, // STC2_OFFSET
7155
644k
    2304U,  // STC2_OPTION
7156
644k
    2432U,  // STC2_POST
7157
644k
    0U, // STC2_PRE
7158
644k
    2582U,  // STCL_OFFSET
7159
644k
    4721302U, // STCL_OPTION
7160
644k
    5245590U, // STCL_POST
7161
644k
    2838U,  // STCL_PRE
7162
644k
    2582U,  // STC_OFFSET
7163
644k
    4721302U, // STC_OPTION
7164
644k
    5245590U, // STC_POST
7165
644k
    2838U,  // STC_PRE
7166
644k
    128U, // STL
7167
644k
    128U, // STLB
7168
644k
    11010048U,  // STLEX
7169
644k
    11010048U,  // STLEXB
7170
644k
    5376U,  // STLEXD
7171
644k
    11010048U,  // STLEXH
7172
644k
    128U, // STLH
7173
644k
    18560U, // STMDA
7174
644k
    532U, // STMDA_UPD
7175
644k
    18560U, // STMDB
7176
644k
    532U, // STMDB_UPD
7177
644k
    18560U, // STMIA
7178
644k
    532U, // STMIA_UPD
7179
644k
    18560U, // STMIB
7180
644k
    532U, // STMIB_UPD
7181
644k
    5769856U, // STRBT_POST_IMM
7182
644k
    5769856U, // STRBT_POST_REG
7183
644k
    5769856U, // STRB_POST_IMM
7184
644k
    5769856U, // STRB_POST_REG
7185
644k
    2944U,  // STRB_PRE_IMM
7186
644k
    3072U,  // STRB_PRE_REG
7187
644k
    3200U,  // STRBi12
7188
644k
    3328U,  // STRBrs
7189
644k
    6291456U, // STRD
7190
644k
    40371712U,  // STRD_POST
7191
644k
    7341568U, // STRD_PRE
7192
644k
    11010048U,  // STREX
7193
644k
    11010048U,  // STREXB
7194
644k
    5376U,  // STREXD
7195
644k
    11010048U,  // STREXH
7196
644k
    3456U,  // STRH
7197
644k
    7867008U, // STRHTi
7198
644k
    8391296U, // STRHTr
7199
644k
    8915584U, // STRH_POST
7200
644k
    3584U,  // STRH_PRE
7201
644k
    5769856U, // STRT_POST_IMM
7202
644k
    5769856U, // STRT_POST_REG
7203
644k
    5769856U, // STR_POST_IMM
7204
644k
    5769856U, // STR_POST_REG
7205
644k
    2944U,  // STR_PRE_IMM
7206
644k
    3072U,  // STR_PRE_REG
7207
644k
    3200U,  // STRi12
7208
644k
    3328U,  // STRrs
7209
644k
    1048576U, // SUBri
7210
644k
    0U, // SUBrr
7211
644k
    1572864U, // SUBrsi
7212
644k
    0U, // SUBrsr
7213
644k
    2U, // SVC
7214
644k
    11010048U,  // SWP
7215
644k
    11010048U,  // SWPB
7216
644k
    268435456U, // SXTAB
7217
644k
    268435456U, // SXTAB16
7218
644k
    268435456U, // SXTAH
7219
644k
    229376U,  // SXTB
7220
644k
    229376U,  // SXTB16
7221
644k
    229376U,  // SXTH
7222
644k
    1792U,  // TEQri
7223
644k
    16384U, // TEQrr
7224
644k
    1920U,  // TEQrsi
7225
644k
    1152U,  // TEQrsr
7226
644k
    0U, // TRAP
7227
644k
    0U, // TRAPNaCl
7228
644k
    0U, // TSB
7229
644k
    1792U,  // TSTri
7230
644k
    16384U, // TSTrr
7231
644k
    1920U,  // TSTrsi
7232
644k
    1152U,  // TSTrsr
7233
644k
    0U, // UADD16
7234
644k
    0U, // UADD8
7235
644k
    0U, // UASX
7236
644k
    33554432U,  // UBFX
7237
644k
    0U, // UDF
7238
644k
    0U, // UDIV
7239
644k
    0U, // UHADD16
7240
644k
    0U, // UHADD8
7241
644k
    0U, // UHASX
7242
644k
    0U, // UHSAX
7243
644k
    0U, // UHSUB16
7244
644k
    0U, // UHSUB8
7245
644k
    33554432U,  // UMAAL
7246
644k
    0U, // UMLAL
7247
644k
    33554432U,  // UMULL
7248
644k
    0U, // UQADD16
7249
644k
    0U, // UQADD8
7250
644k
    0U, // UQASX
7251
644k
    0U, // UQSAX
7252
644k
    0U, // UQSUB16
7253
644k
    0U, // UQSUB8
7254
644k
    0U, // USAD8
7255
644k
    33554432U,  // USADA8
7256
644k
    301989888U, // USAT
7257
644k
    0U, // USAT16
7258
644k
    0U, // USAX
7259
644k
    0U, // USUB16
7260
644k
    0U, // USUB8
7261
644k
    268435456U, // UXTAB
7262
644k
    268435456U, // UXTAB16
7263
644k
    268435456U, // UXTAH
7264
644k
    229376U,  // UXTB
7265
644k
    229376U,  // UXTB16
7266
644k
    229376U,  // UXTH
7267
644k
    3671552U, // VABALsv2i64
7268
644k
    3671552U, // VABALsv4i32
7269
644k
    3671552U, // VABALsv8i16
7270
644k
    3671552U, // VABALuv2i64
7271
644k
    3671552U, // VABALuv4i32
7272
644k
    3671552U, // VABALuv8i16
7273
644k
    3671552U, // VABAsv16i8
7274
644k
    3671552U, // VABAsv2i32
7275
644k
    3671552U, // VABAsv4i16
7276
644k
    3671552U, // VABAsv4i32
7277
644k
    3671552U, // VABAsv8i16
7278
644k
    3671552U, // VABAsv8i8
7279
644k
    3671552U, // VABAuv16i8
7280
644k
    3671552U, // VABAuv2i32
7281
644k
    3671552U, // VABAuv4i16
7282
644k
    3671552U, // VABAuv4i32
7283
644k
    3671552U, // VABAuv8i16
7284
644k
    3671552U, // VABAuv8i8
7285
644k
    0U, // VABDLsv2i64
7286
644k
    0U, // VABDLsv4i32
7287
644k
    0U, // VABDLsv8i16
7288
644k
    0U, // VABDLuv2i64
7289
644k
    0U, // VABDLuv4i32
7290
644k
    0U, // VABDLuv8i16
7291
644k
    0U, // VABDfd
7292
644k
    0U, // VABDfq
7293
644k
    0U, // VABDhd
7294
644k
    0U, // VABDhq
7295
644k
    0U, // VABDsv16i8
7296
644k
    0U, // VABDsv2i32
7297
644k
    0U, // VABDsv4i16
7298
644k
    0U, // VABDsv4i32
7299
644k
    0U, // VABDsv8i16
7300
644k
    0U, // VABDsv8i8
7301
644k
    0U, // VABDuv16i8
7302
644k
    0U, // VABDuv2i32
7303
644k
    0U, // VABDuv4i16
7304
644k
    0U, // VABDuv4i32
7305
644k
    0U, // VABDuv8i16
7306
644k
    0U, // VABDuv8i8
7307
644k
    528U, // VABSD
7308
644k
    16384U, // VABSH
7309
644k
    16384U, // VABSS
7310
644k
    16384U, // VABSfd
7311
644k
    16384U, // VABSfq
7312
644k
    16384U, // VABShd
7313
644k
    16384U, // VABShq
7314
644k
    16384U, // VABSv16i8
7315
644k
    16384U, // VABSv2i32
7316
644k
    16384U, // VABSv4i16
7317
644k
    16384U, // VABSv4i32
7318
644k
    16384U, // VABSv8i16
7319
644k
    16384U, // VABSv8i8
7320
644k
    0U, // VACGEfd
7321
644k
    0U, // VACGEfq
7322
644k
    0U, // VACGEhd
7323
644k
    0U, // VACGEhq
7324
644k
    0U, // VACGTfd
7325
644k
    0U, // VACGTfq
7326
644k
    0U, // VACGThd
7327
644k
    0U, // VACGThq
7328
644k
    2720528U, // VADDD
7329
644k
    0U, // VADDH
7330
644k
    17920U, // VADDHNv2i32
7331
644k
    0U, // VADDHNv4i16
7332
644k
    0U, // VADDHNv8i8
7333
644k
    0U, // VADDLsv2i64
7334
644k
    0U, // VADDLsv4i32
7335
644k
    0U, // VADDLsv8i16
7336
644k
    0U, // VADDLuv2i64
7337
644k
    0U, // VADDLuv4i32
7338
644k
    0U, // VADDLuv8i16
7339
644k
    0U, // VADDS
7340
644k
    0U, // VADDWsv2i64
7341
644k
    0U, // VADDWsv4i32
7342
644k
    0U, // VADDWsv8i16
7343
644k
    0U, // VADDWuv2i64
7344
644k
    0U, // VADDWuv4i32
7345
644k
    0U, // VADDWuv8i16
7346
644k
    0U, // VADDfd
7347
644k
    0U, // VADDfq
7348
644k
    0U, // VADDhd
7349
644k
    0U, // VADDhq
7350
644k
    0U, // VADDv16i8
7351
644k
    17920U, // VADDv1i64
7352
644k
    0U, // VADDv2i32
7353
644k
    17920U, // VADDv2i64
7354
644k
    0U, // VADDv4i16
7355
644k
    0U, // VADDv4i32
7356
644k
    0U, // VADDv8i16
7357
644k
    0U, // VADDv8i8
7358
644k
    0U, // VANDd
7359
644k
    0U, // VANDq
7360
644k
    2U, // VBF16MALBQ
7361
644k
    520U, // VBF16MALBQI
7362
644k
    2U, // VBF16MALTQ
7363
644k
    520U, // VBF16MALTQI
7364
644k
    0U, // VBICd
7365
644k
    4992U,  // VBICiv2i32
7366
644k
    4992U,  // VBICiv4i16
7367
644k
    4992U,  // VBICiv4i32
7368
644k
    4992U,  // VBICiv8i16
7369
644k
    0U, // VBICq
7370
644k
    3671552U, // VBIFd
7371
644k
    3671552U, // VBIFq
7372
644k
    3671552U, // VBITd
7373
644k
    3671552U, // VBITq
7374
644k
    3671552U, // VBSLd
7375
644k
    3671552U, // VBSLq
7376
644k
    0U, // VBSPd
7377
644k
    0U, // VBSPq
7378
644k
    11535872U,  // VCADDv2f32
7379
644k
    11535872U,  // VCADDv4f16
7380
644k
    11535872U,  // VCADDv4f32
7381
644k
    11535872U,  // VCADDv8f16
7382
644k
    0U, // VCEQfd
7383
644k
    0U, // VCEQfq
7384
644k
    0U, // VCEQhd
7385
644k
    0U, // VCEQhq
7386
644k
    0U, // VCEQv16i8
7387
644k
    0U, // VCEQv2i32
7388
644k
    0U, // VCEQv4i16
7389
644k
    0U, // VCEQv4i32
7390
644k
    0U, // VCEQv8i16
7391
644k
    0U, // VCEQv8i8
7392
644k
    245760U,  // VCEQzv16i8
7393
644k
    245760U,  // VCEQzv2f32
7394
644k
    245760U,  // VCEQzv2i32
7395
644k
    245760U,  // VCEQzv4f16
7396
644k
    245760U,  // VCEQzv4f32
7397
644k
    245760U,  // VCEQzv4i16
7398
644k
    245760U,  // VCEQzv4i32
7399
644k
    245760U,  // VCEQzv8f16
7400
644k
    245760U,  // VCEQzv8i16
7401
644k
    245760U,  // VCEQzv8i8
7402
644k
    0U, // VCGEfd
7403
644k
    0U, // VCGEfq
7404
644k
    0U, // VCGEhd
7405
644k
    0U, // VCGEhq
7406
644k
    0U, // VCGEsv16i8
7407
644k
    0U, // VCGEsv2i32
7408
644k
    0U, // VCGEsv4i16
7409
644k
    0U, // VCGEsv4i32
7410
644k
    0U, // VCGEsv8i16
7411
644k
    0U, // VCGEsv8i8
7412
644k
    0U, // VCGEuv16i8
7413
644k
    0U, // VCGEuv2i32
7414
644k
    0U, // VCGEuv4i16
7415
644k
    0U, // VCGEuv4i32
7416
644k
    0U, // VCGEuv8i16
7417
644k
    0U, // VCGEuv8i8
7418
644k
    245760U,  // VCGEzv16i8
7419
644k
    245760U,  // VCGEzv2f32
7420
644k
    245760U,  // VCGEzv2i32
7421
644k
    245760U,  // VCGEzv4f16
7422
644k
    245760U,  // VCGEzv4f32
7423
644k
    245760U,  // VCGEzv4i16
7424
644k
    245760U,  // VCGEzv4i32
7425
644k
    245760U,  // VCGEzv8f16
7426
644k
    245760U,  // VCGEzv8i16
7427
644k
    245760U,  // VCGEzv8i8
7428
644k
    0U, // VCGTfd
7429
644k
    0U, // VCGTfq
7430
644k
    0U, // VCGThd
7431
644k
    0U, // VCGThq
7432
644k
    0U, // VCGTsv16i8
7433
644k
    0U, // VCGTsv2i32
7434
644k
    0U, // VCGTsv4i16
7435
644k
    0U, // VCGTsv4i32
7436
644k
    0U, // VCGTsv8i16
7437
644k
    0U, // VCGTsv8i8
7438
644k
    0U, // VCGTuv16i8
7439
644k
    0U, // VCGTuv2i32
7440
644k
    0U, // VCGTuv4i16
7441
644k
    0U, // VCGTuv4i32
7442
644k
    0U, // VCGTuv8i16
7443
644k
    0U, // VCGTuv8i8
7444
644k
    245760U,  // VCGTzv16i8
7445
644k
    245760U,  // VCGTzv2f32
7446
644k
    245760U,  // VCGTzv2i32
7447
644k
    245760U,  // VCGTzv4f16
7448
644k
    245760U,  // VCGTzv4f32
7449
644k
    245760U,  // VCGTzv4i16
7450
644k
    245760U,  // VCGTzv4i32
7451
644k
    245760U,  // VCGTzv8f16
7452
644k
    245760U,  // VCGTzv8i16
7453
644k
    245760U,  // VCGTzv8i8
7454
644k
    245760U,  // VCLEzv16i8
7455
644k
    245760U,  // VCLEzv2f32
7456
644k
    245760U,  // VCLEzv2i32
7457
644k
    245760U,  // VCLEzv4f16
7458
644k
    245760U,  // VCLEzv4f32
7459
644k
    245760U,  // VCLEzv4i16
7460
644k
    245760U,  // VCLEzv4i32
7461
644k
    245760U,  // VCLEzv8f16
7462
644k
    245760U,  // VCLEzv8i16
7463
644k
    245760U,  // VCLEzv8i8
7464
644k
    16384U, // VCLSv16i8
7465
644k
    16384U, // VCLSv2i32
7466
644k
    16384U, // VCLSv4i16
7467
644k
    16384U, // VCLSv4i32
7468
644k
    16384U, // VCLSv8i16
7469
644k
    16384U, // VCLSv8i8
7470
644k
    245760U,  // VCLTzv16i8
7471
644k
    245760U,  // VCLTzv2f32
7472
644k
    245760U,  // VCLTzv2i32
7473
644k
    245760U,  // VCLTzv4f16
7474
644k
    245760U,  // VCLTzv4f32
7475
644k
    245760U,  // VCLTzv4i16
7476
644k
    245760U,  // VCLTzv4i32
7477
644k
    245760U,  // VCLTzv8f16
7478
644k
    245760U,  // VCLTzv8i16
7479
644k
    245760U,  // VCLTzv8i8
7480
644k
    16384U, // VCLZv16i8
7481
644k
    16384U, // VCLZv2i32
7482
644k
    16384U, // VCLZv4i16
7483
644k
    16384U, // VCLZv4i32
7484
644k
    16384U, // VCLZv8i16
7485
644k
    16384U, // VCLZv8i8
7486
644k
    12059008U,  // VCMLAv2f32
7487
644k
    262528U,  // VCMLAv2f32_indexed
7488
644k
    12059008U,  // VCMLAv4f16
7489
644k
    262528U,  // VCMLAv4f16_indexed
7490
644k
    12059008U,  // VCMLAv4f32
7491
644k
    262528U,  // VCMLAv4f32_indexed
7492
644k
    12059008U,  // VCMLAv8f16
7493
644k
    262528U,  // VCMLAv8f16_indexed
7494
644k
    528U, // VCMPD
7495
644k
    528U, // VCMPED
7496
644k
    16384U, // VCMPEH
7497
644k
    16384U, // VCMPES
7498
644k
    0U, // VCMPEZD
7499
644k
    34U,  // VCMPEZH
7500
644k
    34U,  // VCMPEZS
7501
644k
    16384U, // VCMPH
7502
644k
    16384U, // VCMPS
7503
644k
    0U, // VCMPZD
7504
644k
    34U,  // VCMPZH
7505
644k
    34U,  // VCMPZS
7506
644k
    16384U, // VCNTd
7507
644k
    16384U, // VCNTq
7508
644k
    2U, // VCVTANSDf
7509
644k
    2U, // VCVTANSDh
7510
644k
    2U, // VCVTANSQf
7511
644k
    2U, // VCVTANSQh
7512
644k
    2U, // VCVTANUDf
7513
644k
    2U, // VCVTANUDh
7514
644k
    2U, // VCVTANUQf
7515
644k
    2U, // VCVTANUQh
7516
644k
    2U, // VCVTASD
7517
644k
    2U, // VCVTASH
7518
644k
    2U, // VCVTASS
7519
644k
    2U, // VCVTAUD
7520
644k
    2U, // VCVTAUH
7521
644k
    2U, // VCVTAUS
7522
644k
    0U, // VCVTBDH
7523
644k
    0U, // VCVTBHD
7524
644k
    0U, // VCVTBHS
7525
644k
    2U, // VCVTBSH
7526
644k
    0U, // VCVTDS
7527
644k
    2U, // VCVTMNSDf
7528
644k
    2U, // VCVTMNSDh
7529
644k
    2U, // VCVTMNSQf
7530
644k
    2U, // VCVTMNSQh
7531
644k
    2U, // VCVTMNUDf
7532
644k
    2U, // VCVTMNUDh
7533
644k
    2U, // VCVTMNUQf
7534
644k
    2U, // VCVTMNUQh
7535
644k
    2U, // VCVTMSD
7536
644k
    2U, // VCVTMSH
7537
644k
    2U, // VCVTMSS
7538
644k
    2U, // VCVTMUD
7539
644k
    2U, // VCVTMUH
7540
644k
    2U, // VCVTMUS
7541
644k
    2U, // VCVTNNSDf
7542
644k
    2U, // VCVTNNSDh
7543
644k
    2U, // VCVTNNSQf
7544
644k
    2U, // VCVTNNSQh
7545
644k
    2U, // VCVTNNUDf
7546
644k
    2U, // VCVTNNUDh
7547
644k
    2U, // VCVTNNUQf
7548
644k
    2U, // VCVTNNUQh
7549
644k
    2U, // VCVTNSD
7550
644k
    2U, // VCVTNSH
7551
644k
    2U, // VCVTNSS
7552
644k
    2U, // VCVTNUD
7553
644k
    2U, // VCVTNUH
7554
644k
    2U, // VCVTNUS
7555
644k
    2U, // VCVTPNSDf
7556
644k
    2U, // VCVTPNSDh
7557
644k
    2U, // VCVTPNSQf
7558
644k
    2U, // VCVTPNSQh
7559
644k
    2U, // VCVTPNUDf
7560
644k
    2U, // VCVTPNUDh
7561
644k
    2U, // VCVTPNUQf
7562
644k
    2U, // VCVTPNUQh
7563
644k
    2U, // VCVTPSD
7564
644k
    2U, // VCVTPSH
7565
644k
    2U, // VCVTPSS
7566
644k
    2U, // VCVTPUD
7567
644k
    2U, // VCVTPUH
7568
644k
    2U, // VCVTPUS
7569
644k
    0U, // VCVTSD
7570
644k
    0U, // VCVTTDH
7571
644k
    0U, // VCVTTHD
7572
644k
    0U, // VCVTTHS
7573
644k
    2U, // VCVTTSH
7574
644k
    2U, // VCVTf2h
7575
644k
    0U, // VCVTf2sd
7576
644k
    0U, // VCVTf2sq
7577
644k
    0U, // VCVTf2ud
7578
644k
    0U, // VCVTf2uq
7579
644k
    536U, // VCVTf2xsd
7580
644k
    536U, // VCVTf2xsq
7581
644k
    536U, // VCVTf2xud
7582
644k
    536U, // VCVTf2xuq
7583
644k
    0U, // VCVTh2f
7584
644k
    0U, // VCVTh2sd
7585
644k
    0U, // VCVTh2sq
7586
644k
    0U, // VCVTh2ud
7587
644k
    0U, // VCVTh2uq
7588
644k
    536U, // VCVTh2xsd
7589
644k
    536U, // VCVTh2xsq
7590
644k
    536U, // VCVTh2xud
7591
644k
    536U, // VCVTh2xuq
7592
644k
    0U, // VCVTs2fd
7593
644k
    0U, // VCVTs2fq
7594
644k
    0U, // VCVTs2hd
7595
644k
    0U, // VCVTs2hq
7596
644k
    0U, // VCVTu2fd
7597
644k
    0U, // VCVTu2fq
7598
644k
    0U, // VCVTu2hd
7599
644k
    0U, // VCVTu2hq
7600
644k
    536U, // VCVTxs2fd
7601
644k
    536U, // VCVTxs2fq
7602
644k
    536U, // VCVTxs2hd
7603
644k
    536U, // VCVTxs2hq
7604
644k
    536U, // VCVTxu2fd
7605
644k
    536U, // VCVTxu2fq
7606
644k
    536U, // VCVTxu2hd
7607
644k
    536U, // VCVTxu2hq
7608
644k
    2720528U, // VDIVD
7609
644k
    0U, // VDIVH
7610
644k
    0U, // VDIVS
7611
644k
    16384U, // VDUP16d
7612
644k
    16384U, // VDUP16q
7613
644k
    16384U, // VDUP32d
7614
644k
    16384U, // VDUP32q
7615
644k
    16384U, // VDUP8d
7616
644k
    16384U, // VDUP8q
7617
644k
    147456U,  // VDUPLN16d
7618
644k
    147456U,  // VDUPLN16q
7619
644k
    147456U,  // VDUPLN32d
7620
644k
    147456U,  // VDUPLN32q
7621
644k
    147456U,  // VDUPLN8d
7622
644k
    147456U,  // VDUPLN8q
7623
644k
    0U, // VEORd
7624
644k
    0U, // VEORq
7625
644k
    33554432U,  // VEXTd16
7626
644k
    33554432U,  // VEXTd32
7627
644k
    33554432U,  // VEXTd8
7628
644k
    33554432U,  // VEXTq16
7629
644k
    33554432U,  // VEXTq32
7630
644k
    33554432U,  // VEXTq64
7631
644k
    33554432U,  // VEXTq8
7632
644k
    49944U, // VFMAD
7633
644k
    3671552U, // VFMAH
7634
644k
    17920U, // VFMALD
7635
644k
    280064U,  // VFMALDI
7636
644k
    17920U, // VFMALQ
7637
644k
    280064U,  // VFMALQI
7638
644k
    3671552U, // VFMAS
7639
644k
    3671552U, // VFMAfd
7640
644k
    3671552U, // VFMAfq
7641
644k
    3671552U, // VFMAhd
7642
644k
    3671552U, // VFMAhq
7643
644k
    49944U, // VFMSD
7644
644k
    3671552U, // VFMSH
7645
644k
    17920U, // VFMSLD
7646
644k
    280064U,  // VFMSLDI
7647
644k
    17920U, // VFMSLQ
7648
644k
    280064U,  // VFMSLQI
7649
644k
    3671552U, // VFMSS
7650
644k
    3671552U, // VFMSfd
7651
644k
    3671552U, // VFMSfq
7652
644k
    3671552U, // VFMShd
7653
644k
    3671552U, // VFMShq
7654
644k
    49944U, // VFNMAD
7655
644k
    3671552U, // VFNMAH
7656
644k
    3671552U, // VFNMAS
7657
644k
    49944U, // VFNMSD
7658
644k
    3671552U, // VFNMSH
7659
644k
    3671552U, // VFNMSS
7660
644k
    17920U, // VFP_VMAXNMD
7661
644k
    17920U, // VFP_VMAXNMH
7662
644k
    17920U, // VFP_VMAXNMS
7663
644k
    17920U, // VFP_VMINNMD
7664
644k
    17920U, // VFP_VMINNMH
7665
644k
    17920U, // VFP_VMINNMS
7666
644k
    147456U,  // VGETLNi32
7667
644k
    147456U,  // VGETLNs16
7668
644k
    147456U,  // VGETLNs8
7669
644k
    147456U,  // VGETLNu16
7670
644k
    147456U,  // VGETLNu8
7671
644k
    0U, // VHADDsv16i8
7672
644k
    0U, // VHADDsv2i32
7673
644k
    0U, // VHADDsv4i16
7674
644k
    0U, // VHADDsv4i32
7675
644k
    0U, // VHADDsv8i16
7676
644k
    0U, // VHADDsv8i8
7677
644k
    0U, // VHADDuv16i8
7678
644k
    0U, // VHADDuv2i32
7679
644k
    0U, // VHADDuv4i16
7680
644k
    0U, // VHADDuv4i32
7681
644k
    0U, // VHADDuv8i16
7682
644k
    0U, // VHADDuv8i8
7683
644k
    0U, // VHSUBsv16i8
7684
644k
    0U, // VHSUBsv2i32
7685
644k
    0U, // VHSUBsv4i16
7686
644k
    0U, // VHSUBsv4i32
7687
644k
    0U, // VHSUBsv8i16
7688
644k
    0U, // VHSUBsv8i8
7689
644k
    0U, // VHSUBuv16i8
7690
644k
    0U, // VHSUBuv2i32
7691
644k
    0U, // VHSUBuv4i16
7692
644k
    0U, // VHSUBuv4i32
7693
644k
    0U, // VHSUBuv8i16
7694
644k
    0U, // VHSUBuv8i8
7695
644k
    2U, // VINSH
7696
644k
    0U, // VJCVT
7697
644k
    518U, // VLD1DUPd16
7698
644k
    676U, // VLD1DUPd16wb_fixed
7699
644k
    2687780U, // VLD1DUPd16wb_register
7700
644k
    518U, // VLD1DUPd32
7701
644k
    676U, // VLD1DUPd32wb_fixed
7702
644k
    2687780U, // VLD1DUPd32wb_register
7703
644k
    518U, // VLD1DUPd8
7704
644k
    676U, // VLD1DUPd8wb_fixed
7705
644k
    2687780U, // VLD1DUPd8wb_register
7706
644k
    518U, // VLD1DUPq16
7707
644k
    676U, // VLD1DUPq16wb_fixed
7708
644k
    2687780U, // VLD1DUPq16wb_register
7709
644k
    518U, // VLD1DUPq32
7710
644k
    676U, // VLD1DUPq32wb_fixed
7711
644k
    2687780U, // VLD1DUPq32wb_register
7712
644k
    518U, // VLD1DUPq8
7713
644k
    676U, // VLD1DUPq8wb_fixed
7714
644k
    2687780U, // VLD1DUPq8wb_register
7715
644k
    12883366U,  // VLD1LNd16
7716
644k
    13407782U,  // VLD1LNd16_UPD
7717
644k
    12883366U,  // VLD1LNd32
7718
644k
    13407782U,  // VLD1LNd32_UPD
7719
644k
    12883366U,  // VLD1LNd8
7720
644k
    13407782U,  // VLD1LNd8_UPD
7721
644k
    0U, // VLD1LNq16Pseudo
7722
644k
    0U, // VLD1LNq16Pseudo_UPD
7723
644k
    0U, // VLD1LNq32Pseudo
7724
644k
    0U, // VLD1LNq32Pseudo_UPD
7725
644k
    0U, // VLD1LNq8Pseudo
7726
644k
    0U, // VLD1LNq8Pseudo_UPD
7727
644k
    518U, // VLD1d16
7728
644k
    518U, // VLD1d16Q
7729
644k
    0U, // VLD1d16QPseudo
7730
644k
    0U, // VLD1d16QPseudoWB_fixed
7731
644k
    0U, // VLD1d16QPseudoWB_register
7732
644k
    676U, // VLD1d16Qwb_fixed
7733
644k
    2687780U, // VLD1d16Qwb_register
7734
644k
    518U, // VLD1d16T
7735
644k
    0U, // VLD1d16TPseudo
7736
644k
    0U, // VLD1d16TPseudoWB_fixed
7737
644k
    0U, // VLD1d16TPseudoWB_register
7738
644k
    676U, // VLD1d16Twb_fixed
7739
644k
    2687780U, // VLD1d16Twb_register
7740
644k
    676U, // VLD1d16wb_fixed
7741
644k
    2687780U, // VLD1d16wb_register
7742
644k
    518U, // VLD1d32
7743
644k
    518U, // VLD1d32Q
7744
644k
    0U, // VLD1d32QPseudo
7745
644k
    0U, // VLD1d32QPseudoWB_fixed
7746
644k
    0U, // VLD1d32QPseudoWB_register
7747
644k
    676U, // VLD1d32Qwb_fixed
7748
644k
    2687780U, // VLD1d32Qwb_register
7749
644k
    518U, // VLD1d32T
7750
644k
    0U, // VLD1d32TPseudo
7751
644k
    0U, // VLD1d32TPseudoWB_fixed
7752
644k
    0U, // VLD1d32TPseudoWB_register
7753
644k
    676U, // VLD1d32Twb_fixed
7754
644k
    2687780U, // VLD1d32Twb_register
7755
644k
    676U, // VLD1d32wb_fixed
7756
644k
    2687780U, // VLD1d32wb_register
7757
644k
    518U, // VLD1d64
7758
644k
    518U, // VLD1d64Q
7759
644k
    0U, // VLD1d64QPseudo
7760
644k
    0U, // VLD1d64QPseudoWB_fixed
7761
644k
    0U, // VLD1d64QPseudoWB_register
7762
644k
    676U, // VLD1d64Qwb_fixed
7763
644k
    2687780U, // VLD1d64Qwb_register
7764
644k
    518U, // VLD1d64T
7765
644k
    0U, // VLD1d64TPseudo
7766
644k
    0U, // VLD1d64TPseudoWB_fixed
7767
644k
    0U, // VLD1d64TPseudoWB_register
7768
644k
    676U, // VLD1d64Twb_fixed
7769
644k
    2687780U, // VLD1d64Twb_register
7770
644k
    676U, // VLD1d64wb_fixed
7771
644k
    2687780U, // VLD1d64wb_register
7772
644k
    518U, // VLD1d8
7773
644k
    518U, // VLD1d8Q
7774
644k
    0U, // VLD1d8QPseudo
7775
644k
    0U, // VLD1d8QPseudoWB_fixed
7776
644k
    0U, // VLD1d8QPseudoWB_register
7777
644k
    676U, // VLD1d8Qwb_fixed
7778
644k
    2687780U, // VLD1d8Qwb_register
7779
644k
    518U, // VLD1d8T
7780
644k
    0U, // VLD1d8TPseudo
7781
644k
    0U, // VLD1d8TPseudoWB_fixed
7782
644k
    0U, // VLD1d8TPseudoWB_register
7783
644k
    676U, // VLD1d8Twb_fixed
7784
644k
    2687780U, // VLD1d8Twb_register
7785
644k
    676U, // VLD1d8wb_fixed
7786
644k
    2687780U, // VLD1d8wb_register
7787
644k
    518U, // VLD1q16
7788
644k
    0U, // VLD1q16HighQPseudo
7789
644k
    0U, // VLD1q16HighQPseudo_UPD
7790
644k
    0U, // VLD1q16HighTPseudo
7791
644k
    0U, // VLD1q16HighTPseudo_UPD
7792
644k
    0U, // VLD1q16LowQPseudo_UPD
7793
644k
    0U, // VLD1q16LowTPseudo_UPD
7794
644k
    676U, // VLD1q16wb_fixed
7795
644k
    2687780U, // VLD1q16wb_register
7796
644k
    518U, // VLD1q32
7797
644k
    0U, // VLD1q32HighQPseudo
7798
644k
    0U, // VLD1q32HighQPseudo_UPD
7799
644k
    0U, // VLD1q32HighTPseudo
7800
644k
    0U, // VLD1q32HighTPseudo_UPD
7801
644k
    0U, // VLD1q32LowQPseudo_UPD
7802
644k
    0U, // VLD1q32LowTPseudo_UPD
7803
644k
    676U, // VLD1q32wb_fixed
7804
644k
    2687780U, // VLD1q32wb_register
7805
644k
    518U, // VLD1q64
7806
644k
    0U, // VLD1q64HighQPseudo
7807
644k
    0U, // VLD1q64HighQPseudo_UPD
7808
644k
    0U, // VLD1q64HighTPseudo
7809
644k
    0U, // VLD1q64HighTPseudo_UPD
7810
644k
    0U, // VLD1q64LowQPseudo_UPD
7811
644k
    0U, // VLD1q64LowTPseudo_UPD
7812
644k
    676U, // VLD1q64wb_fixed
7813
644k
    2687780U, // VLD1q64wb_register
7814
644k
    518U, // VLD1q8
7815
644k
    0U, // VLD1q8HighQPseudo
7816
644k
    0U, // VLD1q8HighQPseudo_UPD
7817
644k
    0U, // VLD1q8HighTPseudo
7818
644k
    0U, // VLD1q8HighTPseudo_UPD
7819
644k
    0U, // VLD1q8LowQPseudo_UPD
7820
644k
    0U, // VLD1q8LowTPseudo_UPD
7821
644k
    676U, // VLD1q8wb_fixed
7822
644k
    2687780U, // VLD1q8wb_register
7823
644k
    518U, // VLD2DUPd16
7824
644k
    676U, // VLD2DUPd16wb_fixed
7825
644k
    2687780U, // VLD2DUPd16wb_register
7826
644k
    518U, // VLD2DUPd16x2
7827
644k
    676U, // VLD2DUPd16x2wb_fixed
7828
644k
    2687780U, // VLD2DUPd16x2wb_register
7829
644k
    518U, // VLD2DUPd32
7830
644k
    676U, // VLD2DUPd32wb_fixed
7831
644k
    2687780U, // VLD2DUPd32wb_register
7832
644k
    518U, // VLD2DUPd32x2
7833
644k
    676U, // VLD2DUPd32x2wb_fixed
7834
644k
    2687780U, // VLD2DUPd32x2wb_register
7835
644k
    518U, // VLD2DUPd8
7836
644k
    676U, // VLD2DUPd8wb_fixed
7837
644k
    2687780U, // VLD2DUPd8wb_register
7838
644k
    518U, // VLD2DUPd8x2
7839
644k
    676U, // VLD2DUPd8x2wb_fixed
7840
644k
    2687780U, // VLD2DUPd8x2wb_register
7841
644k
    0U, // VLD2DUPq16EvenPseudo
7842
644k
    0U, // VLD2DUPq16OddPseudo
7843
644k
    0U, // VLD2DUPq16OddPseudoWB_fixed
7844
644k
    0U, // VLD2DUPq16OddPseudoWB_register
7845
644k
    0U, // VLD2DUPq32EvenPseudo
7846
644k
    0U, // VLD2DUPq32OddPseudo
7847
644k
    0U, // VLD2DUPq32OddPseudoWB_fixed
7848
644k
    0U, // VLD2DUPq32OddPseudoWB_register
7849
644k
    0U, // VLD2DUPq8EvenPseudo
7850
644k
    0U, // VLD2DUPq8OddPseudo
7851
644k
    0U, // VLD2DUPq8OddPseudoWB_fixed
7852
644k
    0U, // VLD2DUPq8OddPseudoWB_register
7853
644k
    13948454U,  // VLD2LNd16
7854
644k
    0U, // VLD2LNd16Pseudo
7855
644k
    0U, // VLD2LNd16Pseudo_UPD
7856
644k
    349869734U, // VLD2LNd16_UPD
7857
644k
    13948454U,  // VLD2LNd32
7858
644k
    0U, // VLD2LNd32Pseudo
7859
644k
    0U, // VLD2LNd32Pseudo_UPD
7860
644k
    349869734U, // VLD2LNd32_UPD
7861
644k
    13948454U,  // VLD2LNd8
7862
644k
    0U, // VLD2LNd8Pseudo
7863
644k
    0U, // VLD2LNd8Pseudo_UPD
7864
644k
    349869734U, // VLD2LNd8_UPD
7865
644k
    13948454U,  // VLD2LNq16
7866
644k
    0U, // VLD2LNq16Pseudo
7867
644k
    0U, // VLD2LNq16Pseudo_UPD
7868
644k
    349869734U, // VLD2LNq16_UPD
7869
644k
    13948454U,  // VLD2LNq32
7870
644k
    0U, // VLD2LNq32Pseudo
7871
644k
    0U, // VLD2LNq32Pseudo_UPD
7872
644k
    349869734U, // VLD2LNq32_UPD
7873
644k
    518U, // VLD2b16
7874
644k
    676U, // VLD2b16wb_fixed
7875
644k
    2687780U, // VLD2b16wb_register
7876
644k
    518U, // VLD2b32
7877
644k
    676U, // VLD2b32wb_fixed
7878
644k
    2687780U, // VLD2b32wb_register
7879
644k
    518U, // VLD2b8
7880
644k
    676U, // VLD2b8wb_fixed
7881
644k
    2687780U, // VLD2b8wb_register
7882
644k
    518U, // VLD2d16
7883
644k
    676U, // VLD2d16wb_fixed
7884
644k
    2687780U, // VLD2d16wb_register
7885
644k
    518U, // VLD2d32
7886
644k
    676U, // VLD2d32wb_fixed
7887
644k
    2687780U, // VLD2d32wb_register
7888
644k
    518U, // VLD2d8
7889
644k
    676U, // VLD2d8wb_fixed
7890
644k
    2687780U, // VLD2d8wb_register
7891
644k
    518U, // VLD2q16
7892
644k
    0U, // VLD2q16Pseudo
7893
644k
    0U, // VLD2q16PseudoWB_fixed
7894
644k
    0U, // VLD2q16PseudoWB_register
7895
644k
    676U, // VLD2q16wb_fixed
7896
644k
    2687780U, // VLD2q16wb_register
7897
644k
    518U, // VLD2q32
7898
644k
    0U, // VLD2q32Pseudo
7899
644k
    0U, // VLD2q32PseudoWB_fixed
7900
644k
    0U, // VLD2q32PseudoWB_register
7901
644k
    676U, // VLD2q32wb_fixed
7902
644k
    2687780U, // VLD2q32wb_register
7903
644k
    518U, // VLD2q8
7904
644k
    0U, // VLD2q8Pseudo
7905
644k
    0U, // VLD2q8PseudoWB_fixed
7906
644k
    0U, // VLD2q8PseudoWB_register
7907
644k
    676U, // VLD2q8wb_fixed
7908
644k
    2687780U, // VLD2q8wb_register
7909
644k
    333608U,  // VLD3DUPd16
7910
644k
    0U, // VLD3DUPd16Pseudo
7911
644k
    0U, // VLD3DUPd16Pseudo_UPD
7912
644k
    15030056U,  // VLD3DUPd16_UPD
7913
644k
    333608U,  // VLD3DUPd32
7914
644k
    0U, // VLD3DUPd32Pseudo
7915
644k
    0U, // VLD3DUPd32Pseudo_UPD
7916
644k
    15030056U,  // VLD3DUPd32_UPD
7917
644k
    333608U,  // VLD3DUPd8
7918
644k
    0U, // VLD3DUPd8Pseudo
7919
644k
    0U, // VLD3DUPd8Pseudo_UPD
7920
644k
    15030056U,  // VLD3DUPd8_UPD
7921
644k
    333608U,  // VLD3DUPq16
7922
644k
    0U, // VLD3DUPq16EvenPseudo
7923
644k
    0U, // VLD3DUPq16OddPseudo
7924
644k
    0U, // VLD3DUPq16OddPseudo_UPD
7925
644k
    15030056U,  // VLD3DUPq16_UPD
7926
644k
    333608U,  // VLD3DUPq32
7927
644k
    0U, // VLD3DUPq32EvenPseudo
7928
644k
    0U, // VLD3DUPq32OddPseudo
7929
644k
    0U, // VLD3DUPq32OddPseudo_UPD
7930
644k
    15030056U,  // VLD3DUPq32_UPD
7931
644k
    333608U,  // VLD3DUPq8
7932
644k
    0U, // VLD3DUPq8EvenPseudo
7933
644k
    0U, // VLD3DUPq8OddPseudo
7934
644k
    0U, // VLD3DUPq8OddPseudo_UPD
7935
644k
    15030056U,  // VLD3DUPq8_UPD
7936
644k
    383424166U, // VLD3LNd16
7937
644k
    0U, // VLD3LNd16Pseudo
7938
644k
    0U, // VLD3LNd16Pseudo_UPD
7939
644k
    15505318U,  // VLD3LNd16_UPD
7940
644k
    383424166U, // VLD3LNd32
7941
644k
    0U, // VLD3LNd32Pseudo
7942
644k
    0U, // VLD3LNd32Pseudo_UPD
7943
644k
    15505318U,  // VLD3LNd32_UPD
7944
644k
    383424166U, // VLD3LNd8
7945
644k
    0U, // VLD3LNd8Pseudo
7946
644k
    0U, // VLD3LNd8Pseudo_UPD
7947
644k
    15505318U,  // VLD3LNd8_UPD
7948
644k
    383424166U, // VLD3LNq16
7949
644k
    0U, // VLD3LNq16Pseudo
7950
644k
    0U, // VLD3LNq16Pseudo_UPD
7951
644k
    15505318U,  // VLD3LNq16_UPD
7952
644k
    383424166U, // VLD3LNq32
7953
644k
    0U, // VLD3LNq32Pseudo
7954
644k
    0U, // VLD3LNq32Pseudo_UPD
7955
644k
    15505318U,  // VLD3LNq32_UPD
7956
644k
    402653184U, // VLD3d16
7957
644k
    0U, // VLD3d16Pseudo
7958
644k
    0U, // VLD3d16Pseudo_UPD
7959
644k
    402653184U, // VLD3d16_UPD
7960
644k
    402653184U, // VLD3d32
7961
644k
    0U, // VLD3d32Pseudo
7962
644k
    0U, // VLD3d32Pseudo_UPD
7963
644k
    402653184U, // VLD3d32_UPD
7964
644k
    402653184U, // VLD3d8
7965
644k
    0U, // VLD3d8Pseudo
7966
644k
    0U, // VLD3d8Pseudo_UPD
7967
644k
    402653184U, // VLD3d8_UPD
7968
644k
    402653184U, // VLD3q16
7969
644k
    0U, // VLD3q16Pseudo_UPD
7970
644k
    402653184U, // VLD3q16_UPD
7971
644k
    0U, // VLD3q16oddPseudo
7972
644k
    0U, // VLD3q16oddPseudo_UPD
7973
644k
    402653184U, // VLD3q32
7974
644k
    0U, // VLD3q32Pseudo_UPD
7975
644k
    402653184U, // VLD3q32_UPD
7976
644k
    0U, // VLD3q32oddPseudo
7977
644k
    0U, // VLD3q32oddPseudo_UPD
7978
644k
    402653184U, // VLD3q8
7979
644k
    0U, // VLD3q8Pseudo_UPD
7980
644k
    402653184U, // VLD3q8_UPD
7981
644k
    0U, // VLD3q8oddPseudo
7982
644k
    0U, // VLD3q8oddPseudo_UPD
7983
644k
    2971688U, // VLD4DUPd16
7984
644k
    0U, // VLD4DUPd16Pseudo
7985
644k
    0U, // VLD4DUPd16Pseudo_UPD
7986
644k
    366632U,  // VLD4DUPd16_UPD
7987
644k
    2971688U, // VLD4DUPd32
7988
644k
    0U, // VLD4DUPd32Pseudo
7989
644k
    0U, // VLD4DUPd32Pseudo_UPD
7990
644k
    366632U,  // VLD4DUPd32_UPD
7991
644k
    2971688U, // VLD4DUPd8
7992
644k
    0U, // VLD4DUPd8Pseudo
7993
644k
    0U, // VLD4DUPd8Pseudo_UPD
7994
644k
    366632U,  // VLD4DUPd8_UPD
7995
644k
    2971688U, // VLD4DUPq16
7996
644k
    0U, // VLD4DUPq16EvenPseudo
7997
644k
    0U, // VLD4DUPq16OddPseudo
7998
644k
    0U, // VLD4DUPq16OddPseudo_UPD
7999
644k
    366632U,  // VLD4DUPq16_UPD
8000
644k
    2971688U, // VLD4DUPq32
8001
644k
    0U, // VLD4DUPq32EvenPseudo
8002
644k
    0U, // VLD4DUPq32OddPseudo
8003
644k
    0U, // VLD4DUPq32OddPseudo_UPD
8004
644k
    366632U,  // VLD4DUPq32_UPD
8005
644k
    2971688U, // VLD4DUPq8
8006
644k
    0U, // VLD4DUPq8EvenPseudo
8007
644k
    0U, // VLD4DUPq8OddPseudo
8008
644k
    0U, // VLD4DUPq8OddPseudo_UPD
8009
644k
    366632U,  // VLD4DUPq8_UPD
8010
644k
    440194982U, // VLD4LNd16
8011
644k
    0U, // VLD4LNd16Pseudo
8012
644k
    0U, // VLD4LNd16Pseudo_UPD
8013
644k
    6310U,  // VLD4LNd16_UPD
8014
644k
    440194982U, // VLD4LNd32
8015
644k
    0U, // VLD4LNd32Pseudo
8016
644k
    0U, // VLD4LNd32Pseudo_UPD
8017
644k
    6310U,  // VLD4LNd32_UPD
8018
644k
    440194982U, // VLD4LNd8
8019
644k
    0U, // VLD4LNd8Pseudo
8020
644k
    0U, // VLD4LNd8Pseudo_UPD
8021
644k
    6310U,  // VLD4LNd8_UPD
8022
644k
    440194982U, // VLD4LNq16
8023
644k
    0U, // VLD4LNq16Pseudo
8024
644k
    0U, // VLD4LNq16Pseudo_UPD
8025
644k
    6310U,  // VLD4LNq16_UPD
8026
644k
    440194982U, // VLD4LNq32
8027
644k
    0U, // VLD4LNq32Pseudo
8028
644k
    0U, // VLD4LNq32Pseudo_UPD
8029
644k
    6310U,  // VLD4LNq32_UPD
8030
644k
    33554432U,  // VLD4d16
8031
644k
    0U, // VLD4d16Pseudo
8032
644k
    0U, // VLD4d16Pseudo_UPD
8033
644k
    33554432U,  // VLD4d16_UPD
8034
644k
    33554432U,  // VLD4d32
8035
644k
    0U, // VLD4d32Pseudo
8036
644k
    0U, // VLD4d32Pseudo_UPD
8037
644k
    33554432U,  // VLD4d32_UPD
8038
644k
    33554432U,  // VLD4d8
8039
644k
    0U, // VLD4d8Pseudo
8040
644k
    0U, // VLD4d8Pseudo_UPD
8041
644k
    33554432U,  // VLD4d8_UPD
8042
644k
    33554432U,  // VLD4q16
8043
644k
    0U, // VLD4q16Pseudo_UPD
8044
644k
    33554432U,  // VLD4q16_UPD
8045
644k
    0U, // VLD4q16oddPseudo
8046
644k
    0U, // VLD4q16oddPseudo_UPD
8047
644k
    33554432U,  // VLD4q32
8048
644k
    0U, // VLD4q32Pseudo_UPD
8049
644k
    33554432U,  // VLD4q32_UPD
8050
644k
    0U, // VLD4q32oddPseudo
8051
644k
    0U, // VLD4q32oddPseudo_UPD
8052
644k
    33554432U,  // VLD4q8
8053
644k
    0U, // VLD4q8Pseudo_UPD
8054
644k
    33554432U,  // VLD4q8_UPD
8055
644k
    0U, // VLD4q8oddPseudo
8056
644k
    0U, // VLD4q8oddPseudo_UPD
8057
644k
    532U, // VLDMDDB_UPD
8058
644k
    18560U, // VLDMDIA
8059
644k
    532U, // VLDMDIA_UPD
8060
644k
    0U, // VLDMQIA
8061
644k
    532U, // VLDMSDB_UPD
8062
644k
    18560U, // VLDMSIA
8063
644k
    532U, // VLDMSIA_UPD
8064
644k
    6400U,  // VLDRD
8065
644k
    6528U,  // VLDRH
8066
644k
    6400U,  // VLDRS
8067
644k
    0U, // VLDR_FPCXTNS_off
8068
644k
    42U,  // VLDR_FPCXTNS_post
8069
644k
    0U, // VLDR_FPCXTNS_pre
8070
644k
    0U, // VLDR_FPCXTS_off
8071
644k
    42U,  // VLDR_FPCXTS_post
8072
644k
    0U, // VLDR_FPCXTS_pre
8073
644k
    0U, // VLDR_FPSCR_NZCVQC_off
8074
644k
    42U,  // VLDR_FPSCR_NZCVQC_post
8075
644k
    0U, // VLDR_FPSCR_NZCVQC_pre
8076
644k
    0U, // VLDR_FPSCR_off
8077
644k
    42U,  // VLDR_FPSCR_post
8078
644k
    0U, // VLDR_FPSCR_pre
8079
644k
    0U, // VLDR_P0_off
8080
644k
    44U,  // VLDR_P0_post
8081
644k
    0U, // VLDR_P0_pre
8082
644k
    0U, // VLDR_VPR_off
8083
644k
    42U,  // VLDR_VPR_post
8084
644k
    0U, // VLDR_VPR_pre
8085
644k
    2U, // VLLDM
8086
644k
    2U, // VLSTM
8087
644k
    0U, // VMAXfd
8088
644k
    0U, // VMAXfq
8089
644k
    0U, // VMAXhd
8090
644k
    0U, // VMAXhq
8091
644k
    0U, // VMAXsv16i8
8092
644k
    0U, // VMAXsv2i32
8093
644k
    0U, // VMAXsv4i16
8094
644k
    0U, // VMAXsv4i32
8095
644k
    0U, // VMAXsv8i16
8096
644k
    0U, // VMAXsv8i8
8097
644k
    0U, // VMAXuv16i8
8098
644k
    0U, // VMAXuv2i32
8099
644k
    0U, // VMAXuv4i16
8100
644k
    0U, // VMAXuv4i32
8101
644k
    0U, // VMAXuv8i16
8102
644k
    0U, // VMAXuv8i8
8103
644k
    0U, // VMINfd
8104
644k
    0U, // VMINfq
8105
644k
    0U, // VMINhd
8106
644k
    0U, // VMINhq
8107
644k
    0U, // VMINsv16i8
8108
644k
    0U, // VMINsv2i32
8109
644k
    0U, // VMINsv4i16
8110
644k
    0U, // VMINsv4i32
8111
644k
    0U, // VMINsv8i16
8112
644k
    0U, // VMINsv8i8
8113
644k
    0U, // VMINuv16i8
8114
644k
    0U, // VMINuv2i32
8115
644k
    0U, // VMINuv4i16
8116
644k
    0U, // VMINuv4i32
8117
644k
    0U, // VMINuv8i16
8118
644k
    0U, // VMINuv8i8
8119
644k
    49944U, // VMLAD
8120
644k
    3671552U, // VMLAH
8121
644k
    473433600U, // VMLALslsv2i32
8122
644k
    473433600U, // VMLALslsv4i16
8123
644k
    473433600U, // VMLALsluv2i32
8124
644k
    473433600U, // VMLALsluv4i16
8125
644k
    3671552U, // VMLALsv2i64
8126
644k
    3671552U, // VMLALsv4i32
8127
644k
    3671552U, // VMLALsv8i16
8128
644k
    3671552U, // VMLALuv2i64
8129
644k
    3671552U, // VMLALuv4i32
8130
644k
    3671552U, // VMLALuv8i16
8131
644k
    3671552U, // VMLAS
8132
644k
    3671552U, // VMLAfd
8133
644k
    3671552U, // VMLAfq
8134
644k
    3671552U, // VMLAhd
8135
644k
    3671552U, // VMLAhq
8136
644k
    473433600U, // VMLAslfd
8137
644k
    473433600U, // VMLAslfq
8138
644k
    473433600U, // VMLAslhd
8139
644k
    473433600U, // VMLAslhq
8140
644k
    473433600U, // VMLAslv2i32
8141
644k
    473433600U, // VMLAslv4i16
8142
644k
    473433600U, // VMLAslv4i32
8143
644k
    473433600U, // VMLAslv8i16
8144
644k
    3671552U, // VMLAv16i8
8145
644k
    3671552U, // VMLAv2i32
8146
644k
    3671552U, // VMLAv4i16
8147
644k
    3671552U, // VMLAv4i32
8148
644k
    3671552U, // VMLAv8i16
8149
644k
    3671552U, // VMLAv8i8
8150
644k
    49944U, // VMLSD
8151
644k
    3671552U, // VMLSH
8152
644k
    473433600U, // VMLSLslsv2i32
8153
644k
    473433600U, // VMLSLslsv4i16
8154
644k
    473433600U, // VMLSLsluv2i32
8155
644k
    473433600U, // VMLSLsluv4i16
8156
644k
    3671552U, // VMLSLsv2i64
8157
644k
    3671552U, // VMLSLsv4i32
8158
644k
    3671552U, // VMLSLsv8i16
8159
644k
    3671552U, // VMLSLuv2i64
8160
644k
    3671552U, // VMLSLuv4i32
8161
644k
    3671552U, // VMLSLuv8i16
8162
644k
    3671552U, // VMLSS
8163
644k
    3671552U, // VMLSfd
8164
644k
    3671552U, // VMLSfq
8165
644k
    3671552U, // VMLShd
8166
644k
    3671552U, // VMLShq
8167
644k
    473433600U, // VMLSslfd
8168
644k
    473433600U, // VMLSslfq
8169
644k
    473433600U, // VMLSslhd
8170
644k
    473433600U, // VMLSslhq
8171
644k
    473433600U, // VMLSslv2i32
8172
644k
    473433600U, // VMLSslv4i16
8173
644k
    473433600U, // VMLSslv4i32
8174
644k
    473433600U, // VMLSslv8i16
8175
644k
    3671552U, // VMLSv16i8
8176
644k
    3671552U, // VMLSv2i32
8177
644k
    3671552U, // VMLSv4i16
8178
644k
    3671552U, // VMLSv4i32
8179
644k
    3671552U, // VMLSv8i16
8180
644k
    3671552U, // VMLSv8i8
8181
644k
    2U, // VMMLA
8182
644k
    528U, // VMOVD
8183
644k
    0U, // VMOVDRR
8184
644k
    2U, // VMOVH
8185
644k
    16384U, // VMOVHR
8186
644k
    16384U, // VMOVLsv2i64
8187
644k
    16384U, // VMOVLsv4i32
8188
644k
    16384U, // VMOVLsv8i16
8189
644k
    16384U, // VMOVLuv2i64
8190
644k
    16384U, // VMOVLuv4i32
8191
644k
    16384U, // VMOVLuv8i16
8192
644k
    2U, // VMOVNv2i32
8193
644k
    16384U, // VMOVNv4i16
8194
644k
    16384U, // VMOVNv8i8
8195
644k
    16384U, // VMOVRH
8196
644k
    0U, // VMOVRRD
8197
644k
    33554432U,  // VMOVRRS
8198
644k
    16384U, // VMOVRS
8199
644k
    16384U, // VMOVS
8200
644k
    16384U, // VMOVSR
8201
644k
    33554432U,  // VMOVSRR
8202
644k
    4992U,  // VMOVv16i8
8203
644k
    0U, // VMOVv1i64
8204
644k
    2048U,  // VMOVv2f32
8205
644k
    4992U,  // VMOVv2i32
8206
644k
    0U, // VMOVv2i64
8207
644k
    2048U,  // VMOVv4f32
8208
644k
    4992U,  // VMOVv4i16
8209
644k
    4992U,  // VMOVv4i32
8210
644k
    4992U,  // VMOVv8i16
8211
644k
    4992U,  // VMOVv8i8
8212
644k
    46U,  // VMRS
8213
644k
    48U,  // VMRS_FPCXTNS
8214
644k
    50U,  // VMRS_FPCXTS
8215
644k
    52U,  // VMRS_FPEXC
8216
644k
    54U,  // VMRS_FPINST
8217
644k
    56U,  // VMRS_FPINST2
8218
644k
    58U,  // VMRS_FPSCR_NZCVQC
8219
644k
    60U,  // VMRS_FPSID
8220
644k
    62U,  // VMRS_MVFR0
8221
644k
    64U,  // VMRS_MVFR1
8222
644k
    66U,  // VMRS_MVFR2
8223
644k
    68U,  // VMRS_P0
8224
644k
    70U,  // VMRS_VPR
8225
644k
    2U, // VMSR
8226
644k
    2U, // VMSR_FPCXTNS
8227
644k
    2U, // VMSR_FPCXTS
8228
644k
    0U, // VMSR_FPEXC
8229
644k
    0U, // VMSR_FPINST
8230
644k
    0U, // VMSR_FPINST2
8231
644k
    2U, // VMSR_FPSCR_NZCVQC
8232
644k
    0U, // VMSR_FPSID
8233
644k
    2U, // VMSR_P0
8234
644k
    2U, // VMSR_VPR
8235
644k
    2720528U, // VMULD
8236
644k
    0U, // VMULH
8237
644k
    17920U, // VMULLp64
8238
644k
    0U, // VMULLp8
8239
644k
    167772160U, // VMULLslsv2i32
8240
644k
    167772160U, // VMULLslsv4i16
8241
644k
    167772160U, // VMULLsluv2i32
8242
644k
    167772160U, // VMULLsluv4i16
8243
644k
    0U, // VMULLsv2i64
8244
644k
    0U, // VMULLsv4i32
8245
644k
    0U, // VMULLsv8i16
8246
644k
    0U, // VMULLuv2i64
8247
644k
    0U, // VMULLuv4i32
8248
644k
    0U, // VMULLuv8i16
8249
644k
    0U, // VMULS
8250
644k
    0U, // VMULfd
8251
644k
    0U, // VMULfq
8252
644k
    0U, // VMULhd
8253
644k
    0U, // VMULhq
8254
644k
    0U, // VMULpd
8255
644k
    0U, // VMULpq
8256
644k
    167772160U, // VMULslfd
8257
644k
    167772160U, // VMULslfq
8258
644k
    167772160U, // VMULslhd
8259
644k
    167772160U, // VMULslhq
8260
644k
    167772160U, // VMULslv2i32
8261
644k
    167772160U, // VMULslv4i16
8262
644k
    167772160U, // VMULslv4i32
8263
644k
    167772160U, // VMULslv8i16
8264
644k
    0U, // VMULv16i8
8265
644k
    0U, // VMULv2i32
8266
644k
    0U, // VMULv4i16
8267
644k
    0U, // VMULv4i32
8268
644k
    0U, // VMULv8i16
8269
644k
    0U, // VMULv8i8
8270
644k
    16384U, // VMVNd
8271
644k
    16384U, // VMVNq
8272
644k
    4992U,  // VMVNv2i32
8273
644k
    4992U,  // VMVNv4i16
8274
644k
    4992U,  // VMVNv4i32
8275
644k
    4992U,  // VMVNv8i16
8276
644k
    528U, // VNEGD
8277
644k
    16384U, // VNEGH
8278
644k
    16384U, // VNEGS
8279
644k
    16384U, // VNEGf32q
8280
644k
    16384U, // VNEGfd
8281
644k
    16384U, // VNEGhd
8282
644k
    16384U, // VNEGhq
8283
644k
    16384U, // VNEGs16d
8284
644k
    16384U, // VNEGs16q
8285
644k
    16384U, // VNEGs32d
8286
644k
    16384U, // VNEGs32q
8287
644k
    16384U, // VNEGs8d
8288
644k
    16384U, // VNEGs8q
8289
644k
    49944U, // VNMLAD
8290
644k
    3671552U, // VNMLAH
8291
644k
    3671552U, // VNMLAS
8292
644k
    49944U, // VNMLSD
8293
644k
    3671552U, // VNMLSH
8294
644k
    3671552U, // VNMLSS
8295
644k
    2720528U, // VNMULD
8296
644k
    0U, // VNMULH
8297
644k
    0U, // VNMULS
8298
644k
    0U, // VORNd
8299
644k
    0U, // VORNq
8300
644k
    0U, // VORRd
8301
644k
    4992U,  // VORRiv2i32
8302
644k
    4992U,  // VORRiv4i16
8303
644k
    4992U,  // VORRiv4i32
8304
644k
    4992U,  // VORRiv8i16
8305
644k
    0U, // VORRq
8306
644k
    17920U, // VPADALsv16i8
8307
644k
    17920U, // VPADALsv2i32
8308
644k
    17920U, // VPADALsv4i16
8309
644k
    17920U, // VPADALsv4i32
8310
644k
    17920U, // VPADALsv8i16
8311
644k
    17920U, // VPADALsv8i8
8312
644k
    17920U, // VPADALuv16i8
8313
644k
    17920U, // VPADALuv2i32
8314
644k
    17920U, // VPADALuv4i16
8315
644k
    17920U, // VPADALuv4i32
8316
644k
    17920U, // VPADALuv8i16
8317
644k
    17920U, // VPADALuv8i8
8318
644k
    16384U, // VPADDLsv16i8
8319
644k
    16384U, // VPADDLsv2i32
8320
644k
    16384U, // VPADDLsv4i16
8321
644k
    16384U, // VPADDLsv4i32
8322
644k
    16384U, // VPADDLsv8i16
8323
644k
    16384U, // VPADDLsv8i8
8324
644k
    16384U, // VPADDLuv16i8
8325
644k
    16384U, // VPADDLuv2i32
8326
644k
    16384U, // VPADDLuv4i16
8327
644k
    16384U, // VPADDLuv4i32
8328
644k
    16384U, // VPADDLuv8i16
8329
644k
    16384U, // VPADDLuv8i8
8330
644k
    0U, // VPADDf
8331
644k
    0U, // VPADDh
8332
644k
    0U, // VPADDi16
8333
644k
    0U, // VPADDi32
8334
644k
    0U, // VPADDi8
8335
644k
    0U, // VPMAXf
8336
644k
    0U, // VPMAXh
8337
644k
    0U, // VPMAXs16
8338
644k
    0U, // VPMAXs32
8339
644k
    0U, // VPMAXs8
8340
644k
    0U, // VPMAXu16
8341
644k
    0U, // VPMAXu32
8342
644k
    0U, // VPMAXu8
8343
644k
    0U, // VPMINf
8344
644k
    0U, // VPMINh
8345
644k
    0U, // VPMINs16
8346
644k
    0U, // VPMINs32
8347
644k
    0U, // VPMINs8
8348
644k
    0U, // VPMINu16
8349
644k
    0U, // VPMINu32
8350
644k
    0U, // VPMINu8
8351
644k
    16384U, // VQABSv16i8
8352
644k
    16384U, // VQABSv2i32
8353
644k
    16384U, // VQABSv4i16
8354
644k
    16384U, // VQABSv4i32
8355
644k
    16384U, // VQABSv8i16
8356
644k
    16384U, // VQABSv8i8
8357
644k
    0U, // VQADDsv16i8
8358
644k
    17920U, // VQADDsv1i64
8359
644k
    0U, // VQADDsv2i32
8360
644k
    17920U, // VQADDsv2i64
8361
644k
    0U, // VQADDsv4i16
8362
644k
    0U, // VQADDsv4i32
8363
644k
    0U, // VQADDsv8i16
8364
644k
    0U, // VQADDsv8i8
8365
644k
    0U, // VQADDuv16i8
8366
644k
    0U, // VQADDuv1i64
8367
644k
    0U, // VQADDuv2i32
8368
644k
    0U, // VQADDuv2i64
8369
644k
    0U, // VQADDuv4i16
8370
644k
    0U, // VQADDuv4i32
8371
644k
    0U, // VQADDuv8i16
8372
644k
    0U, // VQADDuv8i8
8373
644k
    473433600U, // VQDMLALslv2i32
8374
644k
    473433600U, // VQDMLALslv4i16
8375
644k
    3671552U, // VQDMLALv2i64
8376
644k
    3671552U, // VQDMLALv4i32
8377
644k
    473433600U, // VQDMLSLslv2i32
8378
644k
    473433600U, // VQDMLSLslv4i16
8379
644k
    3671552U, // VQDMLSLv2i64
8380
644k
    3671552U, // VQDMLSLv4i32
8381
644k
    167772160U, // VQDMULHslv2i32
8382
644k
    167772160U, // VQDMULHslv4i16
8383
644k
    167772160U, // VQDMULHslv4i32
8384
644k
    167772160U, // VQDMULHslv8i16
8385
644k
    0U, // VQDMULHv2i32
8386
644k
    0U, // VQDMULHv4i16
8387
644k
    0U, // VQDMULHv4i32
8388
644k
    0U, // VQDMULHv8i16
8389
644k
    167772160U, // VQDMULLslv2i32
8390
644k
    167772160U, // VQDMULLslv4i16
8391
644k
    0U, // VQDMULLv2i64
8392
644k
    0U, // VQDMULLv4i32
8393
644k
    2U, // VQMOVNsuv2i32
8394
644k
    16384U, // VQMOVNsuv4i16
8395
644k
    16384U, // VQMOVNsuv8i8
8396
644k
    2U, // VQMOVNsv2i32
8397
644k
    16384U, // VQMOVNsv4i16
8398
644k
    16384U, // VQMOVNsv8i8
8399
644k
    16384U, // VQMOVNuv2i32
8400
644k
    16384U, // VQMOVNuv4i16
8401
644k
    16384U, // VQMOVNuv8i8
8402
644k
    16384U, // VQNEGv16i8
8403
644k
    16384U, // VQNEGv2i32
8404
644k
    16384U, // VQNEGv4i16
8405
644k
    16384U, // VQNEGv4i32
8406
644k
    16384U, // VQNEGv8i16
8407
644k
    16384U, // VQNEGv8i8
8408
644k
    473433600U, // VQRDMLAHslv2i32
8409
644k
    473433600U, // VQRDMLAHslv4i16
8410
644k
    473433600U, // VQRDMLAHslv4i32
8411
644k
    473433600U, // VQRDMLAHslv8i16
8412
644k
    3671552U, // VQRDMLAHv2i32
8413
644k
    3671552U, // VQRDMLAHv4i16
8414
644k
    3671552U, // VQRDMLAHv4i32
8415
644k
    3671552U, // VQRDMLAHv8i16
8416
644k
    473433600U, // VQRDMLSHslv2i32
8417
644k
    473433600U, // VQRDMLSHslv4i16
8418
644k
    473433600U, // VQRDMLSHslv4i32
8419
644k
    473433600U, // VQRDMLSHslv8i16
8420
644k
    3671552U, // VQRDMLSHv2i32
8421
644k
    3671552U, // VQRDMLSHv4i16
8422
644k
    3671552U, // VQRDMLSHv4i32
8423
644k
    3671552U, // VQRDMLSHv8i16
8424
644k
    167772160U, // VQRDMULHslv2i32
8425
644k
    167772160U, // VQRDMULHslv4i16
8426
644k
    167772160U, // VQRDMULHslv4i32
8427
644k
    167772160U, // VQRDMULHslv8i16
8428
644k
    0U, // VQRDMULHv2i32
8429
644k
    0U, // VQRDMULHv4i16
8430
644k
    0U, // VQRDMULHv4i32
8431
644k
    0U, // VQRDMULHv8i16
8432
644k
    0U, // VQRSHLsv16i8
8433
644k
    17920U, // VQRSHLsv1i64
8434
644k
    0U, // VQRSHLsv2i32
8435
644k
    17920U, // VQRSHLsv2i64
8436
644k
    0U, // VQRSHLsv4i16
8437
644k
    0U, // VQRSHLsv4i32
8438
644k
    0U, // VQRSHLsv8i16
8439
644k
    0U, // VQRSHLsv8i8
8440
644k
    0U, // VQRSHLuv16i8
8441
644k
    0U, // VQRSHLuv1i64
8442
644k
    0U, // VQRSHLuv2i32
8443
644k
    0U, // VQRSHLuv2i64
8444
644k
    0U, // VQRSHLuv4i16
8445
644k
    0U, // VQRSHLuv4i32
8446
644k
    0U, // VQRSHLuv8i16
8447
644k
    0U, // VQRSHLuv8i8
8448
644k
    17920U, // VQRSHRNsv2i32
8449
644k
    0U, // VQRSHRNsv4i16
8450
644k
    0U, // VQRSHRNsv8i8
8451
644k
    0U, // VQRSHRNuv2i32
8452
644k
    0U, // VQRSHRNuv4i16
8453
644k
    0U, // VQRSHRNuv8i8
8454
644k
    17920U, // VQRSHRUNv2i32
8455
644k
    0U, // VQRSHRUNv4i16
8456
644k
    0U, // VQRSHRUNv8i8
8457
644k
    0U, // VQSHLsiv16i8
8458
644k
    17920U, // VQSHLsiv1i64
8459
644k
    0U, // VQSHLsiv2i32
8460
644k
    17920U, // VQSHLsiv2i64
8461
644k
    0U, // VQSHLsiv4i16
8462
644k
    0U, // VQSHLsiv4i32
8463
644k
    0U, // VQSHLsiv8i16
8464
644k
    0U, // VQSHLsiv8i8
8465
644k
    0U, // VQSHLsuv16i8
8466
644k
    17920U, // VQSHLsuv1i64
8467
644k
    0U, // VQSHLsuv2i32
8468
644k
    17920U, // VQSHLsuv2i64
8469
644k
    0U, // VQSHLsuv4i16
8470
644k
    0U, // VQSHLsuv4i32
8471
644k
    0U, // VQSHLsuv8i16
8472
644k
    0U, // VQSHLsuv8i8
8473
644k
    0U, // VQSHLsv16i8
8474
644k
    17920U, // VQSHLsv1i64
8475
644k
    0U, // VQSHLsv2i32
8476
644k
    17920U, // VQSHLsv2i64
8477
644k
    0U, // VQSHLsv4i16
8478
644k
    0U, // VQSHLsv4i32
8479
644k
    0U, // VQSHLsv8i16
8480
644k
    0U, // VQSHLsv8i8
8481
644k
    0U, // VQSHLuiv16i8
8482
644k
    0U, // VQSHLuiv1i64
8483
644k
    0U, // VQSHLuiv2i32
8484
644k
    0U, // VQSHLuiv2i64
8485
644k
    0U, // VQSHLuiv4i16
8486
644k
    0U, // VQSHLuiv4i32
8487
644k
    0U, // VQSHLuiv8i16
8488
644k
    0U, // VQSHLuiv8i8
8489
644k
    0U, // VQSHLuv16i8
8490
644k
    0U, // VQSHLuv1i64
8491
644k
    0U, // VQSHLuv2i32
8492
644k
    0U, // VQSHLuv2i64
8493
644k
    0U, // VQSHLuv4i16
8494
644k
    0U, // VQSHLuv4i32
8495
644k
    0U, // VQSHLuv8i16
8496
644k
    0U, // VQSHLuv8i8
8497
644k
    17920U, // VQSHRNsv2i32
8498
644k
    0U, // VQSHRNsv4i16
8499
644k
    0U, // VQSHRNsv8i8
8500
644k
    0U, // VQSHRNuv2i32
8501
644k
    0U, // VQSHRNuv4i16
8502
644k
    0U, // VQSHRNuv8i8
8503
644k
    17920U, // VQSHRUNv2i32
8504
644k
    0U, // VQSHRUNv4i16
8505
644k
    0U, // VQSHRUNv8i8
8506
644k
    0U, // VQSUBsv16i8
8507
644k
    17920U, // VQSUBsv1i64
8508
644k
    0U, // VQSUBsv2i32
8509
644k
    17920U, // VQSUBsv2i64
8510
644k
    0U, // VQSUBsv4i16
8511
644k
    0U, // VQSUBsv4i32
8512
644k
    0U, // VQSUBsv8i16
8513
644k
    0U, // VQSUBsv8i8
8514
644k
    0U, // VQSUBuv16i8
8515
644k
    0U, // VQSUBuv1i64
8516
644k
    0U, // VQSUBuv2i32
8517
644k
    0U, // VQSUBuv2i64
8518
644k
    0U, // VQSUBuv4i16
8519
644k
    0U, // VQSUBuv4i32
8520
644k
    0U, // VQSUBuv8i16
8521
644k
    0U, // VQSUBuv8i8
8522
644k
    17920U, // VRADDHNv2i32
8523
644k
    0U, // VRADDHNv4i16
8524
644k
    0U, // VRADDHNv8i8
8525
644k
    16384U, // VRECPEd
8526
644k
    16384U, // VRECPEfd
8527
644k
    16384U, // VRECPEfq
8528
644k
    16384U, // VRECPEhd
8529
644k
    16384U, // VRECPEhq
8530
644k
    16384U, // VRECPEq
8531
644k
    0U, // VRECPSfd
8532
644k
    0U, // VRECPSfq
8533
644k
    0U, // VRECPShd
8534
644k
    0U, // VRECPShq
8535
644k
    16384U, // VREV16d8
8536
644k
    16384U, // VREV16q8
8537
644k
    16384U, // VREV32d16
8538
644k
    16384U, // VREV32d8
8539
644k
    16384U, // VREV32q16
8540
644k
    16384U, // VREV32q8
8541
644k
    16384U, // VREV64d16
8542
644k
    16384U, // VREV64d32
8543
644k
    16384U, // VREV64d8
8544
644k
    16384U, // VREV64q16
8545
644k
    16384U, // VREV64q32
8546
644k
    16384U, // VREV64q8
8547
644k
    0U, // VRHADDsv16i8
8548
644k
    0U, // VRHADDsv2i32
8549
644k
    0U, // VRHADDsv4i16
8550
644k
    0U, // VRHADDsv4i32
8551
644k
    0U, // VRHADDsv8i16
8552
644k
    0U, // VRHADDsv8i8
8553
644k
    0U, // VRHADDuv16i8
8554
644k
    0U, // VRHADDuv2i32
8555
644k
    0U, // VRHADDuv4i16
8556
644k
    0U, // VRHADDuv4i32
8557
644k
    0U, // VRHADDuv8i16
8558
644k
    0U, // VRHADDuv8i8
8559
644k
    2U, // VRINTAD
8560
644k
    2U, // VRINTAH
8561
644k
    2U, // VRINTANDf
8562
644k
    2U, // VRINTANDh
8563
644k
    2U, // VRINTANQf
8564
644k
    2U, // VRINTANQh
8565
644k
    2U, // VRINTAS
8566
644k
    2U, // VRINTMD
8567
644k
    2U, // VRINTMH
8568
644k
    2U, // VRINTMNDf
8569
644k
    2U, // VRINTMNDh
8570
644k
    2U, // VRINTMNQf
8571
644k
    2U, // VRINTMNQh
8572
644k
    2U, // VRINTMS
8573
644k
    2U, // VRINTND
8574
644k
    2U, // VRINTNH
8575
644k
    2U, // VRINTNNDf
8576
644k
    2U, // VRINTNNDh
8577
644k
    2U, // VRINTNNQf
8578
644k
    2U, // VRINTNNQh
8579
644k
    2U, // VRINTNS
8580
644k
    2U, // VRINTPD
8581
644k
    2U, // VRINTPH
8582
644k
    2U, // VRINTPNDf
8583
644k
    2U, // VRINTPNDh
8584
644k
    2U, // VRINTPNQf
8585
644k
    2U, // VRINTPNQh
8586
644k
    2U, // VRINTPS
8587
644k
    528U, // VRINTRD
8588
644k
    16384U, // VRINTRH
8589
644k
    16384U, // VRINTRS
8590
644k
    528U, // VRINTXD
8591
644k
    16384U, // VRINTXH
8592
644k
    2U, // VRINTXNDf
8593
644k
    2U, // VRINTXNDh
8594
644k
    2U, // VRINTXNQf
8595
644k
    2U, // VRINTXNQh
8596
644k
    16384U, // VRINTXS
8597
644k
    528U, // VRINTZD
8598
644k
    16384U, // VRINTZH
8599
644k
    2U, // VRINTZNDf
8600
644k
    2U, // VRINTZNDh
8601
644k
    2U, // VRINTZNQf
8602
644k
    2U, // VRINTZNQh
8603
644k
    16384U, // VRINTZS
8604
644k
    0U, // VRSHLsv16i8
8605
644k
    17920U, // VRSHLsv1i64
8606
644k
    0U, // VRSHLsv2i32
8607
644k
    17920U, // VRSHLsv2i64
8608
644k
    0U, // VRSHLsv4i16
8609
644k
    0U, // VRSHLsv4i32
8610
644k
    0U, // VRSHLsv8i16
8611
644k
    0U, // VRSHLsv8i8
8612
644k
    0U, // VRSHLuv16i8
8613
644k
    0U, // VRSHLuv1i64
8614
644k
    0U, // VRSHLuv2i32
8615
644k
    0U, // VRSHLuv2i64
8616
644k
    0U, // VRSHLuv4i16
8617
644k
    0U, // VRSHLuv4i32
8618
644k
    0U, // VRSHLuv8i16
8619
644k
    0U, // VRSHLuv8i8
8620
644k
    17920U, // VRSHRNv2i32
8621
644k
    0U, // VRSHRNv4i16
8622
644k
    0U, // VRSHRNv8i8
8623
644k
    0U, // VRSHRsv16i8
8624
644k
    17920U, // VRSHRsv1i64
8625
644k
    0U, // VRSHRsv2i32
8626
644k
    17920U, // VRSHRsv2i64
8627
644k
    0U, // VRSHRsv4i16
8628
644k
    0U, // VRSHRsv4i32
8629
644k
    0U, // VRSHRsv8i16
8630
644k
    0U, // VRSHRsv8i8
8631
644k
    0U, // VRSHRuv16i8
8632
644k
    0U, // VRSHRuv1i64
8633
644k
    0U, // VRSHRuv2i32
8634
644k
    0U, // VRSHRuv2i64
8635
644k
    0U, // VRSHRuv4i16
8636
644k
    0U, // VRSHRuv4i32
8637
644k
    0U, // VRSHRuv8i16
8638
644k
    0U, // VRSHRuv8i8
8639
644k
    16384U, // VRSQRTEd
8640
644k
    16384U, // VRSQRTEfd
8641
644k
    16384U, // VRSQRTEfq
8642
644k
    16384U, // VRSQRTEhd
8643
644k
    16384U, // VRSQRTEhq
8644
644k
    16384U, // VRSQRTEq
8645
644k
    0U, // VRSQRTSfd
8646
644k
    0U, // VRSQRTSfq
8647
644k
    0U, // VRSQRTShd
8648
644k
    0U, // VRSQRTShq
8649
644k
    3671552U, // VRSRAsv16i8
8650
644k
    16768U, // VRSRAsv1i64
8651
644k
    3671552U, // VRSRAsv2i32
8652
644k
    16768U, // VRSRAsv2i64
8653
644k
    3671552U, // VRSRAsv4i16
8654
644k
    3671552U, // VRSRAsv4i32
8655
644k
    3671552U, // VRSRAsv8i16
8656
644k
    3671552U, // VRSRAsv8i8
8657
644k
    3671552U, // VRSRAuv16i8
8658
644k
    3671552U, // VRSRAuv1i64
8659
644k
    3671552U, // VRSRAuv2i32
8660
644k
    3671552U, // VRSRAuv2i64
8661
644k
    3671552U, // VRSRAuv4i16
8662
644k
    3671552U, // VRSRAuv4i32
8663
644k
    3671552U, // VRSRAuv8i16
8664
644k
    3671552U, // VRSRAuv8i8
8665
644k
    17920U, // VRSUBHNv2i32
8666
644k
    0U, // VRSUBHNv4i16
8667
644k
    0U, // VRSUBHNv8i8
8668
644k
    0U, // VSCCLRMD
8669
644k
    0U, // VSCCLRMS
8670
644k
    2U, // VSDOTD
8671
644k
    520U, // VSDOTDI
8672
644k
    2U, // VSDOTQ
8673
644k
    520U, // VSDOTQI
8674
644k
    17920U, // VSELEQD
8675
644k
    17920U, // VSELEQH
8676
644k
    17920U, // VSELEQS
8677
644k
    17920U, // VSELGED
8678
644k
    17920U, // VSELGEH
8679
644k
    17920U, // VSELGES
8680
644k
    17920U, // VSELGTD
8681
644k
    17920U, // VSELGTH
8682
644k
    17920U, // VSELGTS
8683
644k
    17920U, // VSELVSD
8684
644k
    17920U, // VSELVSH
8685
644k
    17920U, // VSELVSS
8686
644k
    32U,  // VSETLNi16
8687
644k
    32U,  // VSETLNi32
8688
644k
    32U,  // VSETLNi8
8689
644k
    0U, // VSHLLi16
8690
644k
    0U, // VSHLLi32
8691
644k
    0U, // VSHLLi8
8692
644k
    0U, // VSHLLsv2i64
8693
644k
    0U, // VSHLLsv4i32
8694
644k
    0U, // VSHLLsv8i16
8695
644k
    0U, // VSHLLuv2i64
8696
644k
    0U, // VSHLLuv4i32
8697
644k
    0U, // VSHLLuv8i16
8698
644k
    0U, // VSHLiv16i8
8699
644k
    17920U, // VSHLiv1i64
8700
644k
    0U, // VSHLiv2i32
8701
644k
    17920U, // VSHLiv2i64
8702
644k
    0U, // VSHLiv4i16
8703
644k
    0U, // VSHLiv4i32
8704
644k
    0U, // VSHLiv8i16
8705
644k
    0U, // VSHLiv8i8
8706
644k
    0U, // VSHLsv16i8
8707
644k
    17920U, // VSHLsv1i64
8708
644k
    0U, // VSHLsv2i32
8709
644k
    17920U, // VSHLsv2i64
8710
644k
    0U, // VSHLsv4i16
8711
644k
    0U, // VSHLsv4i32
8712
644k
    0U, // VSHLsv8i16
8713
644k
    0U, // VSHLsv8i8
8714
644k
    0U, // VSHLuv16i8
8715
644k
    0U, // VSHLuv1i64
8716
644k
    0U, // VSHLuv2i32
8717
644k
    0U, // VSHLuv2i64
8718
644k
    0U, // VSHLuv4i16
8719
644k
    0U, // VSHLuv4i32
8720
644k
    0U, // VSHLuv8i16
8721
644k
    0U, // VSHLuv8i8
8722
644k
    17920U, // VSHRNv2i32
8723
644k
    0U, // VSHRNv4i16
8724
644k
    0U, // VSHRNv8i8
8725
644k
    0U, // VSHRsv16i8
8726
644k
    17920U, // VSHRsv1i64
8727
644k
    0U, // VSHRsv2i32
8728
644k
    17920U, // VSHRsv2i64
8729
644k
    0U, // VSHRsv4i16
8730
644k
    0U, // VSHRsv4i32
8731
644k
    0U, // VSHRsv8i16
8732
644k
    0U, // VSHRsv8i8
8733
644k
    0U, // VSHRuv16i8
8734
644k
    0U, // VSHRuv1i64
8735
644k
    0U, // VSHRuv2i32
8736
644k
    0U, // VSHRuv2i64
8737
644k
    0U, // VSHRuv4i16
8738
644k
    0U, // VSHRuv4i32
8739
644k
    0U, // VSHRuv8i16
8740
644k
    0U, // VSHRuv8i8
8741
644k
    0U, // VSHTOD
8742
644k
    72U,  // VSHTOH
8743
644k
    0U, // VSHTOS
8744
644k
    0U, // VSITOD
8745
644k
    0U, // VSITOH
8746
644k
    0U, // VSITOS
8747
644k
    3671552U, // VSLIv16i8
8748
644k
    3671552U, // VSLIv1i64
8749
644k
    3671552U, // VSLIv2i32
8750
644k
    3671552U, // VSLIv2i64
8751
644k
    3671552U, // VSLIv4i16
8752
644k
    3671552U, // VSLIv4i32
8753
644k
    3671552U, // VSLIv8i16
8754
644k
    3671552U, // VSLIv8i8
8755
644k
    74U,  // VSLTOD
8756
644k
    74U,  // VSLTOH
8757
644k
    74U,  // VSLTOS
8758
644k
    2U, // VSMMLA
8759
644k
    528U, // VSQRTD
8760
644k
    16384U, // VSQRTH
8761
644k
    16384U, // VSQRTS
8762
644k
    3671552U, // VSRAsv16i8
8763
644k
    16768U, // VSRAsv1i64
8764
644k
    3671552U, // VSRAsv2i32
8765
644k
    16768U, // VSRAsv2i64
8766
644k
    3671552U, // VSRAsv4i16
8767
644k
    3671552U, // VSRAsv4i32
8768
644k
    3671552U, // VSRAsv8i16
8769
644k
    3671552U, // VSRAsv8i8
8770
644k
    3671552U, // VSRAuv16i8
8771
644k
    3671552U, // VSRAuv1i64
8772
644k
    3671552U, // VSRAuv2i32
8773
644k
    3671552U, // VSRAuv2i64
8774
644k
    3671552U, // VSRAuv4i16
8775
644k
    3671552U, // VSRAuv4i32
8776
644k
    3671552U, // VSRAuv8i16
8777
644k
    3671552U, // VSRAuv8i8
8778
644k
    3671552U, // VSRIv16i8
8779
644k
    3671552U, // VSRIv1i64
8780
644k
    3671552U, // VSRIv2i32
8781
644k
    3671552U, // VSRIv2i64
8782
644k
    3671552U, // VSRIv4i16
8783
644k
    3671552U, // VSRIv4i32
8784
644k
    3671552U, // VSRIv8i16
8785
644k
    3671552U, // VSRIv8i8
8786
644k
    6694U,  // VST1LNd16
8787
644k
    516201126U, // VST1LNd16_UPD
8788
644k
    6694U,  // VST1LNd32
8789
644k
    516201126U, // VST1LNd32_UPD
8790
644k
    6694U,  // VST1LNd8
8791
644k
    516201126U, // VST1LNd8_UPD
8792
644k
    0U, // VST1LNq16Pseudo
8793
644k
    0U, // VST1LNq16Pseudo_UPD
8794
644k
    0U, // VST1LNq32Pseudo
8795
644k
    0U, // VST1LNq32Pseudo_UPD
8796
644k
    0U, // VST1LNq8Pseudo
8797
644k
    0U, // VST1LNq8Pseudo_UPD
8798
644k
    0U, // VST1d16
8799
644k
    0U, // VST1d16Q
8800
644k
    0U, // VST1d16QPseudo
8801
644k
    0U, // VST1d16QPseudoWB_fixed
8802
644k
    0U, // VST1d16QPseudoWB_register
8803
644k
    0U, // VST1d16Qwb_fixed
8804
644k
    0U, // VST1d16Qwb_register
8805
644k
    0U, // VST1d16T
8806
644k
    0U, // VST1d16TPseudo
8807
644k
    0U, // VST1d16TPseudoWB_fixed
8808
644k
    0U, // VST1d16TPseudoWB_register
8809
644k
    0U, // VST1d16Twb_fixed
8810
644k
    0U, // VST1d16Twb_register
8811
644k
    0U, // VST1d16wb_fixed
8812
644k
    0U, // VST1d16wb_register
8813
644k
    0U, // VST1d32
8814
644k
    0U, // VST1d32Q
8815
644k
    0U, // VST1d32QPseudo
8816
644k
    0U, // VST1d32QPseudoWB_fixed
8817
644k
    0U, // VST1d32QPseudoWB_register
8818
644k
    0U, // VST1d32Qwb_fixed
8819
644k
    0U, // VST1d32Qwb_register
8820
644k
    0U, // VST1d32T
8821
644k
    0U, // VST1d32TPseudo
8822
644k
    0U, // VST1d32TPseudoWB_fixed
8823
644k
    0U, // VST1d32TPseudoWB_register
8824
644k
    0U, // VST1d32Twb_fixed
8825
644k
    0U, // VST1d32Twb_register
8826
644k
    0U, // VST1d32wb_fixed
8827
644k
    0U, // VST1d32wb_register
8828
644k
    0U, // VST1d64
8829
644k
    0U, // VST1d64Q
8830
644k
    0U, // VST1d64QPseudo
8831
644k
    0U, // VST1d64QPseudoWB_fixed
8832
644k
    0U, // VST1d64QPseudoWB_register
8833
644k
    0U, // VST1d64Qwb_fixed
8834
644k
    0U, // VST1d64Qwb_register
8835
644k
    0U, // VST1d64T
8836
644k
    0U, // VST1d64TPseudo
8837
644k
    0U, // VST1d64TPseudoWB_fixed
8838
644k
    0U, // VST1d64TPseudoWB_register
8839
644k
    0U, // VST1d64Twb_fixed
8840
644k
    0U, // VST1d64Twb_register
8841
644k
    0U, // VST1d64wb_fixed
8842
644k
    0U, // VST1d64wb_register
8843
644k
    0U, // VST1d8
8844
644k
    0U, // VST1d8Q
8845
644k
    0U, // VST1d8QPseudo
8846
644k
    0U, // VST1d8QPseudoWB_fixed
8847
644k
    0U, // VST1d8QPseudoWB_register
8848
644k
    0U, // VST1d8Qwb_fixed
8849
644k
    0U, // VST1d8Qwb_register
8850
644k
    0U, // VST1d8T
8851
644k
    0U, // VST1d8TPseudo
8852
644k
    0U, // VST1d8TPseudoWB_fixed
8853
644k
    0U, // VST1d8TPseudoWB_register
8854
644k
    0U, // VST1d8Twb_fixed
8855
644k
    0U, // VST1d8Twb_register
8856
644k
    0U, // VST1d8wb_fixed
8857
644k
    0U, // VST1d8wb_register
8858
644k
    0U, // VST1q16
8859
644k
    0U, // VST1q16HighQPseudo
8860
644k
    0U, // VST1q16HighQPseudo_UPD
8861
644k
    0U, // VST1q16HighTPseudo
8862
644k
    0U, // VST1q16HighTPseudo_UPD
8863
644k
    0U, // VST1q16LowQPseudo_UPD
8864
644k
    0U, // VST1q16LowTPseudo_UPD
8865
644k
    0U, // VST1q16wb_fixed
8866
644k
    0U, // VST1q16wb_register
8867
644k
    0U, // VST1q32
8868
644k
    0U, // VST1q32HighQPseudo
8869
644k
    0U, // VST1q32HighQPseudo_UPD
8870
644k
    0U, // VST1q32HighTPseudo
8871
644k
    0U, // VST1q32HighTPseudo_UPD
8872
644k
    0U, // VST1q32LowQPseudo_UPD
8873
644k
    0U, // VST1q32LowTPseudo_UPD
8874
644k
    0U, // VST1q32wb_fixed
8875
644k
    0U, // VST1q32wb_register
8876
644k
    0U, // VST1q64
8877
644k
    0U, // VST1q64HighQPseudo
8878
644k
    0U, // VST1q64HighQPseudo_UPD
8879
644k
    0U, // VST1q64HighTPseudo
8880
644k
    0U, // VST1q64HighTPseudo_UPD
8881
644k
    0U, // VST1q64LowQPseudo_UPD
8882
644k
    0U, // VST1q64LowTPseudo_UPD
8883
644k
    0U, // VST1q64wb_fixed
8884
644k
    0U, // VST1q64wb_register
8885
644k
    0U, // VST1q8
8886
644k
    0U, // VST1q8HighQPseudo
8887
644k
    0U, // VST1q8HighQPseudo_UPD
8888
644k
    0U, // VST1q8HighTPseudo
8889
644k
    0U, // VST1q8HighTPseudo_UPD
8890
644k
    0U, // VST1q8LowQPseudo_UPD
8891
644k
    0U, // VST1q8LowTPseudo_UPD
8892
644k
    0U, // VST1q8wb_fixed
8893
644k
    0U, // VST1q8wb_register
8894
644k
    440194470U, // VST2LNd16
8895
644k
    0U, // VST2LNd16Pseudo
8896
644k
    0U, // VST2LNd16Pseudo_UPD
8897
644k
    440718886U, // VST2LNd16_UPD
8898
644k
    440194470U, // VST2LNd32
8899
644k
    0U, // VST2LNd32Pseudo
8900
644k
    0U, // VST2LNd32Pseudo_UPD
8901
644k
    440718886U, // VST2LNd32_UPD
8902
644k
    440194470U, // VST2LNd8
8903
644k
    0U, // VST2LNd8Pseudo
8904
644k
    0U, // VST2LNd8Pseudo_UPD
8905
644k
    440718886U, // VST2LNd8_UPD
8906
644k
    440194470U, // VST2LNq16
8907
644k
    0U, // VST2LNq16Pseudo
8908
644k
    0U, // VST2LNq16Pseudo_UPD
8909
644k
    440718886U, // VST2LNq16_UPD
8910
644k
    440194470U, // VST2LNq32
8911
644k
    0U, // VST2LNq32Pseudo
8912
644k
    0U, // VST2LNq32Pseudo_UPD
8913
644k
    440718886U, // VST2LNq32_UPD
8914
644k
    0U, // VST2b16
8915
644k
    0U, // VST2b16wb_fixed
8916
644k
    0U, // VST2b16wb_register
8917
644k
    0U, // VST2b32
8918
644k
    0U, // VST2b32wb_fixed
8919
644k
    0U, // VST2b32wb_register
8920
644k
    0U, // VST2b8
8921
644k
    0U, // VST2b8wb_fixed
8922
644k
    0U, // VST2b8wb_register
8923
644k
    0U, // VST2d16
8924
644k
    0U, // VST2d16wb_fixed
8925
644k
    0U, // VST2d16wb_register
8926
644k
    0U, // VST2d32
8927
644k
    0U, // VST2d32wb_fixed
8928
644k
    0U, // VST2d32wb_register
8929
644k
    0U, // VST2d8
8930
644k
    0U, // VST2d8wb_fixed
8931
644k
    0U, // VST2d8wb_register
8932
644k
    0U, // VST2q16
8933
644k
    0U, // VST2q16Pseudo
8934
644k
    0U, // VST2q16PseudoWB_fixed
8935
644k
    0U, // VST2q16PseudoWB_register
8936
644k
    0U, // VST2q16wb_fixed
8937
644k
    0U, // VST2q16wb_register
8938
644k
    0U, // VST2q32
8939
644k
    0U, // VST2q32Pseudo
8940
644k
    0U, // VST2q32PseudoWB_fixed
8941
644k
    0U, // VST2q32PseudoWB_register
8942
644k
    0U, // VST2q32wb_fixed
8943
644k
    0U, // VST2q32wb_register
8944
644k
    0U, // VST2q8
8945
644k
    0U, // VST2q8Pseudo
8946
644k
    0U, // VST2q8PseudoWB_fixed
8947
644k
    0U, // VST2q8PseudoWB_register
8948
644k
    0U, // VST2q8wb_fixed
8949
644k
    0U, // VST2q8wb_register
8950
644k
    440195750U, // VST3LNd16
8951
644k
    0U, // VST3LNd16Pseudo
8952
644k
    0U, // VST3LNd16Pseudo_UPD
8953
644k
    6950U,  // VST3LNd16_UPD
8954
644k
    440195750U, // VST3LNd32
8955
644k
    0U, // VST3LNd32Pseudo
8956
644k
    0U, // VST3LNd32Pseudo_UPD
8957
644k
    6950U,  // VST3LNd32_UPD
8958
644k
    440195750U, // VST3LNd8
8959
644k
    0U, // VST3LNd8Pseudo
8960
644k
    0U, // VST3LNd8Pseudo_UPD
8961
644k
    6950U,  // VST3LNd8_UPD
8962
644k
    440195750U, // VST3LNq16
8963
644k
    0U, // VST3LNq16Pseudo
8964
644k
    0U, // VST3LNq16Pseudo_UPD
8965
644k
    6950U,  // VST3LNq16_UPD
8966
644k
    440195750U, // VST3LNq32
8967
644k
    0U, // VST3LNq32Pseudo
8968
644k
    0U, // VST3LNq32Pseudo_UPD
8969
644k
    6950U,  // VST3LNq32_UPD
8970
644k
    403177856U, // VST3d16
8971
644k
    0U, // VST3d16Pseudo
8972
644k
    0U, // VST3d16Pseudo_UPD
8973
644k
    383872U,  // VST3d16_UPD
8974
644k
    403177856U, // VST3d32
8975
644k
    0U, // VST3d32Pseudo
8976
644k
    0U, // VST3d32Pseudo_UPD
8977
644k
    383872U,  // VST3d32_UPD
8978
644k
    403177856U, // VST3d8
8979
644k
    0U, // VST3d8Pseudo
8980
644k
    0U, // VST3d8Pseudo_UPD
8981
644k
    383872U,  // VST3d8_UPD
8982
644k
    403177856U, // VST3q16
8983
644k
    0U, // VST3q16Pseudo_UPD
8984
644k
    383872U,  // VST3q16_UPD
8985
644k
    0U, // VST3q16oddPseudo
8986
644k
    0U, // VST3q16oddPseudo_UPD
8987
644k
    403177856U, // VST3q32
8988
644k
    0U, // VST3q32Pseudo_UPD
8989
644k
    383872U,  // VST3q32_UPD
8990
644k
    0U, // VST3q32oddPseudo
8991
644k
    0U, // VST3q32oddPseudo_UPD
8992
644k
    403177856U, // VST3q8
8993
644k
    0U, // VST3q8Pseudo_UPD
8994
644k
    383872U,  // VST3q8_UPD
8995
644k
    0U, // VST3q8oddPseudo
8996
644k
    0U, // VST3q8oddPseudo_UPD
8997
644k
    440194598U, // VST4LNd16
8998
644k
    0U, // VST4LNd16Pseudo
8999
644k
    0U, // VST4LNd16Pseudo_UPD
9000
644k
    399014U,  // VST4LNd16_UPD
9001
644k
    440194598U, // VST4LNd32
9002
644k
    0U, // VST4LNd32Pseudo
9003
644k
    0U, // VST4LNd32Pseudo_UPD
9004
644k
    399014U,  // VST4LNd32_UPD
9005
644k
    440194598U, // VST4LNd8
9006
644k
    0U, // VST4LNd8Pseudo
9007
644k
    0U, // VST4LNd8Pseudo_UPD
9008
644k
    399014U,  // VST4LNd8_UPD
9009
644k
    440194598U, // VST4LNq16
9010
644k
    0U, // VST4LNq16Pseudo
9011
644k
    0U, // VST4LNq16Pseudo_UPD
9012
644k
    399014U,  // VST4LNq16_UPD
9013
644k
    440194598U, // VST4LNq32
9014
644k
    0U, // VST4LNq32Pseudo
9015
644k
    0U, // VST4LNq32Pseudo_UPD
9016
644k
    399014U,  // VST4LNq32_UPD
9017
644k
    34079104U,  // VST4d16
9018
644k
    0U, // VST4d16Pseudo
9019
644k
    0U, // VST4d16Pseudo_UPD
9020
644k
    15735680U,  // VST4d16_UPD
9021
644k
    34079104U,  // VST4d32
9022
644k
    0U, // VST4d32Pseudo
9023
644k
    0U, // VST4d32Pseudo_UPD
9024
644k
    15735680U,  // VST4d32_UPD
9025
644k
    34079104U,  // VST4d8
9026
644k
    0U, // VST4d8Pseudo
9027
644k
    0U, // VST4d8Pseudo_UPD
9028
644k
    15735680U,  // VST4d8_UPD
9029
644k
    34079104U,  // VST4q16
9030
644k
    0U, // VST4q16Pseudo_UPD
9031
644k
    15735680U,  // VST4q16_UPD
9032
644k
    0U, // VST4q16oddPseudo
9033
644k
    0U, // VST4q16oddPseudo_UPD
9034
644k
    34079104U,  // VST4q32
9035
644k
    0U, // VST4q32Pseudo_UPD
9036
644k
    15735680U,  // VST4q32_UPD
9037
644k
    0U, // VST4q32oddPseudo
9038
644k
    0U, // VST4q32oddPseudo_UPD
9039
644k
    34079104U,  // VST4q8
9040
644k
    0U, // VST4q8Pseudo_UPD
9041
644k
    15735680U,  // VST4q8_UPD
9042
644k
    0U, // VST4q8oddPseudo
9043
644k
    0U, // VST4q8oddPseudo_UPD
9044
644k
    532U, // VSTMDDB_UPD
9045
644k
    18560U, // VSTMDIA
9046
644k
    532U, // VSTMDIA_UPD
9047
644k
    0U, // VSTMQIA
9048
644k
    532U, // VSTMSDB_UPD
9049
644k
    18560U, // VSTMSIA
9050
644k
    532U, // VSTMSIA_UPD
9051
644k
    6400U,  // VSTRD
9052
644k
    6528U,  // VSTRH
9053
644k
    6400U,  // VSTRS
9054
644k
    0U, // VSTR_FPCXTNS_off
9055
644k
    42U,  // VSTR_FPCXTNS_post
9056
644k
    0U, // VSTR_FPCXTNS_pre
9057
644k
    0U, // VSTR_FPCXTS_off
9058
644k
    42U,  // VSTR_FPCXTS_post
9059
644k
    0U, // VSTR_FPCXTS_pre
9060
644k
    0U, // VSTR_FPSCR_NZCVQC_off
9061
644k
    42U,  // VSTR_FPSCR_NZCVQC_post
9062
644k
    0U, // VSTR_FPSCR_NZCVQC_pre
9063
644k
    0U, // VSTR_FPSCR_off
9064
644k
    42U,  // VSTR_FPSCR_post
9065
644k
    0U, // VSTR_FPSCR_pre
9066
644k
    0U, // VSTR_P0_off
9067
644k
    44U,  // VSTR_P0_post
9068
644k
    0U, // VSTR_P0_pre
9069
644k
    0U, // VSTR_VPR_off
9070
644k
    42U,  // VSTR_VPR_post
9071
644k
    0U, // VSTR_VPR_pre
9072
644k
    2720528U, // VSUBD
9073
644k
    0U, // VSUBH
9074
644k
    17920U, // VSUBHNv2i32
9075
644k
    0U, // VSUBHNv4i16
9076
644k
    0U, // VSUBHNv8i8
9077
644k
    0U, // VSUBLsv2i64
9078
644k
    0U, // VSUBLsv4i32
9079
644k
    0U, // VSUBLsv8i16
9080
644k
    0U, // VSUBLuv2i64
9081
644k
    0U, // VSUBLuv4i32
9082
644k
    0U, // VSUBLuv8i16
9083
644k
    0U, // VSUBS
9084
644k
    0U, // VSUBWsv2i64
9085
644k
    0U, // VSUBWsv4i32
9086
644k
    0U, // VSUBWsv8i16
9087
644k
    0U, // VSUBWuv2i64
9088
644k
    0U, // VSUBWuv4i32
9089
644k
    0U, // VSUBWuv8i16
9090
644k
    0U, // VSUBfd
9091
644k
    0U, // VSUBfq
9092
644k
    0U, // VSUBhd
9093
644k
    0U, // VSUBhq
9094
644k
    0U, // VSUBv16i8
9095
644k
    17920U, // VSUBv1i64
9096
644k
    0U, // VSUBv2i32
9097
644k
    17920U, // VSUBv2i64
9098
644k
    0U, // VSUBv4i16
9099
644k
    0U, // VSUBv4i32
9100
644k
    0U, // VSUBv8i16
9101
644k
    0U, // VSUBv8i8
9102
644k
    520U, // VSUDOTDI
9103
644k
    520U, // VSUDOTQI
9104
644k
    16384U, // VSWPd
9105
644k
    16384U, // VSWPq
9106
644k
    7168U,  // VTBL1
9107
644k
    7296U,  // VTBL2
9108
644k
    7424U,  // VTBL3
9109
644k
    0U, // VTBL3Pseudo
9110
644k
    7552U,  // VTBL4
9111
644k
    0U, // VTBL4Pseudo
9112
644k
    7680U,  // VTBX1
9113
644k
    7808U,  // VTBX2
9114
644k
    7936U,  // VTBX3
9115
644k
    0U, // VTBX3Pseudo
9116
644k
    8064U,  // VTBX4
9117
644k
    0U, // VTBX4Pseudo
9118
644k
    0U, // VTOSHD
9119
644k
    72U,  // VTOSHH
9120
644k
    0U, // VTOSHS
9121
644k
    0U, // VTOSIRD
9122
644k
    0U, // VTOSIRH
9123
644k
    0U, // VTOSIRS
9124
644k
    0U, // VTOSIZD
9125
644k
    0U, // VTOSIZH
9126
644k
    0U, // VTOSIZS
9127
644k
    74U,  // VTOSLD
9128
644k
    74U,  // VTOSLH
9129
644k
    74U,  // VTOSLS
9130
644k
    0U, // VTOUHD
9131
644k
    72U,  // VTOUHH
9132
644k
    0U, // VTOUHS
9133
644k
    0U, // VTOUIRD
9134
644k
    0U, // VTOUIRH
9135
644k
    0U, // VTOUIRS
9136
644k
    0U, // VTOUIZD
9137
644k
    0U, // VTOUIZH
9138
644k
    0U, // VTOUIZS
9139
644k
    74U,  // VTOULD
9140
644k
    74U,  // VTOULH
9141
644k
    74U,  // VTOULS
9142
644k
    16384U, // VTRNd16
9143
644k
    16384U, // VTRNd32
9144
644k
    16384U, // VTRNd8
9145
644k
    16384U, // VTRNq16
9146
644k
    16384U, // VTRNq32
9147
644k
    16384U, // VTRNq8
9148
644k
    0U, // VTSTv16i8
9149
644k
    0U, // VTSTv2i32
9150
644k
    0U, // VTSTv4i16
9151
644k
    0U, // VTSTv4i32
9152
644k
    0U, // VTSTv8i16
9153
644k
    0U, // VTSTv8i8
9154
644k
    2U, // VUDOTD
9155
644k
    520U, // VUDOTDI
9156
644k
    2U, // VUDOTQ
9157
644k
    520U, // VUDOTQI
9158
644k
    0U, // VUHTOD
9159
644k
    72U,  // VUHTOH
9160
644k
    0U, // VUHTOS
9161
644k
    0U, // VUITOD
9162
644k
    0U, // VUITOH
9163
644k
    0U, // VUITOS
9164
644k
    74U,  // VULTOD
9165
644k
    74U,  // VULTOH
9166
644k
    74U,  // VULTOS
9167
644k
    2U, // VUMMLA
9168
644k
    2U, // VUSDOTD
9169
644k
    520U, // VUSDOTDI
9170
644k
    2U, // VUSDOTQ
9171
644k
    520U, // VUSDOTQI
9172
644k
    2U, // VUSMMLA
9173
644k
    16384U, // VUZPd16
9174
644k
    16384U, // VUZPd8
9175
644k
    16384U, // VUZPq16
9176
644k
    16384U, // VUZPq32
9177
644k
    16384U, // VUZPq8
9178
644k
    16384U, // VZIPd16
9179
644k
    16384U, // VZIPd8
9180
644k
    16384U, // VZIPq16
9181
644k
    16384U, // VZIPq32
9182
644k
    16384U, // VZIPq8
9183
644k
    411776U,  // sysLDMDA
9184
644k
    8212U,  // sysLDMDA_UPD
9185
644k
    411776U,  // sysLDMDB
9186
644k
    8212U,  // sysLDMDB_UPD
9187
644k
    411776U,  // sysLDMIA
9188
644k
    8212U,  // sysLDMIA_UPD
9189
644k
    411776U,  // sysLDMIB
9190
644k
    8212U,  // sysLDMIB_UPD
9191
644k
    411776U,  // sysSTMDA
9192
644k
    8212U,  // sysSTMDA_UPD
9193
644k
    411776U,  // sysSTMDB
9194
644k
    8212U,  // sysSTMDB_UPD
9195
644k
    411776U,  // sysSTMIA
9196
644k
    8212U,  // sysSTMIA_UPD
9197
644k
    411776U,  // sysSTMIB
9198
644k
    8212U,  // sysSTMIB_UPD
9199
644k
    0U, // t2ADCri
9200
644k
    0U, // t2ADCrr
9201
644k
    16252928U,  // t2ADCrs
9202
644k
    0U, // t2ADDri
9203
644k
    0U, // t2ADDri12
9204
644k
    0U, // t2ADDrr
9205
644k
    16252928U,  // t2ADDrs
9206
644k
    0U, // t2ADDspImm
9207
644k
    0U, // t2ADDspImm12
9208
644k
    1280U,  // t2ADR
9209
644k
    0U, // t2ANDri
9210
644k
    0U, // t2ANDrr
9211
644k
    16252928U,  // t2ANDrs
9212
644k
    16777216U,  // t2ASRri
9213
644k
    0U, // t2ASRrr
9214
644k
    0U, // t2AUT
9215
644k
    524672U,  // t2AUTG
9216
644k
    2U, // t2B
9217
644k
    1408U,  // t2BFC
9218
644k
    2098688U, // t2BFI
9219
644k
    8320U,  // t2BFLi
9220
644k
    16384U, // t2BFLr
9221
644k
    8320U,  // t2BFi
9222
644k
    17306624U,  // t2BFic
9223
644k
    16384U, // t2BFr
9224
644k
    0U, // t2BICri
9225
644k
    0U, // t2BICrr
9226
644k
    16252928U,  // t2BICrs
9227
644k
    0U, // t2BTI
9228
644k
    524672U,  // t2BXAUT
9229
644k
    2U, // t2BXJ
9230
644k
    2U, // t2Bcc
9231
644k
    82704U, // t2CDP
9232
644k
    82704U, // t2CDP2
9233
644k
    0U, // t2CLREX
9234
644k
    0U, // t2CLRM
9235
644k
    16384U, // t2CLZ
9236
644k
    16384U, // t2CMNri
9237
644k
    16384U, // t2CMNzrr
9238
644k
    1024U,  // t2CMNzrs
9239
644k
    16384U, // t2CMPri
9240
644k
    16384U, // t2CMPrr
9241
644k
    1024U,  // t2CMPrs
9242
644k
    0U, // t2CPS1p
9243
644k
    2U, // t2CPS2p
9244
644k
    17920U, // t2CPS3p
9245
644k
    17920U, // t2CRC32B
9246
644k
    17920U, // t2CRC32CB
9247
644k
    17920U, // t2CRC32CH
9248
644k
    17920U, // t2CRC32CW
9249
644k
    17920U, // t2CRC32H
9250
644k
    17920U, // t2CRC32W
9251
644k
    17303040U,  // t2CSEL
9252
644k
    17303040U,  // t2CSINC
9253
644k
    17303040U,  // t2CSINV
9254
644k
    17303040U,  // t2CSNEG
9255
644k
    2U, // t2DBG
9256
644k
    0U, // t2DCPS1
9257
644k
    0U, // t2DCPS2
9258
644k
    0U, // t2DCPS3
9259
644k
    2U, // t2DLS
9260
644k
    0U, // t2DMB
9261
644k
    0U, // t2DSB
9262
644k
    0U, // t2EORri
9263
644k
    0U, // t2EORrr
9264
644k
    16252928U,  // t2EORrs
9265
644k
    2U, // t2HINT
9266
644k
    0U, // t2HVC
9267
644k
    0U, // t2ISB
9268
644k
    0U, // t2IT
9269
644k
    0U, // t2Int_eh_sjlj_setjmp
9270
644k
    0U, // t2Int_eh_sjlj_setjmp_nofp
9271
644k
    128U, // t2LDA
9272
644k
    128U, // t2LDAB
9273
644k
    128U, // t2LDAEX
9274
644k
    128U, // t2LDAEXB
9275
644k
    11010048U,  // t2LDAEXD
9276
644k
    128U, // t2LDAEXH
9277
644k
    128U, // t2LDAH
9278
644k
    2582U,  // t2LDC2L_OFFSET
9279
644k
    4721302U, // t2LDC2L_OPTION
9280
644k
    5245590U, // t2LDC2L_POST
9281
644k
    2838U,  // t2LDC2L_PRE
9282
644k
    2582U,  // t2LDC2_OFFSET
9283
644k
    4721302U, // t2LDC2_OPTION
9284
644k
    5245590U, // t2LDC2_POST
9285
644k
    2838U,  // t2LDC2_PRE
9286
644k
    2582U,  // t2LDCL_OFFSET
9287
644k
    4721302U, // t2LDCL_OPTION
9288
644k
    5245590U, // t2LDCL_POST
9289
644k
    2838U,  // t2LDCL_PRE
9290
644k
    2582U,  // t2LDC_OFFSET
9291
644k
    4721302U, // t2LDC_OPTION
9292
644k
    5245590U, // t2LDC_POST
9293
644k
    2838U,  // t2LDC_PRE
9294
644k
    18560U, // t2LDMDB
9295
644k
    532U, // t2LDMDB_UPD
9296
644k
    18560U, // t2LDMIA
9297
644k
    532U, // t2LDMIA_UPD
9298
644k
    4096U,  // t2LDRBT
9299
644k
    133760U,  // t2LDRB_POST
9300
644k
    4480U,  // t2LDRB_PRE
9301
644k
    3200U,  // t2LDRBi12
9302
644k
    4096U,  // t2LDRBi8
9303
644k
    8448U,  // t2LDRBpci
9304
644k
    8576U,  // t2LDRBs
9305
644k
    543686656U, // t2LDRD_POST
9306
644k
    17825792U,  // t2LDRD_PRE
9307
644k
    18350080U,  // t2LDRDi8
9308
644k
    8704U,  // t2LDREX
9309
644k
    128U, // t2LDREXB
9310
644k
    11010048U,  // t2LDREXD
9311
644k
    128U, // t2LDREXH
9312
644k
    4096U,  // t2LDRHT
9313
644k
    133760U,  // t2LDRH_POST
9314
644k
    4480U,  // t2LDRH_PRE
9315
644k
    3200U,  // t2LDRHi12
9316
644k
    4096U,  // t2LDRHi8
9317
644k
    8448U,  // t2LDRHpci
9318
644k
    8576U,  // t2LDRHs
9319
644k
    4096U,  // t2LDRSBT
9320
644k
    133760U,  // t2LDRSB_POST
9321
644k
    4480U,  // t2LDRSB_PRE
9322
644k
    3200U,  // t2LDRSBi12
9323
644k
    4096U,  // t2LDRSBi8
9324
644k
    8448U,  // t2LDRSBpci
9325
644k
    8576U,  // t2LDRSBs
9326
644k
    4096U,  // t2LDRSHT
9327
644k
    133760U,  // t2LDRSH_POST
9328
644k
    4480U,  // t2LDRSH_PRE
9329
644k
    3200U,  // t2LDRSHi12
9330
644k
    4096U,  // t2LDRSHi8
9331
644k
    8448U,  // t2LDRSHpci
9332
644k
    8576U,  // t2LDRSHs
9333
644k
    4096U,  // t2LDRT
9334
644k
    133760U,  // t2LDR_POST
9335
644k
    4480U,  // t2LDR_PRE
9336
644k
    3200U,  // t2LDRi12
9337
644k
    4096U,  // t2LDRi8
9338
644k
    8448U,  // t2LDRpci
9339
644k
    8576U,  // t2LDRs
9340
644k
    0U, // t2LE
9341
644k
    0U, // t2LEUpdate
9342
644k
    0U, // t2LSLri
9343
644k
    0U, // t2LSLrr
9344
644k
    16777216U,  // t2LSRri
9345
644k
    0U, // t2LSRrr
9346
644k
    103908112U, // t2MCR
9347
644k
    103908112U, // t2MCR2
9348
644k
    137462544U, // t2MCRR
9349
644k
    137462544U, // t2MCRR2
9350
644k
    33554432U,  // t2MLA
9351
644k
    33554432U,  // t2MLS
9352
644k
    17920U, // t2MOVTi16
9353
644k
    16384U, // t2MOVi
9354
644k
    16384U, // t2MOVi16
9355
644k
    16384U, // t2MOVr
9356
644k
    425984U,  // t2MOVsra_glue
9357
644k
    425984U,  // t2MOVsrl_glue
9358
644k
    115480U,  // t2MRC
9359
644k
    115480U,  // t2MRC2
9360
644k
    0U, // t2MRRC
9361
644k
    0U, // t2MRRC2
9362
644k
    26U,  // t2MRS_AR
9363
644k
    8832U,  // t2MRS_M
9364
644k
    3840U,  // t2MRSbanked
9365
644k
    28U,  // t2MRSsys_AR
9366
644k
    528U, // t2MSR_AR
9367
644k
    528U, // t2MSR_M
9368
644k
    0U, // t2MSRbanked
9369
644k
    0U, // t2MUL
9370
644k
    16384U, // t2MVNi
9371
644k
    16384U, // t2MVNr
9372
644k
    1024U,  // t2MVNs
9373
644k
    0U, // t2ORNri
9374
644k
    0U, // t2ORNrr
9375
644k
    16252928U,  // t2ORNrs
9376
644k
    0U, // t2ORRri
9377
644k
    0U, // t2ORRrr
9378
644k
    16252928U,  // t2ORRrs
9379
644k
    0U, // t2PAC
9380
644k
    0U, // t2PACBTI
9381
644k
    524672U,  // t2PACG
9382
644k
    201326592U, // t2PKHBT
9383
644k
    234881024U, // t2PKHTB
9384
644k
    0U, // t2PLDWi12
9385
644k
    1U, // t2PLDWi8
9386
644k
    1U, // t2PLDWs
9387
644k
    0U, // t2PLDi12
9388
644k
    1U, // t2PLDi8
9389
644k
    1U, // t2PLDpci
9390
644k
    1U, // t2PLDs
9391
644k
    0U, // t2PLIi12
9392
644k
    1U, // t2PLIi8
9393
644k
    1U, // t2PLIpci
9394
644k
    1U, // t2PLIs
9395
644k
    0U, // t2QADD
9396
644k
    0U, // t2QADD16
9397
644k
    0U, // t2QADD8
9398
644k
    0U, // t2QASX
9399
644k
    0U, // t2QDADD
9400
644k
    0U, // t2QDSUB
9401
644k
    0U, // t2QSAX
9402
644k
    0U, // t2QSUB
9403
644k
    0U, // t2QSUB16
9404
644k
    0U, // t2QSUB8
9405
644k
    16384U, // t2RBIT
9406
644k
    16384U, // t2REV
9407
644k
    16384U, // t2REV16
9408
644k
    16384U, // t2REVSH
9409
644k
    2U, // t2RFEDB
9410
644k
    4U, // t2RFEDBW
9411
644k
    2U, // t2RFEIA
9412
644k
    4U, // t2RFEIAW
9413
644k
    0U, // t2RORri
9414
644k
    0U, // t2RORrr
9415
644k
    16384U, // t2RRX
9416
644k
    0U, // t2RSBri
9417
644k
    0U, // t2RSBrr
9418
644k
    16252928U,  // t2RSBrs
9419
644k
    0U, // t2SADD16
9420
644k
    0U, // t2SADD8
9421
644k
    0U, // t2SASX
9422
644k
    0U, // t2SB
9423
644k
    0U, // t2SBCri
9424
644k
    0U, // t2SBCrr
9425
644k
    16252928U,  // t2SBCrs
9426
644k
    33554432U,  // t2SBFX
9427
644k
    0U, // t2SDIV
9428
644k
    0U, // t2SEL
9429
644k
    0U, // t2SETPAN
9430
644k
    0U, // t2SG
9431
644k
    0U, // t2SHADD16
9432
644k
    0U, // t2SHADD8
9433
644k
    0U, // t2SHASX
9434
644k
    0U, // t2SHSAX
9435
644k
    0U, // t2SHSUB16
9436
644k
    0U, // t2SHSUB8
9437
644k
    2U, // t2SMC
9438
644k
    33554432U,  // t2SMLABB
9439
644k
    33554432U,  // t2SMLABT
9440
644k
    33554432U,  // t2SMLAD
9441
644k
    33554432U,  // t2SMLADX
9442
644k
    33554432U,  // t2SMLAL
9443
644k
    33554432U,  // t2SMLALBB
9444
644k
    33554432U,  // t2SMLALBT
9445
644k
    33554432U,  // t2SMLALD
9446
644k
    33554432U,  // t2SMLALDX
9447
644k
    33554432U,  // t2SMLALTB
9448
644k
    33554432U,  // t2SMLALTT
9449
644k
    33554432U,  // t2SMLATB
9450
644k
    33554432U,  // t2SMLATT
9451
644k
    33554432U,  // t2SMLAWB
9452
644k
    33554432U,  // t2SMLAWT
9453
644k
    33554432U,  // t2SMLSD
9454
644k
    33554432U,  // t2SMLSDX
9455
644k
    33554432U,  // t2SMLSLD
9456
644k
    33554432U,  // t2SMLSLDX
9457
644k
    33554432U,  // t2SMMLA
9458
644k
    33554432U,  // t2SMMLAR
9459
644k
    33554432U,  // t2SMMLS
9460
644k
    33554432U,  // t2SMMLSR
9461
644k
    0U, // t2SMMUL
9462
644k
    0U, // t2SMMULR
9463
644k
    0U, // t2SMUAD
9464
644k
    0U, // t2SMUADX
9465
644k
    0U, // t2SMULBB
9466
644k
    0U, // t2SMULBT
9467
644k
    33554432U,  // t2SMULL
9468
644k
    0U, // t2SMULTB
9469
644k
    0U, // t2SMULTT
9470
644k
    0U, // t2SMULWB
9471
644k
    0U, // t2SMULWT
9472
644k
    0U, // t2SMUSD
9473
644k
    0U, // t2SMUSDX
9474
644k
    0U, // t2SRSDB
9475
644k
    0U, // t2SRSDB_UPD
9476
644k
    0U, // t2SRSIA
9477
644k
    0U, // t2SRSIA_UPD
9478
644k
    218240U,  // t2SSAT
9479
644k
    21632U, // t2SSAT16
9480
644k
    0U, // t2SSAX
9481
644k
    0U, // t2SSUB16
9482
644k
    0U, // t2SSUB8
9483
644k
    2582U,  // t2STC2L_OFFSET
9484
644k
    4721302U, // t2STC2L_OPTION
9485
644k
    5245590U, // t2STC2L_POST
9486
644k
    2838U,  // t2STC2L_PRE
9487
644k
    2582U,  // t2STC2_OFFSET
9488
644k
    4721302U, // t2STC2_OPTION
9489
644k
    5245590U, // t2STC2_POST
9490
644k
    2838U,  // t2STC2_PRE
9491
644k
    2582U,  // t2STCL_OFFSET
9492
644k
    4721302U, // t2STCL_OPTION
9493
644k
    5245590U, // t2STCL_POST
9494
644k
    2838U,  // t2STCL_PRE
9495
644k
    2582U,  // t2STC_OFFSET
9496
644k
    4721302U, // t2STC_OPTION
9497
644k
    5245590U, // t2STC_POST
9498
644k
    2838U,  // t2STC_PRE
9499
644k
    128U, // t2STL
9500
644k
    128U, // t2STLB
9501
644k
    11010048U,  // t2STLEX
9502
644k
    11010048U,  // t2STLEXB
9503
644k
    33554432U,  // t2STLEXD
9504
644k
    11010048U,  // t2STLEXH
9505
644k
    128U, // t2STLH
9506
644k
    18560U, // t2STMDB
9507
644k
    532U, // t2STMDB_UPD
9508
644k
    18560U, // t2STMIA
9509
644k
    532U, // t2STMIA_UPD
9510
644k
    4096U,  // t2STRBT
9511
644k
    133760U,  // t2STRB_POST
9512
644k
    4480U,  // t2STRB_PRE
9513
644k
    3200U,  // t2STRBi12
9514
644k
    4096U,  // t2STRBi8
9515
644k
    8576U,  // t2STRBs
9516
644k
    543688192U, // t2STRD_POST
9517
644k
    17827328U,  // t2STRD_PRE
9518
644k
    18350080U,  // t2STRDi8
9519
644k
    18874368U,  // t2STREX
9520
644k
    11010048U,  // t2STREXB
9521
644k
    33554432U,  // t2STREXD
9522
644k
    11010048U,  // t2STREXH
9523
644k
    4096U,  // t2STRHT
9524
644k
    133760U,  // t2STRH_POST
9525
644k
    4480U,  // t2STRH_PRE
9526
644k
    3200U,  // t2STRHi12
9527
644k
    4096U,  // t2STRHi8
9528
644k
    8576U,  // t2STRHs
9529
644k
    4096U,  // t2STRT
9530
644k
    133760U,  // t2STR_POST
9531
644k
    4480U,  // t2STR_PRE
9532
644k
    3200U,  // t2STRi12
9533
644k
    4096U,  // t2STRi8
9534
644k
    8576U,  // t2STRs
9535
644k
    0U, // t2SUBS_PC_LR
9536
644k
    0U, // t2SUBri
9537
644k
    0U, // t2SUBri12
9538
644k
    0U, // t2SUBrr
9539
644k
    16252928U,  // t2SUBrs
9540
644k
    0U, // t2SUBspImm
9541
644k
    0U, // t2SUBspImm12
9542
644k
    268435456U, // t2SXTAB
9543
644k
    268435456U, // t2SXTAB16
9544
644k
    268435456U, // t2SXTAH
9545
644k
    229376U,  // t2SXTB
9546
644k
    229376U,  // t2SXTB16
9547
644k
    229376U,  // t2SXTH
9548
644k
    1U, // t2TBB
9549
644k
    1U, // t2TBH
9550
644k
    16384U, // t2TEQri
9551
644k
    16384U, // t2TEQrr
9552
644k
    1024U,  // t2TEQrs
9553
644k
    1U, // t2TSB
9554
644k
    16384U, // t2TSTri
9555
644k
    16384U, // t2TSTrr
9556
644k
    1024U,  // t2TSTrs
9557
644k
    16384U, // t2TT
9558
644k
    16384U, // t2TTA
9559
644k
    16384U, // t2TTAT
9560
644k
    16384U, // t2TTT
9561
644k
    0U, // t2UADD16
9562
644k
    0U, // t2UADD8
9563
644k
    0U, // t2UASX
9564
644k
    33554432U,  // t2UBFX
9565
644k
    0U, // t2UDF
9566
644k
    0U, // t2UDIV
9567
644k
    0U, // t2UHADD16
9568
644k
    0U, // t2UHADD8
9569
644k
    0U, // t2UHASX
9570
644k
    0U, // t2UHSAX
9571
644k
    0U, // t2UHSUB16
9572
644k
    0U, // t2UHSUB8
9573
644k
    33554432U,  // t2UMAAL
9574
644k
    33554432U,  // t2UMLAL
9575
644k
    33554432U,  // t2UMULL
9576
644k
    0U, // t2UQADD16
9577
644k
    0U, // t2UQADD8
9578
644k
    0U, // t2UQASX
9579
644k
    0U, // t2UQSAX
9580
644k
    0U, // t2UQSUB16
9581
644k
    0U, // t2UQSUB8
9582
644k
    0U, // t2USAD8
9583
644k
    33554432U,  // t2USADA8
9584
644k
    301989888U, // t2USAT
9585
644k
    0U, // t2USAT16
9586
644k
    0U, // t2USAX
9587
644k
    0U, // t2USUB16
9588
644k
    0U, // t2USUB8
9589
644k
    268435456U, // t2UXTAB
9590
644k
    268435456U, // t2UXTAB16
9591
644k
    268435456U, // t2UXTAH
9592
644k
    229376U,  // t2UXTB
9593
644k
    229376U,  // t2UXTB16
9594
644k
    229376U,  // t2UXTH
9595
644k
    21504U, // t2WLS
9596
644k
    2U, // tADC
9597
644k
    17920U, // tADDhirr
9598
644k
    16768U, // tADDi3
9599
644k
    2U, // tADDi8
9600
644k
    0U, // tADDrSP
9601
644k
    19398656U,  // tADDrSPi
9602
644k
    16768U, // tADDrr
9603
644k
    8960U,  // tADDspi
9604
644k
    17920U, // tADDspr
9605
644k
    9088U,  // tADR
9606
644k
    2U, // tAND
9607
644k
    9216U,  // tASRri
9608
644k
    2U, // tASRrr
9609
644k
    2U, // tB
9610
644k
    2U, // tBIC
9611
644k
    0U, // tBKPT
9612
644k
    1U, // tBL
9613
644k
    2U, // tBLXNSr
9614
644k
    1U, // tBLXi
9615
644k
    2U, // tBLXr
9616
644k
    2U, // tBX
9617
644k
    2U, // tBXNS
9618
644k
    2U, // tBcc
9619
644k
    2U, // tCBNZ
9620
644k
    2U, // tCBZ
9621
644k
    16384U, // tCMNz
9622
644k
    16384U, // tCMPhir
9623
644k
    16384U, // tCMPi8
9624
644k
    16384U, // tCMPr
9625
644k
    2U, // tCPS
9626
644k
    2U, // tEOR
9627
644k
    2U, // tHINT
9628
644k
    0U, // tHLT
9629
644k
    0U, // tInt_WIN_eh_sjlj_longjmp
9630
644k
    0U, // tInt_eh_sjlj_longjmp
9631
644k
    0U, // tInt_eh_sjlj_setjmp
9632
644k
    18560U, // tLDMIA
9633
644k
    9344U,  // tLDRBi
9634
644k
    9472U,  // tLDRBr
9635
644k
    9600U,  // tLDRHi
9636
644k
    9472U,  // tLDRHr
9637
644k
    9472U,  // tLDRSB
9638
644k
    9472U,  // tLDRSH
9639
644k
    9728U,  // tLDRi
9640
644k
    8448U,  // tLDRpci
9641
644k
    9472U,  // tLDRr
9642
644k
    9856U,  // tLDRspi
9643
644k
    16768U, // tLSLri
9644
644k
    2U, // tLSLrr
9645
644k
    9216U,  // tLSRri
9646
644k
    2U, // tLSRrr
9647
644k
    2U, // tMOVSr
9648
644k
    0U, // tMOVi8
9649
644k
    16384U, // tMOVr
9650
644k
    16768U, // tMUL
9651
644k
    0U, // tMVN
9652
644k
    2U, // tORR
9653
644k
    0U, // tPICADD
9654
644k
    0U, // tPOP
9655
644k
    0U, // tPUSH
9656
644k
    16384U, // tREV
9657
644k
    16384U, // tREV16
9658
644k
    16384U, // tREVSH
9659
644k
    2U, // tROR
9660
644k
    0U, // tRSB
9661
644k
    2U, // tSBC
9662
644k
    0U, // tSETEND
9663
644k
    532U, // tSTMIA_UPD
9664
644k
    9344U,  // tSTRBi
9665
644k
    9472U,  // tSTRBr
9666
644k
    9600U,  // tSTRHi
9667
644k
    9472U,  // tSTRHr
9668
644k
    9728U,  // tSTRi
9669
644k
    9472U,  // tSTRr
9670
644k
    9856U,  // tSTRspi
9671
644k
    16768U, // tSUBi3
9672
644k
    2U, // tSUBi8
9673
644k
    16768U, // tSUBrr
9674
644k
    8960U,  // tSUBspi
9675
644k
    2U, // tSVC
9676
644k
    16384U, // tSXTB
9677
644k
    16384U, // tSXTH
9678
644k
    0U, // tTRAP
9679
644k
    16384U, // tTST
9680
644k
    0U, // tUDF
9681
644k
    16384U, // tUXTB
9682
644k
    16384U, // tUXTH
9683
644k
    0U, // t__brkdiv0
9684
644k
  };
9685
9686
  // Emit the opcode for the instruction.
9687
644k
  uint64_t Bits = 0;
9688
644k
  Bits |= (uint64_t)OpInfo0[MCInst_getOpcode(MI)] << 0;
9689
644k
  Bits |= (uint64_t)OpInfo1[MCInst_getOpcode(MI)] << 32;
9690
644k
  MnemonicBitsInfo MBI = {
9691
644k
#ifndef CAPSTONE_DIET
9692
644k
    AsmStrs+(Bits & 8191)-1,
9693
#else
9694
    NULL,
9695
#endif // CAPSTONE_DIET
9696
644k
    Bits
9697
644k
  };
9698
644k
  return MBI;
9699
644k
}
9700
9701
/// printInstruction - This method is automatically generated by tablegen
9702
/// from the instruction set description.
9703
644k
static void printInstruction(MCInst *MI, uint64_t Address, SStream *O) {
9704
644k
  SStream_concat0(O, "");
9705
644k
  MnemonicBitsInfo MnemonicInfo = getMnemonic(MI, O);
9706
9707
644k
  SStream_concat0(O, MnemonicInfo.first);
9708
9709
644k
  uint64_t Bits = MnemonicInfo.second;
9710
644k
  CS_ASSERT_RET(Bits != 0 && "Cannot print this instruction.");
9711
9712
  // Fragment 0 encoded into 6 bits for 43 unique commands.
9713
644k
  switch ((Bits >> 13) & 63) {
9714
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
9715
894
  case 0:
9716
    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
9717
894
    return;
9718
0
    break;
9719
10.0k
  case 1:
9720
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCri, ADCrr, ADDri, A...
9721
10.0k
    printSBitModifierOperand(MI, 5, O);
9722
10.0k
    printPredicateOperand(MI, 3, O);
9723
10.0k
    break;
9724
7.53k
  case 2:
9725
    // ITasm, t2IT
9726
7.53k
    printThumbITMask(MI, 1, O);
9727
7.53k
    break;
9728
79.8k
  case 3:
9729
    // LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRB...
9730
79.8k
    printPredicateOperand(MI, 2, O);
9731
79.8k
    break;
9732
1.65k
  case 4:
9733
    // RRXi, MOVi, MOVr, MOVr_TC, MVNi, MVNr, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
9734
1.65k
    printSBitModifierOperand(MI, 4, O);
9735
1.65k
    printPredicateOperand(MI, 2, O);
9736
1.65k
    break;
9737
43.7k
  case 5:
9738
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
9739
43.7k
    printPredicateOperand(MI, 4, O);
9740
43.7k
    break;
9741
25.9k
  case 6:
9742
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
9743
25.9k
    printPredicateOperand(MI, 5, O);
9744
25.9k
    break;
9745
143k
  case 7:
9746
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
9747
143k
    printPredicateOperand(MI, 3, O);
9748
143k
    break;
9749
7.97k
  case 8:
9750
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
9751
7.97k
    printSBitModifierOperand(MI, 6, O);
9752
7.97k
    printPredicateOperand(MI, 4, O);
9753
7.97k
    break;
9754
2.43k
  case 9:
9755
    // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
9756
2.43k
    printSBitModifierOperand(MI, 7, O);
9757
2.43k
    printPredicateOperand(MI, 5, O);
9758
2.43k
    SStream_concat0(O, "\t");
9759
2.43k
    printOperand(MI, 0, O);
9760
2.43k
    SStream_concat0(O, ", ");
9761
2.43k
    printOperand(MI, 1, O);
9762
2.43k
    SStream_concat0(O, ", ");
9763
2.43k
    printSORegRegOperand(MI, 2, O);
9764
2.43k
    return;
9765
0
    break;
9766
51.4k
  case 10:
9767
    // AESD, AESE, AESIMC, AESMC, BKPT, BLX, BX, CPS1p, CRC32B, CRC32CB, CRC3...
9768
51.4k
    printOperand(MI, 0, O);
9769
51.4k
    break;
9770
727
  case 11:
9771
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MV...
9772
727
    printOperand(MI, 1, O);
9773
727
    SStream_concat0(O, ", ");
9774
727
    break;
9775
1.24k
  case 12:
9776
    // BL, BLXi, t2BFic, t2LE
9777
1.24k
    printOperandAddr(MI, Address, 0, O);
9778
1.24k
    break;
9779
42.1k
  case 13:
9780
    // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
9781
42.1k
    printPredicateOperand(MI, 1, O);
9782
42.1k
    break;
9783
9.04k
  case 14:
9784
    // BX_RET, ERET, FMSTAT, MOVPCLR, MVE_LCTP, VSCCLRMD, VSCCLRMS, t2AUTG, t...
9785
9.04k
    printPredicateOperand(MI, 0, O);
9786
9.04k
    break;
9787
196
  case 15:
9788
    // CDE_CX1, CDE_CX1D, CDE_CX2, CDE_CX2D, CDE_CX3, CDE_CX3D, CDE_VCX1A_fpd...
9789
196
    printPImmediate(MI, 1, O);
9790
196
    SStream_concat0(O, ", ");
9791
196
    break;
9792
24.3k
  case 16:
9793
    // CDE_CX3A, CDE_CX3DA, CDP, LDRD_POST, LDRD_PRE, MCR, MRC, MVE_SQRSHRL, ...
9794
24.3k
    printPredicateOperand(MI, 6, O);
9795
24.3k
    break;
9796
9.75k
  case 17:
9797
    // CDE_VCX1A_vec, CDE_VCX2_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, ...
9798
9.75k
    printVPTPredicateOperand(MI, 4, O);
9799
9.75k
    break;
9800
5.79k
  case 18:
9801
    // CDE_VCX1_vec, MVE_VABDf16, MVE_VABDf32, MVE_VABDs16, MVE_VABDs32, MVE_...
9802
5.79k
    printVPTPredicateOperand(MI, 3, O);
9803
5.79k
    break;
9804
1.40k
  case 19:
9805
    // CDE_VCX2A_vec, CDE_VCX3_vec, MVE_VADC, MVE_VADDLVs32acc, MVE_VADDLVu32...
9806
1.40k
    printVPTPredicateOperand(MI, 5, O);
9807
1.40k
    break;
9808
876
  case 20:
9809
    // CDE_VCX3A_vec, MVE_VMLALDAVas16, MVE_VMLALDAVas32, MVE_VMLALDAVau16, M...
9810
876
    printVPTPredicateOperand(MI, 6, O);
9811
876
    break;
9812
4.08k
  case 21:
9813
    // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
9814
4.08k
    printPImmediate(MI, 0, O);
9815
4.08k
    SStream_concat0(O, ", ");
9816
4.08k
    break;
9817
1.04k
  case 22:
9818
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
9819
1.04k
    printCPSIMod(MI, 0, O);
9820
1.04k
    break;
9821
385
  case 23:
9822
    // DMB, DSB
9823
385
    printMemBOption(MI, 0, O);
9824
385
    return;
9825
0
    break;
9826
285
  case 24:
9827
    // ISB
9828
285
    printInstSyncBOption(MI, 0, O);
9829
285
    return;
9830
0
    break;
9831
582
  case 25:
9832
    // MRRC2
9833
582
    printPImmediate(MI, 2, O);
9834
582
    SStream_concat0(O, ", ");
9835
582
    printOperand(MI, 3, O);
9836
582
    SStream_concat0(O, ", ");
9837
582
    printOperand(MI, 0, O);
9838
582
    SStream_concat0(O, ", ");
9839
582
    printOperand(MI, 1, O);
9840
582
    SStream_concat0(O, ", ");
9841
582
    printCImmediate(MI, 4, O);
9842
582
    return;
9843
0
    break;
9844
1.87k
  case 26:
9845
    // MVE_VABSf16, MVE_VABSf32, MVE_VABSs16, MVE_VABSs32, MVE_VABSs8, MVE_VA...
9846
1.87k
    printVPTPredicateOperand(MI, 2, O);
9847
1.87k
    break;
9848
970
  case 27:
9849
    // MVE_VLD20_16, MVE_VLD20_16_wb, MVE_VLD20_32, MVE_VLD20_32_wb, MVE_VLD2...
9850
970
    printMVEVectorList_2(MI, 0, O);
9851
970
    SStream_concat0(O, ", ");
9852
970
    break;
9853
524
  case 28:
9854
    // MVE_VLD40_16, MVE_VLD40_16_wb, MVE_VLD40_32, MVE_VLD40_32_wb, MVE_VLD4...
9855
524
    printMVEVectorList_4(MI, 0, O);
9856
524
    SStream_concat0(O, ", ");
9857
524
    break;
9858
4.11k
  case 29:
9859
    // MVE_VPST, MVE_VPTv16i8, MVE_VPTv16i8r, MVE_VPTv16s8, MVE_VPTv16s8r, MV...
9860
4.11k
    printVPTMask(MI, 0, O);
9861
4.11k
    break;
9862
89
  case 30:
9863
    // MVE_VST20_16_wb, MVE_VST20_32_wb, MVE_VST20_8_wb, MVE_VST21_16_wb, MVE...
9864
89
    printMVEVectorList_2(MI, 1, O);
9865
89
    SStream_concat0(O, ", ");
9866
89
    printAddrMode7Operand(MI, 2, O);
9867
89
    SStream_concat1(O, '!');
9868
89
    return;
9869
0
    break;
9870
86
  case 31:
9871
    // MVE_VST40_16_wb, MVE_VST40_32_wb, MVE_VST40_8_wb, MVE_VST41_16_wb, MVE...
9872
86
    printMVEVectorList_4(MI, 1, O);
9873
86
    SStream_concat0(O, ", ");
9874
86
    printAddrMode7Operand(MI, 2, O);
9875
86
    SStream_concat1(O, '!');
9876
86
    return;
9877
0
    break;
9878
32
  case 32:
9879
    // PLDWi12, PLDi12, PLIi12
9880
32
    printAddrModeImm12Operand_0(MI, 0, O);
9881
32
    return;
9882
0
    break;
9883
27
  case 33:
9884
    // PLDWrs, PLDrs, PLIrs
9885
27
    printAddrMode2Operand(MI, 0, O);
9886
27
    return;
9887
0
    break;
9888
248
  case 34:
9889
    // SETEND, tSETEND
9890
248
    printSetendOperand(MI, 0, O);
9891
248
    return;
9892
0
    break;
9893
124
  case 35:
9894
    // SMLAL, UMLAL
9895
124
    printSBitModifierOperand(MI, 8, O);
9896
124
    printPredicateOperand(MI, 6, O);
9897
124
    SStream_concat0(O, "\t");
9898
124
    printOperand(MI, 0, O);
9899
124
    SStream_concat0(O, ", ");
9900
124
    printOperand(MI, 1, O);
9901
124
    SStream_concat0(O, ", ");
9902
124
    printOperand(MI, 2, O);
9903
124
    SStream_concat0(O, ", ");
9904
124
    printOperand(MI, 3, O);
9905
124
    return;
9906
0
    break;
9907
0
  case 36:
9908
    // TSB
9909
0
    printTraceSyncBOption(MI, 0, O);
9910
0
    return;
9911
0
    break;
9912
4.09k
  case 37:
9913
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
9914
4.09k
    printPredicateOperand(MI, 7, O);
9915
4.09k
    break;
9916
1.39k
  case 38:
9917
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
9918
1.39k
    printPredicateOperand(MI, 9, O);
9919
1.39k
    break;
9920
1.32k
  case 39:
9921
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
9922
1.32k
    printPredicateOperand(MI, 11, O);
9923
1.32k
    break;
9924
2.36k
  case 40:
9925
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
9926
2.36k
    printPredicateOperand(MI, 8, O);
9927
2.36k
    break;
9928
622
  case 41:
9929
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
9930
622
    printPredicateOperand(MI, 13, O);
9931
622
    break;
9932
149k
  case 42:
9933
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
9934
149k
    printSBitModifierOperand(MI, 1, O);
9935
149k
    break;
9936
644k
  }
9937
9938
9939
  // Fragment 1 encoded into 7 bits for 89 unique commands.
9940
639k
  switch ((Bits >> 19) & 127) {
9941
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
9942
62
  case 0:
9943
    // ASRi, ASRr, ITasm, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHT...
9944
62
    SStream_concat1(O, ' ');
9945
62
    break;
9946
6.84k
  case 1:
9947
    // VLD1LNdAsm_16, VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_register_Asm_16, VLD2...
9948
6.84k
    SStream_concat0(O, ".16\t");
9949
6.84k
    ARM_add_vector_size(MI, 16);
9950
6.84k
    break;
9951
8.09k
  case 2:
9952
    // VLD1LNdAsm_32, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_register_Asm_32, VLD2...
9953
8.09k
    SStream_concat0(O, ".32\t");
9954
8.09k
    ARM_add_vector_size(MI, 32);
9955
8.09k
    break;
9956
7.18k
  case 3:
9957
    // VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_8, VLD1LNdWB_register_Asm_8, VLD2LNd...
9958
7.18k
    SStream_concat0(O, ".8\t");
9959
7.18k
    ARM_add_vector_size(MI, 8);
9960
7.18k
    break;
9961
0
  case 4:
9962
    // t2LDRB_OFFSET_imm, t2LDRB_POST_imm, t2LDRB_PRE_imm, t2LDRH_OFFSET_imm,...
9963
0
    SStream_concat0(O, ".w ");
9964
0
    printOperand(MI, 0, O);
9965
0
    SStream_concat0(O, ", ");
9966
0
    break;
9967
333k
  case 5:
9968
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
9969
333k
    SStream_concat0(O, "\t");
9970
333k
    break;
9971
48.9k
  case 6:
9972
    // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
9973
48.9k
    SStream_concat0(O, ", ");
9974
48.9k
    break;
9975
449
  case 7:
9976
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, MR...
9977
449
    printOperand(MI, 2, O);
9978
449
    SStream_concat0(O, ", ");
9979
449
    break;
9980
54
  case 8:
9981
    // BF16_VCVT, BF16_VCVTB, BF16_VCVTT
9982
54
    SStream_concat0(O, ".bf16.f32\t");
9983
54
    printOperand(MI, 0, O);
9984
54
    SStream_concat0(O, ", ");
9985
54
    break;
9986
3.53k
  case 9:
9987
    // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
9988
3.53k
    return;
9989
0
    break;
9990
95
  case 10:
9991
    // BX_RET
9992
95
    SStream_concat0(O, "\tlr");
9993
95
    return;
9994
0
    break;
9995
0
  case 11:
9996
    // CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX1A_fpdp, CDE_VCX1A_fpsp, CDE_VCX1_fp...
9997
0
    printOperand(MI, 0, O);
9998
0
    SStream_concat0(O, ", ");
9999
0
    break;
10000
0
  case 12:
10001
    // CDE_CX1D, CDE_CX2D, CDE_CX3D
10002
0
    printGPRPairOperand(MI, 0, O);
10003
0
    SStream_concat0(O, ", ");
10004
0
    printOperand(MI, 2, O);
10005
0
    break;
10006
1.31k
  case 13:
10007
    // CDP2, MCR2, MCRR2
10008
1.31k
    printOperand(MI, 1, O);
10009
1.31k
    SStream_concat0(O, ", ");
10010
1.31k
    break;
10011
819
  case 14:
10012
    // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
10013
819
    SStream_concat0(O, ".f64\t");
10014
819
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64);
10015
819
    printOperand(MI, 0, O);
10016
819
    break;
10017
3.86k
  case 15:
10018
    // FCONSTH, MVE_VABDf16, MVE_VABSf16, MVE_VADD_qr_f16, MVE_VADDf16, MVE_V...
10019
3.86k
    SStream_concat0(O, ".f16\t");
10020
3.86k
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16);
10021
3.86k
    break;
10022
3.82k
  case 16:
10023
    // FCONSTS, MVE_VABDf32, MVE_VABSf32, MVE_VADD_qr_f32, MVE_VADDf32, MVE_V...
10024
3.82k
    SStream_concat0(O, ".f32\t");
10025
3.82k
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32);
10026
3.82k
    break;
10027
27
  case 17:
10028
    // FMSTAT
10029
27
    SStream_concat0(O, "\tAPSR_nzcv, fpscr");
10030
27
    return;
10031
0
    break;
10032
2.77k
  case 18:
10033
    // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
10034
2.77k
    printCImmediate(MI, 1, O);
10035
2.77k
    SStream_concat0(O, ", ");
10036
2.77k
    break;
10037
291
  case 19:
10038
    // MOVPCLR
10039
291
    SStream_concat0(O, "\tpc, lr");
10040
291
    return;
10041
0
    break;
10042
474
  case 20:
10043
    // MVE_LETP, t2LEUpdate
10044
474
    printOperandAddr(MI, Address, 2, O);
10045
474
    return;
10046
0
    break;
10047
3.06k
  case 21:
10048
    // MVE_VABAVs16, MVE_VABDs16, MVE_VABSs16, MVE_VADDVs16acc, MVE_VADDVs16n...
10049
3.06k
    SStream_concat0(O, ".s16\t");
10050
3.06k
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16);
10051
3.06k
    break;
10052
5.25k
  case 22:
10053
    // MVE_VABAVs32, MVE_VABDs32, MVE_VABSs32, MVE_VADDLVs32acc, MVE_VADDLVs3...
10054
5.25k
    SStream_concat0(O, ".s32\t");
10055
5.25k
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32);
10056
5.25k
    break;
10057
2.26k
  case 23:
10058
    // MVE_VABAVs8, MVE_VABDs8, MVE_VABSs8, MVE_VADDVs8acc, MVE_VADDVs8no_acc...
10059
2.26k
    SStream_concat0(O, ".s8\t");
10060
2.26k
    ARM_add_vector_data(MI, ARM_VECTORDATA_S8);
10061
2.26k
    break;
10062
2.43k
  case 24:
10063
    // MVE_VABAVu16, MVE_VABDu16, MVE_VADDVu16acc, MVE_VADDVu16no_acc, MVE_VC...
10064
2.43k
    SStream_concat0(O, ".u16\t");
10065
2.43k
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16);
10066
2.43k
    break;
10067
3.84k
  case 25:
10068
    // MVE_VABAVu32, MVE_VABDu32, MVE_VADDLVu32acc, MVE_VADDLVu32no_acc, MVE_...
10069
3.84k
    SStream_concat0(O, ".u32\t");
10070
3.84k
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32);
10071
3.84k
    break;
10072
4.38k
  case 26:
10073
    // MVE_VABAVu8, MVE_VABDu8, MVE_VADDVu8acc, MVE_VADDVu8no_acc, MVE_VCMPu8...
10074
4.38k
    SStream_concat0(O, ".u8\t");
10075
4.38k
    ARM_add_vector_data(MI, ARM_VECTORDATA_U8);
10076
4.38k
    break;
10077
3.40k
  case 27:
10078
    // MVE_VADC, MVE_VADCI, MVE_VADD_qr_i32, MVE_VADDi32, MVE_VBICimmi32, MVE...
10079
3.40k
    SStream_concat0(O, ".i32\t");
10080
3.40k
    ARM_add_vector_data(MI, ARM_VECTORDATA_I32);
10081
3.40k
    break;
10082
2.04k
  case 28:
10083
    // MVE_VADD_qr_i16, MVE_VADDi16, MVE_VBICimmi16, MVE_VCADDi16, MVE_VCLZs1...
10084
2.04k
    SStream_concat0(O, ".i16\t");
10085
2.04k
    ARM_add_vector_data(MI, ARM_VECTORDATA_I16);
10086
2.04k
    break;
10087
1.49k
  case 29:
10088
    // MVE_VADD_qr_i8, MVE_VADDi8, MVE_VCADDi8, MVE_VCLZs8, MVE_VCMPi8, MVE_V...
10089
1.49k
    SStream_concat0(O, ".i8\t");
10090
1.49k
    ARM_add_vector_data(MI, ARM_VECTORDATA_I8);
10091
1.49k
    break;
10092
2.59k
  case 30:
10093
    // MVE_VCTP64, MVE_VSTRD64_qi, MVE_VSTRD64_qi_pre, MVE_VSTRD64_rq, MVE_VS...
10094
2.59k
    SStream_concat0(O, ".64\t");
10095
2.59k
    ARM_add_vector_size(MI, 64);
10096
2.59k
    break;
10097
118
  case 31:
10098
    // MVE_VCVTf16f32bh, MVE_VCVTf16f32th, VCVTBSH, VCVTTSH, VCVTf2h
10099
118
    SStream_concat0(O, ".f16.f32\t");
10100
118
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16F32);
10101
118
    printOperand(MI, 0, O);
10102
118
    SStream_concat0(O, ", ");
10103
118
    break;
10104
325
  case 32:
10105
    // MVE_VCVTf16s16_fix, MVE_VCVTf16s16n, VCVTs2hd, VCVTs2hq, VCVTxs2hd, VC...
10106
325
    SStream_concat0(O, ".f16.s16\t");
10107
325
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16S16);
10108
325
    printOperand(MI, 0, O);
10109
325
    SStream_concat0(O, ", ");
10110
325
    printOperand(MI, 1, O);
10111
325
    break;
10112
116
  case 33:
10113
    // MVE_VCVTf16u16_fix, MVE_VCVTf16u16n, VCVTu2hd, VCVTu2hq, VCVTxu2hd, VC...
10114
116
    SStream_concat0(O, ".f16.u16\t");
10115
116
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16U16);
10116
116
    printOperand(MI, 0, O);
10117
116
    SStream_concat0(O, ", ");
10118
116
    printOperand(MI, 1, O);
10119
116
    break;
10120
31
  case 34:
10121
    // MVE_VCVTf32f16bh, MVE_VCVTf32f16th, VCVTBHS, VCVTTHS, VCVTh2f
10122
31
    SStream_concat0(O, ".f32.f16\t");
10123
31
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32F16);
10124
31
    printOperand(MI, 0, O);
10125
31
    SStream_concat0(O, ", ");
10126
31
    printOperand(MI, 1, O);
10127
31
    return;
10128
0
    break;
10129
124
  case 35:
10130
    // MVE_VCVTf32s32_fix, MVE_VCVTf32s32n, VCVTs2fd, VCVTs2fq, VCVTxs2fd, VC...
10131
124
    SStream_concat0(O, ".f32.s32\t");
10132
124
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32S32);
10133
124
    printOperand(MI, 0, O);
10134
124
    SStream_concat0(O, ", ");
10135
124
    printOperand(MI, 1, O);
10136
124
    break;
10137
241
  case 36:
10138
    // MVE_VCVTf32u32_fix, MVE_VCVTf32u32n, VCVTu2fd, VCVTu2fq, VCVTxu2fd, VC...
10139
241
    SStream_concat0(O, ".f32.u32\t");
10140
241
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32U32);
10141
241
    printOperand(MI, 0, O);
10142
241
    SStream_concat0(O, ", ");
10143
241
    printOperand(MI, 1, O);
10144
241
    break;
10145
127
  case 37:
10146
    // MVE_VCVTs16f16_fix, MVE_VCVTs16f16a, MVE_VCVTs16f16m, MVE_VCVTs16f16n,...
10147
127
    SStream_concat0(O, ".s16.f16\t");
10148
127
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16F16);
10149
127
    printOperand(MI, 0, O);
10150
127
    SStream_concat0(O, ", ");
10151
127
    printOperand(MI, 1, O);
10152
127
    break;
10153
41
  case 38:
10154
    // MVE_VCVTs32f32_fix, MVE_VCVTs32f32a, MVE_VCVTs32f32m, MVE_VCVTs32f32n,...
10155
41
    SStream_concat0(O, ".s32.f32\t");
10156
41
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32F32);
10157
41
    printOperand(MI, 0, O);
10158
41
    SStream_concat0(O, ", ");
10159
41
    printOperand(MI, 1, O);
10160
41
    break;
10161
113
  case 39:
10162
    // MVE_VCVTu16f16_fix, MVE_VCVTu16f16a, MVE_VCVTu16f16m, MVE_VCVTu16f16n,...
10163
113
    SStream_concat0(O, ".u16.f16\t");
10164
113
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16F16);
10165
113
    printOperand(MI, 0, O);
10166
113
    SStream_concat0(O, ", ");
10167
113
    printOperand(MI, 1, O);
10168
113
    break;
10169
123
  case 40:
10170
    // MVE_VCVTu32f32_fix, MVE_VCVTu32f32a, MVE_VCVTu32f32m, MVE_VCVTu32f32n,...
10171
123
    SStream_concat0(O, ".u32.f32\t");
10172
123
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32F32);
10173
123
    printOperand(MI, 0, O);
10174
123
    SStream_concat0(O, ", ");
10175
123
    printOperand(MI, 1, O);
10176
123
    break;
10177
893
  case 41:
10178
    // MVE_VLD20_16, MVE_VLD20_32, MVE_VLD20_8, MVE_VLD21_16, MVE_VLD21_32, M...
10179
893
    printAddrMode7Operand(MI, 2, O);
10180
893
    return;
10181
0
    break;
10182
405
  case 42:
10183
    // MVE_VLD20_16_wb, MVE_VLD20_32_wb, MVE_VLD20_8_wb, MVE_VLD21_16_wb, MVE...
10184
405
    printAddrMode7Operand(MI, 3, O);
10185
405
    SStream_concat1(O, '!');
10186
405
    return;
10187
0
    break;
10188
795
  case 43:
10189
    // MVE_VLDRDU64_qi, MVE_VLDRDU64_qi_pre, MVE_VLDRDU64_rq, MVE_VLDRDU64_rq...
10190
795
    SStream_concat0(O, ".u64\t");
10191
795
    ARM_add_vector_data(MI, ARM_VECTORDATA_U64);
10192
795
    break;
10193
467
  case 44:
10194
    // MVE_VMOVimmi64, VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i...
10195
467
    SStream_concat0(O, ".i64\t");
10196
467
    ARM_add_vector_data(MI, ARM_VECTORDATA_I64);
10197
467
    printOperand(MI, 0, O);
10198
467
    SStream_concat0(O, ", ");
10199
467
    break;
10200
11
  case 45:
10201
    // MVE_VMULLBp16, MVE_VMULLTp16
10202
11
    SStream_concat0(O, ".p16\t");
10203
11
    ARM_add_vector_data(MI, ARM_VECTORDATA_P16);
10204
11
    printOperand(MI, 0, O);
10205
11
    SStream_concat0(O, ", ");
10206
11
    printOperand(MI, 1, O);
10207
11
    SStream_concat0(O, ", ");
10208
11
    printOperand(MI, 2, O);
10209
11
    return;
10210
0
    break;
10211
111
  case 46:
10212
    // MVE_VMULLBp8, MVE_VMULLTp8, VMULLp8, VMULpd, VMULpq
10213
111
    SStream_concat0(O, ".p8\t");
10214
111
    ARM_add_vector_data(MI, ARM_VECTORDATA_P8);
10215
111
    printOperand(MI, 0, O);
10216
111
    SStream_concat0(O, ", ");
10217
111
    printOperand(MI, 1, O);
10218
111
    SStream_concat0(O, ", ");
10219
111
    printOperand(MI, 2, O);
10220
111
    return;
10221
0
    break;
10222
196
  case 47:
10223
    // MVE_VST20_16, MVE_VST20_32, MVE_VST20_8, MVE_VST21_16, MVE_VST21_32, M...
10224
196
    printAddrMode7Operand(MI, 1, O);
10225
196
    return;
10226
0
    break;
10227
302
  case 48:
10228
    // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
10229
302
    SStream_concat1(O, '!');
10230
302
    return;
10231
0
    break;
10232
41
  case 49:
10233
    // VCVTBDH, VCVTTDH
10234
41
    SStream_concat0(O, ".f16.f64\t");
10235
41
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16F64);
10236
41
    printOperand(MI, 0, O);
10237
41
    SStream_concat0(O, ", ");
10238
41
    printOperand(MI, 2, O);
10239
41
    return;
10240
0
    break;
10241
17
  case 50:
10242
    // VCVTBHD, VCVTTHD
10243
17
    SStream_concat0(O, ".f64.f16\t");
10244
17
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64F16);
10245
17
    printOperand(MI, 0, O);
10246
17
    SStream_concat0(O, ", ");
10247
17
    printOperand(MI, 1, O);
10248
17
    return;
10249
0
    break;
10250
90
  case 51:
10251
    // VCVTDS
10252
90
    SStream_concat0(O, ".f64.f32\t");
10253
90
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64F32);
10254
90
    printOperand(MI, 0, O);
10255
90
    SStream_concat0(O, ", ");
10256
90
    printOperand(MI, 1, O);
10257
90
    return;
10258
0
    break;
10259
325
  case 52:
10260
    // VCVTSD
10261
325
    SStream_concat0(O, ".f32.f64\t");
10262
325
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32F64);
10263
325
    printOperand(MI, 0, O);
10264
325
    SStream_concat0(O, ", ");
10265
325
    printOperand(MI, 1, O);
10266
325
    return;
10267
0
    break;
10268
60
  case 53:
10269
    // VJCVT, VTOSIRD, VTOSIZD, VTOSLD
10270
60
    SStream_concat0(O, ".s32.f64\t");
10271
60
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32F64);
10272
60
    printOperand(MI, 0, O);
10273
60
    SStream_concat0(O, ", ");
10274
60
    printOperand(MI, 1, O);
10275
60
    break;
10276
5.00k
  case 54:
10277
    // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
10278
5.00k
    SStream_concat0(O, ".16\t{");
10279
5.00k
    ARM_add_vector_size(MI, 16);
10280
5.00k
    break;
10281
3.93k
  case 55:
10282
    // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
10283
3.93k
    SStream_concat0(O, ".32\t{");
10284
3.93k
    ARM_add_vector_size(MI, 32);
10285
3.93k
    break;
10286
4.90k
  case 56:
10287
    // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
10288
4.90k
    SStream_concat0(O, ".8\t{");
10289
4.90k
    ARM_add_vector_size(MI, 8);
10290
4.90k
    break;
10291
345
  case 57:
10292
    // VLDR_FPCXTNS_off, VLDR_FPCXTNS_post, VLDR_FPCXTNS_pre, VMSR_FPCXTNS, V...
10293
345
    SStream_concat0(O, "\tfpcxtns, ");
10294
345
    break;
10295
250
  case 58:
10296
    // VLDR_FPCXTS_off, VLDR_FPCXTS_post, VLDR_FPCXTS_pre, VMSR_FPCXTS, VSTR_...
10297
250
    SStream_concat0(O, "\tfpcxts, ");
10298
250
    break;
10299
371
  case 59:
10300
    // VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_NZCVQC_post, VLDR_FPSCR_NZCVQC_pre, ...
10301
371
    SStream_concat0(O, "\tfpscr_nzcvqc, ");
10302
371
    break;
10303
530
  case 60:
10304
    // VLDR_FPSCR_off, VLDR_FPSCR_post, VLDR_FPSCR_pre, VMSR, VSTR_FPSCR_off,...
10305
530
    SStream_concat0(O, "\tfpscr, ");
10306
530
    break;
10307
0
  case 61:
10308
    // VLDR_P0_off, VLDR_P0_post, VLDR_P0_pre, VMSR_P0, VSTR_P0_off, VSTR_P0_...
10309
0
    SStream_concat0(O, "\tp0, ");
10310
0
    break;
10311
0
  case 62:
10312
    // VLDR_VPR_off, VLDR_VPR_post, VLDR_VPR_pre, VMSR_VPR, VSTR_VPR_off, VST...
10313
0
    SStream_concat0(O, "\tvpr, ");
10314
0
    break;
10315
49
  case 63:
10316
    // VMSR_FPEXC
10317
49
    SStream_concat0(O, "\tfpexc, ");
10318
49
    printOperand(MI, 0, O);
10319
49
    return;
10320
0
    break;
10321
353
  case 64:
10322
    // VMSR_FPINST
10323
353
    SStream_concat0(O, "\tfpinst, ");
10324
353
    printOperand(MI, 0, O);
10325
353
    return;
10326
0
    break;
10327
25
  case 65:
10328
    // VMSR_FPINST2
10329
25
    SStream_concat0(O, "\tfpinst2, ");
10330
25
    printOperand(MI, 0, O);
10331
25
    return;
10332
0
    break;
10333
72
  case 66:
10334
    // VMSR_FPSID
10335
72
    SStream_concat0(O, "\tfpsid, ");
10336
72
    printOperand(MI, 0, O);
10337
72
    return;
10338
0
    break;
10339
371
  case 67:
10340
    // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
10341
371
    SStream_concat0(O, ".s64\t");
10342
371
    ARM_add_vector_data(MI, ARM_VECTORDATA_S64);
10343
371
    printOperand(MI, 0, O);
10344
371
    SStream_concat0(O, ", ");
10345
371
    break;
10346
75
  case 68:
10347
    // VSHTOD
10348
75
    SStream_concat0(O, ".f64.s16\t");
10349
75
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64S16);
10350
75
    printOperand(MI, 0, O);
10351
75
    SStream_concat0(O, ", ");
10352
75
    printOperand(MI, 1, O);
10353
75
    SStream_concat0(O, ", ");
10354
75
    printFBits16(MI, 2, O);
10355
75
    return;
10356
0
    break;
10357
21
  case 69:
10358
    // VSHTOS
10359
21
    SStream_concat0(O, ".f32.s16\t");
10360
21
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32S16);
10361
21
    printOperand(MI, 0, O);
10362
21
    SStream_concat0(O, ", ");
10363
21
    printOperand(MI, 1, O);
10364
21
    SStream_concat0(O, ", ");
10365
21
    printFBits16(MI, 2, O);
10366
21
    return;
10367
0
    break;
10368
51
  case 70:
10369
    // VSITOD, VSLTOD
10370
51
    SStream_concat0(O, ".f64.s32\t");
10371
51
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64S32);
10372
51
    printOperand(MI, 0, O);
10373
51
    SStream_concat0(O, ", ");
10374
51
    printOperand(MI, 1, O);
10375
51
    break;
10376
42
  case 71:
10377
    // VSITOH, VSLTOH
10378
42
    SStream_concat0(O, ".f16.s32\t");
10379
42
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16S32);
10380
42
    printOperand(MI, 0, O);
10381
42
    SStream_concat0(O, ", ");
10382
42
    printOperand(MI, 1, O);
10383
42
    break;
10384
64
  case 72:
10385
    // VTOSHD
10386
64
    SStream_concat0(O, ".s16.f64\t");
10387
64
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16F64);
10388
64
    printOperand(MI, 0, O);
10389
64
    SStream_concat0(O, ", ");
10390
64
    printOperand(MI, 1, O);
10391
64
    SStream_concat0(O, ", ");
10392
64
    printFBits16(MI, 2, O);
10393
64
    return;
10394
0
    break;
10395
3
  case 73:
10396
    // VTOSHS
10397
3
    SStream_concat0(O, ".s16.f32\t");
10398
3
    ARM_add_vector_data(MI, ARM_VECTORDATA_S16F32);
10399
3
    printOperand(MI, 0, O);
10400
3
    SStream_concat0(O, ", ");
10401
3
    printOperand(MI, 1, O);
10402
3
    SStream_concat0(O, ", ");
10403
3
    printFBits16(MI, 2, O);
10404
3
    return;
10405
0
    break;
10406
47
  case 74:
10407
    // VTOSIRH, VTOSIZH, VTOSLH
10408
47
    SStream_concat0(O, ".s32.f16\t");
10409
47
    ARM_add_vector_data(MI, ARM_VECTORDATA_S32F16);
10410
47
    printOperand(MI, 0, O);
10411
47
    SStream_concat0(O, ", ");
10412
47
    printOperand(MI, 1, O);
10413
47
    break;
10414
8
  case 75:
10415
    // VTOUHD
10416
8
    SStream_concat0(O, ".u16.f64\t");
10417
8
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16F64);
10418
8
    printOperand(MI, 0, O);
10419
8
    SStream_concat0(O, ", ");
10420
8
    printOperand(MI, 1, O);
10421
8
    SStream_concat0(O, ", ");
10422
8
    printFBits16(MI, 2, O);
10423
8
    return;
10424
0
    break;
10425
51
  case 76:
10426
    // VTOUHS
10427
51
    SStream_concat0(O, ".u16.f32\t");
10428
51
    ARM_add_vector_data(MI, ARM_VECTORDATA_U16F32);
10429
51
    printOperand(MI, 0, O);
10430
51
    SStream_concat0(O, ", ");
10431
51
    printOperand(MI, 1, O);
10432
51
    SStream_concat0(O, ", ");
10433
51
    printFBits16(MI, 2, O);
10434
51
    return;
10435
0
    break;
10436
9
  case 77:
10437
    // VTOUIRD, VTOUIZD, VTOULD
10438
9
    SStream_concat0(O, ".u32.f64\t");
10439
9
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32F64);
10440
9
    printOperand(MI, 0, O);
10441
9
    SStream_concat0(O, ", ");
10442
9
    printOperand(MI, 1, O);
10443
9
    break;
10444
32
  case 78:
10445
    // VTOUIRH, VTOUIZH, VTOULH
10446
32
    SStream_concat0(O, ".u32.f16\t");
10447
32
    ARM_add_vector_data(MI, ARM_VECTORDATA_U32F16);
10448
32
    printOperand(MI, 0, O);
10449
32
    SStream_concat0(O, ", ");
10450
32
    printOperand(MI, 1, O);
10451
32
    break;
10452
34
  case 79:
10453
    // VUHTOD
10454
34
    SStream_concat0(O, ".f64.u16\t");
10455
34
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64U16);
10456
34
    printOperand(MI, 0, O);
10457
34
    SStream_concat0(O, ", ");
10458
34
    printOperand(MI, 1, O);
10459
34
    SStream_concat0(O, ", ");
10460
34
    printFBits16(MI, 2, O);
10461
34
    return;
10462
0
    break;
10463
6
  case 80:
10464
    // VUHTOS
10465
6
    SStream_concat0(O, ".f32.u16\t");
10466
6
    ARM_add_vector_data(MI, ARM_VECTORDATA_F32U16);
10467
6
    printOperand(MI, 0, O);
10468
6
    SStream_concat0(O, ", ");
10469
6
    printOperand(MI, 1, O);
10470
6
    SStream_concat0(O, ", ");
10471
6
    printFBits16(MI, 2, O);
10472
6
    return;
10473
0
    break;
10474
39
  case 81:
10475
    // VUITOD, VULTOD
10476
39
    SStream_concat0(O, ".f64.u32\t");
10477
39
    ARM_add_vector_data(MI, ARM_VECTORDATA_F64U32);
10478
39
    printOperand(MI, 0, O);
10479
39
    SStream_concat0(O, ", ");
10480
39
    printOperand(MI, 1, O);
10481
39
    break;
10482
172
  case 82:
10483
    // VUITOH, VULTOH
10484
172
    SStream_concat0(O, ".f16.u32\t");
10485
172
    ARM_add_vector_data(MI, ARM_VECTORDATA_F16U32);
10486
172
    printOperand(MI, 0, O);
10487
172
    SStream_concat0(O, ", ");
10488
172
    printOperand(MI, 1, O);
10489
172
    break;
10490
13.8k
  case 83:
10491
    // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADDspImm, t2ADR, t2ANDr...
10492
13.8k
    SStream_concat0(O, ".w\t");
10493
13.8k
    break;
10494
67
  case 84:
10495
    // t2SRSDB, t2SRSIA
10496
67
    SStream_concat0(O, "\tsp, ");
10497
67
    printOperand(MI, 0, O);
10498
67
    return;
10499
0
    break;
10500
133
  case 85:
10501
    // t2SRSDB_UPD, t2SRSIA_UPD
10502
133
    SStream_concat0(O, "\tsp!, ");
10503
133
    printOperand(MI, 0, O);
10504
133
    return;
10505
0
    break;
10506
21
  case 86:
10507
    // t2SUBS_PC_LR
10508
21
    SStream_concat0(O, "\tpc, lr, ");
10509
21
    printOperand(MI, 0, O);
10510
21
    return;
10511
0
    break;
10512
130k
  case 87:
10513
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
10514
130k
    printPredicateOperand(MI, 4, O);
10515
130k
    SStream_concat0(O, "\t");
10516
130k
    printOperand(MI, 0, O);
10517
130k
    SStream_concat0(O, ", ");
10518
130k
    break;
10519
19.0k
  case 88:
10520
    // tMOVi8, tMVN, tRSB
10521
19.0k
    printPredicateOperand(MI, 3, O);
10522
19.0k
    SStream_concat0(O, "\t");
10523
19.0k
    printOperand(MI, 0, O);
10524
19.0k
    SStream_concat0(O, ", ");
10525
19.0k
    printOperand(MI, 2, O);
10526
19.0k
    break;
10527
639k
  }
10528
10529
10530
  // Fragment 2 encoded into 7 bits for 71 unique commands.
10531
631k
  switch ((Bits >> 26) & 127) {
10532
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
10533
276k
  case 0:
10534
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10535
276k
    printOperand(MI, 0, O);
10536
276k
    break;
10537
7.53k
  case 1:
10538
    // ITasm, t2IT
10539
7.53k
    printMandatoryPredicateOperand(MI, 0, O);
10540
7.53k
    return;
10541
0
    break;
10542
0
  case 2:
10543
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
10544
0
    printVectorListThreeAllLanes(MI, 0, O);
10545
0
    SStream_concat0(O, ", ");
10546
0
    printAddrMode6Operand(MI, 1, O);
10547
0
    break;
10548
0
  case 3:
10549
    // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
10550
0
    printVectorListThreeSpacedAllLanes(MI, 0, O);
10551
0
    SStream_concat0(O, ", ");
10552
0
    printAddrMode6Operand(MI, 1, O);
10553
0
    break;
10554
770
  case 4:
10555
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10556
770
    printVectorListThree(MI, 0, O);
10557
770
    SStream_concat0(O, ", ");
10558
770
    break;
10559
0
  case 5:
10560
    // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
10561
0
    printVectorListThreeSpaced(MI, 0, O);
10562
0
    SStream_concat0(O, ", ");
10563
0
    printAddrMode6Operand(MI, 1, O);
10564
0
    break;
10565
0
  case 6:
10566
    // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
10567
0
    printVectorListFourAllLanes(MI, 0, O);
10568
0
    SStream_concat0(O, ", ");
10569
0
    printAddrMode6Operand(MI, 1, O);
10570
0
    break;
10571
0
  case 7:
10572
    // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
10573
0
    printVectorListFourSpacedAllLanes(MI, 0, O);
10574
0
    SStream_concat0(O, ", ");
10575
0
    printAddrMode6Operand(MI, 1, O);
10576
0
    break;
10577
1.39k
  case 8:
10578
    // VLD4dAsm_16, VLD4dAsm_32, VLD4dAsm_8, VLD4dWB_fixed_Asm_16, VLD4dWB_fi...
10579
1.39k
    printVectorListFour(MI, 0, O);
10580
1.39k
    SStream_concat0(O, ", ");
10581
1.39k
    break;
10582
0
  case 9:
10583
    // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
10584
0
    printVectorListFourSpaced(MI, 0, O);
10585
0
    SStream_concat0(O, ", ");
10586
0
    printAddrMode6Operand(MI, 1, O);
10587
0
    break;
10588
0
  case 10:
10589
    // t2LDRB_OFFSET_imm, t2LDRH_OFFSET_imm, t2LDRSB_OFFSET_imm, t2LDRSH_OFFS...
10590
0
    printT2AddrModeImm8Operand_0(MI, 1, O);
10591
0
    return;
10592
0
    break;
10593
440
  case 11:
10594
    // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
10595
440
    printAddrMode7Operand(MI, 1, O);
10596
440
    break;
10597
0
  case 12:
10598
    // t2LDRB_PRE_imm, t2LDRH_PRE_imm, t2LDRSB_PRE_imm, t2LDRSH_PRE_imm, t2LD...
10599
0
    printT2AddrModeImm8Operand_1(MI, 1, O);
10600
0
    SStream_concat1(O, '!');
10601
0
    return;
10602
0
    break;
10603
97.7k
  case 13:
10604
    // AESD, AESE, BF16_VCVTB, BF16_VCVTT, CDE_CX1, CDE_CX2, CDE_CX3, CDE_VCX...
10605
97.7k
    printOperand(MI, 2, O);
10606
97.7k
    break;
10607
71.3k
  case 14:
10608
    // AESIMC, AESMC, BF16_VCVT, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, C...
10609
71.3k
    printOperand(MI, 1, O);
10610
71.3k
    break;
10611
37.7k
  case 15:
10612
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, BF16VDOTS_VDOTD, BF16VDOTS_VDOTQ, CD...
10613
37.7k
    printOperand(MI, 3, O);
10614
37.7k
    break;
10615
26.2k
  case 16:
10616
    // BL_pred, Bcc, t2B, t2BFLi, t2BFLr, t2BFi, t2BFr, t2Bcc, tB, tBcc
10617
26.2k
    printOperandAddr(MI, Address, 0, O);
10618
26.2k
    break;
10619
3.35k
  case 17:
10620
    // CDE_CX1A, CDE_CX1DA, CDE_CX2A, CDE_CX2DA, CDE_CX3A, CDE_CX3DA, CDE_VCX...
10621
3.35k
    printPImmediate(MI, 1, O);
10622
3.35k
    SStream_concat0(O, ", ");
10623
3.35k
    break;
10624
19.0k
  case 18:
10625
    // CDE_CX1D, MVE_LCTP, MVE_VCVTf16s16n, MVE_VCVTf16u16n, MVE_VCVTf32s32n,...
10626
19.0k
    return;
10627
0
    break;
10628
2.04k
  case 19:
10629
    // CDE_CX2D, CDE_CX3D, FCONSTD, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, M...
10630
2.04k
    SStream_concat0(O, ", ");
10631
2.04k
    break;
10632
33.5k
  case 20:
10633
    // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
10634
33.5k
    printPImmediate(MI, 0, O);
10635
33.5k
    SStream_concat0(O, ", ");
10636
33.5k
    break;
10637
553
  case 21:
10638
    // CDP2
10639
553
    printCImmediate(MI, 2, O);
10640
553
    SStream_concat0(O, ", ");
10641
553
    printCImmediate(MI, 3, O);
10642
553
    SStream_concat0(O, ", ");
10643
553
    printCImmediate(MI, 4, O);
10644
553
    SStream_concat0(O, ", ");
10645
553
    printOperand(MI, 5, O);
10646
553
    return;
10647
0
    break;
10648
1.04k
  case 22:
10649
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
10650
1.04k
    printCPSIFlag(MI, 1, O);
10651
1.04k
    break;
10652
348
  case 23:
10653
    // LDAEXD, LDREXD
10654
348
    printGPRPairOperand(MI, 0, O);
10655
348
    SStream_concat0(O, ", ");
10656
348
    printAddrMode7Operand(MI, 1, O);
10657
348
    return;
10658
0
    break;
10659
827
  case 24:
10660
    // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
10661
827
    printAddrMode5Operand_0(MI, 2, O);
10662
827
    return;
10663
0
    break;
10664
885
  case 25:
10665
    // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
10666
885
    printAddrMode7Operand(MI, 2, O);
10667
885
    break;
10668
1.06k
  case 26:
10669
    // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
10670
1.06k
    printAddrMode5Operand_1(MI, 2, O);
10671
1.06k
    SStream_concat1(O, '!');
10672
1.06k
    return;
10673
0
    break;
10674
775
  case 27:
10675
    // MRRC, t2MRRC, t2MRRC2
10676
775
    printPImmediate(MI, 2, O);
10677
775
    SStream_concat0(O, ", ");
10678
775
    printOperand(MI, 3, O);
10679
775
    SStream_concat0(O, ", ");
10680
775
    printOperand(MI, 0, O);
10681
775
    SStream_concat0(O, ", ");
10682
775
    printOperand(MI, 1, O);
10683
775
    SStream_concat0(O, ", ");
10684
775
    printCImmediate(MI, 4, O);
10685
775
    return;
10686
0
    break;
10687
5.37k
  case 28:
10688
    // MSR, MSRi, t2MSR_AR, t2MSR_M
10689
5.37k
    printMSRMaskOperand(MI, 0, O);
10690
5.37k
    SStream_concat0(O, ", ");
10691
5.37k
    break;
10692
193
  case 29:
10693
    // MSRbanked, t2MSRbanked
10694
193
    printBankedRegOperand(MI, 0, O);
10695
193
    SStream_concat0(O, ", ");
10696
193
    printOperand(MI, 1, O);
10697
193
    return;
10698
0
    break;
10699
6.35k
  case 30:
10700
    // MVE_VCMPf16, MVE_VCMPf16r, MVE_VCMPf32, MVE_VCMPf32r, MVE_VCMPi16, MVE...
10701
6.35k
    printMandatoryRestrictedPredicateOperand(MI, 3, O);
10702
6.35k
    SStream_concat0(O, ", ");
10703
6.35k
    printOperand(MI, 1, O);
10704
6.35k
    SStream_concat0(O, ", ");
10705
6.35k
    printOperand(MI, 2, O);
10706
6.35k
    return;
10707
0
    break;
10708
371
  case 31:
10709
    // MVE_VMOVimmi64, VMOVv1i64, VMOVv2i64
10710
371
    printVMOVModImmOperand(MI, 1, O);
10711
371
    return;
10712
0
    break;
10713
679
  case 32:
10714
    // VCMPEZD, VCMPZD, tRSB
10715
679
    SStream_concat0(O, ", #0");
10716
679
    return;
10717
0
    break;
10718
695
  case 33:
10719
    // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
10720
695
    printVectorListOneAllLanes(MI, 0, O);
10721
695
    SStream_concat0(O, ", ");
10722
695
    break;
10723
1.04k
  case 34:
10724
    // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
10725
1.04k
    printVectorListTwoAllLanes(MI, 0, O);
10726
1.04k
    SStream_concat0(O, ", ");
10727
1.04k
    break;
10728
893
  case 35:
10729
    // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
10730
893
    printVectorListOne(MI, 0, O);
10731
893
    SStream_concat0(O, ", ");
10732
893
    break;
10733
1.80k
  case 36:
10734
    // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
10735
1.80k
    printVectorListTwo(MI, 0, O);
10736
1.80k
    SStream_concat0(O, ", ");
10737
1.80k
    break;
10738
759
  case 37:
10739
    // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
10740
759
    printVectorListTwoSpacedAllLanes(MI, 0, O);
10741
759
    SStream_concat0(O, ", ");
10742
759
    break;
10743
1.51k
  case 38:
10744
    // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
10745
1.51k
    printVectorListTwoSpaced(MI, 0, O);
10746
1.51k
    SStream_concat0(O, ", ");
10747
1.51k
    break;
10748
507
  case 39:
10749
    // VLDR_FPCXTNS_off, VLDR_FPCXTS_off, VLDR_FPSCR_NZCVQC_off, VLDR_FPSCR_o...
10750
507
    printT2AddrModeImm8s4Operand_0(MI, 0, O);
10751
507
    return;
10752
0
    break;
10753
490
  case 40:
10754
    // VLDR_FPCXTNS_pre, VLDR_FPCXTS_pre, VLDR_FPSCR_NZCVQC_pre, VLDR_FPSCR_p...
10755
490
    printT2AddrModeImm8s4Operand_1(MI, 1, O);
10756
490
    SStream_concat1(O, '!');
10757
490
    return;
10758
0
    break;
10759
0
  case 41:
10760
    // VLDR_P0_off, VSTR_P0_off
10761
0
    printT2AddrModeImm8s4Operand_0(MI, 1, O);
10762
0
    return;
10763
0
    break;
10764
0
  case 42:
10765
    // VLDR_P0_pre, VSTR_P0_pre
10766
0
    printT2AddrModeImm8s4Operand_1(MI, 2, O);
10767
0
    SStream_concat1(O, '!');
10768
0
    return;
10769
0
    break;
10770
4.59k
  case 43:
10771
    // VSCCLRMD, VSCCLRMS, t2CLRM, tPOP, tPUSH
10772
4.59k
    printRegisterList(MI, 2, O);
10773
4.59k
    return;
10774
0
    break;
10775
4.30k
  case 44:
10776
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
10777
4.30k
    printOperand(MI, 4, O);
10778
4.30k
    break;
10779
83
  case 45:
10780
    // VST1d16, VST1d32, VST1d64, VST1d8
10781
83
    printVectorListOne(MI, 2, O);
10782
83
    SStream_concat0(O, ", ");
10783
83
    printAddrMode6Operand(MI, 0, O);
10784
83
    return;
10785
0
    break;
10786
285
  case 46:
10787
    // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
10788
285
    printVectorListFour(MI, 2, O);
10789
285
    SStream_concat0(O, ", ");
10790
285
    printAddrMode6Operand(MI, 0, O);
10791
285
    return;
10792
0
    break;
10793
520
  case 47:
10794
    // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
10795
520
    printVectorListFour(MI, 3, O);
10796
520
    SStream_concat0(O, ", ");
10797
520
    printAddrMode6Operand(MI, 1, O);
10798
520
    SStream_concat1(O, '!');
10799
520
    return;
10800
0
    break;
10801
639
  case 48:
10802
    // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
10803
639
    printVectorListFour(MI, 4, O);
10804
639
    SStream_concat0(O, ", ");
10805
639
    printAddrMode6Operand(MI, 1, O);
10806
639
    SStream_concat0(O, ", ");
10807
639
    printOperand(MI, 3, O);
10808
639
    return;
10809
0
    break;
10810
50
  case 49:
10811
    // VST1d16T, VST1d32T, VST1d64T, VST1d8T
10812
50
    printVectorListThree(MI, 2, O);
10813
50
    SStream_concat0(O, ", ");
10814
50
    printAddrMode6Operand(MI, 0, O);
10815
50
    return;
10816
0
    break;
10817
401
  case 50:
10818
    // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
10819
401
    printVectorListThree(MI, 3, O);
10820
401
    SStream_concat0(O, ", ");
10821
401
    printAddrMode6Operand(MI, 1, O);
10822
401
    SStream_concat1(O, '!');
10823
401
    return;
10824
0
    break;
10825
641
  case 51:
10826
    // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
10827
641
    printVectorListThree(MI, 4, O);
10828
641
    SStream_concat0(O, ", ");
10829
641
    printAddrMode6Operand(MI, 1, O);
10830
641
    SStream_concat0(O, ", ");
10831
641
    printOperand(MI, 3, O);
10832
641
    return;
10833
0
    break;
10834
395
  case 52:
10835
    // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
10836
395
    printVectorListOne(MI, 3, O);
10837
395
    SStream_concat0(O, ", ");
10838
395
    printAddrMode6Operand(MI, 1, O);
10839
395
    SStream_concat1(O, '!');
10840
395
    return;
10841
0
    break;
10842
323
  case 53:
10843
    // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
10844
323
    printVectorListOne(MI, 4, O);
10845
323
    SStream_concat0(O, ", ");
10846
323
    printAddrMode6Operand(MI, 1, O);
10847
323
    SStream_concat0(O, ", ");
10848
323
    printOperand(MI, 3, O);
10849
323
    return;
10850
0
    break;
10851
474
  case 54:
10852
    // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
10853
474
    printVectorListTwo(MI, 2, O);
10854
474
    SStream_concat0(O, ", ");
10855
474
    printAddrMode6Operand(MI, 0, O);
10856
474
    return;
10857
0
    break;
10858
488
  case 55:
10859
    // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
10860
488
    printVectorListTwo(MI, 3, O);
10861
488
    SStream_concat0(O, ", ");
10862
488
    printAddrMode6Operand(MI, 1, O);
10863
488
    SStream_concat1(O, '!');
10864
488
    return;
10865
0
    break;
10866
502
  case 56:
10867
    // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
10868
502
    printVectorListTwo(MI, 4, O);
10869
502
    SStream_concat0(O, ", ");
10870
502
    printAddrMode6Operand(MI, 1, O);
10871
502
    SStream_concat0(O, ", ");
10872
502
    printOperand(MI, 3, O);
10873
502
    return;
10874
0
    break;
10875
320
  case 57:
10876
    // VST2b16, VST2b32, VST2b8
10877
320
    printVectorListTwoSpaced(MI, 2, O);
10878
320
    SStream_concat0(O, ", ");
10879
320
    printAddrMode6Operand(MI, 0, O);
10880
320
    return;
10881
0
    break;
10882
721
  case 58:
10883
    // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
10884
721
    printVectorListTwoSpaced(MI, 3, O);
10885
721
    SStream_concat0(O, ", ");
10886
721
    printAddrMode6Operand(MI, 1, O);
10887
721
    SStream_concat1(O, '!');
10888
721
    return;
10889
0
    break;
10890
548
  case 59:
10891
    // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
10892
548
    printVectorListTwoSpaced(MI, 4, O);
10893
548
    SStream_concat0(O, ", ");
10894
548
    printAddrMode6Operand(MI, 1, O);
10895
548
    SStream_concat0(O, ", ");
10896
548
    printOperand(MI, 3, O);
10897
548
    return;
10898
0
    break;
10899
4.89k
  case 60:
10900
    // t2BFic, tCBNZ, tCBZ
10901
4.89k
    printOperandAddr(MI, Address, 1, O);
10902
4.89k
    break;
10903
976
  case 61:
10904
    // t2DMB, t2DSB
10905
976
    printMemBOption(MI, 0, O);
10906
976
    return;
10907
0
    break;
10908
157
  case 62:
10909
    // t2ISB
10910
157
    printInstSyncBOption(MI, 0, O);
10911
157
    return;
10912
0
    break;
10913
177
  case 63:
10914
    // t2PLDWi12, t2PLDi12, t2PLIi12
10915
177
    printAddrModeImm12Operand_0(MI, 0, O);
10916
177
    return;
10917
0
    break;
10918
213
  case 64:
10919
    // t2PLDWi8, t2PLDi8, t2PLIi8
10920
213
    printT2AddrModeImm8Operand_0(MI, 0, O);
10921
213
    return;
10922
0
    break;
10923
336
  case 65:
10924
    // t2PLDWs, t2PLDs, t2PLIs
10925
336
    printT2AddrModeSoRegOperand(MI, 0, O);
10926
336
    return;
10927
0
    break;
10928
2.05k
  case 66:
10929
    // t2PLDpci, t2PLIpci
10930
2.05k
    printThumbLdrLabelOperand(MI, 0, O);
10931
2.05k
    return;
10932
0
    break;
10933
153
  case 67:
10934
    // t2TBB
10935
153
    printAddrModeTBB(MI, 0, O);
10936
153
    return;
10937
0
    break;
10938
252
  case 68:
10939
    // t2TBH
10940
252
    printAddrModeTBH(MI, 0, O);
10941
252
    return;
10942
0
    break;
10943
0
  case 69:
10944
    // t2TSB
10945
0
    printTraceSyncBOption(MI, 0, O);
10946
0
    return;
10947
0
    break;
10948
3.22k
  case 70:
10949
    // tBL, tBLXi
10950
3.22k
    printOperandAddr(MI, Address, 2, O);
10951
3.22k
    return;
10952
0
    break;
10953
631k
  }
10954
10955
10956
  // Fragment 3 encoded into 6 bits for 38 unique commands.
10957
573k
  switch ((Bits >> 33) & 63) {
10958
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
10959
378k
  case 0:
10960
    // ASRi, ASRr, LDRBT_POST, LDRConstPool, LDRHTii, LDRSBTii, LDRSHTii, LDR...
10961
378k
    SStream_concat0(O, ", ");
10962
378k
    break;
10963
117k
  case 1:
10964
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPqAsm_16, VLD3DUP...
10965
117k
    return;
10966
0
    break;
10967
10
  case 2:
10968
    // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
10969
10
    SStream_concat1(O, '!');
10970
10
    return;
10971
0
    break;
10972
1.93k
  case 3:
10973
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD3dWB_fixed_Asm_16, VLD3dWB_fi...
10974
1.93k
    printAddrMode6Operand(MI, 1, O);
10975
1.93k
    break;
10976
224
  case 4:
10977
    // BF16VDOTI_VDOTD, BF16VDOTI_VDOTQ, MVE_VMOV_q_rr, VBF16MALBQI, VBF16MAL...
10978
224
    printVectorIndex(MI, 4, O);
10979
224
    break;
10980
0
  case 5:
10981
    // CDE_CX1A, CDE_CX2A, CDE_CX3A, CDE_VCX1A_vec, CDE_VCX1_vec, CDE_VCX2A_v...
10982
0
    printOperand(MI, 0, O);
10983
0
    SStream_concat0(O, ", ");
10984
0
    break;
10985
0
  case 6:
10986
    // CDE_CX1DA, CDE_CX2DA, CDE_CX3DA
10987
0
    printGPRPairOperand(MI, 0, O);
10988
0
    SStream_concat0(O, ", ");
10989
0
    printOperand(MI, 3, O);
10990
0
    break;
10991
0
  case 7:
10992
    // CDE_CX2D, CDE_CX3D
10993
0
    printOperand(MI, 3, O);
10994
0
    break;
10995
21.6k
  case 8:
10996
    // CDP, MCR, MCRR, MSR, VABSD, VADDD, VCMPD, VCMPED, VDIVD, VMOVD, VMULD,...
10997
21.6k
    printOperand(MI, 1, O);
10998
21.6k
    break;
10999
37
  case 9:
11000
    // FCONSTD
11001
37
    printFPImmOperand(MI, 1, O);
11002
37
    return;
11003
0
    break;
11004
12.8k
  case 10:
11005
    // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
11006
12.8k
    SStream_concat0(O, "!, ");
11007
12.8k
    printRegisterList(MI, 4, O);
11008
12.8k
    break;
11009
17.3k
  case 11:
11010
    // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
11011
17.3k
    printCImmediate(MI, 1, O);
11012
17.3k
    SStream_concat0(O, ", ");
11013
17.3k
    break;
11014
4.72k
  case 12:
11015
    // MRC, MVE_VCVTf16s16_fix, MVE_VCVTf16u16_fix, MVE_VCVTf32s32_fix, MVE_V...
11016
4.72k
    printOperand(MI, 2, O);
11017
4.72k
    break;
11018
352
  case 13:
11019
    // MRS, t2MRS_AR
11020
352
    SStream_concat0(O, ", apsr");
11021
352
    return;
11022
0
    break;
11023
115
  case 14:
11024
    // MRSsys, t2MRSsys_AR
11025
115
    SStream_concat0(O, ", spsr");
11026
115
    return;
11027
0
    break;
11028
255
  case 15:
11029
    // MSRi
11030
255
    printModImmOperand(MI, 1, O);
11031
255
    return;
11032
0
    break;
11033
440
  case 16:
11034
    // MVE_VMOV_to_lane_16, MVE_VMOV_to_lane_32, MVE_VMOV_to_lane_8, VSETLNi1...
11035
440
    printVectorIndex(MI, 3, O);
11036
440
    SStream_concat0(O, ", ");
11037
440
    printOperand(MI, 2, O);
11038
440
    return;
11039
0
    break;
11040
476
  case 17:
11041
    // VCMPEZH, VCMPEZS, VCMPZH, VCMPZS
11042
476
    SStream_concat0(O, ", #0");
11043
476
    return;
11044
0
    break;
11045
6.93k
  case 18:
11046
    // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
11047
6.93k
    printAddrMode6Operand(MI, 2, O);
11048
6.93k
    break;
11049
7.95k
  case 19:
11050
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11051
7.95k
    SStream_concat1(O, '[');
11052
7.95k
    break;
11053
874
  case 20:
11054
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11055
874
    SStream_concat0(O, "[], ");
11056
874
    printOperand(MI, 1, O);
11057
874
    SStream_concat0(O, "[], ");
11058
874
    printOperand(MI, 2, O);
11059
874
    break;
11060
440
  case 21:
11061
    // VLDR_FPCXTNS_post, VLDR_FPCXTS_post, VLDR_FPSCR_NZCVQC_post, VLDR_FPSC...
11062
440
    printT2AddrModeImm8s4OffsetOperand(MI, 2, O);
11063
440
    return;
11064
0
    break;
11065
0
  case 22:
11066
    // VLDR_P0_post, VSTR_P0_post
11067
0
    printT2AddrModeImm8s4OffsetOperand(MI, 3, O);
11068
0
    return;
11069
0
    break;
11070
58
  case 23:
11071
    // VMRS
11072
58
    SStream_concat0(O, ", fpscr");
11073
58
    return;
11074
0
    break;
11075
34
  case 24:
11076
    // VMRS_FPCXTNS
11077
34
    SStream_concat0(O, ", fpcxtns");
11078
34
    return;
11079
0
    break;
11080
71
  case 25:
11081
    // VMRS_FPCXTS
11082
71
    SStream_concat0(O, ", fpcxts");
11083
71
    return;
11084
0
    break;
11085
162
  case 26:
11086
    // VMRS_FPEXC
11087
162
    SStream_concat0(O, ", fpexc");
11088
162
    return;
11089
0
    break;
11090
306
  case 27:
11091
    // VMRS_FPINST
11092
306
    SStream_concat0(O, ", fpinst");
11093
306
    return;
11094
0
    break;
11095
175
  case 28:
11096
    // VMRS_FPINST2
11097
175
    SStream_concat0(O, ", fpinst2");
11098
175
    return;
11099
0
    break;
11100
72
  case 29:
11101
    // VMRS_FPSCR_NZCVQC
11102
72
    SStream_concat0(O, ", fpscr_nzcvqc");
11103
72
    return;
11104
0
    break;
11105
105
  case 30:
11106
    // VMRS_FPSID
11107
105
    SStream_concat0(O, ", fpsid");
11108
105
    return;
11109
0
    break;
11110
66
  case 31:
11111
    // VMRS_MVFR0
11112
66
    SStream_concat0(O, ", mvfr0");
11113
66
    return;
11114
0
    break;
11115
95
  case 32:
11116
    // VMRS_MVFR1
11117
95
    SStream_concat0(O, ", mvfr1");
11118
95
    return;
11119
0
    break;
11120
10
  case 33:
11121
    // VMRS_MVFR2
11122
10
    SStream_concat0(O, ", mvfr2");
11123
10
    return;
11124
0
    break;
11125
0
  case 34:
11126
    // VMRS_P0
11127
0
    SStream_concat0(O, ", p0");
11128
0
    return;
11129
0
    break;
11130
0
  case 35:
11131
    // VMRS_VPR
11132
0
    SStream_concat0(O, ", vpr");
11133
0
    return;
11134
0
    break;
11135
61
  case 36:
11136
    // VSHTOH, VTOSHH, VTOUHH, VUHTOH
11137
61
    printFBits16(MI, 2, O);
11138
61
    return;
11139
0
    break;
11140
144
  case 37:
11141
    // VSLTOD, VSLTOH, VSLTOS, VTOSLD, VTOSLH, VTOSLS, VTOULD, VTOULH, VTOULS...
11142
144
    printFBits32(MI, 2, O);
11143
144
    return;
11144
0
    break;
11145
573k
  }
11146
11147
11148
  // Fragment 4 encoded into 7 bits for 78 unique commands.
11149
452k
  switch ((Bits >> 39) & 127) {
11150
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11151
91.3k
  case 0:
11152
    // ASRi, ASRr, LDRConstPool, LSLi, LSLr, LSRi, LSRr, RORi, RORr, RRXi, t2...
11153
91.3k
    printOperand(MI, 1, O);
11154
91.3k
    break;
11155
373
  case 1:
11156
    // LDRBT_POST, LDRHTii, LDRSBTii, LDRSHTii, LDRT_POST, STRBT_POST, STRT_P...
11157
373
    printAddrMode7Operand(MI, 1, O);
11158
373
    return;
11159
0
    break;
11160
0
  case 2:
11161
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
11162
0
    printAddrMode6Operand(MI, 2, O);
11163
0
    break;
11164
67.8k
  case 3:
11165
    // VLD3DUPdWB_register_Asm_16, VLD3DUPdWB_register_Asm_32, VLD3DUPdWB_reg...
11166
67.8k
    printOperand(MI, 3, O);
11167
67.8k
    break;
11168
20.0k
  case 4:
11169
    // VLD3dAsm_16, VLD3dAsm_32, VLD3dAsm_8, VLD4dAsm_16, VLD4dAsm_32, VLD4dA...
11170
20.0k
    return;
11171
0
    break;
11172
3.43k
  case 5:
11173
    // VLD3dWB_fixed_Asm_16, VLD3dWB_fixed_Asm_32, VLD3dWB_fixed_Asm_8, VLD4d...
11174
3.43k
    SStream_concat1(O, '!');
11175
3.43k
    return;
11176
0
    break;
11177
23.6k
  case 6:
11178
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11179
23.6k
    SStream_concat0(O, ", ");
11180
23.6k
    break;
11181
0
  case 7:
11182
    // t2LDRB_POST_imm, t2LDRH_POST_imm, t2LDRSB_POST_imm, t2LDRSH_POST_imm, ...
11183
0
    printT2AddrModeImm8OffsetOperand(MI, 2, O);
11184
0
    return;
11185
0
    break;
11186
398
  case 8:
11187
    // t2MOVSsi, t2MOVsi, t2CMNzrs, t2CMPrs, t2MVNs, t2TEQrs, t2TSTrs
11188
398
    printT2SOOperand(MI, 1, O);
11189
398
    return;
11190
0
    break;
11191
367
  case 9:
11192
    // t2MOVSsr, t2MOVsr, CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr
11193
367
    printSORegRegOperand(MI, 1, O);
11194
367
    return;
11195
0
    break;
11196
708
  case 10:
11197
    // ADR, t2ADR
11198
708
    printAdrLabelOperand_0(MI, 1, O);
11199
708
    return;
11200
0
    break;
11201
521
  case 11:
11202
    // BFC, t2BFC
11203
521
    printBitfieldInvMaskImmOperand(MI, 2, O);
11204
521
    return;
11205
0
    break;
11206
13.3k
  case 12:
11207
    // BFI, CDE_VCX1_vec, CDE_VCX2_vec, CDE_VCX3_vec, CPS3p, CRC32B, CRC32CB,...
11208
13.3k
    printOperand(MI, 2, O);
11209
13.3k
    break;
11210
0
  case 13:
11211
    // CDE_VCX2A_fpdp, CDE_VCX2A_fpsp, CDE_VCX3A_fpdp, CDE_VCX3A_fpsp
11212
0
    printOperand(MI, 4, O);
11213
0
    break;
11214
937
  case 14:
11215
    // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
11216
937
    printModImmOperand(MI, 1, O);
11217
937
    return;
11218
0
    break;
11219
1.01k
  case 15:
11220
    // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
11221
1.01k
    printSORegImmOperand(MI, 1, O);
11222
1.01k
    return;
11223
0
    break;
11224
303
  case 16:
11225
    // FCONSTH, FCONSTS, MVE_VMOVimmf32, VMOVv2f32, VMOVv4f32
11226
303
    printFPImmOperand(MI, 1, O);
11227
303
    return;
11228
0
    break;
11229
2.58k
  case 17:
11230
    // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
11231
2.58k
    printRegisterList(MI, 3, O);
11232
2.58k
    break;
11233
141
  case 18:
11234
    // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
11235
141
    printCoprocOptionImm(MI, 3, O);
11236
141
    return;
11237
0
    break;
11238
744
  case 19:
11239
    // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
11240
744
    printPostIdxImm8s4Operand(MI, 3, O);
11241
744
    return;
11242
0
    break;
11243
3.97k
  case 20:
11244
    // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
11245
3.97k
    printAddrMode5Operand_0(MI, 2, O);
11246
3.97k
    return;
11247
0
    break;
11248
16.6k
  case 21:
11249
    // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
11250
16.6k
    printAddrMode7Operand(MI, 2, O);
11251
16.6k
    break;
11252
6.90k
  case 22:
11253
    // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
11254
6.90k
    printAddrMode5Operand_1(MI, 2, O);
11255
6.90k
    SStream_concat1(O, '!');
11256
6.90k
    return;
11257
0
    break;
11258
2.57k
  case 23:
11259
    // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
11260
2.57k
    printAddrModeImm12Operand_1(MI, 2, O);
11261
2.57k
    SStream_concat1(O, '!');
11262
2.57k
    return;
11263
0
    break;
11264
1.73k
  case 24:
11265
    // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
11266
1.73k
    printAddrMode2Operand(MI, 2, O);
11267
1.73k
    SStream_concat1(O, '!');
11268
1.73k
    return;
11269
0
    break;
11270
2.64k
  case 25:
11271
    // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
11272
2.64k
    printAddrModeImm12Operand_0(MI, 1, O);
11273
2.64k
    return;
11274
0
    break;
11275
1.88k
  case 26:
11276
    // LDRBrs, LDRrs, STRBrs, STRrs
11277
1.88k
    printAddrMode2Operand(MI, 1, O);
11278
1.88k
    return;
11279
0
    break;
11280
701
  case 27:
11281
    // LDRH, LDRSB, LDRSH, STRH
11282
701
    printAddrMode3Operand_0(MI, 1, O);
11283
701
    return;
11284
0
    break;
11285
1.17k
  case 28:
11286
    // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
11287
1.17k
    printAddrMode3Operand_1(MI, 2, O);
11288
1.17k
    SStream_concat1(O, '!');
11289
1.17k
    return;
11290
0
    break;
11291
528
  case 29:
11292
    // MCR2, MRC2
11293
528
    printCImmediate(MI, 3, O);
11294
528
    SStream_concat0(O, ", ");
11295
528
    printCImmediate(MI, 4, O);
11296
528
    SStream_concat0(O, ", ");
11297
528
    printOperand(MI, 5, O);
11298
528
    return;
11299
0
    break;
11300
429
  case 30:
11301
    // MRSbanked, t2MRSbanked
11302
429
    printBankedRegOperand(MI, 1, O);
11303
429
    return;
11304
0
    break;
11305
1.47k
  case 31:
11306
    // MVE_VBICimmi16, MVE_VBICimmi32, MVE_VORRimmi16, MVE_VORRimmi32
11307
1.47k
    printVMOVModImmOperand(MI, 2, O);
11308
1.47k
    return;
11309
0
    break;
11310
3.33k
  case 32:
11311
    // MVE_VLDRBS16, MVE_VLDRBS32, MVE_VLDRBU16, MVE_VLDRBU32, MVE_VLDRBU8, M...
11312
3.33k
    printT2AddrModeImm8Operand_0(MI, 1, O);
11313
3.33k
    return;
11314
0
    break;
11315
868
  case 33:
11316
    // MVE_VLDRBS16_pre, MVE_VLDRBS32_pre, MVE_VLDRBU16_pre, MVE_VLDRBU32_pre...
11317
868
    printT2AddrModeImm8Operand_0(MI, 2, O);
11318
868
    SStream_concat1(O, '!');
11319
868
    return;
11320
0
    break;
11321
107
  case 34:
11322
    // MVE_VLDRBS16_rq, MVE_VLDRBS32_rq, MVE_VLDRBU16_rq, MVE_VLDRBU32_rq, MV...
11323
107
    printMveAddrModeRQOperand_0(MI, 1, O);
11324
107
    return;
11325
0
    break;
11326
2.21k
  case 35:
11327
    // MVE_VLDRBU8_pre, MVE_VLDRHU16_pre, MVE_VLDRWU32_pre, MVE_VSTRBU8_pre, ...
11328
2.21k
    printT2AddrModeImm8Operand_1(MI, 2, O);
11329
2.21k
    SStream_concat1(O, '!');
11330
2.21k
    return;
11331
0
    break;
11332
29
  case 36:
11333
    // MVE_VLDRDU64_rq, MVE_VSTRD64_rq
11334
29
    printMveAddrModeRQOperand_3(MI, 1, O);
11335
29
    return;
11336
0
    break;
11337
35
  case 37:
11338
    // MVE_VLDRHS32_rq, MVE_VLDRHU16_rq, MVE_VLDRHU32_rq, MVE_VSTRH16_rq, MVE...
11339
35
    printMveAddrModeRQOperand_1(MI, 1, O);
11340
35
    return;
11341
0
    break;
11342
83
  case 38:
11343
    // MVE_VLDRWU32_rq, MVE_VSTRW32_rq
11344
83
    printMveAddrModeRQOperand_2(MI, 1, O);
11345
83
    return;
11346
0
    break;
11347
1.98k
  case 39:
11348
    // MVE_VMOVimmi16, MVE_VMOVimmi32, MVE_VMOVimmi8, MVE_VMVNimmi16, MVE_VMV...
11349
1.98k
    printVMOVModImmOperand(MI, 1, O);
11350
1.98k
    return;
11351
0
    break;
11352
1.08k
  case 40:
11353
    // MVE_WLSTP_16, MVE_WLSTP_32, MVE_WLSTP_64, MVE_WLSTP_8, t2BFic, t2WLS
11354
1.08k
    printOperandAddr(MI, Address, 2, O);
11355
1.08k
    break;
11356
577
  case 41:
11357
    // SSAT, SSAT16, t2SSAT, t2SSAT16
11358
577
    printImmPlusOneOperand(MI, 1, O);
11359
577
    SStream_concat0(O, ", ");
11360
577
    printOperand(MI, 2, O);
11361
577
    break;
11362
208
  case 42:
11363
    // STLEXD, STREXD
11364
208
    printGPRPairOperand(MI, 1, O);
11365
208
    SStream_concat0(O, ", ");
11366
208
    printAddrMode7Operand(MI, 2, O);
11367
208
    return;
11368
0
    break;
11369
574
  case 43:
11370
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
11371
574
    printNoHashImmediate(MI, 4, O);
11372
574
    break;
11373
2.50k
  case 44:
11374
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
11375
2.50k
    printNoHashImmediate(MI, 6, O);
11376
2.50k
    break;
11377
1.39k
  case 45:
11378
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11379
1.39k
    printNoHashImmediate(MI, 8, O);
11380
1.39k
    SStream_concat0(O, "], ");
11381
1.39k
    break;
11382
174
  case 46:
11383
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
11384
174
    SStream_concat0(O, "[]}, ");
11385
174
    break;
11386
1.32k
  case 47:
11387
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11388
1.32k
    printNoHashImmediate(MI, 10, O);
11389
1.32k
    SStream_concat0(O, "], ");
11390
1.32k
    printOperand(MI, 1, O);
11391
1.32k
    SStream_concat1(O, '[');
11392
1.32k
    printNoHashImmediate(MI, 10, O);
11393
1.32k
    SStream_concat0(O, "], ");
11394
1.32k
    printOperand(MI, 2, O);
11395
1.32k
    SStream_concat1(O, '[');
11396
1.32k
    printNoHashImmediate(MI, 10, O);
11397
1.32k
    break;
11398
700
  case 48:
11399
    // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
11400
700
    SStream_concat0(O, "[], ");
11401
700
    printOperand(MI, 3, O);
11402
700
    SStream_concat0(O, "[]}, ");
11403
700
    break;
11404
622
  case 49:
11405
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
11406
622
    printNoHashImmediate(MI, 12, O);
11407
622
    SStream_concat0(O, "], ");
11408
622
    printOperand(MI, 1, O);
11409
622
    SStream_concat1(O, '[');
11410
622
    printNoHashImmediate(MI, 12, O);
11411
622
    SStream_concat0(O, "], ");
11412
622
    printOperand(MI, 2, O);
11413
622
    SStream_concat1(O, '[');
11414
622
    printNoHashImmediate(MI, 12, O);
11415
622
    SStream_concat0(O, "], ");
11416
622
    printOperand(MI, 3, O);
11417
622
    SStream_concat1(O, '[');
11418
622
    printNoHashImmediate(MI, 12, O);
11419
622
    SStream_concat0(O, "]}, ");
11420
622
    printAddrMode6Operand(MI, 5, O);
11421
622
    printAddrMode6OffsetOperand(MI, 7, O);
11422
622
    return;
11423
0
    break;
11424
632
  case 50:
11425
    // VLDRD, VLDRS, VSTRD, VSTRS
11426
632
    printAddrMode5Operand_0(MI, 1, O);
11427
632
    return;
11428
0
    break;
11429
296
  case 51:
11430
    // VLDRH, VSTRH
11431
296
    printAddrMode5FP16Operand_0(MI, 1, O);
11432
296
    return;
11433
0
    break;
11434
153
  case 52:
11435
    // VST1LNd16, VST1LNd32, VST1LNd8
11436
153
    printNoHashImmediate(MI, 3, O);
11437
153
    SStream_concat0(O, "]}, ");
11438
153
    printAddrMode6Operand(MI, 0, O);
11439
153
    return;
11440
0
    break;
11441
954
  case 53:
11442
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
11443
954
    printNoHashImmediate(MI, 5, O);
11444
954
    break;
11445
427
  case 54:
11446
    // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
11447
427
    printNoHashImmediate(MI, 7, O);
11448
427
    SStream_concat0(O, "], ");
11449
427
    printOperand(MI, 5, O);
11450
427
    SStream_concat1(O, '[');
11451
427
    printNoHashImmediate(MI, 7, O);
11452
427
    SStream_concat0(O, "], ");
11453
427
    printOperand(MI, 6, O);
11454
427
    SStream_concat1(O, '[');
11455
427
    printNoHashImmediate(MI, 7, O);
11456
427
    SStream_concat0(O, "]}, ");
11457
427
    printAddrMode6Operand(MI, 1, O);
11458
427
    printAddrMode6OffsetOperand(MI, 3, O);
11459
427
    return;
11460
0
    break;
11461
1.74k
  case 55:
11462
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11463
1.74k
    printOperand(MI, 5, O);
11464
1.74k
    SStream_concat0(O, ", ");
11465
1.74k
    printOperand(MI, 6, O);
11466
1.74k
    break;
11467
156
  case 56:
11468
    // VTBL1
11469
156
    printVectorListOne(MI, 1, O);
11470
156
    SStream_concat0(O, ", ");
11471
156
    printOperand(MI, 2, O);
11472
156
    return;
11473
0
    break;
11474
45
  case 57:
11475
    // VTBL2
11476
45
    printVectorListTwo(MI, 1, O);
11477
45
    SStream_concat0(O, ", ");
11478
45
    printOperand(MI, 2, O);
11479
45
    return;
11480
0
    break;
11481
212
  case 58:
11482
    // VTBL3
11483
212
    printVectorListThree(MI, 1, O);
11484
212
    SStream_concat0(O, ", ");
11485
212
    printOperand(MI, 2, O);
11486
212
    return;
11487
0
    break;
11488
114
  case 59:
11489
    // VTBL4
11490
114
    printVectorListFour(MI, 1, O);
11491
114
    SStream_concat0(O, ", ");
11492
114
    printOperand(MI, 2, O);
11493
114
    return;
11494
0
    break;
11495
51
  case 60:
11496
    // VTBX1
11497
51
    printVectorListOne(MI, 2, O);
11498
51
    SStream_concat0(O, ", ");
11499
51
    printOperand(MI, 3, O);
11500
51
    return;
11501
0
    break;
11502
180
  case 61:
11503
    // VTBX2
11504
180
    printVectorListTwo(MI, 2, O);
11505
180
    SStream_concat0(O, ", ");
11506
180
    printOperand(MI, 3, O);
11507
180
    return;
11508
0
    break;
11509
82
  case 62:
11510
    // VTBX3
11511
82
    printVectorListThree(MI, 2, O);
11512
82
    SStream_concat0(O, ", ");
11513
82
    printOperand(MI, 3, O);
11514
82
    return;
11515
0
    break;
11516
116
  case 63:
11517
    // VTBX4
11518
116
    printVectorListFour(MI, 2, O);
11519
116
    SStream_concat0(O, ", ");
11520
116
    printOperand(MI, 3, O);
11521
116
    return;
11522
0
    break;
11523
1.38k
  case 64:
11524
    // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
11525
1.38k
    SStream_concat0(O, " ^");
11526
1.38k
    return;
11527
0
    break;
11528
554
  case 65:
11529
    // t2BFLi, t2BFi
11530
554
    printOperandAddr(MI, Address, 1, O);
11531
554
    return;
11532
0
    break;
11533
13.0k
  case 66:
11534
    // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
11535
13.0k
    printThumbLdrLabelOperand(MI, 1, O);
11536
13.0k
    return;
11537
0
    break;
11538
633
  case 67:
11539
    // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
11540
633
    printT2AddrModeSoRegOperand(MI, 1, O);
11541
633
    return;
11542
0
    break;
11543
26
  case 68:
11544
    // t2LDREX
11545
26
    printT2AddrModeImm0_1020s4Operand(MI, 1, O);
11546
26
    return;
11547
0
    break;
11548
1.00k
  case 69:
11549
    // t2MRS_M
11550
1.00k
    printMSRMaskOperand(MI, 1, O);
11551
1.00k
    return;
11552
0
    break;
11553
1.01k
  case 70:
11554
    // tADDspi, tSUBspi
11555
1.01k
    printThumbS4ImmOperand(MI, 2, O);
11556
1.01k
    return;
11557
0
    break;
11558
10.3k
  case 71:
11559
    // tADR
11560
10.3k
    printAdrLabelOperandAddr_2(MI, Address, 1, O);
11561
10.3k
    return;
11562
0
    break;
11563
28.5k
  case 72:
11564
    // tASRri, tLSRri
11565
28.5k
    printThumbSRImm(MI, 3, O);
11566
28.5k
    return;
11567
0
    break;
11568
23.2k
  case 73:
11569
    // tLDRBi, tSTRBi
11570
23.2k
    printThumbAddrModeImm5S1Operand(MI, 1, O);
11571
23.2k
    return;
11572
0
    break;
11573
14.2k
  case 74:
11574
    // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
11575
14.2k
    printThumbAddrModeRROperand(MI, 1, O);
11576
14.2k
    return;
11577
0
    break;
11578
24.3k
  case 75:
11579
    // tLDRHi, tSTRHi
11580
24.3k
    printThumbAddrModeImm5S2Operand(MI, 1, O);
11581
24.3k
    return;
11582
0
    break;
11583
28.4k
  case 76:
11584
    // tLDRi, tSTRi
11585
28.4k
    printThumbAddrModeImm5S4Operand(MI, 1, O);
11586
28.4k
    return;
11587
0
    break;
11588
14.3k
  case 77:
11589
    // tLDRspi, tSTRspi
11590
14.3k
    printThumbAddrModeSPOperand(MI, 1, O);
11591
14.3k
    return;
11592
0
    break;
11593
452k
  }
11594
11595
11596
  // Fragment 5 encoded into 5 bits for 27 unique commands.
11597
226k
  switch ((Bits >> 46) & 31) {
11598
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11599
86.4k
  case 0:
11600
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11601
86.4k
    SStream_concat0(O, ", ");
11602
86.4k
    break;
11603
97.2k
  case 1:
11604
    // LDRConstPool, RRXi, VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD2LN...
11605
97.2k
    return;
11606
0
    break;
11607
0
  case 2:
11608
    // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
11609
0
    SStream_concat1(O, '!');
11610
0
    return;
11611
0
    break;
11612
246
  case 3:
11613
    // VLD3dWB_register_Asm_16, VLD3dWB_register_Asm_32, VLD3dWB_register_Asm...
11614
246
    printOperand(MI, 3, O);
11615
246
    return;
11616
0
    break;
11617
3.50k
  case 4:
11618
    // CDE_CX2DA, CDE_CX3D, CDE_CX3DA, VLD1DUPd16wb_register, VLD1DUPd32wb_re...
11619
3.50k
    printOperand(MI, 4, O);
11620
3.50k
    break;
11621
13.0k
  case 5:
11622
    // CDP, t2CDP, t2CDP2
11623
13.0k
    printCImmediate(MI, 2, O);
11624
13.0k
    SStream_concat0(O, ", ");
11625
13.0k
    printCImmediate(MI, 3, O);
11626
13.0k
    SStream_concat0(O, ", ");
11627
13.0k
    printCImmediate(MI, 4, O);
11628
13.0k
    SStream_concat0(O, ", ");
11629
13.0k
    printOperand(MI, 5, O);
11630
13.0k
    return;
11631
0
    break;
11632
3.42k
  case 6:
11633
    // MCR, MCRR, VADDD, VDIVD, VMULD, VNMULD, VSUBD, t2MCR, t2MCR2, t2MCRR, ...
11634
3.42k
    printOperand(MI, 2, O);
11635
3.42k
    break;
11636
3.35k
  case 7:
11637
    // MRC, t2MRC, t2MRC2
11638
3.35k
    printOperand(MI, 0, O);
11639
3.35k
    SStream_concat0(O, ", ");
11640
3.35k
    printCImmediate(MI, 3, O);
11641
3.35k
    SStream_concat0(O, ", ");
11642
3.35k
    printCImmediate(MI, 4, O);
11643
3.35k
    SStream_concat0(O, ", ");
11644
3.35k
    printOperand(MI, 5, O);
11645
3.35k
    return;
11646
0
    break;
11647
1.52k
  case 8:
11648
    // MVE_VLDRBS16_post, MVE_VLDRBS32_post, MVE_VLDRBU16_post, MVE_VLDRBU32_...
11649
1.52k
    printT2AddrModeImm8OffsetOperand(MI, 3, O);
11650
1.52k
    return;
11651
0
    break;
11652
1.23k
  case 9:
11653
    // MVE_VMOV_from_lane_32, MVE_VMOV_from_lane_s16, MVE_VMOV_from_lane_s8, ...
11654
1.23k
    printVectorIndex(MI, 2, O);
11655
1.23k
    return;
11656
0
    break;
11657
1.13k
  case 10:
11658
    // MVE_VMOV_q_rr, VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_U...
11659
1.13k
    printOperand(MI, 1, O);
11660
1.13k
    break;
11661
222
  case 11:
11662
    // MVE_VSHLL_lws16bh, MVE_VSHLL_lws16th, MVE_VSHLL_lwu16bh, MVE_VSHLL_lwu...
11663
222
    SStream_concat0(O, ", #16");
11664
222
    return;
11665
0
    break;
11666
473
  case 12:
11667
    // MVE_VSHLL_lws8bh, MVE_VSHLL_lws8th, MVE_VSHLL_lwu8bh, MVE_VSHLL_lwu8th
11668
473
    SStream_concat0(O, ", #8");
11669
473
    return;
11670
0
    break;
11671
486
  case 13:
11672
    // SSAT, t2SSAT
11673
486
    printShiftImmOperand(MI, 3, O);
11674
486
    return;
11675
0
    break;
11676
303
  case 14:
11677
    // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
11678
303
    printRotImmOperand(MI, 2, O);
11679
303
    return;
11680
0
    break;
11681
5.04k
  case 15:
11682
    // VCEQzv16i8, VCEQzv2f32, VCEQzv2i32, VCEQzv4f16, VCEQzv4f32, VCEQzv4i16...
11683
5.04k
    SStream_concat0(O, ", #0");
11684
5.04k
    return;
11685
0
    break;
11686
396
  case 16:
11687
    // VCMLAv2f32_indexed, VCMLAv4f16_indexed, VCMLAv4f32_indexed, VCMLAv8f16...
11688
396
    printVectorIndex(MI, 4, O);
11689
396
    SStream_concat0(O, ", ");
11690
396
    printComplexRotationOp_90_0(MI, 5, O);
11691
396
    return;
11692
0
    break;
11693
450
  case 17:
11694
    // VFMALDI, VFMALQI, VFMSLDI, VFMSLQI
11695
450
    printVectorIndex(MI, 3, O);
11696
450
    return;
11697
0
    break;
11698
2.15k
  case 18:
11699
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
11700
2.15k
    SStream_concat0(O, "]}, ");
11701
2.15k
    break;
11702
3.19k
  case 19:
11703
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
11704
3.19k
    SStream_concat0(O, "], ");
11705
3.19k
    break;
11706
33
  case 20:
11707
    // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
11708
33
    printAddrMode6Operand(MI, 3, O);
11709
33
    return;
11710
0
    break;
11711
455
  case 21:
11712
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11713
455
    printAddrMode6Operand(MI, 4, O);
11714
455
    break;
11715
386
  case 22:
11716
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
11717
386
    printAddrMode6Operand(MI, 5, O);
11718
386
    printAddrMode6OffsetOperand(MI, 7, O);
11719
386
    return;
11720
0
    break;
11721
815
  case 23:
11722
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
11723
815
    SStream_concat0(O, "}, ");
11724
815
    printAddrMode6Operand(MI, 1, O);
11725
815
    printAddrMode6OffsetOperand(MI, 3, O);
11726
815
    return;
11727
0
    break;
11728
268
  case 24:
11729
    // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
11730
268
    printOperand(MI, 5, O);
11731
268
    SStream_concat1(O, '[');
11732
268
    printNoHashImmediate(MI, 8, O);
11733
268
    SStream_concat0(O, "], ");
11734
268
    printOperand(MI, 6, O);
11735
268
    SStream_concat1(O, '[');
11736
268
    printNoHashImmediate(MI, 8, O);
11737
268
    SStream_concat0(O, "], ");
11738
268
    printOperand(MI, 7, O);
11739
268
    SStream_concat1(O, '[');
11740
268
    printNoHashImmediate(MI, 8, O);
11741
268
    SStream_concat0(O, "]}, ");
11742
268
    printAddrMode6Operand(MI, 1, O);
11743
268
    printAddrMode6OffsetOperand(MI, 3, O);
11744
268
    return;
11745
0
    break;
11746
539
  case 25:
11747
    // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
11748
539
    SStream_concat0(O, " ^");
11749
539
    return;
11750
0
    break;
11751
0
  case 26:
11752
    // t2MOVsra_glue, t2MOVsrl_glue
11753
0
    SStream_concat0(O, ", #1");
11754
0
    return;
11755
0
    break;
11756
226k
  }
11757
11758
11759
  // Fragment 6 encoded into 6 bits for 38 unique commands.
11760
100k
  switch ((Bits >> 51) & 63) {
11761
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11762
33.0k
  case 0:
11763
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, ADCrr, ADDrr, ANDrr, B...
11764
33.0k
    printOperand(MI, 2, O);
11765
33.0k
    break;
11766
3.17k
  case 1:
11767
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
11768
3.17k
    printOperand(MI, 4, O);
11769
3.17k
    break;
11770
3.04k
  case 2:
11771
    // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
11772
3.04k
    printModImmOperand(MI, 2, O);
11773
3.04k
    return;
11774
0
    break;
11775
5.34k
  case 3:
11776
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
11777
5.34k
    printSORegImmOperand(MI, 2, O);
11778
5.34k
    return;
11779
0
    break;
11780
282
  case 4:
11781
    // BFI, t2BFI
11782
282
    printBitfieldInvMaskImmOperand(MI, 3, O);
11783
282
    return;
11784
0
    break;
11785
4.15k
  case 5:
11786
    // CDE_CX2DA, CDE_CX3D, VADDD, VDIVD, VLD1DUPd16wb_register, VLD1DUPd32wb...
11787
4.15k
    return;
11788
0
    break;
11789
3.08k
  case 6:
11790
    // CDE_CX3DA, MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
11791
3.08k
    SStream_concat0(O, ", ");
11792
3.08k
    break;
11793
8.48k
  case 7:
11794
    // CDE_VCX2_vec, CDE_VCX3_vec, MVE_VABAVs16, MVE_VABAVs32, MVE_VABAVs8, M...
11795
8.48k
    printOperand(MI, 3, O);
11796
8.48k
    break;
11797
1.17k
  case 8:
11798
    // CDE_VCX3A_fpdp, CDE_VCX3A_fpsp, VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8...
11799
1.17k
    printOperand(MI, 5, O);
11800
1.17k
    break;
11801
1.69k
  case 9:
11802
    // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
11803
1.69k
    printCoprocOptionImm(MI, 3, O);
11804
1.69k
    return;
11805
0
    break;
11806
4.81k
  case 10:
11807
    // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
11808
4.81k
    printPostIdxImm8s4Operand(MI, 3, O);
11809
4.81k
    return;
11810
0
    break;
11811
6.26k
  case 11:
11812
    // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
11813
6.26k
    printAddrMode2OffsetOperand(MI, 3, O);
11814
6.26k
    return;
11815
0
    break;
11816
321
  case 12:
11817
    // LDRD, STRD
11818
321
    printAddrMode3Operand_0(MI, 2, O);
11819
321
    return;
11820
0
    break;
11821
2.18k
  case 13:
11822
    // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
11823
2.18k
    printAddrMode7Operand(MI, 3, O);
11824
2.18k
    break;
11825
144
  case 14:
11826
    // LDRD_PRE, STRD_PRE
11827
144
    printAddrMode3Operand_1(MI, 3, O);
11828
144
    SStream_concat1(O, '!');
11829
144
    return;
11830
0
    break;
11831
389
  case 15:
11832
    // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
11833
389
    printPostIdxImm8Operand(MI, 3, O);
11834
389
    return;
11835
0
    break;
11836
721
  case 16:
11837
    // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
11838
721
    printPostIdxRegOperand(MI, 3, O);
11839
721
    return;
11840
0
    break;
11841
1.27k
  case 17:
11842
    // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
11843
1.27k
    printAddrMode3OffsetOperand(MI, 3, O);
11844
1.27k
    return;
11845
0
    break;
11846
426
  case 18:
11847
    // MCRR2
11848
426
    printCImmediate(MI, 4, O);
11849
426
    return;
11850
0
    break;
11851
0
  case 19:
11852
    // MVE_SQRSHRL, MVE_UQRSHLL
11853
0
    printMveSaturateOp(MI, 5, O);
11854
0
    SStream_concat0(O, ", ");
11855
0
    printOperand(MI, 4, O);
11856
0
    return;
11857
0
    break;
11858
0
  case 20:
11859
    // MVE_VMOV_q_rr
11860
0
    printVectorIndex(MI, 5, O);
11861
0
    SStream_concat0(O, ", ");
11862
0
    printOperand(MI, 2, O);
11863
0
    SStream_concat0(O, ", ");
11864
0
    printOperand(MI, 3, O);
11865
0
    return;
11866
0
    break;
11867
938
  case 21:
11868
    // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
11869
938
    printAddrMode7Operand(MI, 2, O);
11870
938
    return;
11871
0
    break;
11872
275
  case 22:
11873
    // VCADDv2f32, VCADDv4f16, VCADDv4f32, VCADDv8f16
11874
275
    printComplexRotationOp_180_90(MI, 3, O);
11875
275
    return;
11876
0
    break;
11877
158
  case 23:
11878
    // VCMLAv2f32, VCMLAv4f16, VCMLAv4f32, VCMLAv8f16
11879
158
    printComplexRotationOp_90_0(MI, 4, O);
11880
158
    return;
11881
0
    break;
11882
1.04k
  case 24:
11883
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
11884
1.04k
    printAddrMode6Operand(MI, 1, O);
11885
1.04k
    break;
11886
462
  case 25:
11887
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
11888
462
    printAddrMode6Operand(MI, 2, O);
11889
462
    printAddrMode6OffsetOperand(MI, 4, O);
11890
462
    return;
11891
0
    break;
11892
266
  case 26:
11893
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
11894
266
    printOperand(MI, 1, O);
11895
266
    SStream_concat1(O, '[');
11896
266
    printNoHashImmediate(MI, 6, O);
11897
266
    SStream_concat0(O, "]}, ");
11898
266
    printAddrMode6Operand(MI, 2, O);
11899
266
    return;
11900
0
    break;
11901
1.13k
  case 27:
11902
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
11903
1.13k
    SStream_concat1(O, '[');
11904
1.13k
    printNoHashImmediate(MI, 8, O);
11905
1.13k
    break;
11906
141
  case 28:
11907
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
11908
141
    printAddrMode6OffsetOperand(MI, 6, O);
11909
141
    return;
11910
0
    break;
11911
652
  case 29:
11912
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
11913
652
    printAddrMode6Operand(MI, 4, O);
11914
652
    printAddrMode6OffsetOperand(MI, 6, O);
11915
652
    return;
11916
0
    break;
11917
930
  case 30:
11918
    // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
11919
930
    printOperand(MI, 7, O);
11920
930
    SStream_concat0(O, "}, ");
11921
930
    printAddrMode6Operand(MI, 1, O);
11922
930
    printAddrMode6OffsetOperand(MI, 3, O);
11923
930
    return;
11924
0
    break;
11925
1.55k
  case 31:
11926
    // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
11927
1.55k
    printT2SOOperand(MI, 2, O);
11928
1.55k
    return;
11929
0
    break;
11930
146
  case 32:
11931
    // t2ASRri, t2LSRri
11932
146
    printThumbSRImm(MI, 2, O);
11933
146
    return;
11934
0
    break;
11935
434
  case 33:
11936
    // t2BFic, t2CSEL, t2CSINC, t2CSINV, t2CSNEG
11937
434
    printMandatoryPredicateOperand(MI, 3, O);
11938
434
    return;
11939
0
    break;
11940
3.30k
  case 34:
11941
    // t2LDRD_PRE, t2STRD_PRE
11942
3.30k
    printT2AddrModeImm8s4Operand_1(MI, 3, O);
11943
3.30k
    SStream_concat1(O, '!');
11944
3.30k
    return;
11945
0
    break;
11946
348
  case 35:
11947
    // t2LDRDi8, t2STRDi8
11948
348
    printT2AddrModeImm8s4Operand_0(MI, 2, O);
11949
348
    return;
11950
0
    break;
11951
469
  case 36:
11952
    // t2STREX
11953
469
    printT2AddrModeImm0_1020s4Operand(MI, 2, O);
11954
469
    return;
11955
0
    break;
11956
8.07k
  case 37:
11957
    // tADDrSPi
11958
8.07k
    printThumbS4ImmOperand(MI, 2, O);
11959
8.07k
    return;
11960
0
    break;
11961
100k
  }
11962
11963
11964
  // Fragment 7 encoded into 5 bits for 17 unique commands.
11965
53.2k
  switch ((Bits >> 57) & 31) {
11966
0
  default: CS_ASSERT_RET(0 && "Invalid command number.");
11967
25.0k
  case 0:
11968
    // ASRi, ASRr, LSLi, LSLr, LSRi, LSRr, RORi, RORr, VLD1LNdWB_register_Asm...
11969
25.0k
    return;
11970
0
    break;
11971
15.4k
  case 1:
11972
    // CDE_CX3A, CDE_VCX3A_vec, CDE_VCX3_vec, LDRD_POST, MLA, MLS, MVE_VCADDf...
11973
15.4k
    SStream_concat0(O, ", ");
11974
15.4k
    break;
11975
0
  case 2:
11976
    // CDE_CX3DA
11977
0
    printOperand(MI, 5, O);
11978
0
    return;
11979
0
    break;
11980
2.21k
  case 3:
11981
    // MCR, t2MCR, t2MCR2
11982
2.21k
    printCImmediate(MI, 3, O);
11983
2.21k
    SStream_concat0(O, ", ");
11984
2.21k
    printCImmediate(MI, 4, O);
11985
2.21k
    SStream_concat0(O, ", ");
11986
2.21k
    printOperand(MI, 5, O);
11987
2.21k
    return;
11988
0
    break;
11989
869
  case 4:
11990
    // MCRR, t2MCRR, t2MCRR2
11991
869
    printOperand(MI, 3, O);
11992
869
    SStream_concat0(O, ", ");
11993
869
    printCImmediate(MI, 4, O);
11994
869
    return;
11995
0
    break;
11996
591
  case 5:
11997
    // MVE_VMOV_rr_q, VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4...
11998
591
    printVectorIndex(MI, 3, O);
11999
591
    break;
12000
314
  case 6:
12001
    // PKHBT, t2PKHBT
12002
314
    printPKHLSLShiftImm(MI, 3, O);
12003
314
    return;
12004
0
    break;
12005
153
  case 7:
12006
    // PKHTB, t2PKHTB
12007
153
    printPKHASRShiftImm(MI, 3, O);
12008
153
    return;
12009
0
    break;
12010
225
  case 8:
12011
    // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
12012
225
    printRotImmOperand(MI, 3, O);
12013
225
    return;
12014
0
    break;
12015
307
  case 9:
12016
    // USAT, t2USAT
12017
307
    printShiftImmOperand(MI, 3, O);
12018
307
    return;
12019
0
    break;
12020
1.05k
  case 10:
12021
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
12022
1.05k
    SStream_concat0(O, "]}, ");
12023
1.05k
    printAddrMode6Operand(MI, 3, O);
12024
1.05k
    printAddrMode6OffsetOperand(MI, 5, O);
12025
1.05k
    return;
12026
0
    break;
12027
79
  case 11:
12028
    // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
12029
79
    SStream_concat0(O, "], ");
12030
79
    printOperand(MI, 2, O);
12031
79
    SStream_concat1(O, '[');
12032
79
    printNoHashImmediate(MI, 8, O);
12033
79
    SStream_concat0(O, "]}, ");
12034
79
    printAddrMode6Operand(MI, 3, O);
12035
79
    return;
12036
0
    break;
12037
1.56k
  case 12:
12038
    // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
12039
1.56k
    SStream_concat0(O, "}, ");
12040
1.56k
    break;
12041
2.93k
  case 13:
12042
    // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
12043
2.93k
    SStream_concat1(O, '[');
12044
2.93k
    break;
12045
847
  case 14:
12046
    // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslfd, ...
12047
847
    printVectorIndex(MI, 4, O);
12048
847
    return;
12049
0
    break;
12050
685
  case 15:
12051
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
12052
685
    printAddrMode6OffsetOperand(MI, 3, O);
12053
685
    return;
12054
0
    break;
12055
972
  case 16:
12056
    // t2LDRD_POST, t2STRD_POST
12057
972
    printT2AddrModeImm8s4OffsetOperand(MI, 4, O);
12058
972
    return;
12059
0
    break;
12060
53.2k
  }
12061
12062
20.4k
  switch (MCInst_getOpcode(MI)) {
12063
0
  default: CS_ASSERT_RET(0 && "Unexpected opcode.");
12064
0
  case ARM_CDE_CX3A:
12065
0
  case ARM_CDE_VCX3A_vec:
12066
0
  case ARM_CDE_VCX3_vec:
12067
345
  case ARM_LDRD_POST:
12068
1.07k
  case ARM_MLA:
12069
1.11k
  case ARM_MLS:
12070
1.30k
  case ARM_MVE_VCADDf16:
12071
1.31k
  case ARM_MVE_VCADDf32:
12072
1.32k
  case ARM_MVE_VCADDi16:
12073
1.51k
  case ARM_MVE_VCADDi32:
12074
1.57k
  case ARM_MVE_VCADDi8:
12075
1.61k
  case ARM_MVE_VCMLAf16:
12076
1.71k
  case ARM_MVE_VCMLAf32:
12077
1.80k
  case ARM_MVE_VCMULf16:
12078
1.94k
  case ARM_MVE_VCMULf32:
12079
2.11k
  case ARM_MVE_VDWDUPu16:
12080
2.51k
  case ARM_MVE_VDWDUPu32:
12081
2.73k
  case ARM_MVE_VDWDUPu8:
12082
2.80k
  case ARM_MVE_VHCADDs16:
12083
3.15k
  case ARM_MVE_VHCADDs32:
12084
3.30k
  case ARM_MVE_VHCADDs8:
12085
3.37k
  case ARM_MVE_VIWDUPu16:
12086
3.41k
  case ARM_MVE_VIWDUPu32:
12087
3.41k
  case ARM_MVE_VIWDUPu8:
12088
3.41k
  case ARM_MVE_VMLALDAVas16:
12089
3.41k
  case ARM_MVE_VMLALDAVas32:
12090
3.41k
  case ARM_MVE_VMLALDAVau16:
12091
3.41k
  case ARM_MVE_VMLALDAVau32:
12092
3.47k
  case ARM_MVE_VMLALDAVaxs16:
12093
3.58k
  case ARM_MVE_VMLALDAVaxs32:
12094
3.58k
  case ARM_MVE_VMLALDAVs16:
12095
3.58k
  case ARM_MVE_VMLALDAVs32:
12096
3.58k
  case ARM_MVE_VMLALDAVu16:
12097
3.58k
  case ARM_MVE_VMLALDAVu32:
12098
3.61k
  case ARM_MVE_VMLALDAVxs16:
12099
3.84k
  case ARM_MVE_VMLALDAVxs32:
12100
3.96k
  case ARM_MVE_VMLSLDAVas16:
12101
4.08k
  case ARM_MVE_VMLSLDAVas32:
12102
4.24k
  case ARM_MVE_VMLSLDAVaxs16:
12103
4.28k
  case ARM_MVE_VMLSLDAVaxs32:
12104
4.36k
  case ARM_MVE_VMLSLDAVs16:
12105
4.44k
  case ARM_MVE_VMLSLDAVs32:
12106
4.47k
  case ARM_MVE_VMLSLDAVxs16:
12107
4.51k
  case ARM_MVE_VMLSLDAVxs32:
12108
4.51k
  case ARM_MVE_VRMLALDAVHas32:
12109
4.51k
  case ARM_MVE_VRMLALDAVHau32:
12110
4.56k
  case ARM_MVE_VRMLALDAVHaxs32:
12111
4.56k
  case ARM_MVE_VRMLALDAVHs32:
12112
4.56k
  case ARM_MVE_VRMLALDAVHu32:
12113
4.59k
  case ARM_MVE_VRMLALDAVHxs32:
12114
4.65k
  case ARM_MVE_VRMLSLDAVHas32:
12115
4.80k
  case ARM_MVE_VRMLSLDAVHaxs32:
12116
4.83k
  case ARM_MVE_VRMLSLDAVHs32:
12117
4.90k
  case ARM_MVE_VRMLSLDAVHxs32:
12118
4.97k
  case ARM_SBFX:
12119
5.05k
  case ARM_SMLABB:
12120
5.16k
  case ARM_SMLABT:
12121
5.22k
  case ARM_SMLAD:
12122
5.27k
  case ARM_SMLADX:
12123
5.33k
  case ARM_SMLALBB:
12124
5.40k
  case ARM_SMLALBT:
12125
5.44k
  case ARM_SMLALD:
12126
5.49k
  case ARM_SMLALDX:
12127
5.51k
  case ARM_SMLALTB:
12128
5.65k
  case ARM_SMLALTT:
12129
5.72k
  case ARM_SMLATB:
12130
5.76k
  case ARM_SMLATT:
12131
5.81k
  case ARM_SMLAWB:
12132
5.95k
  case ARM_SMLAWT:
12133
6.47k
  case ARM_SMLSD:
12134
6.49k
  case ARM_SMLSDX:
12135
6.50k
  case ARM_SMLSLD:
12136
6.71k
  case ARM_SMLSLDX:
12137
6.75k
  case ARM_SMMLA:
12138
6.81k
  case ARM_SMMLAR:
12139
6.86k
  case ARM_SMMLS:
12140
6.91k
  case ARM_SMMLSR:
12141
6.93k
  case ARM_SMULL:
12142
7.80k
  case ARM_STRD_POST:
12143
7.86k
  case ARM_UBFX:
12144
8.27k
  case ARM_UMAAL:
12145
8.50k
  case ARM_UMULL:
12146
8.51k
  case ARM_USADA8:
12147
8.56k
  case ARM_VEXTd16:
12148
8.63k
  case ARM_VEXTd32:
12149
8.73k
  case ARM_VEXTd8:
12150
9.08k
  case ARM_VEXTq16:
12151
9.14k
  case ARM_VEXTq32:
12152
9.22k
  case ARM_VEXTq64:
12153
9.25k
  case ARM_VEXTq8:
12154
9.43k
  case ARM_VLD3d16:
12155
9.46k
  case ARM_VLD3d32:
12156
9.48k
  case ARM_VLD3d8:
12157
9.50k
  case ARM_VLD3q16:
12158
9.54k
  case ARM_VLD3q32:
12159
9.63k
  case ARM_VLD3q8:
12160
9.80k
  case ARM_VMOVRRS:
12161
10.4k
  case ARM_VMOVSRR:
12162
10.6k
  case ARM_VST3d16:
12163
10.6k
  case ARM_VST3d32:
12164
10.7k
  case ARM_VST3d8:
12165
10.8k
  case ARM_VST3q16:
12166
10.9k
  case ARM_VST3q32:
12167
10.9k
  case ARM_VST3q8:
12168
11.5k
  case ARM_t2MLA:
12169
11.6k
  case ARM_t2MLS:
12170
11.9k
  case ARM_t2SBFX:
12171
12.0k
  case ARM_t2SMLABB:
12172
12.1k
  case ARM_t2SMLABT:
12173
12.2k
  case ARM_t2SMLAD:
12174
12.3k
  case ARM_t2SMLADX:
12175
12.4k
  case ARM_t2SMLAL:
12176
12.4k
  case ARM_t2SMLALBB:
12177
12.4k
  case ARM_t2SMLALBT:
12178
12.5k
  case ARM_t2SMLALD:
12179
12.6k
  case ARM_t2SMLALDX:
12180
12.6k
  case ARM_t2SMLALTB:
12181
12.7k
  case ARM_t2SMLALTT:
12182
12.8k
  case ARM_t2SMLATB:
12183
12.8k
  case ARM_t2SMLATT:
12184
12.9k
  case ARM_t2SMLAWB:
12185
12.9k
  case ARM_t2SMLAWT:
12186
13.0k
  case ARM_t2SMLSD:
12187
13.2k
  case ARM_t2SMLSDX:
12188
13.2k
  case ARM_t2SMLSLD:
12189
13.3k
  case ARM_t2SMLSLDX:
12190
13.4k
  case ARM_t2SMMLA:
12191
13.6k
  case ARM_t2SMMLAR:
12192
13.6k
  case ARM_t2SMMLS:
12193
13.7k
  case ARM_t2SMMLSR:
12194
13.9k
  case ARM_t2SMULL:
12195
13.9k
  case ARM_t2STLEXD:
12196
14.0k
  case ARM_t2STREXD:
12197
14.0k
  case ARM_t2UBFX:
12198
14.1k
  case ARM_t2UMAAL:
12199
14.5k
  case ARM_t2UMLAL:
12200
14.5k
  case ARM_t2UMULL:
12201
14.6k
  case ARM_t2USADA8:
12202
14.6k
    switch (MCInst_getOpcode(MI)) {
12203
0
    default: CS_ASSERT_RET(0 && "Unexpected opcode.");
12204
0
    case ARM_CDE_CX3A:
12205
0
    case ARM_CDE_VCX3A_vec:
12206
0
    case ARM_MVE_VMLALDAVas16:
12207
0
    case ARM_MVE_VMLALDAVas32:
12208
0
    case ARM_MVE_VMLALDAVau16:
12209
0
    case ARM_MVE_VMLALDAVau32:
12210
56
    case ARM_MVE_VMLALDAVaxs16:
12211
166
    case ARM_MVE_VMLALDAVaxs32:
12212
281
    case ARM_MVE_VMLSLDAVas16:
12213
400
    case ARM_MVE_VMLSLDAVas32:
12214
566
    case ARM_MVE_VMLSLDAVaxs16:
12215
608
    case ARM_MVE_VMLSLDAVaxs32:
12216
608
    case ARM_MVE_VRMLALDAVHas32:
12217
608
    case ARM_MVE_VRMLALDAVHau32:
12218
663
    case ARM_MVE_VRMLALDAVHaxs32:
12219
724
    case ARM_MVE_VRMLSLDAVHas32:
12220
876
    case ARM_MVE_VRMLSLDAVHaxs32:
12221
876
      printOperand(MI, 5, O);
12222
876
      break;
12223
0
    case ARM_CDE_VCX3_vec:
12224
175
    case ARM_MVE_VDWDUPu16:
12225
574
    case ARM_MVE_VDWDUPu32:
12226
795
    case ARM_MVE_VDWDUPu8:
12227
867
    case ARM_MVE_VIWDUPu16:
12228
902
    case ARM_MVE_VIWDUPu32:
12229
910
    case ARM_MVE_VIWDUPu8:
12230
910
      printOperand(MI, 4, O);
12231
910
      break;
12232
345
    case ARM_LDRD_POST:
12233
1.21k
    case ARM_STRD_POST:
12234
1.21k
      printAddrMode3OffsetOperand(MI, 4, O);
12235
1.21k
      break;
12236
726
    case ARM_MLA:
12237
770
    case ARM_MLS:
12238
770
    case ARM_MVE_VMLALDAVs16:
12239
770
    case ARM_MVE_VMLALDAVs32:
12240
770
    case ARM_MVE_VMLALDAVu16:
12241
770
    case ARM_MVE_VMLALDAVu32:
12242
797
    case ARM_MVE_VMLALDAVxs16:
12243
1.03k
    case ARM_MVE_VMLALDAVxs32:
12244
1.11k
    case ARM_MVE_VMLSLDAVs16:
12245
1.18k
    case ARM_MVE_VMLSLDAVs32:
12246
1.22k
    case ARM_MVE_VMLSLDAVxs16:
12247
1.25k
    case ARM_MVE_VMLSLDAVxs32:
12248
1.25k
    case ARM_MVE_VRMLALDAVHs32:
12249
1.25k
    case ARM_MVE_VRMLALDAVHu32:
12250
1.28k
    case ARM_MVE_VRMLALDAVHxs32:
12251
1.30k
    case ARM_MVE_VRMLSLDAVHs32:
12252
1.37k
    case ARM_MVE_VRMLSLDAVHxs32:
12253
1.45k
    case ARM_SMLABB:
12254
1.56k
    case ARM_SMLABT:
12255
1.62k
    case ARM_SMLAD:
12256
1.67k
    case ARM_SMLADX:
12257
1.73k
    case ARM_SMLALBB:
12258
1.80k
    case ARM_SMLALBT:
12259
1.84k
    case ARM_SMLALD:
12260
1.89k
    case ARM_SMLALDX:
12261
1.91k
    case ARM_SMLALTB:
12262
2.05k
    case ARM_SMLALTT:
12263
2.12k
    case ARM_SMLATB:
12264
2.17k
    case ARM_SMLATT:
12265
2.22k
    case ARM_SMLAWB:
12266
2.36k
    case ARM_SMLAWT:
12267
2.88k
    case ARM_SMLSD:
12268
2.89k
    case ARM_SMLSDX:
12269
2.91k
    case ARM_SMLSLD:
12270
3.11k
    case ARM_SMLSLDX:
12271
3.15k
    case ARM_SMMLA:
12272
3.21k
    case ARM_SMMLAR:
12273
3.26k
    case ARM_SMMLS:
12274
3.31k
    case ARM_SMMLSR:
12275
3.33k
    case ARM_SMULL:
12276
3.73k
    case ARM_UMAAL:
12277
3.97k
    case ARM_UMULL:
12278
3.98k
    case ARM_USADA8:
12279
4.03k
    case ARM_VEXTd16:
12280
4.09k
    case ARM_VEXTd32:
12281
4.20k
    case ARM_VEXTd8:
12282
4.54k
    case ARM_VEXTq16:
12283
4.60k
    case ARM_VEXTq32:
12284
4.69k
    case ARM_VEXTq64:
12285
4.72k
    case ARM_VEXTq8:
12286
4.89k
    case ARM_VMOVRRS:
12287
5.49k
    case ARM_VMOVSRR:
12288
6.10k
    case ARM_t2MLA:
12289
6.18k
    case ARM_t2MLS:
12290
6.33k
    case ARM_t2SMLABB:
12291
6.38k
    case ARM_t2SMLABT:
12292
6.49k
    case ARM_t2SMLAD:
12293
6.60k
    case ARM_t2SMLADX:
12294
6.68k
    case ARM_t2SMLAL:
12295
6.73k
    case ARM_t2SMLALBB:
12296
6.75k
    case ARM_t2SMLALBT:
12297
6.85k
    case ARM_t2SMLALD:
12298
6.92k
    case ARM_t2SMLALDX:
12299
6.97k
    case ARM_t2SMLALTB:
12300
7.05k
    case ARM_t2SMLALTT:
12301
7.11k
    case ARM_t2SMLATB:
12302
7.12k
    case ARM_t2SMLATT:
12303
7.19k
    case ARM_t2SMLAWB:
12304
7.22k
    case ARM_t2SMLAWT:
12305
7.28k
    case ARM_t2SMLSD:
12306
7.49k
    case ARM_t2SMLSDX:
12307
7.51k
    case ARM_t2SMLSLD:
12308
7.61k
    case ARM_t2SMLSLDX:
12309
7.76k
    case ARM_t2SMMLA:
12310
7.91k
    case ARM_t2SMMLAR:
12311
7.97k
    case ARM_t2SMMLS:
12312
8.04k
    case ARM_t2SMMLSR:
12313
8.21k
    case ARM_t2SMULL:
12314
8.26k
    case ARM_t2UMAAL:
12315
8.63k
    case ARM_t2UMLAL:
12316
8.70k
    case ARM_t2UMULL:
12317
8.75k
    case ARM_t2USADA8:
12318
8.75k
      printOperand(MI, 3, O);
12319
8.75k
      break;
12320
194
    case ARM_MVE_VCADDf16:
12321
202
    case ARM_MVE_VCADDf32:
12322
211
    case ARM_MVE_VCADDi16:
12323
404
    case ARM_MVE_VCADDi32:
12324
463
    case ARM_MVE_VCADDi8:
12325
529
    case ARM_MVE_VHCADDs16:
12326
884
    case ARM_MVE_VHCADDs32:
12327
1.02k
    case ARM_MVE_VHCADDs8:
12328
1.02k
      printComplexRotationOp_180_90(MI, 3, O);
12329
1.02k
      break;
12330
33
    case ARM_MVE_VCMLAf16:
12331
141
    case ARM_MVE_VCMLAf32:
12332
141
      printComplexRotationOp_90_0(MI, 4, O);
12333
141
      break;
12334
88
    case ARM_MVE_VCMULf16:
12335
224
    case ARM_MVE_VCMULf32:
12336
224
      printComplexRotationOp_90_0(MI, 3, O);
12337
224
      break;
12338
74
    case ARM_SBFX:
12339
140
    case ARM_UBFX:
12340
395
    case ARM_t2SBFX:
12341
438
    case ARM_t2UBFX:
12342
438
      printImmPlusOneOperand(MI, 3, O);
12343
438
      break;
12344
178
    case ARM_VLD3d16:
12345
208
    case ARM_VLD3d32:
12346
223
    case ARM_VLD3d8:
12347
245
    case ARM_VLD3q16:
12348
286
    case ARM_VLD3q32:
12349
374
    case ARM_VLD3q8:
12350
374
      printAddrMode6Operand(MI, 3, O);
12351
374
      break;
12352
230
    case ARM_VST3d16:
12353
252
    case ARM_VST3d32:
12354
383
    case ARM_VST3d8:
12355
453
    case ARM_VST3q16:
12356
512
    case ARM_VST3q32:
12357
557
    case ARM_VST3q8:
12358
557
      printAddrMode6Operand(MI, 0, O);
12359
557
      break;
12360
33
    case ARM_t2STLEXD:
12361
103
    case ARM_t2STREXD:
12362
103
      printAddrMode7Operand(MI, 3, O);
12363
103
      break;
12364
14.6k
    }
12365
14.6k
    return;
12366
14.6k
    break;
12367
14.6k
  case ARM_MVE_VMOV_rr_q:
12368
0
    SStream_concat0(O, ", ");
12369
0
    printOperand(MI, 2, O);
12370
0
    printVectorIndex(MI, 4, O);
12371
0
    return;
12372
0
    break;
12373
67
  case ARM_VLD3d16_UPD:
12374
193
  case ARM_VLD3d32_UPD:
12375
255
  case ARM_VLD3d8_UPD:
12376
381
  case ARM_VLD3q16_UPD:
12377
495
  case ARM_VLD3q32_UPD:
12378
630
  case ARM_VLD3q8_UPD:
12379
630
    printAddrMode6Operand(MI, 4, O);
12380
630
    printAddrMode6OffsetOperand(MI, 6, O);
12381
630
    return;
12382
0
    break;
12383
136
  case ARM_VLD4LNd16:
12384
157
  case ARM_VLD4LNd32:
12385
303
  case ARM_VLD4LNd8:
12386
568
  case ARM_VLD4LNq16:
12387
669
  case ARM_VLD4LNq32:
12388
669
    printNoHashImmediate(MI, 10, O);
12389
669
    SStream_concat0(O, "]}, ");
12390
669
    printAddrMode6Operand(MI, 4, O);
12391
669
    return;
12392
0
    break;
12393
37
  case ARM_VLD4d16:
12394
299
  case ARM_VLD4d32:
12395
455
  case ARM_VLD4d8:
12396
501
  case ARM_VLD4q16:
12397
550
  case ARM_VLD4q32:
12398
753
  case ARM_VLD4q8:
12399
753
    printOperand(MI, 3, O);
12400
753
    SStream_concat0(O, "}, ");
12401
753
    printAddrMode6Operand(MI, 4, O);
12402
753
    return;
12403
0
    break;
12404
179
  case ARM_VLD4d16_UPD:
12405
271
  case ARM_VLD4d32_UPD:
12406
482
  case ARM_VLD4d8_UPD:
12407
524
  case ARM_VLD4q16_UPD:
12408
599
  case ARM_VLD4q32_UPD:
12409
621
  case ARM_VLD4q8_UPD:
12410
621
    printOperand(MI, 3, O);
12411
621
    SStream_concat0(O, "}, ");
12412
621
    printAddrMode6Operand(MI, 5, O);
12413
621
    printAddrMode6OffsetOperand(MI, 7, O);
12414
621
    return;
12415
0
    break;
12416
0
  case ARM_VMULLslsv2i32:
12417
0
  case ARM_VMULLslsv4i16:
12418
14
  case ARM_VMULLsluv2i32:
12419
68
  case ARM_VMULLsluv4i16:
12420
71
  case ARM_VMULslfd:
12421
80
  case ARM_VMULslfq:
12422
87
  case ARM_VMULslhd:
12423
151
  case ARM_VMULslhq:
12424
156
  case ARM_VMULslv2i32:
12425
163
  case ARM_VMULslv4i16:
12426
168
  case ARM_VMULslv4i32:
12427
169
  case ARM_VMULslv8i16:
12428
226
  case ARM_VQDMULHslv2i32:
12429
226
  case ARM_VQDMULHslv4i16:
12430
229
  case ARM_VQDMULHslv4i32:
12431
233
  case ARM_VQDMULHslv8i16:
12432
285
  case ARM_VQDMULLslv2i32:
12433
288
  case ARM_VQDMULLslv4i16:
12434
290
  case ARM_VQRDMULHslv2i32:
12435
306
  case ARM_VQRDMULHslv4i16:
12436
442
  case ARM_VQRDMULHslv4i32:
12437
591
  case ARM_VQRDMULHslv8i16:
12438
591
    return;
12439
0
    break;
12440
43
  case ARM_VST2LNd16:
12441
81
  case ARM_VST2LNd32:
12442
172
  case ARM_VST2LNd8:
12443
204
  case ARM_VST2LNq16:
12444
214
  case ARM_VST2LNq32:
12445
214
    printNoHashImmediate(MI, 4, O);
12446
214
    SStream_concat0(O, "]}, ");
12447
214
    printAddrMode6Operand(MI, 0, O);
12448
214
    return;
12449
0
    break;
12450
319
  case ARM_VST2LNd16_UPD:
12451
423
  case ARM_VST2LNd32_UPD:
12452
977
  case ARM_VST2LNd8_UPD:
12453
1.07k
  case ARM_VST2LNq16_UPD:
12454
1.17k
  case ARM_VST2LNq32_UPD:
12455
1.17k
    printNoHashImmediate(MI, 6, O);
12456
1.17k
    SStream_concat0(O, "]}, ");
12457
1.17k
    printAddrMode6Operand(MI, 1, O);
12458
1.17k
    printAddrMode6OffsetOperand(MI, 3, O);
12459
1.17k
    return;
12460
0
    break;
12461
65
  case ARM_VST3LNd16:
12462
92
  case ARM_VST3LNd32:
12463
132
  case ARM_VST3LNd8:
12464
176
  case ARM_VST3LNq16:
12465
269
  case ARM_VST3LNq32:
12466
269
    printNoHashImmediate(MI, 5, O);
12467
269
    SStream_concat0(O, "], ");
12468
269
    printOperand(MI, 4, O);
12469
269
    SStream_concat1(O, '[');
12470
269
    printNoHashImmediate(MI, 5, O);
12471
269
    SStream_concat0(O, "]}, ");
12472
269
    printAddrMode6Operand(MI, 0, O);
12473
269
    return;
12474
0
    break;
12475
119
  case ARM_VST4LNd16:
12476
189
  case ARM_VST4LNd32:
12477
353
  case ARM_VST4LNd8:
12478
433
  case ARM_VST4LNq16:
12479
602
  case ARM_VST4LNq32:
12480
602
    printNoHashImmediate(MI, 6, O);
12481
602
    SStream_concat0(O, "], ");
12482
602
    printOperand(MI, 4, O);
12483
602
    SStream_concat1(O, '[');
12484
602
    printNoHashImmediate(MI, 6, O);
12485
602
    SStream_concat0(O, "], ");
12486
602
    printOperand(MI, 5, O);
12487
602
    SStream_concat1(O, '[');
12488
602
    printNoHashImmediate(MI, 6, O);
12489
602
    SStream_concat0(O, "]}, ");
12490
602
    printAddrMode6Operand(MI, 0, O);
12491
602
    return;
12492
0
    break;
12493
14
  case ARM_VST4d16:
12494
69
  case ARM_VST4d32:
12495
147
  case ARM_VST4d8:
12496
177
  case ARM_VST4q16:
12497
255
  case ARM_VST4q32:
12498
338
  case ARM_VST4q8:
12499
338
    printOperand(MI, 5, O);
12500
338
    SStream_concat0(O, "}, ");
12501
338
    printAddrMode6Operand(MI, 0, O);
12502
338
    return;
12503
0
    break;
12504
20.4k
  }
12505
20.4k
}
12506
12507
12508
/// getRegisterName - This method is automatically generated by tblgen
12509
/// from the register set description.  This returns the assembler name
12510
/// for the specified register.
12511
static const char *
12512
2.09M
getRegisterName(unsigned RegNo, unsigned AltIdx) {
12513
2.09M
#ifndef CAPSTONE_DIET
12514
2.09M
  CS_ASSERT_RET_VAL(RegNo && RegNo < 296 && "Invalid register number!", NULL);
12515
12516
2.09M
  static const char AsmStrsNoRegAltName[] = {
12517
2.09M
  /* 0 */ "D4_D6_D8_D10\0"
12518
2.09M
  /* 13 */ "D7_D8_D9_D10\0"
12519
2.09M
  /* 26 */ "Q7_Q8_Q9_Q10\0"
12520
2.09M
  /* 39 */ "d10\0"
12521
2.09M
  /* 43 */ "q10\0"
12522
2.09M
  /* 47 */ "r10\0"
12523
2.09M
  /* 51 */ "s10\0"
12524
2.09M
  /* 55 */ "D14_D16_D18_D20\0"
12525
2.09M
  /* 71 */ "D17_D18_D19_D20\0"
12526
2.09M
  /* 87 */ "d20\0"
12527
2.09M
  /* 91 */ "s20\0"
12528
2.09M
  /* 95 */ "D24_D26_D28_D30\0"
12529
2.09M
  /* 111 */ "D27_D28_D29_D30\0"
12530
2.09M
  /* 127 */ "d30\0"
12531
2.09M
  /* 131 */ "s30\0"
12532
2.09M
  /* 135 */ "d0\0"
12533
2.09M
  /* 138 */ "p0\0"
12534
2.09M
  /* 141 */ "q0\0"
12535
2.09M
  /* 144 */ "mvfr0\0"
12536
2.09M
  /* 150 */ "s0\0"
12537
2.09M
  /* 153 */ "D9_D10_D11\0"
12538
2.09M
  /* 164 */ "D5_D7_D9_D11\0"
12539
2.09M
  /* 177 */ "Q8_Q9_Q10_Q11\0"
12540
2.09M
  /* 191 */ "R10_R11\0"
12541
2.09M
  /* 199 */ "d11\0"
12542
2.09M
  /* 203 */ "q11\0"
12543
2.09M
  /* 207 */ "r11\0"
12544
2.09M
  /* 211 */ "s11\0"
12545
2.09M
  /* 215 */ "D19_D20_D21\0"
12546
2.09M
  /* 227 */ "D15_D17_D19_D21\0"
12547
2.09M
  /* 243 */ "d21\0"
12548
2.09M
  /* 247 */ "s21\0"
12549
2.09M
  /* 251 */ "D29_D30_D31\0"
12550
2.09M
  /* 263 */ "D25_D27_D29_D31\0"
12551
2.09M
  /* 279 */ "d31\0"
12552
2.09M
  /* 283 */ "s31\0"
12553
2.09M
  /* 287 */ "Q0_Q1\0"
12554
2.09M
  /* 293 */ "R0_R1\0"
12555
2.09M
  /* 299 */ "d1\0"
12556
2.09M
  /* 302 */ "q1\0"
12557
2.09M
  /* 305 */ "mvfr1\0"
12558
2.09M
  /* 311 */ "s1\0"
12559
2.09M
  /* 314 */ "D6_D8_D10_D12\0"
12560
2.09M
  /* 328 */ "D9_D10_D11_D12\0"
12561
2.09M
  /* 343 */ "Q9_Q10_Q11_Q12\0"
12562
2.09M
  /* 358 */ "d12\0"
12563
2.09M
  /* 362 */ "q12\0"
12564
2.09M
  /* 366 */ "r12\0"
12565
2.09M
  /* 370 */ "s12\0"
12566
2.09M
  /* 374 */ "D16_D18_D20_D22\0"
12567
2.09M
  /* 390 */ "D19_D20_D21_D22\0"
12568
2.09M
  /* 406 */ "d22\0"
12569
2.09M
  /* 410 */ "s22\0"
12570
2.09M
  /* 414 */ "D0_D2\0"
12571
2.09M
  /* 420 */ "D0_D1_D2\0"
12572
2.09M
  /* 429 */ "Q1_Q2\0"
12573
2.09M
  /* 435 */ "d2\0"
12574
2.09M
  /* 438 */ "q2\0"
12575
2.09M
  /* 441 */ "mvfr2\0"
12576
2.09M
  /* 447 */ "s2\0"
12577
2.09M
  /* 450 */ "fpinst2\0"
12578
2.09M
  /* 458 */ "D7_D9_D11_D13\0"
12579
2.09M
  /* 472 */ "D11_D12_D13\0"
12580
2.09M
  /* 484 */ "Q10_Q11_Q12_Q13\0"
12581
2.09M
  /* 500 */ "d13\0"
12582
2.09M
  /* 504 */ "q13\0"
12583
2.09M
  /* 508 */ "s13\0"
12584
2.09M
  /* 512 */ "D17_D19_D21_D23\0"
12585
2.09M
  /* 528 */ "D21_D22_D23\0"
12586
2.09M
  /* 540 */ "d23\0"
12587
2.09M
  /* 544 */ "s23\0"
12588
2.09M
  /* 548 */ "D1_D3\0"
12589
2.09M
  /* 554 */ "D1_D2_D3\0"
12590
2.09M
  /* 563 */ "Q0_Q1_Q2_Q3\0"
12591
2.09M
  /* 575 */ "R2_R3\0"
12592
2.09M
  /* 581 */ "d3\0"
12593
2.09M
  /* 584 */ "q3\0"
12594
2.09M
  /* 587 */ "r3\0"
12595
2.09M
  /* 590 */ "s3\0"
12596
2.09M
  /* 593 */ "D8_D10_D12_D14\0"
12597
2.09M
  /* 608 */ "D11_D12_D13_D14\0"
12598
2.09M
  /* 624 */ "Q11_Q12_Q13_Q14\0"
12599
2.09M
  /* 640 */ "d14\0"
12600
2.09M
  /* 644 */ "q14\0"
12601
2.09M
  /* 648 */ "s14\0"
12602
2.09M
  /* 652 */ "D18_D20_D22_D24\0"
12603
2.09M
  /* 668 */ "D21_D22_D23_D24\0"
12604
2.09M
  /* 684 */ "d24\0"
12605
2.09M
  /* 688 */ "s24\0"
12606
2.09M
  /* 692 */ "D0_D2_D4\0"
12607
2.09M
  /* 701 */ "D1_D2_D3_D4\0"
12608
2.09M
  /* 713 */ "Q1_Q2_Q3_Q4\0"
12609
2.09M
  /* 725 */ "d4\0"
12610
2.09M
  /* 728 */ "q4\0"
12611
2.09M
  /* 731 */ "r4\0"
12612
2.09M
  /* 734 */ "s4\0"
12613
2.09M
  /* 737 */ "D9_D11_D13_D15\0"
12614
2.09M
  /* 752 */ "D13_D14_D15\0"
12615
2.09M
  /* 764 */ "Q12_Q13_Q14_Q15\0"
12616
2.09M
  /* 780 */ "d15\0"
12617
2.09M
  /* 784 */ "q15\0"
12618
2.09M
  /* 788 */ "s15\0"
12619
2.09M
  /* 792 */ "D19_D21_D23_D25\0"
12620
2.09M
  /* 808 */ "D23_D24_D25\0"
12621
2.09M
  /* 820 */ "d25\0"
12622
2.09M
  /* 824 */ "s25\0"
12623
2.09M
  /* 828 */ "D1_D3_D5\0"
12624
2.09M
  /* 837 */ "D3_D4_D5\0"
12625
2.09M
  /* 846 */ "Q2_Q3_Q4_Q5\0"
12626
2.09M
  /* 858 */ "R4_R5\0"
12627
2.09M
  /* 864 */ "d5\0"
12628
2.09M
  /* 867 */ "q5\0"
12629
2.09M
  /* 870 */ "r5\0"
12630
2.09M
  /* 873 */ "s5\0"
12631
2.09M
  /* 876 */ "D10_D12_D14_D16\0"
12632
2.09M
  /* 892 */ "D13_D14_D15_D16\0"
12633
2.09M
  /* 908 */ "d16\0"
12634
2.09M
  /* 912 */ "s16\0"
12635
2.09M
  /* 916 */ "D20_D22_D24_D26\0"
12636
2.09M
  /* 932 */ "D23_D24_D25_D26\0"
12637
2.09M
  /* 948 */ "d26\0"
12638
2.09M
  /* 952 */ "s26\0"
12639
2.09M
  /* 956 */ "D0_D2_D4_D6\0"
12640
2.09M
  /* 968 */ "D3_D4_D5_D6\0"
12641
2.09M
  /* 980 */ "Q3_Q4_Q5_Q6\0"
12642
2.09M
  /* 992 */ "d6\0"
12643
2.09M
  /* 995 */ "q6\0"
12644
2.09M
  /* 998 */ "r6\0"
12645
2.09M
  /* 1001 */ "s6\0"
12646
2.09M
  /* 1004 */ "D11_D13_D15_D17\0"
12647
2.09M
  /* 1020 */ "D15_D16_D17\0"
12648
2.09M
  /* 1032 */ "d17\0"
12649
2.09M
  /* 1036 */ "s17\0"
12650
2.09M
  /* 1040 */ "D21_D23_D25_D27\0"
12651
2.09M
  /* 1056 */ "D25_D26_D27\0"
12652
2.09M
  /* 1068 */ "d27\0"
12653
2.09M
  /* 1072 */ "s27\0"
12654
2.09M
  /* 1076 */ "D1_D3_D5_D7\0"
12655
2.09M
  /* 1088 */ "D5_D6_D7\0"
12656
2.09M
  /* 1097 */ "Q4_Q5_Q6_Q7\0"
12657
2.09M
  /* 1109 */ "R6_R7\0"
12658
2.09M
  /* 1115 */ "d7\0"
12659
2.09M
  /* 1118 */ "q7\0"
12660
2.09M
  /* 1121 */ "r7\0"
12661
2.09M
  /* 1124 */ "s7\0"
12662
2.09M
  /* 1127 */ "D12_D14_D16_D18\0"
12663
2.09M
  /* 1143 */ "D15_D16_D17_D18\0"
12664
2.09M
  /* 1159 */ "d18\0"
12665
2.09M
  /* 1163 */ "s18\0"
12666
2.09M
  /* 1167 */ "D22_D24_D26_D28\0"
12667
2.09M
  /* 1183 */ "D25_D26_D27_D28\0"
12668
2.09M
  /* 1199 */ "d28\0"
12669
2.09M
  /* 1203 */ "s28\0"
12670
2.09M
  /* 1207 */ "D2_D4_D6_D8\0"
12671
2.09M
  /* 1219 */ "D5_D6_D7_D8\0"
12672
2.09M
  /* 1231 */ "Q5_Q6_Q7_Q8\0"
12673
2.09M
  /* 1243 */ "d8\0"
12674
2.09M
  /* 1246 */ "q8\0"
12675
2.09M
  /* 1249 */ "r8\0"
12676
2.09M
  /* 1252 */ "s8\0"
12677
2.09M
  /* 1255 */ "D13_D15_D17_D19\0"
12678
2.09M
  /* 1271 */ "D17_D18_D19\0"
12679
2.09M
  /* 1283 */ "d19\0"
12680
2.09M
  /* 1287 */ "s19\0"
12681
2.09M
  /* 1291 */ "D23_D25_D27_D29\0"
12682
2.09M
  /* 1307 */ "D27_D28_D29\0"
12683
2.09M
  /* 1319 */ "d29\0"
12684
2.09M
  /* 1323 */ "s29\0"
12685
2.09M
  /* 1327 */ "D3_D5_D7_D9\0"
12686
2.09M
  /* 1339 */ "D7_D8_D9\0"
12687
2.09M
  /* 1348 */ "Q6_Q7_Q8_Q9\0"
12688
2.09M
  /* 1360 */ "R8_R9\0"
12689
2.09M
  /* 1366 */ "d9\0"
12690
2.09M
  /* 1369 */ "q9\0"
12691
2.09M
  /* 1372 */ "r9\0"
12692
2.09M
  /* 1375 */ "s9\0"
12693
2.09M
  /* 1378 */ "R12_SP\0"
12694
2.09M
  /* 1385 */ "pc\0"
12695
2.09M
  /* 1388 */ "fpscr_nzcvqc\0"
12696
2.09M
  /* 1401 */ "fpexc\0"
12697
2.09M
  /* 1407 */ "fpsid\0"
12698
2.09M
  /* 1413 */ "ra_auth_code\0"
12699
2.09M
  /* 1426 */ "itstate\0"
12700
2.09M
  /* 1434 */ "sp\0"
12701
2.09M
  /* 1437 */ "fpscr\0"
12702
2.09M
  /* 1443 */ "lr\0"
12703
2.09M
  /* 1446 */ "vpr\0"
12704
2.09M
  /* 1450 */ "apsr\0"
12705
2.09M
  /* 1455 */ "cpsr\0"
12706
2.09M
  /* 1460 */ "spsr\0"
12707
2.09M
  /* 1465 */ "zr\0"
12708
2.09M
  /* 1468 */ "fpcxtns\0"
12709
2.09M
  /* 1476 */ "fpcxts\0"
12710
2.09M
  /* 1483 */ "fpinst\0"
12711
2.09M
  /* 1490 */ "fpscr_nzcv\0"
12712
2.09M
  /* 1501 */ "apsr_nzcv\0"
12713
2.09M
};
12714
2.09M
  static const uint16_t RegAsmOffsetNoRegAltName[] = {
12715
2.09M
    1450, 1501, 1455, 1468, 1476, 1401, 1483, 1437, 1490, 1388, 1407, 1426, 1443, 1385, 
12716
2.09M
    1413, 1434, 1460, 1446, 1465, 135, 299, 435, 581, 725, 864, 992, 1115, 1243, 
12717
2.09M
    1366, 39, 199, 358, 500, 640, 780, 908, 1032, 1159, 1283, 87, 243, 406, 
12718
2.09M
    540, 684, 820, 948, 1068, 1199, 1319, 127, 279, 450, 144, 305, 441, 138, 
12719
2.09M
    141, 302, 438, 584, 728, 867, 995, 1118, 1246, 1369, 43, 203, 362, 504, 
12720
2.09M
    644, 784, 147, 308, 444, 587, 731, 870, 998, 1121, 1249, 1372, 47, 207, 
12721
2.09M
    366, 150, 311, 447, 590, 734, 873, 1001, 1124, 1252, 1375, 51, 211, 370, 
12722
2.09M
    508, 648, 788, 912, 1036, 1163, 1287, 91, 247, 410, 544, 688, 824, 952, 
12723
2.09M
    1072, 1203, 1323, 131, 283, 414, 548, 695, 831, 962, 1082, 1213, 1333, 6, 
12724
2.09M
    170, 320, 464, 600, 744, 884, 1012, 1135, 1263, 63, 235, 382, 520, 660, 
12725
2.09M
    800, 924, 1048, 1175, 1299, 103, 271, 287, 429, 569, 719, 852, 986, 1103, 
12726
2.09M
    1237, 1354, 32, 183, 350, 492, 632, 772, 563, 713, 846, 980, 1097, 1231, 
12727
2.09M
    1348, 26, 177, 343, 484, 624, 764, 293, 575, 858, 1109, 1360, 191, 1378, 
12728
2.09M
    420, 554, 704, 837, 971, 1088, 1222, 1339, 16, 153, 331, 472, 612, 752, 
12729
2.09M
    896, 1020, 1147, 1271, 75, 215, 394, 528, 672, 808, 936, 1056, 1187, 1307, 
12730
2.09M
    115, 251, 692, 828, 959, 1079, 1210, 1330, 3, 167, 317, 461, 596, 740, 
12731
2.09M
    880, 1008, 1131, 1259, 59, 231, 378, 516, 656, 796, 920, 1044, 1171, 1295, 
12732
2.09M
    99, 267, 956, 1076, 1207, 1327, 0, 164, 314, 458, 593, 737, 876, 1004, 
12733
2.09M
    1127, 1255, 55, 227, 374, 512, 652, 792, 916, 1040, 1167, 1291, 95, 263, 
12734
2.09M
    423, 707, 974, 1225, 19, 335, 616, 900, 1151, 79, 398, 676, 940, 1191, 
12735
2.09M
    119, 701, 968, 1219, 13, 328, 608, 892, 1143, 71, 390, 668, 932, 1183, 
12736
2.09M
    111, 
12737
2.09M
  };
12738
12739
2.09M
  static const char AsmStrsRegNamesRaw[] = {
12740
2.09M
  /* 0 */ "r13\0"
12741
2.09M
  /* 4 */ "r14\0"
12742
2.09M
  /* 8 */ "r15\0"
12743
2.09M
};
12744
2.09M
  static const uint8_t RegAsmOffsetRegNamesRaw[] = {
12745
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 4, 8, 
12746
2.09M
    3, 0, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12747
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12748
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12749
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12750
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12751
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12752
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12753
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12754
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12755
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12756
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12757
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12758
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12759
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12760
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12761
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12762
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12763
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12764
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12765
2.09M
    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
12766
2.09M
    3, 
12767
2.09M
  };
12768
12769
2.09M
  switch(AltIdx) {
12770
0
  default: CS_ASSERT_RET_VAL(0 && "Invalid register alt name index!", NULL);
12771
1.67M
  case ARM_NoRegAltName:
12772
1.67M
    CS_ASSERT_RET_VAL(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
12773
1.67M
           "Invalid alt name index for register!", NULL);
12774
1.67M
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
12775
419k
  case ARM_RegNamesRaw:
12776
419k
    if (!*(AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1]))
12777
379k
      return getRegisterName(RegNo, ARM_NoRegAltName);
12778
40.5k
    return AsmStrsRegNamesRaw+RegAsmOffsetRegNamesRaw[RegNo-1];
12779
2.09M
  }
12780
#else
12781
  return NULL;
12782
#endif // CAPSTONE_DIET
12783
2.09M
}
12784
#ifdef PRINT_ALIAS_INSTR
12785
#undef PRINT_ALIAS_INSTR
12786
12787
645k
static bool printAliasInstr(MCInst *MI, uint64_t Address, SStream *OS) {
12788
645k
#ifndef CAPSTONE_DIET
12789
645k
  static const PatternsForOpcode OpToPatterns[] = {
12790
645k
    {ARM_DSB, 0, 3 },
12791
645k
    {ARM_HINT, 3, 9 },
12792
645k
    {ARM_MVE_VMLADAVas16, 12, 1 },
12793
645k
    {ARM_MVE_VMLADAVas32, 13, 1 },
12794
645k
    {ARM_MVE_VMLADAVas8, 14, 1 },
12795
645k
    {ARM_MVE_VMLADAVau16, 15, 1 },
12796
645k
    {ARM_MVE_VMLADAVau32, 16, 1 },
12797
645k
    {ARM_MVE_VMLADAVau8, 17, 1 },
12798
645k
    {ARM_MVE_VMLADAVs16, 18, 1 },
12799
645k
    {ARM_MVE_VMLADAVs32, 19, 1 },
12800
645k
    {ARM_MVE_VMLADAVs8, 20, 1 },
12801
645k
    {ARM_MVE_VMLADAVu16, 21, 1 },
12802
645k
    {ARM_MVE_VMLADAVu32, 22, 1 },
12803
645k
    {ARM_MVE_VMLADAVu8, 23, 1 },
12804
645k
    {ARM_MVE_VMLALDAVas16, 24, 1 },
12805
645k
    {ARM_MVE_VMLALDAVas32, 25, 1 },
12806
645k
    {ARM_MVE_VMLALDAVau16, 26, 1 },
12807
645k
    {ARM_MVE_VMLALDAVau32, 27, 1 },
12808
645k
    {ARM_MVE_VMLALDAVs16, 28, 1 },
12809
645k
    {ARM_MVE_VMLALDAVs32, 29, 1 },
12810
645k
    {ARM_MVE_VMLALDAVu16, 30, 1 },
12811
645k
    {ARM_MVE_VMLALDAVu32, 31, 1 },
12812
645k
    {ARM_MVE_VORR, 32, 1 },
12813
645k
    {ARM_MVE_VRMLALDAVHas32, 33, 1 },
12814
645k
    {ARM_MVE_VRMLALDAVHau32, 34, 1 },
12815
645k
    {ARM_MVE_VRMLALDAVHs32, 35, 1 },
12816
645k
    {ARM_MVE_VRMLALDAVHu32, 36, 1 },
12817
645k
    {ARM_t2CSINC, 37, 2 },
12818
645k
    {ARM_t2CSINV, 39, 2 },
12819
645k
    {ARM_t2CSNEG, 41, 1 },
12820
645k
    {ARM_t2DSB, 42, 3 },
12821
645k
    {ARM_t2HINT, 45, 13 },
12822
645k
    {ARM_t2SUBS_PC_LR, 58, 1 },
12823
645k
    {ARM_tHINT, 59, 6 },
12824
645k
  {0},  };
12825
12826
645k
  static const AliasPattern Patterns[] = {
12827
    // ARM_DSB - 0
12828
645k
    {0, 0, 1, 3 },
12829
645k
    {5, 3, 1, 3 },
12830
645k
    {11, 6, 1, 3 },
12831
    // ARM_HINT - 3
12832
645k
    {15, 9, 3, 3 },
12833
645k
    {23, 12, 3, 3 },
12834
645k
    {33, 15, 3, 3 },
12835
645k
    {41, 18, 3, 3 },
12836
645k
    {49, 21, 3, 3 },
12837
645k
    {57, 24, 3, 3 },
12838
645k
    {66, 27, 3, 3 },
12839
645k
    {74, 30, 3, 3 },
12840
645k
    {83, 33, 3, 4 },
12841
    // ARM_MVE_VMLADAVas16 - 12
12842
645k
    {94, 37, 7, 6 },
12843
    // ARM_MVE_VMLADAVas32 - 13
12844
645k
    {120, 43, 7, 6 },
12845
    // ARM_MVE_VMLADAVas8 - 14
12846
645k
    {146, 49, 7, 6 },
12847
    // ARM_MVE_VMLADAVau16 - 15
12848
645k
    {171, 55, 7, 6 },
12849
    // ARM_MVE_VMLADAVau32 - 16
12850
645k
    {197, 61, 7, 6 },
12851
    // ARM_MVE_VMLADAVau8 - 17
12852
645k
    {223, 67, 7, 6 },
12853
    // ARM_MVE_VMLADAVs16 - 18
12854
645k
    {248, 73, 6, 5 },
12855
    // ARM_MVE_VMLADAVs32 - 19
12856
645k
    {273, 78, 6, 5 },
12857
    // ARM_MVE_VMLADAVs8 - 20
12858
645k
    {298, 83, 6, 5 },
12859
    // ARM_MVE_VMLADAVu16 - 21
12860
645k
    {322, 88, 6, 5 },
12861
    // ARM_MVE_VMLADAVu32 - 22
12862
645k
    {347, 93, 6, 5 },
12863
    // ARM_MVE_VMLADAVu8 - 23
12864
645k
    {372, 98, 6, 5 },
12865
    // ARM_MVE_VMLALDAVas16 - 24
12866
645k
    {396, 103, 9, 8 },
12867
    // ARM_MVE_VMLALDAVas32 - 25
12868
645k
    {427, 111, 9, 8 },
12869
    // ARM_MVE_VMLALDAVau16 - 26
12870
645k
    {458, 119, 9, 8 },
12871
    // ARM_MVE_VMLALDAVau32 - 27
12872
645k
    {489, 127, 9, 8 },
12873
    // ARM_MVE_VMLALDAVs16 - 28
12874
645k
    {520, 135, 7, 6 },
12875
    // ARM_MVE_VMLALDAVs32 - 29
12876
645k
    {550, 141, 7, 6 },
12877
    // ARM_MVE_VMLALDAVu16 - 30
12878
645k
    {580, 147, 7, 6 },
12879
    // ARM_MVE_VMLALDAVu32 - 31
12880
645k
    {610, 153, 7, 6 },
12881
    // ARM_MVE_VORR - 32
12882
645k
    {640, 159, 7, 5 },
12883
    // ARM_MVE_VRMLALDAVHas32 - 33
12884
645k
    {656, 164, 9, 8 },
12885
    // ARM_MVE_VRMLALDAVHau32 - 34
12886
645k
    {689, 172, 9, 8 },
12887
    // ARM_MVE_VRMLALDAVHs32 - 35
12888
645k
    {722, 180, 7, 6 },
12889
    // ARM_MVE_VRMLALDAVHu32 - 36
12890
645k
    {754, 186, 7, 6 },
12891
    // ARM_t2CSINC - 37
12892
645k
    {786, 192, 4, 4 },
12893
645k
    {800, 196, 4, 4 },
12894
    // ARM_t2CSINV - 39
12895
645k
    {818, 200, 4, 4 },
12896
645k
    {833, 204, 4, 4 },
12897
    // ARM_t2CSNEG - 41
12898
645k
    {851, 208, 4, 4 },
12899
    // ARM_t2DSB - 42
12900
645k
    {0, 212, 3, 6 },
12901
645k
    {5, 218, 3, 6 },
12902
645k
    {869, 224, 3, 2 },
12903
    // ARM_t2HINT - 45
12904
645k
    {877, 226, 3, 3 },
12905
645k
    {887, 229, 3, 3 },
12906
645k
    {899, 232, 3, 3 },
12907
645k
    {909, 235, 3, 3 },
12908
645k
    {919, 238, 3, 3 },
12909
645k
    {929, 241, 3, 4 },
12910
645k
    {940, 245, 3, 4 },
12911
645k
    {74, 249, 3, 3 },
12912
645k
    {950, 252, 3, 3 },
12913
645k
    {971, 255, 3, 3 },
12914
645k
    {979, 258, 3, 3 },
12915
645k
    {997, 261, 3, 3 },
12916
645k
    {83, 264, 3, 5 },
12917
    // ARM_t2SUBS_PC_LR - 58
12918
645k
    {1015, 269, 3, 4 },
12919
    // ARM_tHINT - 59
12920
645k
    {15, 273, 3, 3 },
12921
645k
    {23, 276, 3, 3 },
12922
645k
    {33, 279, 3, 3 },
12923
645k
    {41, 282, 3, 3 },
12924
645k
    {49, 285, 3, 3 },
12925
645k
    {57, 288, 3, 4 },
12926
645k
  {0},  };
12927
12928
645k
  static const AliasPatternCond Conds[] = {
12929
    // (DSB 0) - 0
12930
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
12931
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12932
645k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
12933
    // (DSB 4) - 3
12934
645k
    {AliasPatternCond_K_Imm, (uint32_t)4},
12935
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12936
645k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
12937
    // (DSB 12) - 6
12938
645k
    {AliasPatternCond_K_Imm, (uint32_t)12},
12939
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12940
645k
    {AliasPatternCond_K_Feature, ARM_FeatureDFB},
12941
    // (HINT 0, pred:$p) - 9
12942
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
12943
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12944
645k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12945
    // (HINT 1, pred:$p) - 12
12946
645k
    {AliasPatternCond_K_Imm, (uint32_t)1},
12947
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12948
645k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12949
    // (HINT 2, pred:$p) - 15
12950
645k
    {AliasPatternCond_K_Imm, (uint32_t)2},
12951
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12952
645k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12953
    // (HINT 3, pred:$p) - 18
12954
645k
    {AliasPatternCond_K_Imm, (uint32_t)3},
12955
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12956
645k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12957
    // (HINT 4, pred:$p) - 21
12958
645k
    {AliasPatternCond_K_Imm, (uint32_t)4},
12959
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12960
645k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12961
    // (HINT 5, pred:$p) - 24
12962
645k
    {AliasPatternCond_K_Imm, (uint32_t)5},
12963
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12964
645k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
12965
    // (HINT 16, pred:$p) - 27
12966
645k
    {AliasPatternCond_K_Imm, (uint32_t)16},
12967
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12968
645k
    {AliasPatternCond_K_Feature, ARM_FeatureRAS},
12969
    // (HINT 20, pred:$p) - 30
12970
645k
    {AliasPatternCond_K_Imm, (uint32_t)20},
12971
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12972
645k
    {AliasPatternCond_K_Feature, ARM_HasV6KOps},
12973
    // (HINT 22, pred:$p) - 33
12974
645k
    {AliasPatternCond_K_Imm, (uint32_t)22},
12975
645k
    {AliasPatternCond_K_NegFeature, ARM_ModeThumb},
12976
645k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
12977
645k
    {AliasPatternCond_K_Feature, ARM_FeatureCLRBHB},
12978
    // (MVE_VMLADAVas16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 37
12979
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
12980
645k
    {AliasPatternCond_K_Ignore, 0},
12981
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12982
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12983
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
12984
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
12985
    // (MVE_VMLADAVas32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 43
12986
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
12987
645k
    {AliasPatternCond_K_Ignore, 0},
12988
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12989
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12990
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
12991
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
12992
    // (MVE_VMLADAVas8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 49
12993
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
12994
645k
    {AliasPatternCond_K_Ignore, 0},
12995
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12996
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
12997
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
12998
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
12999
    // (MVE_VMLADAVau16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 55
13000
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13001
645k
    {AliasPatternCond_K_Ignore, 0},
13002
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13003
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13004
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13005
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13006
    // (MVE_VMLADAVau32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 61
13007
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13008
645k
    {AliasPatternCond_K_Ignore, 0},
13009
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13010
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13011
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13012
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13013
    // (MVE_VMLADAVau8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 67
13014
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13015
645k
    {AliasPatternCond_K_Ignore, 0},
13016
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13017
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13018
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13019
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13020
    // (MVE_VMLADAVs16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 73
13021
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13022
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13023
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13024
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13025
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13026
    // (MVE_VMLADAVs32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 78
13027
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13028
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13029
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13030
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13031
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13032
    // (MVE_VMLADAVs8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 83
13033
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13034
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13035
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13036
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13037
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13038
    // (MVE_VMLADAVu16 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 88
13039
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13040
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13041
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13042
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13043
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13044
    // (MVE_VMLADAVu32 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 93
13045
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13046
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13047
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13048
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13049
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13050
    // (MVE_VMLADAVu8 tGPREven:$RdaDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 98
13051
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13052
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13053
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13054
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13055
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13056
    // (MVE_VMLALDAVas16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 103
13057
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13058
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13059
645k
    {AliasPatternCond_K_Ignore, 0},
13060
645k
    {AliasPatternCond_K_Ignore, 0},
13061
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13062
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13063
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13064
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13065
    // (MVE_VMLALDAVas32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 111
13066
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13067
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13068
645k
    {AliasPatternCond_K_Ignore, 0},
13069
645k
    {AliasPatternCond_K_Ignore, 0},
13070
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13071
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13072
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13073
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13074
    // (MVE_VMLALDAVau16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 119
13075
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13076
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13077
645k
    {AliasPatternCond_K_Ignore, 0},
13078
645k
    {AliasPatternCond_K_Ignore, 0},
13079
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13080
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13081
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13082
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13083
    // (MVE_VMLALDAVau32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 127
13084
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13085
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13086
645k
    {AliasPatternCond_K_Ignore, 0},
13087
645k
    {AliasPatternCond_K_Ignore, 0},
13088
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13089
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13090
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13091
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13092
    // (MVE_VMLALDAVs16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 135
13093
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13094
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13095
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13096
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13097
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13098
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13099
    // (MVE_VMLALDAVs32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 141
13100
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13101
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13102
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13103
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13104
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13105
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13106
    // (MVE_VMLALDAVu16 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 147
13107
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13108
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13109
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13110
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13111
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13112
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13113
    // (MVE_VMLALDAVu32 tGPREven:$RdaLoDest, tGPROdd:$RdaHiDest, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 153
13114
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13115
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13116
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13117
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13118
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13119
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13120
    // (MVE_VORR MQPR:$Qd, MQPR:$Qm, MQPR:$Qm, vpred_r:$vp) - 159
13121
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13122
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13123
645k
    {AliasPatternCond_K_TiedReg, 1},
13124
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13125
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13126
    // (MVE_VRMLALDAVHas32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 164
13127
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13128
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13129
645k
    {AliasPatternCond_K_Ignore, 0},
13130
645k
    {AliasPatternCond_K_Ignore, 0},
13131
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13132
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13133
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13134
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13135
    // (MVE_VRMLALDAVHau32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 172
13136
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13137
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13138
645k
    {AliasPatternCond_K_Ignore, 0},
13139
645k
    {AliasPatternCond_K_Ignore, 0},
13140
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13141
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13142
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13143
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13144
    // (MVE_VRMLALDAVHs32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 180
13145
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13146
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13147
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13148
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13149
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13150
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13151
    // (MVE_VRMLALDAVHu32 tGPREven:$RdaLo, tGPROdd:$RdaHi, MQPR:$Qn, MQPR:$Qm, vpred_n:$vp) - 186
13152
645k
    {AliasPatternCond_K_RegClass, ARM_tGPREvenRegClassID},
13153
645k
    {AliasPatternCond_K_RegClass, ARM_tGPROddRegClassID},
13154
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13155
645k
    {AliasPatternCond_K_RegClass, ARM_MQPRRegClassID},
13156
645k
    {AliasPatternCond_K_Feature, ARM_HasMVEIntegerOps},
13157
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13158
    // (t2CSINC rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 192
13159
645k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13160
645k
    {AliasPatternCond_K_Reg, ARM_ZR},
13161
645k
    {AliasPatternCond_K_Reg, ARM_ZR},
13162
645k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13163
    // (t2CSINC rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 196
13164
645k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13165
645k
    {AliasPatternCond_K_RegClass, ARM_GPRwithZRnospRegClassID},
13166
645k
    {AliasPatternCond_K_TiedReg, 1},
13167
645k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13168
    // (t2CSINV rGPR:$Rd, ZR, ZR, pred_noal_inv:$fcond) - 200
13169
645k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13170
645k
    {AliasPatternCond_K_Reg, ARM_ZR},
13171
645k
    {AliasPatternCond_K_Reg, ARM_ZR},
13172
645k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13173
    // (t2CSINV rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 204
13174
645k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13175
645k
    {AliasPatternCond_K_RegClass, ARM_GPRwithZRnospRegClassID},
13176
645k
    {AliasPatternCond_K_TiedReg, 1},
13177
645k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13178
    // (t2CSNEG rGPR:$Rd, GPRwithZRnosp:$Rn, GPRwithZRnosp:$Rn, pred_noal_inv:$fcond) - 208
13179
645k
    {AliasPatternCond_K_RegClass, ARM_rGPRRegClassID},
13180
645k
    {AliasPatternCond_K_RegClass, ARM_GPRwithZRnospRegClassID},
13181
645k
    {AliasPatternCond_K_TiedReg, 1},
13182
645k
    {AliasPatternCond_K_Feature, ARM_HasV8_1MMainlineOps},
13183
    // (t2DSB 0, 14, 0) - 212
13184
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13185
645k
    {AliasPatternCond_K_Imm, (uint32_t)14},
13186
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13187
645k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
13188
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13189
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13190
    // (t2DSB 4, 14, 0) - 218
13191
645k
    {AliasPatternCond_K_Imm, (uint32_t)4},
13192
645k
    {AliasPatternCond_K_Imm, (uint32_t)14},
13193
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13194
645k
    {AliasPatternCond_K_Feature, ARM_FeatureDB},
13195
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13196
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13197
    // (t2DSB 12, pred:$p) - 224
13198
645k
    {AliasPatternCond_K_Imm, (uint32_t)12},
13199
645k
    {AliasPatternCond_K_Feature, ARM_FeatureDFB},
13200
    // (t2HINT 0, pred:$p) - 226
13201
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13202
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13203
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13204
    // (t2HINT 1, pred:$p) - 229
13205
645k
    {AliasPatternCond_K_Imm, (uint32_t)1},
13206
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13207
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13208
    // (t2HINT 2, pred:$p) - 232
13209
645k
    {AliasPatternCond_K_Imm, (uint32_t)2},
13210
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13211
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13212
    // (t2HINT 3, pred:$p) - 235
13213
645k
    {AliasPatternCond_K_Imm, (uint32_t)3},
13214
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13215
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13216
    // (t2HINT 4, pred:$p) - 238
13217
645k
    {AliasPatternCond_K_Imm, (uint32_t)4},
13218
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13219
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13220
    // (t2HINT 5, pred:$p) - 241
13221
645k
    {AliasPatternCond_K_Imm, (uint32_t)5},
13222
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13223
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13224
645k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
13225
    // (t2HINT 16, pred:$p) - 245
13226
645k
    {AliasPatternCond_K_Imm, (uint32_t)16},
13227
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13228
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13229
645k
    {AliasPatternCond_K_Feature, ARM_FeatureRAS},
13230
    // (t2HINT 20, pred:$p) - 249
13231
645k
    {AliasPatternCond_K_Imm, (uint32_t)20},
13232
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13233
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13234
    // (t2HINT 13, pred:$p) - 252
13235
645k
    {AliasPatternCond_K_Imm, (uint32_t)13},
13236
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13237
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13238
    // (t2HINT 15, pred:$p) - 255
13239
645k
    {AliasPatternCond_K_Imm, (uint32_t)15},
13240
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13241
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13242
    // (t2HINT 29, pred:$p) - 258
13243
645k
    {AliasPatternCond_K_Imm, (uint32_t)29},
13244
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13245
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13246
    // (t2HINT 45, pred:$p) - 261
13247
645k
    {AliasPatternCond_K_Imm, (uint32_t)45},
13248
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13249
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13250
    // (t2HINT 22, pred:$p) - 264
13251
645k
    {AliasPatternCond_K_Imm, (uint32_t)22},
13252
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13253
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13254
645k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
13255
645k
    {AliasPatternCond_K_Feature, ARM_FeatureCLRBHB},
13256
    // (t2SUBS_PC_LR 0, pred:$p) - 269
13257
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13258
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13259
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13260
645k
    {AliasPatternCond_K_Feature, ARM_FeatureVirtualization},
13261
    // (tHINT 0, pred:$p) - 273
13262
645k
    {AliasPatternCond_K_Imm, (uint32_t)0},
13263
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13264
645k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13265
    // (tHINT 1, pred:$p) - 276
13266
645k
    {AliasPatternCond_K_Imm, (uint32_t)1},
13267
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13268
645k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13269
    // (tHINT 2, pred:$p) - 279
13270
645k
    {AliasPatternCond_K_Imm, (uint32_t)2},
13271
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13272
645k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13273
    // (tHINT 3, pred:$p) - 282
13274
645k
    {AliasPatternCond_K_Imm, (uint32_t)3},
13275
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13276
645k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13277
    // (tHINT 4, pred:$p) - 285
13278
645k
    {AliasPatternCond_K_Imm, (uint32_t)4},
13279
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13280
645k
    {AliasPatternCond_K_Feature, ARM_HasV6MOps},
13281
    // (tHINT 5, pred:$p) - 288
13282
645k
    {AliasPatternCond_K_Imm, (uint32_t)5},
13283
645k
    {AliasPatternCond_K_Feature, ARM_ModeThumb},
13284
645k
    {AliasPatternCond_K_Feature, ARM_FeatureThumb2},
13285
645k
    {AliasPatternCond_K_Feature, ARM_HasV8Ops},
13286
645k
  {0},  };
13287
13288
645k
  static const char AsmStrings[] =
13289
645k
    /* 0 */ "ssbb\0"
13290
645k
    /* 5 */ "pssbb\0"
13291
645k
    /* 11 */ "dfb\0"
13292
645k
    /* 15 */ "nop$\xFF\x02\x01\0"
13293
645k
    /* 23 */ "yield$\xFF\x02\x01\0"
13294
645k
    /* 33 */ "wfe$\xFF\x02\x01\0"
13295
645k
    /* 41 */ "wfi$\xFF\x02\x01\0"
13296
645k
    /* 49 */ "sev$\xFF\x02\x01\0"
13297
645k
    /* 57 */ "sevl$\xFF\x02\x01\0"
13298
645k
    /* 66 */ "esb$\xFF\x02\x01\0"
13299
645k
    /* 74 */ "csdb$\xFF\x02\x01\0"
13300
645k
    /* 83 */ "clrbhb$\xFF\x02\x01\0"
13301
645k
    /* 94 */ "vmlava$\xFF\x05\x02.s16 $\x01, $\x03, $\x04\0"
13302
645k
    /* 120 */ "vmlava$\xFF\x05\x02.s32  $\x01, $\x03, $\x04\0"
13303
645k
    /* 146 */ "vmlava$\xFF\x05\x02.s8 $\x01, $\x03, $\x04\0"
13304
645k
    /* 171 */ "vmlava$\xFF\x05\x02.u16  $\x01, $\x03, $\x04\0"
13305
645k
    /* 197 */ "vmlava$\xFF\x05\x02.u32  $\x01, $\x03, $\x04\0"
13306
645k
    /* 223 */ "vmlava$\xFF\x05\x02.u8 $\x01, $\x03, $\x04\0"
13307
645k
    /* 248 */ "vmlav$\xFF\x04\x02.s16 $\x01, $\x02, $\x03\0"
13308
645k
    /* 273 */ "vmlav$\xFF\x04\x02.s32 $\x01, $\x02, $\x03\0"
13309
645k
    /* 298 */ "vmlav$\xFF\x04\x02.s8  $\x01, $\x02, $\x03\0"
13310
645k
    /* 322 */ "vmlav$\xFF\x04\x02.u16 $\x01, $\x02, $\x03\0"
13311
645k
    /* 347 */ "vmlav$\xFF\x04\x02.u32 $\x01, $\x02, $\x03\0"
13312
645k
    /* 372 */ "vmlav$\xFF\x04\x02.u8  $\x01, $\x02, $\x03\0"
13313
645k
    /* 396 */ "vmlalva$\xFF\x07\x02.s16 $\x01, $\x02, $\x05, $\x06\0"
13314
645k
    /* 427 */ "vmlalva$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13315
645k
    /* 458 */ "vmlalva$\xFF\x07\x02.u16 $\x01, $\x02, $\x05, $\x06\0"
13316
645k
    /* 489 */ "vmlalva$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13317
645k
    /* 520 */ "vmlalv$\xFF\x05\x02.s16  $\x01, $\x02, $\x03, $\x04\0"
13318
645k
    /* 550 */ "vmlalv$\xFF\x05\x02.s32  $\x01, $\x02, $\x03, $\x04\0"
13319
645k
    /* 580 */ "vmlalv$\xFF\x05\x02.u16  $\x01, $\x02, $\x03, $\x04\0"
13320
645k
    /* 610 */ "vmlalv$\xFF\x05\x02.u32  $\x01, $\x02, $\x03, $\x04\0"
13321
645k
    /* 640 */ "vmov$\xFF\x04\x02  $\x01, $\x02\0"
13322
645k
    /* 656 */ "vrmlalvha$\xFF\x07\x02.s32 $\x01, $\x02, $\x05, $\x06\0"
13323
645k
    /* 689 */ "vrmlalvha$\xFF\x07\x02.u32 $\x01, $\x02, $\x05, $\x06\0"
13324
645k
    /* 722 */ "vrmlalvh$\xFF\x05\x02.s32  $\x01, $\x02, $\x03, $\x04\0"
13325
645k
    /* 754 */ "vrmlalvh$\xFF\x05\x02.u32  $\x01, $\x02, $\x03, $\x04\0"
13326
645k
    /* 786 */ "cset $\x01, $\xFF\x04\x03\0"
13327
645k
    /* 800 */ "cinc $\x01, $\x02, $\xFF\x04\x03\0"
13328
645k
    /* 818 */ "csetm  $\x01, $\xFF\x04\x03\0"
13329
645k
    /* 833 */ "cinv $\x01, $\x02, $\xFF\x04\x03\0"
13330
645k
    /* 851 */ "cneg $\x01, $\x02, $\xFF\x04\x03\0"
13331
645k
    /* 869 */ "dfb$\xFF\x02\x01\0"
13332
645k
    /* 877 */ "nop$\xFF\x02\x01.w\0"
13333
645k
    /* 887 */ "yield$\xFF\x02\x01.w\0"
13334
645k
    /* 899 */ "wfe$\xFF\x02\x01.w\0"
13335
645k
    /* 909 */ "wfi$\xFF\x02\x01.w\0"
13336
645k
    /* 919 */ "sev$\xFF\x02\x01.w\0"
13337
645k
    /* 929 */ "sevl$\xFF\x02\x01.w\0"
13338
645k
    /* 940 */ "esb$\xFF\x02\x01.w\0"
13339
645k
    /* 950 */ "pacbti$\xFF\x02\x01 r12,lr,sp\0"
13340
645k
    /* 971 */ "bti$\xFF\x02\x01\0"
13341
645k
    /* 979 */ "pac$\xFF\x02\x01 r12,lr,sp\0"
13342
645k
    /* 997 */ "aut$\xFF\x02\x01 r12,lr,sp\0"
13343
645k
    /* 1015 */ "eret$\xFF\x02\x01\0"
13344
645k
  ;
13345
13346
645k
#ifndef NDEBUG
13347
  //static struct SortCheck {
13348
  //  SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
13349
  //    assert(std::is_sorted(
13350
  //               OpToPatterns.begin(), OpToPatterns.end(),
13351
  //               [](const PatternsForOpcode &L, const //PatternsForOpcode &R) {
13352
  //                 return L.Opcode < R.Opcode;
13353
  //               }) &&
13354
  //           "tablegen failed to sort opcode patterns");
13355
  //  }
13356
  //} sortCheckVar(OpToPatterns);
13357
645k
#endif
13358
13359
645k
  AliasMatchingData M = {
13360
645k
    OpToPatterns,
13361
645k
    Patterns,
13362
645k
    Conds,
13363
645k
    AsmStrings,
13364
645k
    NULL,
13365
645k
  };
13366
645k
  const char *AsmString = matchAliasPatterns(MI, &M);
13367
645k
  if (!AsmString) return false;
13368
13369
1.09k
  unsigned I = 0;
13370
7.35k
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
13371
7.19k
         AsmString[I] != '$' && AsmString[I] != '\0')
13372
6.26k
    ++I;
13373
1.09k
  SStream_concat1(OS, '\t');
13374
1.09k
  char *substr = malloc(I+1);
13375
1.09k
  memcpy(substr, AsmString, I);
13376
1.09k
  substr[I] = '\0';
13377
1.09k
  SStream_concat0(OS, substr);
13378
1.09k
  free(substr);
13379
1.09k
  if (AsmString[I] != '\0') {
13380
1.03k
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
13381
159
      SStream_concat1(OS, '\t');
13382
159
      ++I;
13383
159
    }
13384
10.5k
    do {
13385
10.5k
      if (AsmString[I] == '$') {
13386
3.65k
        ++I;
13387
3.65k
        if (AsmString[I] == (char)0xff) {
13388
1.03k
          ++I;
13389
1.03k
          int OpIdx = AsmString[I++] - 1;
13390
1.03k
          int PrintMethodIdx = AsmString[I++] - 1;
13391
1.03k
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, OS);
13392
1.03k
        } else
13393
2.61k
          printOperand(MI, ((unsigned)AsmString[I++]) - 1, OS);
13394
6.93k
      } else {
13395
6.93k
        SStream_concat1(OS, AsmString[I++]);
13396
6.93k
      }
13397
10.5k
    } while (AsmString[I] != '\0');
13398
1.03k
  }
13399
13400
1.09k
  return true;
13401
#else
13402
  return false;
13403
#endif // CAPSTONE_DIET
13404
645k
}
13405
13406
static void printCustomAliasOperand(
13407
         MCInst *MI, uint64_t Address, unsigned OpIdx,
13408
         unsigned PrintMethodIdx,
13409
1.03k
         SStream *OS) {
13410
1.03k
#ifndef CAPSTONE_DIET
13411
1.03k
  switch (PrintMethodIdx) {
13412
0
  default:
13413
0
    CS_ASSERT_RET(0 && "Unknown PrintMethod kind");
13414
0
    break;
13415
182
  case 0:
13416
182
    printPredicateOperand(MI, OpIdx, OS);
13417
182
    break;
13418
693
  case 1:
13419
693
    printVPTPredicateOperand(MI, OpIdx, OS);
13420
693
    break;
13421
159
  case 2:
13422
159
    printMandatoryInvertedPredicateOperand(MI, OpIdx, OS);
13423
159
    break;
13424
1.03k
  }
13425
1.03k
#endif // CAPSTONE_DIET
13426
1.03k
}
13427
13428
#endif // PRINT_ALIAS_INSTR