/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\

|*                                                                            *|

|* Assembly Writer Source Fragment                                            *|

|*                                                                            *|

|* Automatically generated file, do not edit!                                 *|

|* From: BPF.td                                                               *|

|*                                                                            *|

\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen

/// from the instruction set description.

std::pair<const char *, uint64_t> BPFInstPrinter::getMnemonic(const MCInst *MI) {

#ifdef __GNUC__

#pragma GCC diagnostic push

#pragma GCC diagnostic ignored "-Woverlength-strings"

#endif

  static const char AsmStrs[] = {

  /* 0 */ "lea\t\0"

  /* 5 */ "ld_pseudo\t\0"

  /* 16 */ "nop\t\0"

  /* 21 */ "#memcpy dst: \0"

  /* 35 */ "#ADJCALLSTACKDOWN \0"

  /* 54 */ "# Select PSEUDO \0"

  /* 71 */ "#ADJCALLSTACKUP \0"

  /* 88 */ "if \0"

  /* 92 */ "call \0"

  /* 98 */ "gotol \0"

  /* 105 */ "goto \0"

  /* 111 */ "callx \0"

  /* 118 */ "lock *(u32 *)(\0"

  /* 133 */ "lock *(u64 *)(\0"

  /* 148 */ "*(u16 *)(\0"

  /* 158 */ "*(u8 *)(\0"

  /* 167 */ "w0 = cmpxchg32_32(\0"

  /* 186 */ "r0 = cmpxchg_64(\0"

  /* 203 */ "core_st(\0"

  /* 212 */ "# XRay Function Patchable RET.\0"

  /* 243 */ "# XRay Typed Event Log.\0"

  /* 267 */ "# XRay Custom Event Log.\0"

  /* 292 */ "# XRay Function Enter.\0"

  /* 315 */ "# XRay Tail Call Exit.\0"

  /* 338 */ "# XRay Function Exit.\0"

  /* 360 */ "LIFETIME_END\0"

  /* 373 */ "PSEUDO_PROBE\0"

  /* 386 */ "BUNDLE\0"

  /* 393 */ "DBG_VALUE\0"

  /* 403 */ "DBG_INSTR_REF\0"

  /* 417 */ "DBG_PHI\0"

  /* 425 */ "DBG_LABEL\0"

  /* 435 */ "LIFETIME_START\0"

  /* 450 */ "DBG_VALUE_LIST\0"

  /* 465 */ "r0 = *(u32 *)skb[\0"

  /* 483 */ "r0 = *(u16 *)skb[\0"

  /* 501 */ "r0 = *(u8 *)skb[\0"

  /* 518 */ "# FEntry call\0"

  /* 532 */ "exit\0"

};

#ifdef __GNUC__

#pragma GCC diagnostic pop

#endif

  static const uint32_t OpInfo0[] = {

    0U, // PHI

    0U, // INLINEASM

    0U, // INLINEASM_BR

    0U, // CFI_INSTRUCTION

    0U, // EH_LABEL

    0U, // GC_LABEL

    0U, // ANNOTATION_LABEL

    0U, // KILL

    0U, // EXTRACT_SUBREG

    0U, // INSERT_SUBREG

    0U, // IMPLICIT_DEF

    0U, // SUBREG_TO_REG

    0U, // COPY_TO_REGCLASS

    394U, // DBG_VALUE

    451U, // DBG_VALUE_LIST

    404U, // DBG_INSTR_REF

    418U, // DBG_PHI

    426U, // DBG_LABEL

    0U, // REG_SEQUENCE

    0U, // COPY

    387U, // BUNDLE

    436U, // LIFETIME_START

    361U, // LIFETIME_END

    374U, // PSEUDO_PROBE

    0U, // ARITH_FENCE

    0U, // STACKMAP

    519U, // FENTRY_CALL

    0U, // PATCHPOINT

    0U, // LOAD_STACK_GUARD

    0U, // PREALLOCATED_SETUP

    0U, // PREALLOCATED_ARG

    0U, // STATEPOINT

    0U, // LOCAL_ESCAPE

    0U, // FAULTING_OP

    0U, // PATCHABLE_OP

    293U, // PATCHABLE_FUNCTION_ENTER

    213U, // PATCHABLE_RET

    339U, // PATCHABLE_FUNCTION_EXIT

    316U, // PATCHABLE_TAIL_CALL

    268U, // PATCHABLE_EVENT_CALL

    244U, // PATCHABLE_TYPED_EVENT_CALL

    0U, // ICALL_BRANCH_FUNNEL

    0U, // MEMBARRIER

    0U, // JUMP_TABLE_DEBUG_INFO

    0U, // G_ASSERT_SEXT

    0U, // G_ASSERT_ZEXT

    0U, // G_ASSERT_ALIGN

    0U, // G_ADD

    0U, // G_SUB

    0U, // G_MUL

    0U, // G_SDIV

    0U, // G_UDIV

    0U, // G_SREM

    0U, // G_UREM

    0U, // G_SDIVREM

    0U, // G_UDIVREM

    0U, // G_AND

    0U, // G_OR

    0U, // G_XOR

    0U, // G_IMPLICIT_DEF

    0U, // G_PHI

    0U, // G_FRAME_INDEX

    0U, // G_GLOBAL_VALUE

    0U, // G_CONSTANT_POOL

    0U, // G_EXTRACT

    0U, // G_UNMERGE_VALUES

    0U, // G_INSERT

    0U, // G_MERGE_VALUES

    0U, // G_BUILD_VECTOR

    0U, // G_BUILD_VECTOR_TRUNC

    0U, // G_CONCAT_VECTORS

    0U, // G_PTRTOINT

    0U, // G_INTTOPTR

    0U, // G_BITCAST

    0U, // G_FREEZE

    0U, // G_CONSTANT_FOLD_BARRIER

    0U, // G_INTRINSIC_FPTRUNC_ROUND

    0U, // G_INTRINSIC_TRUNC

    0U, // G_INTRINSIC_ROUND

    0U, // G_INTRINSIC_LRINT

    0U, // G_INTRINSIC_ROUNDEVEN

    0U, // G_READCYCLECOUNTER

    0U, // G_LOAD

    0U, // G_SEXTLOAD

    0U, // G_ZEXTLOAD

    0U, // G_INDEXED_LOAD

    0U, // G_INDEXED_SEXTLOAD

    0U, // G_INDEXED_ZEXTLOAD

    0U, // G_STORE

    0U, // G_INDEXED_STORE

    0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS

    0U, // G_ATOMIC_CMPXCHG

    0U, // G_ATOMICRMW_XCHG

    0U, // G_ATOMICRMW_ADD

    0U, // G_ATOMICRMW_SUB

    0U, // G_ATOMICRMW_AND

    0U, // G_ATOMICRMW_NAND

    0U, // G_ATOMICRMW_OR

    0U, // G_ATOMICRMW_XOR

    0U, // G_ATOMICRMW_MAX

    0U, // G_ATOMICRMW_MIN

    0U, // G_ATOMICRMW_UMAX

    0U, // G_ATOMICRMW_UMIN

    0U, // G_ATOMICRMW_FADD

    0U, // G_ATOMICRMW_FSUB

    0U, // G_ATOMICRMW_FMAX

    0U, // G_ATOMICRMW_FMIN

    0U, // G_ATOMICRMW_UINC_WRAP

    0U, // G_ATOMICRMW_UDEC_WRAP

    0U, // G_FENCE

    0U, // G_PREFETCH

    0U, // G_BRCOND

    0U, // G_BRINDIRECT

    0U, // G_INVOKE_REGION_START

    0U, // G_INTRINSIC

    0U, // G_INTRINSIC_W_SIDE_EFFECTS

    0U, // G_INTRINSIC_CONVERGENT

    0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS

    0U, // G_ANYEXT

    0U, // G_TRUNC

    0U, // G_CONSTANT

    0U, // G_FCONSTANT

    0U, // G_VASTART

    0U, // G_VAARG

    0U, // G_SEXT

    0U, // G_SEXT_INREG

    0U, // G_ZEXT

    0U, // G_SHL

    0U, // G_LSHR

    0U, // G_ASHR

    0U, // G_FSHL

    0U, // G_FSHR

    0U, // G_ROTR

    0U, // G_ROTL

    0U, // G_ICMP

    0U, // G_FCMP

    0U, // G_SELECT

    0U, // G_UADDO

    0U, // G_UADDE

    0U, // G_USUBO

    0U, // G_USUBE

    0U, // G_SADDO

    0U, // G_SADDE

    0U, // G_SSUBO

    0U, // G_SSUBE

    0U, // G_UMULO

    0U, // G_SMULO

    0U, // G_UMULH

    0U, // G_SMULH

    0U, // G_UADDSAT

    0U, // G_SADDSAT

    0U, // G_USUBSAT

    0U, // G_SSUBSAT

    0U, // G_USHLSAT

    0U, // G_SSHLSAT

    0U, // G_SMULFIX

    0U, // G_UMULFIX

    0U, // G_SMULFIXSAT

    0U, // G_UMULFIXSAT

    0U, // G_SDIVFIX

    0U, // G_UDIVFIX

    0U, // G_SDIVFIXSAT

    0U, // G_UDIVFIXSAT

    0U, // G_FADD

    0U, // G_FSUB

    0U, // G_FMUL

    0U, // G_FMA

    0U, // G_FMAD

    0U, // G_FDIV

    0U, // G_FREM

    0U, // G_FPOW

    0U, // G_FPOWI

    0U, // G_FEXP

    0U, // G_FEXP2

    0U, // G_FEXP10

    0U, // G_FLOG

    0U, // G_FLOG2

    0U, // G_FLOG10

    0U, // G_FLDEXP

    0U, // G_FFREXP

    0U, // G_FNEG

    0U, // G_FPEXT

    0U, // G_FPTRUNC

    0U, // G_FPTOSI

    0U, // G_FPTOUI

    0U, // G_SITOFP

    0U, // G_UITOFP

    0U, // G_FABS

    0U, // G_FCOPYSIGN

    0U, // G_IS_FPCLASS

    0U, // G_FCANONICALIZE

    0U, // G_FMINNUM

    0U, // G_FMAXNUM

    0U, // G_FMINNUM_IEEE

    0U, // G_FMAXNUM_IEEE

    0U, // G_FMINIMUM

    0U, // G_FMAXIMUM

    0U, // G_GET_FPENV

    0U, // G_SET_FPENV

    0U, // G_RESET_FPENV

    0U, // G_GET_FPMODE

    0U, // G_SET_FPMODE

    0U, // G_RESET_FPMODE

    0U, // G_PTR_ADD

    0U, // G_PTRMASK

    0U, // G_SMIN

    0U, // G_SMAX

    0U, // G_UMIN

    0U, // G_UMAX

    0U, // G_ABS

    0U, // G_LROUND

    0U, // G_LLROUND

    0U, // G_BR

    0U, // G_BRJT

    0U, // G_INSERT_VECTOR_ELT

    0U, // G_EXTRACT_VECTOR_ELT

    0U, // G_SHUFFLE_VECTOR

    0U, // G_CTTZ

    0U, // G_CTTZ_ZERO_UNDEF

    0U, // G_CTLZ

    0U, // G_CTLZ_ZERO_UNDEF

    0U, // G_CTPOP

    0U, // G_BSWAP

    0U, // G_BITREVERSE

    0U, // G_FCEIL

    0U, // G_FCOS

    0U, // G_FSIN

    0U, // G_FSQRT

    0U, // G_FFLOOR

    0U, // G_FRINT

    0U, // G_FNEARBYINT

    0U, // G_ADDRSPACE_CAST

    0U, // G_BLOCK_ADDR

    0U, // G_JUMP_TABLE

    0U, // G_DYN_STACKALLOC

    0U, // G_STACKSAVE

    0U, // G_STACKRESTORE

    0U, // G_STRICT_FADD

    0U, // G_STRICT_FSUB

    0U, // G_STRICT_FMUL

    0U, // G_STRICT_FDIV

    0U, // G_STRICT_FREM

    0U, // G_STRICT_FMA

    0U, // G_STRICT_FSQRT

    0U, // G_STRICT_FLDEXP

    0U, // G_READ_REGISTER

    0U, // G_WRITE_REGISTER

    0U, // G_MEMCPY

    0U, // G_MEMCPY_INLINE

    0U, // G_MEMMOVE

    0U, // G_MEMSET

    0U, // G_BZERO

    0U, // G_VECREDUCE_SEQ_FADD

    0U, // G_VECREDUCE_SEQ_FMUL

    0U, // G_VECREDUCE_FADD

    0U, // G_VECREDUCE_FMUL

    0U, // G_VECREDUCE_FMAX

    0U, // G_VECREDUCE_FMIN

    0U, // G_VECREDUCE_FMAXIMUM

    0U, // G_VECREDUCE_FMINIMUM

    0U, // G_VECREDUCE_ADD

    0U, // G_VECREDUCE_MUL

    0U, // G_VECREDUCE_AND

    0U, // G_VECREDUCE_OR

    0U, // G_VECREDUCE_XOR

    0U, // G_VECREDUCE_SMAX

    0U, // G_VECREDUCE_SMIN

    0U, // G_VECREDUCE_UMAX

    0U, // G_VECREDUCE_UMIN

    0U, // G_SBFX

    0U, // G_UBFX

    1060U,  // ADJCALLSTACKDOWN

    1096U,  // ADJCALLSTACKUP

    9217U,  // FI_ri

    17430U, // MEMCPY

    1074231U, // Select

    1074231U, // Select_32

    1074231U, // Select_32_64

    1074231U, // Select_64_32

    1074231U, // Select_Ri

    1074231U, // Select_Ri_32

    1074231U, // Select_Ri_32_64

    1074231U, // Select_Ri_64_32

    33797U, // ADD_ri

    33797U, // ADD_ri_32

    33797U, // ADD_rr

    33797U, // ADD_rr_32

    41989U, // AND_ri

    41989U, // AND_ri_32

    41989U, // AND_rr

    41989U, // AND_rr_32

    50181U, // BE16

    58373U, // BE32

    66565U, // BE64

    74757U, // BSWAP16

    82949U, // BSWAP32

    91141U, // BSWAP64

    100539U,  // CMPXCHGD

    108712U,  // CMPXCHGW32

    115717U,  // CORE_LD32

    123909U,  // CORE_LD64

    132101U,  // CORE_SHIFT

    6300876U, // CORE_ST

    140293U,  // DIV_ri

    140293U,  // DIV_ri_32

    140293U,  // DIV_rr

    140293U,  // DIV_rr_32

    148573U,  // JAL

    148592U,  // JALX

    156761U,  // JEQ_ri

    156761U,  // JEQ_ri_32

    156761U,  // JEQ_rr

    156761U,  // JEQ_rr_32

    3178U,  // JMP

    3171U,  // JMPL

    164953U,  // JNE_ri

    164953U,  // JNE_ri_32

    164953U,  // JNE_rr

    164953U,  // JNE_rr_32

    173145U,  // JSET_ri

    173145U,  // JSET_ri_32

    173145U,  // JSET_rr

    173145U,  // JSET_rr_32

    181337U,  // JSGE_ri

    181337U,  // JSGE_ri_32

    181337U,  // JSGE_rr

    181337U,  // JSGE_rr_32

    189529U,  // JSGT_ri

    189529U,  // JSGT_ri_32

    189529U,  // JSGT_rr

    189529U,  // JSGT_rr_32

    197721U,  // JSLE_ri

    197721U,  // JSLE_ri_32

    197721U,  // JSLE_rr

    197721U,  // JSLE_rr_32

    205913U,  // JSLT_ri

    205913U,  // JSLT_ri_32

    205913U,  // JSLT_rr

    205913U,  // JSLT_rr_32

    214105U,  // JUGE_ri

    214105U,  // JUGE_ri_32

    214105U,  // JUGE_rr

    214105U,  // JUGE_rr_32

    222297U,  // JUGT_ri

    222297U,  // JUGT_ri_32

    222297U,  // JUGT_rr

    222297U,  // JUGT_rr_32

    230489U,  // JULE_ri

    230489U,  // JULE_ri_32

    230489U,  // JULE_rr

    230489U,  // JULE_rr_32

    238681U,  // JULT_ri

    238681U,  // JULT_ri_32

    238681U,  // JULT_rr

    238681U,  // JULT_rr_32

    246789U,  // LDB

    246789U,  // LDB32

    254981U,  // LDBSX

    263173U,  // LDD

    271365U,  // LDH

    271365U,  // LDH32

    279557U,  // LDHSX

    287749U,  // LDW

    287749U,  // LDW32

    295941U,  // LDWSX

    4598U,  // LD_ABS_B

    4580U,  // LD_ABS_H

    4562U,  // LD_ABS_W

    4598U,  // LD_IND_B

    4580U,  // LD_IND_H

    4562U,  // LD_IND_W

    10511365U,  // LD_imm64

    22029318U,  // LD_pseudo

    304133U,  // LE16

    312325U,  // LE32

    320517U,  // LE64

    328709U,  // MOD_ri

    328709U,  // MOD_ri_32

    328709U,  // MOD_rr

    328709U,  // MOD_rr_32

    336901U,  // MOVSX_rr_16

    345093U,  // MOVSX_rr_32

    336901U,  // MOVSX_rr_32_16

    353285U,  // MOVSX_rr_32_8

    353285U,  // MOVSX_rr_8

    13657093U,  // MOV_32_64

    13657093U,  // MOV_ri

    13657093U,  // MOV_ri_32

    13657093U,  // MOV_rr

    13657093U,  // MOV_rr_32

    361477U,  // MUL_ri

    361477U,  // MUL_ri_32

    361477U,  // MUL_rr

    361477U,  // MUL_rr_32

    369669U,  // NEG_32

    369669U,  // NEG_64

    148497U,  // NOP

    377861U,  // OR_ri

    377861U,  // OR_ri_32

    377861U,  // OR_rr

    377861U,  // OR_rr_32

    533U, // RET

    386053U,  // SDIV_ri

    386053U,  // SDIV_ri_32

    386053U,  // SDIV_rr

    386053U,  // SDIV_rr_32

    394245U,  // SLL_ri

    394245U,  // SLL_ri_32

    394245U,  // SLL_rr

    394245U,  // SLL_rr_32

    402437U,  // SMOD_ri

    402437U,  // SMOD_ri_32

    402437U,  // SMOD_rr

    402437U,  // SMOD_rr_32

    410629U,  // SRA_ri

    410629U,  // SRA_ri_32

    410629U,  // SRA_rr

    410629U,  // SRA_rr_32

    418821U,  // SRL_ri

    418821U,  // SRL_ri_32

    418821U,  // SRL_rr

    418821U,  // SRL_rr_32

    431263U,  // STB

    431263U,  // STB32

    431263U,  // STB_imm

    431243U,  // STD

    431243U,  // STD_imm

    431253U,  // STH

    431253U,  // STH32

    431253U,  // STH_imm

    431228U,  // STW

    431228U,  // STW32

    431228U,  // STW_imm

    435205U,  // SUB_ri

    435205U,  // SUB_ri_32

    435205U,  // SUB_rr

    435205U,  // SUB_rr_32

    447622U,  // XADDD

    447607U,  // XADDW

    447607U,  // XADDW32

    455814U,  // XANDD

    455799U,  // XANDW32

    459781U,  // XCHGD

    467973U,  // XCHGW32

    476165U,  // XFADDD

    484357U,  // XFADDW32

    492549U,  // XFANDD

    500741U,  // XFANDW32

    508933U,  // XFORD

    517125U,  // XFORW32

    525317U,  // XFXORD

    533509U,  // XFXORW32

    545926U,  // XORD

    545911U,  // XORW32

    549893U,  // XOR_ri

    549893U,  // XOR_ri_32

    549893U,  // XOR_rr

    549893U,  // XOR_rr_32

    562310U,  // XXORD

    562295U,  // XXORW32

  };

  // Emit the opcode for the instruction.

  uint32_t Bits = 0;

  Bits |= OpInfo0[MI->getOpcode()] << 0;

  if (Bits == 0)

    return {nullptr, Bits};

  return {AsmStrs+(Bits & 1023)-1, Bits};

}

/// printInstruction - This method is automatically generated by tablegen

/// from the instruction set description.

LLVM_NO_PROFILE_INSTRUMENT_FUNCTION

void BPFInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, raw_ostream &O) {

  O << "\t";

  auto MnemonicInfo = getMnemonic(MI);

  O << MnemonicInfo.first;

  uint32_t Bits = MnemonicInfo.second;

  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 3 bits for 6 unique commands.

  switch ((Bits >> 10) & 7) {

  default: llvm_unreachable("Invalid command number.");

  case 0:

    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...

    return;

    break;

  case 1:

    // ADJCALLSTACKDOWN, ADJCALLSTACKUP, FI_ri, MEMCPY, Select, Select_32, Se...

    printOperand(MI, 0, O);

    break;

  case 2:

    // CMPXCHGD, CMPXCHGW32

    printMemOperand(MI, 0, O);

    break;

  case 3:

    // JMP, JMPL

    printBrTargetOperand(MI, 0, O);

    return;

    break;

  case 4:

    // LD_ABS_B, LD_ABS_H, LD_ABS_W, LD_IND_B, LD_IND_H, LD_IND_W

    printOperand(MI, 1, O);

    O << ']';

    return;

    break;

  case 5:

    // STB, STB32, STB_imm, STD, STD_imm, STH, STH32, STH_imm, STW, STW32, ST...

    printMemOperand(MI, 1, O);

    break;

  }

  // Fragment 1 encoded into 7 bits for 69 unique commands.

  switch ((Bits >> 13) & 127) {

  default: llvm_unreachable("Invalid command number.");

  case 0:

    // ADJCALLSTACKDOWN, ADJCALLSTACKUP

    O << ' ';

    printOperand(MI, 1, O);

    return;

    break;

  case 1:

    // FI_ri, CORE_ST, LD_pseudo

    O << ", ";

    break;

  case 2:

    // MEMCPY

    O << ", src: ";

    printOperand(MI, 1, O);

    O << ", len: ";

    printOperand(MI, 2, O);

    O << ", align: ";

    printOperand(MI, 3, O);

    return;

    break;

  case 3:

    // Select, Select_32, Select_32_64, Select_64_32, Select_Ri, Select_Ri_32...

    O << " = ";

    break;

  case 4:

    // ADD_ri, ADD_ri_32, ADD_rr, ADD_rr_32

    O << " += ";

    printOperand(MI, 2, O);

    return;

    break;

  case 5:

    // AND_ri, AND_ri_32, AND_rr, AND_rr_32

    O << " &= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 6:

    // BE16

    O << " = be16 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 7:

    // BE32

    O << " = be32 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 8:

    // BE64

    O << " = be64 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 9:

    // BSWAP16

    O << " = bswap16 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 10:

    // BSWAP32

    O << " = bswap32 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 11:

    // BSWAP64

    O << " = bswap64 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 12:

    // CMPXCHGD

    O << ", r0, ";

    printOperand(MI, 2, O);

    O << ')';

    return;

    break;

  case 13:

    // CMPXCHGW32

    O << ", w0, ";

    printOperand(MI, 2, O);

    O << ')';

    return;

    break;

  case 14:

    // CORE_LD32

    O << " = core_ld32(";

    printImm64Operand(MI, 1, O);

    O << ", ";

    printOperand(MI, 2, O);

    O << ", ";

    printImm64Operand(MI, 3, O);

    O << ')';

    return;

    break;

  case 15:

    // CORE_LD64

    O << " = core_ld64(";

    printImm64Operand(MI, 1, O);

    O << ", ";

    printOperand(MI, 2, O);

    O << ", ";

    printImm64Operand(MI, 3, O);

    O << ')';

    return;

    break;

  case 16:

    // CORE_SHIFT

    O << " = core_shift(";

    printImm64Operand(MI, 1, O);

    O << ", ";

    printOperand(MI, 2, O);

    O << ", ";

    printImm64Operand(MI, 3, O);

    O << ')';

    return;

    break;

  case 17:

    // DIV_ri, DIV_ri_32, DIV_rr, DIV_rr_32

    O << " /= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 18:

    // JAL, JALX, NOP

    return;

    break;

  case 19:

    // JEQ_ri, JEQ_ri_32, JEQ_rr, JEQ_rr_32

    O << " == ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 20:

    // JNE_ri, JNE_ri_32, JNE_rr, JNE_rr_32

    O << " != ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 21:

    // JSET_ri, JSET_ri_32, JSET_rr, JSET_rr_32

    O << " & ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 22:

    // JSGE_ri, JSGE_ri_32, JSGE_rr, JSGE_rr_32

    O << " s>= ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 23:

    // JSGT_ri, JSGT_ri_32, JSGT_rr, JSGT_rr_32

    O << " s> ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 24:

    // JSLE_ri, JSLE_ri_32, JSLE_rr, JSLE_rr_32

    O << " s<= ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 25:

    // JSLT_ri, JSLT_ri_32, JSLT_rr, JSLT_rr_32

    O << " s< ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 26:

    // JUGE_ri, JUGE_ri_32, JUGE_rr, JUGE_rr_32

    O << " >= ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 27:

    // JUGT_ri, JUGT_ri_32, JUGT_rr, JUGT_rr_32

    O << " > ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 28:

    // JULE_ri, JULE_ri_32, JULE_rr, JULE_rr_32

    O << " <= ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 29:

    // JULT_ri, JULT_ri_32, JULT_rr, JULT_rr_32

    O << " < ";

    printOperand(MI, 1, O);

    O << " goto ";

    printBrTargetOperand(MI, 2, O);

    return;

    break;

  case 30:

    // LDB, LDB32

    O << " = *(u8 *)(";

    printMemOperand(MI, 1, O);

    O << ')';

    return;

    break;

  case 31:

    // LDBSX

    O << " = *(s8 *)(";

    printMemOperand(MI, 1, O);

    O << ')';

    return;

    break;

  case 32:

    // LDD

    O << " = *(u64 *)(";

    printMemOperand(MI, 1, O);

    O << ')';

    return;

    break;

  case 33:

    // LDH, LDH32

    O << " = *(u16 *)(";

    printMemOperand(MI, 1, O);

    O << ')';

    return;

    break;

  case 34:

    // LDHSX

    O << " = *(s16 *)(";

    printMemOperand(MI, 1, O);

    O << ')';

    return;

    break;

  case 35:

    // LDW, LDW32

    O << " = *(u32 *)(";

    printMemOperand(MI, 1, O);

    O << ')';

    return;

    break;

  case 36:

    // LDWSX

    O << " = *(s32 *)(";

    printMemOperand(MI, 1, O);

    O << ')';

    return;

    break;

  case 37:

    // LE16

    O << " = le16 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 38:

    // LE32

    O << " = le32 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 39:

    // LE64

    O << " = le64 ";

    printOperand(MI, 1, O);

    return;

    break;

  case 40:

    // MOD_ri, MOD_ri_32, MOD_rr, MOD_rr_32

    O << " %= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 41:

    // MOVSX_rr_16, MOVSX_rr_32_16

    O << " = (s16)";

    printOperand(MI, 1, O);

    return;

    break;

  case 42:

    // MOVSX_rr_32

    O << " = (s32)";

    printOperand(MI, 1, O);

    return;

    break;

  case 43:

    // MOVSX_rr_32_8, MOVSX_rr_8

    O << " = (s8)";

    printOperand(MI, 1, O);

    return;

    break;

  case 44:

    // MUL_ri, MUL_ri_32, MUL_rr, MUL_rr_32

    O << " *= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 45:

    // NEG_32, NEG_64

    O << " = -";

    printOperand(MI, 1, O);

    return;

    break;

  case 46:

    // OR_ri, OR_ri_32, OR_rr, OR_rr_32

    O << " |= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 47:

    // SDIV_ri, SDIV_ri_32, SDIV_rr, SDIV_rr_32

    O << " s/= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 48:

    // SLL_ri, SLL_ri_32, SLL_rr, SLL_rr_32

    O << " <<= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 49:

    // SMOD_ri, SMOD_ri_32, SMOD_rr, SMOD_rr_32

    O << " s%= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 50:

    // SRA_ri, SRA_ri_32, SRA_rr, SRA_rr_32

    O << " s>>= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 51:

    // SRL_ri, SRL_ri_32, SRL_rr, SRL_rr_32

    O << " >>= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 52:

    // STB, STB32, STB_imm, STD, STD_imm, STH, STH32, STH_imm, STW, STW32, ST...

    O << ") = ";

    printOperand(MI, 0, O);

    return;

    break;

  case 53:

    // SUB_ri, SUB_ri_32, SUB_rr, SUB_rr_32

    O << " -= ";

    printOperand(MI, 2, O);

    return;

    break;

  case 54:

    // XADDD, XADDW, XADDW32

    O << ") += ";

    printOperand(MI, 3, O);

    return;

    break;

  case 55:

    // XANDD, XANDW32

    O << ") &= ";

    printOperand(MI, 3, O);

    return;

    break;

  case 56:

    // XCHGD

    O << " = xchg_64(";

    printMemOperand(MI, 1, O);

    O << ", ";

    printOperand(MI, 3, O);

    O << ')';

    return;

    break;

  case 57:

    // XCHGW32

    O << " = xchg32_32(";

    printMemOperand(MI, 1, O);

    O << ", ";

    printOperand(MI, 3, O);

    O << ')';

    return;

    break;

  case 58:

    // XFADDD

    O << " = atomic_fetch_add((u64 *)(";

    printMemOperand(MI, 1, O);

    O << "), ";

    printOperand(MI, 3, O);

    O << ')';

    return;

    break;

  case 59:

    // XFADDW32